JP4982979B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4982979B2
JP4982979B2 JP2005208798A JP2005208798A JP4982979B2 JP 4982979 B2 JP4982979 B2 JP 4982979B2 JP 2005208798 A JP2005208798 A JP 2005208798A JP 2005208798 A JP2005208798 A JP 2005208798A JP 4982979 B2 JP4982979 B2 JP 4982979B2
Authority
JP
Japan
Prior art keywords
semiconductor
polycrystalline silicon
silicon layer
type
hetero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005208798A
Other languages
English (en)
Other versions
JP2007027491A (ja
Inventor
滋春 山上
正勝 星
哲也 林
秀明 田中
良雄 下井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005208798A priority Critical patent/JP4982979B2/ja
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to CN2006800263706A priority patent/CN101223629B/zh
Priority to KR1020107012550A priority patent/KR101036963B1/ko
Priority to US11/988,944 priority patent/US7749845B2/en
Priority to PCT/JP2006/313164 priority patent/WO2007010732A1/en
Priority to EP06767742.7A priority patent/EP1915773B1/en
Priority to KR1020087001507A priority patent/KR100980923B1/ko
Publication of JP2007027491A publication Critical patent/JP2007027491A/ja
Application granted granted Critical
Publication of JP4982979B2 publication Critical patent/JP4982979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は多結晶シリコン層を構成要素に持つ半導体装置等を製造する半導体装置の製造方法に関するものである。
本発明の背景となる従来技術（特許文献１）においては、Ｎ＋型炭化珪素基板上にＮ−型炭化珪素エピタキシャル領域が形成された半導体基体の一主面に、Ｎ−型多結晶シリコン層とＮ＋型多結晶シリコン層とが接するように形成されており、エピタキシャル領域とＮ−型多結晶シリコン層およびＮ＋型多結晶シリコン層とはヘテロ接合をしている。また、エピタキシャル領域とＮ＋型多結晶シリコン層との接合部に隣接して、ゲート絶縁膜を介してゲート電極が形成され、Ｎ−型多結晶シリコン層はソース電極に接続され、Ｎ＋型炭化珪素基板の裏面にドレイン電極が形成されている。
上記のような構成の従来技術の半導体装置は、ソース電極を接地し、ドレイン電極に所定の正の電位を印加した状態で、ゲート電極の電位を制御することで、スイッチとして機能する。つまり、ゲート電極を接地した状態では、Ｎ−型多結晶シリコン層およびＮ＋型多結晶シリコン層とエピタキシャル領域とのヘテロ接合には逆バイアスが印加され、ドレイン電極とソース電極との間に電流は流れない。しかし、ゲート電極に所定の正電圧が印加された状態では、Ｎ＋型多結晶シリコン層とエピタキシャル領域とのヘテロ接合界面にゲート電界が作用し、ゲート絶縁膜界面のヘテロ接合面がなすエネルギー障壁の厚さが薄くなるため、ドレイン電極とソース電極との間に電流が流れる。この従来技術においては、電流の遮断・導通の制御チャネルとしてヘテロ接合部を用いるため、チャネル長がヘテロ障壁の厚み程度で機能することから、低抵抗の導通特性が得られる。
このような半導体装置を製造する従来の半導体装置の製造方法においては、多結晶シリコン層上にレジストマスクを形成し、開口部に不純物を導入した後、レジストマスクを一旦除去し、不純物導入領域に対して内側にオフセットさせた開口部を持つレジストマスクを再び形成し、エッチングを行なっていた。
特開２００３−３１８３９８号公報
しかし、この半導体装置の製造方法では、エッチングに用いるレジストマスクを形成するためのフォトリソグラフィーでの位置合わせ精度により、不純物を導入した多結晶シリコン層の幅（厚さ）が決定されるから、不純物を導入した多結晶シリコン層の幅を十分狭く、しかも制御性よく形成することができなかった。このため、ばらつきの少ない、良好なリーク電流特性を持つ素子を実現することが困難であった。
本発明は上述の課題を解決するためになされたもので、不純物を導入した多結晶シリコン層、ヘテロ半導体領域の幅を十分狭く、しかも制御性よく形成することができる半導体装置の製造方法を提供することを目的とする。
この目的を達成するため、本発明においては、半導体基体と、半導体基体の表面の所定領域に形成され、半導体基体と異なるバンドギャップ幅を有する半導体材料からなりかつ第１導電型を持つ第１ヘテロ半導体領域と、半導体基体の表面の所定領域に形成され、半導体基体と異なるバンドギャップ幅を有する半導体材料からなりかつ第２導電型を持つ第２ヘテロ半導体領域と、半導体基体と第１ヘテロ半導体領域との界面である第１ヘテロ接合界面、半導体基体と第２ヘテロ半導体領域との界面である第２ヘテロ接合界面のうち少なくとも第２ヘテロ接合界面に隣接しかつゲート絶縁膜を介して配置されたゲート電極と、第１ヘテロ半導体領域および第２ヘテロ半導体領域に接続されたソース電極と、半導体基体に接続されたドレイン電極とを備える半導体装置の製造方法であって、半導体基体の表面に第１ヘテロ半導体領域となる部分を含む第１導電型の半導体領域を形成する工程と、第１導電型の半導体領域上にマスク層を形成する工程と、マスク層をマスクとして第１導電型の半導体領域に第２導電型不純物を導入し、第２ヘテロ半導体領域となる部分を含む第２導電型の半導体領域を形成する工程と、マスク層の側面に側壁を形成する工程と、マスク層および側壁をマスクとして第２導電型の半導体領域をエッチングする工程とを有する。
本発明に係る半導体装置の製造方法においては、不純物を導入した多結晶シリコン層に対し、自己整合的にエッチングを行なうことにより、多結晶シリコン層をリーク電流を抑制できる程度に十分狭く、しかも制御性よく形成することができる。
（第１の実施の形態）
本発明の第１の実施の形態を、図１ないし図１５の製造過程を表した断面図に基づいて説明する。まず、図１に示すように、Ｎ＋型炭化珪素基板１上に、例えば不純物濃度が１０１４〜１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型炭化珪素エピタキシャル層２を形成し、Ｎ−型炭化珪素エピタキシャル層２の上に炭化珪素と異なるバンドギャップ幅を有する多結晶シリコン層３を成膜する。つぎに、図２に示すように、多結晶シリコン層３中にＰ型不純物５１（第１導電型不純物）をイオン注入し、Ｐ型多結晶シリコン層５（第１導電型を持つ第１ヘテロ半導体領域）を形成する。Ｐ型不純物５１としては、例えばボロンを用いる。この場合、Ｎ−型炭化珪素エピタキシャル層２とＰ型多結晶シリコン層５との界面は第１ヘテロ接合界面となっている。つぎに、図３に示すように、Ｐ型多結晶シリコン層５上にフォトリソグラフィーによりレジストマスク４を形成する。つぎに、図４に示すように、レジストマスク４をマスクにしてＰ型多結晶シリコン層５中にＮ型不純物５２（第２導電型不純物）をイオン注入し、浅いＮ型多結晶シリコン層６ａを形成する。Ｎ型不純物５２としては、例えばヒ素やリンを用いる。つぎに、図５に示すように、レジストマスク４を除去する。なお、図３から図５に示す工程は浅いＮ型多結晶シリコン層６ａを形成するための工程であり、浅いＮ型多結晶シリコン層６ａは後に形成するＮ型多結晶シリコン層とソース電極とを接続するためのものである。つぎに、図６に示すように、Ｐ型多結晶シリコン層５および浅いＮ型多結晶シリコン層６ａ上にハードマスク７（マスク層）を堆積する。ハードマスク７としては、例えばＳｉＯ２やＳｉＮを用いる。つぎに、図７に示すように、ハードマスク７上にハードマスクをパターニングするためのレジストマスク１４をフォトリソグラフィーにより形成する。つぎに、図８に示すように、レジストマスク１４をマスクとして、ハードマスク７をエッチングする。つぎに、図９に示すように、レジストマスク１４を除去し、ハードマスク７をマスクにしてＰ型多結晶シリコン層５中にＮ型不純物５２をイオン注入しＮ型多結晶シリコン層６（第２導電型を持つ第２ヘテロ半導体領域）を形成する。この場合、Ｎ−型炭化珪素エピタキシャル層２とＮ型多結晶シリコン層６との界面は第２ヘテロ接合界面となっている。つぎに、図１０に示すように、側壁８の材料となる膜を等方的に堆積し、反応性イオンエッチング法（ＲＩＥ）を用いて異方性エッチングを行ない、ハードマスク７の側面に側壁８を形成する。側壁８の材料としては、例えばＳｉＯ２やＳｉＮ等が用いられる。つぎに、図１１に示すように、ハードマスク７および側壁８をマスクとしてＮ型多結晶シリコン層６をエッチングする。つぎに、図１２に示すように、ハードマスク７および側壁８を選択性の高いウエットエッチングにより除去する。つぎに、図１３に示すように、ゲート絶縁膜９を成膜する。つぎに、図１４に示すように、ゲート絶縁膜９上にゲート電極材料を成膜し、フォトリソグラフィーによりレジストパターンを形成し、ドライエッチングによってレジストパターンを転写することにより、第１ヘテロ接合界面、第２ヘテロ接合界面のうち少なくとも第２ヘテロ接合界面に隣接しかつゲート絶縁膜９を介して配置されたゲート電極１０を形成する。ゲート電極１０の材料としては、例えば多結晶シリコンや金属が用いられる。つぎに、図１５に示すように、まず層間絶縁膜１３を形成し、つぎに層間絶縁膜１３にコンタクトホールを開口し、Ｐ型多結晶シリコン層５、浅いＮ型多結晶シリコン層６ａにオーミックコンタクトをとるためのソース電極１２を形成する。さらに、Ｎ＋型炭化珪素基板１にオーミックコンタクトをとるためのドレイン電極１１を形成する。
本実施の形態においては、Ｎ−型炭化珪素エピタキシャル層２とヘテロ接合を形成するＮ型多結晶シリコン層６の幅は側壁８の幅と等しくなるから、側壁８の幅を調節することによりＮ型多結晶シリコン層６の幅を制御することができる。すなわち、Ｎ型多結晶シリコン層６の幅がフォトリソグラフィーの位置合わせ精度によらず、側壁８の幅により自己整合的に規定できる。このため、Ｎ型多結晶シリコン層６の幅を十分狭くすることができるから、リーク電流を小さくすることができ、しかもＮ型多結晶シリコン層６を制御性よく形成することができるから、Ｎ型多結晶シリコン層６の幅が素子ごとにばらつくのを防止することができ、ばらつきの少ない良好な特性を得ることができる。また、上記従来技術のＮ−型多結晶シリコン層をＰ型多結晶シリコン層５に置き換えているから、更に耐圧を向上させることができる。すなわち、Ｎ−型炭化珪素にＮ型多結晶シリコン層を接合し、Ｎ−型炭化珪素側に正の電圧を印加した場合には、Ｎ型多結晶シリコン層中の電子が、わずかながらヘテロ接合界面のエネルギー障壁をトンネルする。また、エネルギー的に励起されたＮ−型多結晶シリコン層中の電子が、エネルギー障壁を越えてＮ−型炭化珪素に流れる。このように、Ｎ型多結晶シリコン層中の電子が、Ｎ−型炭化珪素へと流れ、リーク電流となる。一方、Ｐ型多結晶シリコン層５とＮ−型炭化珪素エピタキシャル層２とを接合し、Ｎ−型炭化珪素エピタキシャル層２側に正の電圧を印加した場合には、Ｐ型多結晶シリコン層５中にはキャリアとなる電子がほとんど存在しないため、ヘテロ接合界面のエネルギー障壁をトンネルする電子は、Ｎ型多結晶シリコン層を用いた場合に比べて、非常に少ない。また、同様の理由から、エネルギー障壁を越えて、Ｎ−型炭化珪素エピタキシャル層２に流れる電子も、非常に少ない。従って、Ｐ型多結晶シリコン層５を使用した場合はＮ型多結晶シリコン層を使用した場合と比べてリーク電流を大幅に低減することができ、耐圧を向上させることができる。
なお、Ｎ型多結晶シリコン層６中の不純物の活性加熱処理は図９から図１４のいずれの工程で行なってもよい。図中では活性加熱処理によるＮ型多結晶シリコン層６中の不純物の拡散が無視できる程度に小さい場合について記述したが、Ｎ型不純物がＰ型多結晶シリコン層５に拡散した場合には、Ｎ−型炭化珪素エピタキシャル層２とヘテロ接合を形成するＮ型多結晶シリコン層６の幅は熱により拡散した幅と側壁８の幅との和となる。
（第２の実施の形態）
本発明の第２の実施の形態を、図１６ないし図２１の製造過程を表した断面図に基づいて説明する。途中の工程までは、第１の実施の形態の図１ないし図８に示す工程と共通である。つぎに、図１６に示すように、レジストマスク４を除去し、側壁８の材料となる膜を等方的に堆積し、反応性イオンエッチング法（ＲＩＥ）を用いて、異方性エッチングを行ない、ハードマスク７の側面に側壁８を形成する。側壁８の材料としては、例えばＳｉＯ２やＳｉＮ等が用いられる。ただし、本実施の形態においては、後の工程において側壁８を選択的にエッチングする工程があるため、側壁８の材料をハードマスク７と異なる材料により形成しておく必要がある。つぎに、図１７に示すように、ハードマスク７および側壁８をマスクとして、Ｎ型不純物５２を導入する。つぎに、図１８に示すように、多結晶シリコン層中の不純物の活性化熱処理を行なう。この際、熱処理の方法によっては、図１８に示すようにＮ型不純物が横方向に大きく拡散する。つぎに、図１９に示すように、側壁８をエッチングにより除去する。この際、側壁８とハードマスク７とは異なる材料により形成されているため、高選択比のウエットエッチングにより側壁８のみをエッチングすることができる。つぎに、図２０に示すように、ハードマスク７をマスクとしてＮ型多結晶シリコン層６をエッチングする。つぎに、図２１に示すように、ハードマスク７をエッチングにより除去する。以降の工程は、第１の実施の形態の図１３以降の工程と同様である。
本実施の形態では、最終的に形成されるＮ型多結晶シリコン層６の幅は、図１８の工程における熱処理によりＮ型不純物が拡散した幅から側壁８の幅を引いたものとなる。従って、Ｎ型多結晶シリコン層６中のＮ型不純物の拡散が大きい場合でも、側壁８の幅を調整することで所望の幅のＮ型多結晶シリコン層６を自己整合的に形成することができる。
（第３の実施の形態）
本発明の第３の実施の形態を、図２２ないし図２７の製造過程を表した断面図に基づいて説明する。途中の工程までは、第１の実施の形態図１から図８と共通である。つぎに、図２２に示すように、レジストマスク４を除去し、側壁８の材料となる膜を等方的に堆積し、反応性イオンエッチング法（ＲＩＥ）を用いて、異方性エッチングを行ない、ハードマスク７の側面に側壁８を形成する。側壁８の材料としては、例えばＳｉＯ２やＳｉＮ等が用いられる。ただし、本実施の形態においては、後の工程において側壁８を選択的にエッチングする工程があるため、側壁８の材料をハードマスク７と異なる材料により形成しておく必要がある。つぎに、図２３に示すように、ハードマスク７および側壁８をマスクとしてＰ型多結晶シリコン層５をエッチングする。つぎに、図２４に示すように、Ｐ型多結晶シリコン層５のエッチングした部分の側面にＮ型不純物５２を導入して、Ｎ型多結晶シリコン層６を形成する。不純物導入方法としては、不純物の熱拡散、プラズマドーピング、ガスドーピングなどの等方的な不純物導入方法や、斜めイオン注入などが挙げられる。つぎに、図２５に示すように、側壁８をエッチングにより除去する。この際、側壁８とハードマスク７は異なる材料により形成されているため、高選択比のウエットエッチングにより側壁８のみをエッチングすることができる。つぎに、図２６に示すように、ハードマスク７をマスクとして、さらにＮ型多結晶シリコン層６をエッチングする。つぎに、図２７に示すように、ハードマスク７をエッチングにより除去する。以降の工程は、第１の実施の形態の図１３以降の工程と同様である。
本実施の形態では、最終的に形成されるＮ型多結晶シリコン層６の幅は、図２４の工程において形成したＮ型多結晶シリコン層６の幅から、側壁８の幅を引いたものとなる。従って、Ｎ型多結晶シリコン層６中のＮ型不純物の拡散が大きい場合でも、側壁８の幅を調整することで所望の幅のＮ型多結晶シリコン層６を自己整合的に形成することができる。また、本実施の形態ではＰ型多結晶シリコン層５の側面からＮ型不純物を導入するため、Ｎ型不純物の深さ方向の分布が均一となる利点がある。
なお、第１〜第３の実施の形態においては、浅いＮ型多結晶シリコン層６ａによりＮ型多結晶シリコン層６とソース電極１２とを接続する構造を用いたが、奥行き方向の全ての部分に浅いＮ型多結晶シリコン層６ａを形成する必要はなく、奥行き方向の一部分にのみ浅いＮ型多結晶シリコン層６ａを形成してもよい。また、第１〜第３の実施の形態においては、半導体基体としてＮ＋型炭化珪素基板１、Ｎ−型炭化珪素エピタキシャル層２を用いたが、半導体基体として炭化珪素、窒化ガリウムまたはダイヤモンドからなるものを用いてもよい。また、第１〜第３の実施の形態においては、第１、第２ヘテロ半導体領域としてＰ型多結晶シリコン層５、Ｎ型多結晶シリコン層６を用いたが、第１、第２ヘテロ半導体領域として単結晶シリコン、多結晶シリコン、アモルファスシリコン、単結晶シリコンゲルマニウム、多結晶シリコンゲルマニウムまたはアモルファスシリコンゲルマニウムからなるものを用いてもよく、また第１、第２ヘテロ半導体領域として単結晶ゲルマニウム、多結晶ゲルマニウム、アモルファスゲルマニウム、単結晶ガリウムヒ素、多結晶ガリウムヒ素またはアモルファスガリウムヒ素からなるものを用いてもよい。
本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第１の実施の形態を説明する素子部断面構造図である。 本発明の第２の実施の形態を説明する素子部断面構造図である。 本発明の第２の実施の形態を説明する素子部断面構造図である。 本発明の第２の実施の形態を説明する素子部断面構造図である。 本発明の第２の実施の形態を説明する素子部断面構造図である。 本発明の第２の実施の形態を説明する素子部断面構造図である。 本発明の第２の実施の形態を説明する素子部断面構造図である。 本発明の第３の実施の形態を説明する素子部断面構造図である。 本発明の第３の実施の形態を説明する素子部断面構造図である。 本発明の第３の実施の形態を説明する素子部断面構造図である。 本発明の第３の実施の形態を説明する素子部断面構造図である。 本発明の第３の実施の形態を説明する素子部断面構造図である。 本発明の第３の実施の形態を説明する素子部断面構造図である。
符号の説明
１…Ｎ＋型炭化珪素基板 ２…Ｎ−型炭化珪素エピタキシャル層
３…多結晶シリコン層 ４…レジストマスク
５…Ｐ型多結晶シリコン層 ６…Ｎ型多結晶シリコン層
７…ハードマスク ８…側壁
９…ゲート絶縁膜 １０…ゲート電極
１１…ドレイン電極 １２…ソース電極
１３…層間絶縁膜 １４…レジストマスク
５１…Ｐ型不純物 ５２…Ｎ型不純物

Claims (4)

  1. 半導体基体と、
    上記半導体基体の表面の所定領域に形成され、上記半導体基体と異なるバンドギャップ幅を有する半導体材料からなりかつ第１導電型を持つ第１ヘテロ半導体領域と、
    上記半導体基体の表面の所定領域に形成され、上記半導体基体と異なるバンドギャップ幅を有する半導体材料からなりかつ第２導電型を持つ第２ヘテロ半導体領域と、
    上記半導体基体と上記第１ヘテロ半導体領域との界面である第１ヘテロ接合界面、上記半導体基体と上記第２ヘテロ半導体領域との界面である第２ヘテロ接合界面のうち少なくとも上記第２ヘテロ接合界面に隣接しかつゲート絶縁膜を介して配置されたゲート電極と、
    上記第１ヘテロ半導体領域および上記第２ヘテロ半導体領域に接続されたソース電極と、
    上記半導体基体に接続されたドレイン電極とを備える半導体装置の製造方法であって、
    上記半導体基体の表面に上記第１ヘテロ半導体領域となる部分を含む第１導電型の半導体領域を形成する工程と、
    上記第１導電型の半導体領域上にマスク層を形成する工程と、
    上記マスク層をマスクとして上記第１導電型の半導体領域に第２導電型不純物を導入し、上記第２ヘテロ半導体領域となる部分を含む第２導電型の半導体領域を形成する工程と、
    上記マスク層の側面に側壁を形成する工程と、
    上記マスク層および側壁をマスクとして上記第２導電型の半導体領域をエッチングする工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 上記半導体基体は炭化珪素、窒化ガリウムまたはダイヤモンドからなることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 上記第１、第２ヘテロ半導体領域は単結晶シリコン、多結晶シリコン層、アモルファスシリコン、単結晶シリコンゲルマニウム、多結晶シリコンゲルマニウムまたはアモルファスシリコンゲルマニウムからなることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 上記第１、第２ヘテロ半導体領域は単結晶ゲルマニウム、多結晶ゲルマニウム、アモルファスゲルマニウム、単結晶ガリウムヒ素、多結晶ガリウムヒ素またはアモルファスガリウムヒ素からなることを特徴とする請求項１記載の半導体装置の製造方法。
JP2005208798A 2005-07-19 2005-07-19 半導体装置の製造方法 Expired - Fee Related JP4982979B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005208798A JP4982979B2 (ja) 2005-07-19 2005-07-19 半導体装置の製造方法
KR1020107012550A KR101036963B1 (ko) 2005-07-19 2006-06-26 반도체 장치 제조 방법
US11/988,944 US7749845B2 (en) 2005-07-19 2006-06-26 Semiconductor device manufacturing method
PCT/JP2006/313164 WO2007010732A1 (en) 2005-07-19 2006-06-26 Semiconductor device manufacturing method
CN2006800263706A CN101223629B (zh) 2005-07-19 2006-06-26 半导体装置制造方法
EP06767742.7A EP1915773B1 (en) 2005-07-19 2006-06-26 Semiconductor device manufacturing method
KR1020087001507A KR100980923B1 (ko) 2005-07-19 2006-06-26 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005208798A JP4982979B2 (ja) 2005-07-19 2005-07-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007027491A JP2007027491A (ja) 2007-02-01
JP4982979B2 true JP4982979B2 (ja) 2012-07-25

Family

ID=37054496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005208798A Expired - Fee Related JP4982979B2 (ja) 2005-07-19 2005-07-19 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7749845B2 (ja)
EP (1) EP1915773B1 (ja)
JP (1) JP4982979B2 (ja)
KR (2) KR101036963B1 (ja)
CN (1) CN101223629B (ja)
WO (1) WO2007010732A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272982A1 (en) 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
JP2011238780A (ja) * 2010-05-11 2011-11-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6654543B2 (ja) * 2016-10-14 2020-02-26 トヨタ自動車株式会社 半導体装置の製造方法
JP2019054143A (ja) * 2017-09-15 2019-04-04 株式会社東芝 接続構造およびその製造方法ならびにセンサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US5252501A (en) * 1991-12-30 1993-10-12 Texas Instruments Incorporated Self-aligned single-mask CMOS/BiCMOS twin-well formation with flat surface topography
US5998287A (en) * 1994-06-13 1999-12-07 United Microelectronics Corp. Process for producing very narrow buried bit lines for non-volatile memory devices
DE19640235C2 (de) * 1996-09-30 2001-10-25 Infineon Technologies Ag Halbleiter-Festwertspeicher mit in Grabenseitenwänden vertikal verlaufenden Transistoren und Verfahren zu seiner Herstellung
JP3326366B2 (ja) * 1997-08-08 2002-09-24 三洋電機株式会社 半導体装置及びその製造方法
JP3125726B2 (ja) * 1997-08-26 2001-01-22 日本電気株式会社 半導体装置の製造方法
US7282739B2 (en) 2002-04-26 2007-10-16 Nissan Motor Co., Ltd. Silicon carbide semiconductor device
JP3620513B2 (ja) 2002-04-26 2005-02-16 日産自動車株式会社 炭化珪素半導体装置
KR100487547B1 (ko) * 2002-09-12 2005-05-03 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
JP4390452B2 (ja) * 2002-12-27 2009-12-24 Ｎｅｃエレクトロニクス株式会社 不揮発性メモリの製造方法
US6818516B1 (en) * 2003-07-29 2004-11-16 Lsi Logic Corporation Selective high k dielectrics removal
EP1519419B1 (en) 2003-09-24 2018-02-21 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
JP4929579B2 (ja) * 2004-10-26 2012-05-09 日産自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR101036963B1 (ko) 2011-05-25
CN101223629A (zh) 2008-07-16
KR20100068502A (ko) 2010-06-23
JP2007027491A (ja) 2007-02-01
CN101223629B (zh) 2011-04-06
US7749845B2 (en) 2010-07-06
US20090233408A1 (en) 2009-09-17
WO2007010732A1 (en) 2007-01-25
KR20080015947A (ko) 2008-02-20
EP1915773A1 (en) 2008-04-30
KR100980923B1 (ko) 2010-09-07
EP1915773B1 (en) 2015-01-28

Similar Documents

Publication Publication Date Title
JP5211468B2 (ja) 半導体装置の製造方法
JP2009503851A (ja) 応力ｍｏｓデバイスの製造方法
US8441036B2 (en) Semiconductor device and method of manufacturing the same
WO2011013364A1 (ja) 半導体素子の製造方法
JP2008016650A (ja) 半導体装置の製造方法
JP4982979B2 (ja) 半導体装置の製造方法
CN112005349A (zh) 半导体装置及半导体装置的制造方法
JP3975992B2 (ja) 半導体装置及びその製造方法
JP2005259796A (ja) 半導体装置とその製造方法
JP4736386B2 (ja) 半導体装置の製造方法
JP2003069043A (ja) 炭化珪素半導体装置及びその製造方法
JP2006100357A (ja) 半導体装置の製造方法
CN101165864B (zh) 半导体装置的制造方法
JP3765268B2 (ja) 炭化珪素半導体装置とその製造方法
JP2006100329A (ja) 半導体装置の製造方法および半導体装置
JP2006086397A (ja) 半導体装置およびその製造方法
JP5055945B2 (ja) 半導体装置および半導体装置の製造方法
JP4982960B2 (ja) 半導体装置の製造方法
JP4899310B2 (ja) 半導体装置の製造方法
KR101030983B1 (ko) 비대칭 쇼트키 장벽을 이용한 ｔｆｅｔ 및 그 제조방법
JP2009283534A (ja) 半導体装置の製造方法
JP5034267B2 (ja) 半導体装置の製造方法
JPH11214397A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Ref document number: 4982979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees