JPH11214397A

JPH11214397A - 半導体装置とその製造方法

Info

Publication number: JPH11214397A
Application number: JP10011870A
Authority: JP
Inventors: Hisao Tejima; 久雄手島; Satoru Utsunomiya; 哲宇都宮; Takeshi Morofuji; 健師藤; Kazuhiro Sawa; 和弘沢
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1998-01-26
Filing date: 1998-01-26
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】高速動作が可能で良好な高周波特性を有する
半導体を再現性良く作製することができる半導体装置と
その製造方法を提供する。【解決手段】多結晶半導体層を一導電型半導体領域１
００上に形成し、これにＢをイオン注入し、自己整合的
に逆導電型半導体領域１２０、１２１を同時に形成し、
前述の多結晶半導体層を酸化し、その多結晶半導体層を
自己整合的に縮小した後に、表面の酸化膜を除去して、
多結晶半導体層にＡｓをイオン注入し、拡散を行って、
自己整合的に、一導電型多結晶半導体層１１３と一導電
型半導体領域１０１とを形成し、その後、既知の技術を
用いて、電極１６０、１６１を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関するものであり、特に高速バイポーラトラ
ンジスタとその製造方法に関するものである。

【０００２】

【従来の技術】従来から、半導体装置の一種である高速
バイポーラトランジスタの製造方法においては、真性ベ
ースおよびエミッタ拡散領域を浅く形成する必要がある
ため、多結晶半導体層に含有された不純物を半導体基板
に固相拡散させてエミッタ領域を形成することが、一般
に行われている。

【０００３】このような半導体装置の製造方法を、第１
の従来の技術による半導体装置の製造方法として、図４
から図７を用いて以下に説明する。図４（ａ）におい
て、２００はＮ型半導体領域、２４０、２４１は絶縁膜
である。まず、図４（ｂ）に示すように、絶縁膜２４
０、２４１をマスクとしてＰ型不純物をイオン注入また
は蒸着し、Ｐ型不純物をＮ型半導体領域２００に拡散
し、外部ベース領域２２１を形成した後、絶縁膜２４１
を除去する。

【０００４】次に、図５（ａ）に示すように、Ｐ型不純
物をイオン注入および活性化、あるいは拡散を行い、真
性ベース領域２２０を形成する。次に、図５（ｂ）に示
すように、外部ベース領域２２１および真性ベース領域
２２０上に絶縁膜を形成し、ついで、この絶縁膜をエッ
チングして、絶縁膜２４２とコンタクト窓２５０を形成
する。

【０００５】次に、図６（ａ）に示すように、ポリシリ
コン層２１０を堆積し、Ｎ型不純物をイオン注入する。
次に、図６（ｂ）に示すように、Ｎ型ポリシリコン層２
１０をパターニングし、Ｎ型ポリシリコン層２１３と
し、Ｎ型ポリシリコン層２１３から真性ベース領域２２
０にＮ型不純物を拡散し、エミッタ領域２０１を形成す
る。

【０００６】次に、図７に示すように、図６（ｂ）に示
す絶縁膜２４２をエッチングしコンタクト窓２５１を開
口して絶縁膜２４３とし、エミッタ電極２６０およびベ
ース電極２６１を形成する。

【０００７】また、前述の第１の従来の技術による半導
体装置の製造方法の課題であり、外部ベース領域とエミ
ッタ領域との間に重ね合わせマージンが必要であるとい
う課題を解決する方法として、例えば特開昭６０−８９
９６９号公報に示されているような構造および方法が考
案されている。これを第２の従来の技術による半導体装
置の製造方法として、図８から図１２を用いて以下に説
明する。

【０００８】図８（ａ）において、３００はＮ型半導体
領域、３３０はＬＯＣＯＳ法で形成した酸化膜、３３１
は酸化膜、３７０、３７１は窒化膜、３１０はポリシリ
コン層である。まず、図８（ｂ）に示すように、窒化膜
３７１を利用して選択的にポリシリコン層３１０を酸化
して酸化膜３３２を形成し、窒化膜３７１を除去する。
次に、図８（ｃ）に示すように、窒化膜３７２を形成
し、イオン注入用マスクとしてＰ型ポリシリコン層３８
１と酸化膜３３３を形成し、ボロンをイオン注入する。
これにより、ポリシリコン層３１０の一部は、注入され
たボロンにより、Ｐ型ポリシリコン層３８０になる。

【０００９】次に、図９（ａ）に示すように、酸化膜３
３３およびＰ型ポリシリコン層３８１および窒化膜３７
２を除去する。そして、ＫＯＨエッチングを行い、ノン
ドープポリシリコンとボロンドープのポリシリコンとの
エッチングレートの違いを利用して、ノンドープポリシ
リコン層３１１を除去する。次に、図９（ｂ）に示すよ
うに、酸化を行い、Ｐ型ポリシリコン層３８２の表面を
酸化し、酸化膜３３４を形成する。次に、図９（ｃ）に
示すように、窒化膜３７０をリン酸等でエッチングし、
ついで、酸化膜３３１をエッチングする。

【００１０】次に、図１０（ａ）に示すように、ポリシ
リコン層３１２を全面に蒸着する。次に、図１０（ｂ）
に示すように、Ｐ型ポリシリコン層３８２の不純物ボロ
ンを接触面を通して、ポリシリコン層３１２に熱拡散
し、ボロンを含むＰ型ポリシリコン層３８３を接触面付
近に形成し、さらに、拡散により、Ｐ型ポリシリコン層
３８３と接するＮ型半導体領域３００にＰ型半導体領域
３２１を形成する。次に、図１０（ｃ）に示すように、
ＫＯＨエッチングによりボロンのドーピングされていな
いポリシリコン層３１２を選択的に除去する。

【００１１】次に、図１１（ａ）に示すように、Ｎ型半
導体領域３００およびＰ型半導体領域３２１の表面に酸
化膜３３５を約１０ｎｍ形成し、その上から、ボロンイ
オン注入を行い、Ｐ型半導体領域３２０を形成する。次
に、図１１（ｂ）に示すように、酸化膜３３６もしくは
窒化膜を約２００ｎｍ形成し、ポリシリコン層３１３を
約３００ｎｍ形成する。次に、図１１（ｃ）に示すよう
に、ポリシリコン層３１３をＲＩＥ等の異方性エッチン
グによって除去し、穴の側壁部にのみポリシリコン層３
１４を残す。

【００１２】次に、図１２（ａ）に示すように、ポリシ
リコン層３１４をマスクとして、ＲＩＥやＨＦウェット
エッチングにより、コンタクト窓３５０を形成する。次
に、図１２（ｂ）に示すように、Ｎ型ポリシリコン層３
９０を蒸着し、Ａｓイオン注入を行い拡散を行って、Ｐ
型半導体領域３２０にＮ型半導体領域３０１を形成す
る。次に、図１２（ｃ）に示すように、酸化膜３３４の
一部を除去し、Ｎ型ポリシリコン層３９０およびＰ型ポ
リシリコン層３８２をにそれぞれ電極３６０、３６１を
形成する。

【００１３】

【発明が解決しようとする課題】しかしながら上記のよ
うな第１の従来の技術による半導体装置の製造方法で
は、図７に示すように、外部ベース領域２２１とエミッ
タ領域２０１の位置が自己整合ではなく、マスク合わせ
のための余裕をとるため外部ベース領域２２１とエミッ
タ領域２０１との間隔Ｌ_BEが大きくなり、ベース抵抗を
低減できない。また、マスク合わせ余裕をとった間隔Ｌ
_BEを必要とするため、ベース面積が大きくなる。このた
めにコレクタ・ベース接合容量が大きくなり、トランジ
スタの高速化が制限されるという問題点を有していた。

【００１４】この問題を解決する製造方法として、第２
の従来技術が考案されているが、第２の従来の技術によ
る半導体装置の製造方法では、図１２（ｃ）に示す真性
ベース領域３２０の表面が、ベース層形成後エッチング
に晒される工程があるために、真性ベース領域３２０の
厚みが変動し、電気特性が変動するということや、表面
の結晶構造の荒れによる再結合中心が増加し、電気特性
が変動しやすくなることにより、信頼性が低下するとい
う問題点があった。

【００１５】また、自己整合的にエミッタ領域３０１と
外部ベース領域３２１との短絡を防止する間隔Ｌ_BEを形
成する方法が複雑で、均一に精度よく短絡防止の間隔Ｌ
_BEを造るのが難しいという問題点をも有していた。

【００１６】また、自己整合的にエミッタ領域３０１と
外部ベース領域３２１との短絡を防止する間隔Ｌ_BEを形
成する方法を簡単にして、ポリシリコン側面の熱酸化に
より形成した場合には、ポリシリコン側面を熱酸化する
際に、真性ベース領域３２０および外部ベース領域３２
１が拡散して、それらの領域が深くなってしまうという
問題点もあった。

【００１７】本発明は、上記従来の問題点を解決するも
ので、外部ベース領域とエミッタ領域を自己整合により
精度良く近接して形成することにより、Ｌ_BEを精度よく
短くしてベース抵抗を下げるとともに、ベース面積を縮
小してコレクタ・ベース接合容量を低減し、また、外部
ベース領域および真性ベース領域の形成を同時に行なう
ことにより、製造プロセスを簡略化するとともに、浅い
真性ベース領域と外部ベース領域を精度よく形成し、そ
れらにより、高速動作が可能で良好な高周波特性を有す
るトランジスタを再現性良く作製することができる半導
体装置とその製造方法を提供する。さらに本発明は、熱
処理を伴う工程を少なくするか、または処理温度を低温
化することができるとともに、トランジスタ動作領域の
エッチング工程を削減することができる半導体装置とそ
の製造方法も提供する。

【００１８】

【課題を解決するための手段】上記の課題を解決するた
めに本発明の半導体装置とその製造方法は、半導体層と
半導体層側壁との酸化膜により、第１の拡散領域と第３
の拡散領域とが精度良く第２の拡散領域を介して近接し
て配置されるため、ベース抵抗を低く抑え、また、ベー
ス面積も小さくするとともに、従来の半導体装置より構
成を簡略化して製造の容易化を可能とすることを特徴と
する。

【００１９】以上により、外部ベース領域とエミッタ領
域を自己整合により精度良く近接して形成することによ
り、Ｌ_BEを精度よく短くしてベース抵抗を下げるととも
に、ベース面積を縮小してコレクタ・ベース接合容量を
低減し、また、外部ベース領域および真性ベース領域の
形成を同時に行なうことにより、製造プロセスを簡略化
するとともに、浅い真性ベース領域と外部ベース領域を
精度よく形成し、それらにより、高速動作が可能で良好
な高周波特性を有するトランジスタを再現性良く作製す
ることができる。さらに、熱処理を伴う工程を少なくす
るか、または処理温度を低温化することができるととも
に、トランジスタ動作領域のエッチング工程を削減する
こともできる。

【００２０】

【発明の実施の形態】本発明の請求項１に記載の半導体
装置は、第１導電型領域からなる半導体基板上に形成さ
れた半導体層と、前記半導体基板の第１導電型領域内に
形成された第２導電型の第１拡散領域と、その第１拡散
領域と連続して前記半導体層の下部に、前記第１拡散領
域よりも拡散深さが浅くなるように形成された第２導電
型の第２拡散領域と、前記半導体層の側部に沿って形成
された酸化膜と、前記第２拡散領域内に、その前記半導
体層下部との接続部を覆い前記半導体層の幅より広くな
るように形成された第１導電型の第３拡散領域とを有
し、前記第１拡散領域と第２拡散領域間の境界と、前記
第２拡散領域と第３拡散領域間の境界との間隔が、前記
酸化膜の厚さとほぼ同等か小さくなるように構成する。

【００２１】この構成によると、第１拡散領域と第２拡
散領域との境界と第２拡散領域と第３拡散領域との境界
との間隔が非常に狭く形成されるので、半導体装置を非
常に高速に動作させることを可能とする。

【００２２】請求項２に記載の半導体装置の製造方法
は、第１導電型領域からなる半導体基板上にパターニン
グして半導体層を形成する工程と、前記半導体層のパタ
ーンに応じて、前記半導体基板の第１導電型領域および
前記半導体層に第２導電型用不純物を導入して、前記半
導体基板の第１導電型領域内には第２導電型の第１拡散
領域と、前記半導体層の下部には前記第１拡散領域より
も拡散深さの浅い第２導電型の第２拡散領域とを形成す
る工程と、前記半導体層を酸化した後、前記半導体層の
側部には所定厚さの酸化膜を残し前記半導体層の上部の
前記酸化膜を除去する工程と、前記半導体層上の前記酸
化膜の除去部から第１導電型用不純物を導入して、前記
第２拡散領域内に第１導電型の第３拡散領域を形成する
工程とを有する方法とする。

【００２３】この方法によると、第１拡散領域と第２拡
散領域との境界と第２拡散領域と第３拡散領域との境界
との間隔が非常に狭く形成されるので、作製された半導
体装置を非常に高速に動作させることを可能とする。

【００２４】請求項３に記載の半導体装置の製造方法
は、請求項２記載の半導体層を、その堆積後にパターニ
ングした少なくともシリコンを含む多結晶層により形成
する方法とする。

【００２５】この方法によると、多結晶層を不純物の拡
散源として用いられるだけでなく、半導体装置の電極と
しての使用も可能とする。請求項４に記載の半導体装置
の製造方法は、請求項２記載の不純物導入をイオン注入
および熱拡散で行う方法とする。

【００２６】この方法によると、第１の拡散領域、第２
の拡散領域および第３の拡散領域を浅く形成する。請求
項５に記載の半導体装置の製造方法は、請求項２記載の
熱拡散で第１拡散領域および第２拡散領域を形成する工
程と、半導体層を酸化する工程とを、同時に行う方法と
する。

【００２７】この方法によると、半導体層の酸化工程を
削減するとともに、熱履歴低減により第１拡散領域およ
び第２拡散領域を更に浅く形成する。請求項６に記載の
半導体装置の製造方法は、請求項２記載の半導体層に対
する酸化膜形成を加圧酸化で行う方法とする。

【００２８】この方法によると、半導体層の酸化工程の
熱履歴低減により第１拡散領域および第２拡散領域を更
に浅く形成する。請求項７に記載の半導体装置の製造方
法は、請求項２記載の半導体層に対する酸化膜形成をプ
ラズマ酸化で行う方法とする。

【００２９】この方法によると、半導体層の酸化工程の
熱履歴低減により第１拡散領域および第２拡散領域を更
に浅く形成する。請求項８に記載の半導体装置は、請求
項１に記載の第１導電型領域をコレクタ領域、第１拡散
領域を外部ベース領域、第２拡散領域を真性ベース領
域、第３拡散領域をエミッタ領域としてトランジスタを
形成する構成とする。

【００３０】この構成によると、作製されたバイポーラ
トランジスタを高速に動作させることを可能とする。以
下、本発明の実施の形態を示す半導体装置とその製造方
法について、図面を参照しながら具体的に説明する。（実施の形態１）図１から図３は本実施の形態１の半導
体装置とその製造方法における製造工程途中を示す概略
断面図である。

【００３１】図１（ａ）において、１００はＮ型半導体
領域であり、IV族の半導体、例えばＳｉからなる基板で
構成される。また、Ｎ型半導体領域１００がＳｉ基板で
あれば、Ｎ型にドーピングする材料としては、Ｐ、Ａ
ｓ、Ｓｂ、Ｂｉ等のＶ族の元素を用いることが可能であ
る。１１０は多結晶半導体層であり、例えば、ポリシリ
コン層を用いることが可能である。

【００３２】次に、図１（ｂ）に示すように、Ｎ型半導
体領域１００の主面全面にＰ型の不純物をイオン注入等
の既知の不純物導入の技術を用いて導入し、活性化なら
びに拡散を行う。このＰ型不純物としては、Ｎ型半導体
領域１００がＳｉ構成されている場合には、Ｂ、Ａｌ、
Ｇａ、Ｉｎ等のIII族元素が用いられるが、拡散係数の
大きさからＢが好ましい。また、イオン注入等のＰ型不
純物導入の条件としては、高濃度で浅いことが望まし
く、多結晶半導体層１１０の厚みを超えない深さになる
条件が望ましい。このイオン注入により、多結晶半導体
層１１０はＰ型多結晶半導体層１１１になる。さらに拡
散により、Ｐ型多結晶半導体層１１１の下部に浅いＰ型
半導体領域１２０と、この浅いＰ型半導体領域１２０の
両側にそのＰ型半導体領域１２０より深いＰ型半導体領
域１２１とが形成される。

【００３３】次に、図１（ｃ）に示すように、Ｐ型多結
晶半導体層１１１の側面および上面を酸化し、酸化膜１
３０を形成する。酸化膜１３０の厚みとしては数１００
ｎｍが望ましい。この酸化膜１３０の形成の際に、Ｐ型
半導体領域１２１の上面が酸化されるが特にさしつかえ
はない。この時に、Ｐ型多結晶半導体層１１１は、側面
および上面が酸化されることにより、自己整合的に縮小
する。このようにしてＰ型多結晶半導体層１１１から縮
小した部分をＰ型多結晶半導体層１１２とする。

【００３４】次に、図２（ａ）に示すように、Ｐ型多結
晶半導体層１１２の側面に酸化膜１３１を残すように、
酸化膜１３０のＰ型多結晶半導体層１１２の上面部分を
除去する。除去する方法としては、既知の技術である異
方性ドライエッチングを用いたエッチバック、または、
さらに半導体基板全面に絶縁膜を蒸着し、平坦化を行っ
た上でＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａ
ｌＰｏｌｉｓｈｉｎｇ）等を用いることが可能であ
る。

【００３５】次に、図２（ｂ）に示すように、Ｐ型多結
晶半導体層１１２にＮ型不純物を導入し、そのＰ型多結
晶半導体層１１２をＮ型多結晶半導体層１１３とする。
このＮ型多結晶半導体層１１３から浅いＰ型半導体領域
１２０にＮ型不純物を拡散して、Ｎ型半導体領域１０１
を形成する。Ｎ型の不純物材料としては、Ｐ、Ａｓ、Ｓ
ｂ、Ｂｉ等のＶ族の元素を用いることが可能である。こ
こでは、拡散係数が小さい方が拡散深さをコントロール
しやすいので、Ｐ以外の不純物が望ましい。また、導入
する方法としては、既知の技術であるホトレジスト膜
や、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、ＡｌＯ、ＡｌＮ、Ｔ
ｉＯ、ＴｉＮ等の絶縁膜をマスクにしたイオン注入や、
絶縁膜をマスクにした蒸着等が可能である。

【００３６】次に、図２（ｃ）に示すように、既知の技
術により、絶縁膜１４０をウェーハ全面に形成し、エッ
チングを行うことにより、コンタクト窓１５０、１５１
を形成する。次に、図３に示すように、既知の技術によ
り、コンタクト窓１５０、１５１を形成した部分に電極
１６０、１６１を形成する。（実施の形態２）本実施の形態２の半導体装置の製造方
法では、実施の形態１で説明した半導体装置の製造方法
における途中工程であり、Ｎ型半導体領域１００の主面
全面にＰ型の不純物をイオン注入等の既知の不純物導入
の技術を用いて導入して、活性化ならびに拡散する工程
と、Ｐ型多結晶半導体層１１２の側面および上面に酸化
膜１３０を形成する工程とを、同時に行うために、Ｐ型
の不純物を拡散する際に、この拡散を酸素雰囲気中で行
うことを特徴とする。

【００３７】このＰ型の不純物拡散は、より少ない熱履
歴で多くの酸化膜が形成されることが望ましい。このた
め、上記の酸素雰囲気としては、酸素濃度が高くかつＨ
₂Ｏが含まれていることが望まれる。例えば、酸素およ
びＨ₂Ｏ雰囲気中で９００℃で６０分の拡散を行った場
合、酸化膜は約２００ｎｍ形成できる。

【００３８】なお、上記の実施の形態１および実施の形
態２の半導体装置の製造方法において、例えば、通常の
大気圧で、Ｈ₂ＯおよびＯ₂雰囲気中で酸化を行った場
合、酸化膜２００ｎｍを成長させるのに必要な温度と時
間は、９００℃で６０分程度である。これに対して、高
圧酸化を用いて、Ｐ型多結晶半導体層１１１の側面およ
び上面の酸化を行った場合には、例えば、８００℃５０
分程度の処理で約２００ｎｍの酸化膜を成長させること
ができる。その際に、逆導電型の不純物の拡散は、式
（１）に示すように、拡散時間と拡散温度に依存する拡
散係数の平方根にほぼ比例して行われる。

【００３９】

【数１】

【００４０】大気圧と高圧酸化とを比較した場合、高圧
酸化は酸化温度が８００℃であるので、逆導電型の不純
物の拡散係数は数分の１〜数１０分の１となる。例え
ば、不純物がＢの場合、９００℃の拡散係数は、８００
℃の拡散係数に対して、約２５倍である。従って、同じ
２００ｎｍの酸化膜を成長させた場合でも、Ｈ₂Ｏおよ
びＯ₂雰囲気中での酸化と高圧酸化の拡散係数と時間の
積の比は、式（２）〜式（４）に示すようになる。

【００４１】

【数２】

【００４２】従って、高圧酸化で行った場合、逆導電型
不純物Ｂの拡散を大気圧での約１／√３０＝０．１８倍
に抑えることが可能である。また、逆導電型の不純物が
Ｐで、高圧酸化で酸化した場合は、大気圧の約０．２８
倍の拡散に抑えることが可能である。また、逆導電型の
不純物がＡｓで、高圧酸化で酸化した場合は、大気圧の
約０．１３倍の拡散に抑えることが可能である。同様の
結果が、他の不純物でも言える。つまり、高圧酸化で酸
化することにより、さらに浅い逆導電型領域を形成でき
る。

【００４３】従って、ポリシリコン層の酸化という比較
的簡便な方法で、外部ベース領域１２１、真性ベース領
域１２０、エミッタ領域１０１を自己整合的に形成可能
にすると共に、浅いベース領域の形成を可能にし、高速
動作が可能で良好な高周波特性を有するバイポーラ型の
トランジスタを再現性良く作製することができる。（実施の形態３）本実施の形態３の半導体装置の製造方
法では、実施の形態１および実施の形態２で説明した半
導体装置の製造方法における途中工程であり、Ｐ型多結
晶半導体層１１２の側面および上面に酸化膜１３０を形
成する工程において、この酸化膜１３０を低温加圧酸化
で形成することを特徴とする。

【００４４】例えば、８００℃、５ａｔｍ、酸素、Ｈ₂
Ｏ雰囲気中で、５０分の高圧酸化により、約２００ｎｍ
の厚みの酸化膜を形成することができる。（実施の形態４）本実施の形態４の半導体装置の製造方
法では、実施の形態１および実施の形態２で説明した半
導体装置の製造方法における途中工程であり、Ｐ型多結
晶半導体層１１２の側面および上面に酸化膜１３０を形
成する工程において、酸化膜をプラズマ酸化で形成する
ことを特徴とする。この際のプラズマ酸化の条件とし
て、基板温度が室温〜６００℃、高周波プラズマ内、酸
素雰囲気中とすることにより、数ｎｍ〜数１０００ｎｍ
／分の成膜速度が得られる。

【００４５】例えば、基板温度５００℃、周波数３ＭＨ
ｚ（１ｋＷ）の高周波プラズマ、圧力３０ｍＴｏｒｒの
酸素雰囲気中で、約７分酸化すると、約２００ｎｍの酸
化膜厚が得られる。これに、ＤＣバイアスを適度に印加
することにより、さらに成膜速度を速くすることができ
る。

【００４６】また、高周波による自己バイアスとＤＣバ
イアスを加算したバイアス電圧（数Ｖ〜数ｋＶ）を適度
に印加し、バイアス電圧に依存する酸化時間を超える
と、酸化膜厚の増加は飽和する。この現象を利用して、
所望の酸化膜厚に精度良く加工することが、バイアス電
圧のコントロールにより可能である。

【００４７】なお、実施の形態４におけるプラズマ酸化
を用いて、Ｐ型多結晶半導体層１１２の側面および上面
への酸化膜１３０の形成を行った場合、温度は６００℃
以下の低温で酸化膜を成長させることができるため、電
気特性に影響するほどには逆導電型不純物拡散が発生せ
ず、前工程または後工程に所望の拡散深さに対応する最
適な熱履歴を選択して加えることが可能となり、微細加
工プロセスにおける自由度が従来方法に対して増加し、
プラズマ酸化により、さらに浅い逆導電型領域を形成す
ることができる。

【００４８】従って、ポリシリコン膜の酸化という比較
的簡便な方法で、外部ベース領域１２１、真性ベース領
域１２０、エミッタ領域１０１を自己整合的に形成可能
にすると共に、浅いベース領域の形成を可能にし、高速
動作が可能で良好な高周波特性を有するバイポーラ型の
トランジスタを再現性良く作製することができる。

【００４９】なお、以上の各実施の形態においては、一
導電型不純物をＮ型とし、逆導電型不純物をＰ型として
説明したが、一導電型不純物をＰ型とし、逆導電型不純
物をＮ型とすることも可能である。

【００５０】また、ここの説明の説明図では、図の左右
両端を省略したが、この図の左右には、この素子を分離
する領域またはＮ型半導体領域が形成されている。ま
た、この説明では、説明図の下端を省略しているが、下
端の下にＮ型半導体領域を構成し、Ｎ型半導体領域１０
０の電極面とすることも可能である。また、下端の下に
Ｐ型半導体領域を構成し、基板からこの素子を分離し
て、前述のＰ型半導体領域とＮ型半導体領域の間に高濃
度のＮ型半導体領域を構成し、Ｐ型半導体領域１２１の
外側に十分な距離をとって基板表面と前述の高濃度のＮ
型半導体領域とを電気的に接続する高濃度のＮ型半導体
領域を構成し、基板表面にＮ型半導体領域１００の電極
面を構成することも可能である。

【００５１】

【発明の効果】以上のように本発明によれば、半導体層
と半導体層側壁との酸化膜により、第１の拡散領域と第
３の拡散領域とが精度良く第２の拡散領域を介して近接
して配置されるため、ベース抵抗を低く抑え、また、ベ
ース面積も小さくするとともに、従来の半導体装置より
構成を簡略化して製造を容易化することができる。

【００５２】そのため、写真食刻技術の位置合わせ精度
に依存することなく、外部ベース領域とエミッタ領域を
自己整合により精度良く近接して形成することができ、
Ｌ_BEを精度よく短くしてベース抵抗を下げるとともに、
ベース面積を縮小してコレクタ・ベース接合容量を低減
し、また、外部ベース領域および真性ベース領域の形成
を同時に行なうことにより、製造プロセスを簡略化する
とともに、浅い真性ベース領域と外部ベース領域を精度
よく形成し、それらにより、高速動作が可能で良好な高
周波特性を有するトランジスタを再現性良く作製するこ
とができる。さらに、熱処理を伴う工程を少なくする
か、または処理温度を低温化することができるととも
に、トランジスタ動作領域のエッチング工程を削減する
こともできる。

【００５３】また、高圧酸化を用いて、多結晶半導体膜
の側面および上面の酸化を行った場合、逆導電型不純物
Ｂの拡散を大気圧の場合での約１／√３０＝０．１８倍
に抑えることができる。逆導電型の不純物がＰで、高圧
酸化で酸化した場合は、逆導電型の不純物の拡散を大気
圧の場合の約０．２８倍に抑えることができる。また、
逆導電型の不純物がＡｓで、高圧酸化で酸化した場合
は、逆導電型の不純物の拡散を大気圧の場合の約０．１
３倍に抑えることができる。これらは、他の不純物でも
同様に、高圧酸化で酸化することにより、さらに浅い逆
導電型領域を形成することができる。

【００５４】また、プラズマ酸化を用いて、多結晶半導
体膜の側面および上面の酸化を行った場合、温度は６０
０℃以下の低温で酸化膜を成長できるため、電気特性に
影響するほどには逆導電型不純物拡散は発生せず、前工
程または後工程に所望の拡散深さに対応する最適な熱履
歴を選択して加えることが可能となり、微細加工プロセ
スにおける自由度が従来方法に対して増加し、プラズマ
酸化により、さらに浅い逆導電型領域を形成することが
できる。

【００５５】そのため、ポリシリコン膜の酸化という比
較的簡便な方法で、外部ベース領域、真性ベース領域、
エミッタ領域を自己整合的に形成可能にすると共に、浅
いベース領域の形成を可能にし、高速動作可能で高周波
特性が良好なバイポーラ型のトランジスタを再現性良く
作製することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の半導体装置の製造方法に
おける製造工程を示す断面構造概略図

【図２】同実施の形態における図１に続く製造工程を示
す断面構造概略図

【図３】同実施の形態における図２に続く製造工程を示
す断面構造概略図

【図４】従来の半導体装置の製造方法における製造工程
を示す断面構造概略図

【図５】同従来例における図４に続く製造工程を示す断
面構造概略図

【図６】同従来例における図５に続く製造工程を示す断
面構造概略図

【図７】同従来例における図６に続く製造工程を示す断
面構造概略図

【図８】従来の別の半導体装置の製造方法における製造
工程を示す断面構造概略図

【図９】同従来例における図８に続く製造工程を示す断
面構造概略図

【図１０】同従来例における図９に続く製造工程を示す
断面構造概略図

【図１１】同従来例における図１０に続く製造工程を示
す断面構造概略図

【図１２】同従来例における図１１に続く製造工程を示
す断面構造概略図

【符号の説明】

１００Ｎ型半導体領域（コレクタ領域）１０１Ｎ型半導体領域（エミッタ領域）１１０多結晶半導体層（ポリシリコン層）１１１、１１２Ｐ型多結晶半導体層（Ｐ型ポリシリ
コン層）１１３Ｎ型多結晶半導体層（Ｎ型ポリシリコン層）１２０Ｐ型半導体領域（真性ベース領域）１２１Ｐ型半導体領域（外部ベース領域）１３０、１３１酸化膜１４０絶縁膜１５０、１５１コンタクト窓１６０電極（エミッタ電極）１６１電極（ベース電極）

───────────────────────────────────────────────────── フロントページの続き (72)発明者沢和弘大阪府高槻市幸町１番１号松下電子工業株式会社内

Claims

【特許請求の範囲】

【請求項１】第１導電型領域からなる半導体基板上に
形成された半導体層と、前記半導体基板の第１導電型領
域内に形成された第２導電型の第１拡散領域と、その第
１拡散領域と連続して前記半導体層の下部に、前記第１
拡散領域よりも拡散深さが浅くなるように形成された第
２導電型の第２拡散領域と、前記半導体層の側部に沿っ
て形成された酸化膜と、前記第２拡散領域内に、その前
記半導体層下部との接続部を覆い前記半導体層の幅より
広くなるように形成された第１導電型の第３拡散領域と
を有し、前記第１拡散領域と第２拡散領域間の境界と、
前記第２拡散領域と第３拡散領域間の境界との間隔が、
前記酸化膜の厚さとほぼ同等か小さくなるように構成し
た半導体装置。
【請求項２】第１導電型領域からなる半導体基板上に
パターニングして半導体層を形成する工程と、前記半導
体層のパターンに応じて、前記半導体基板の第１導電型
領域および前記半導体層に第２導電型用不純物を導入し
て、前記半導体基板の第１導電型領域内には第２導電型
の第１拡散領域と、前記半導体層の下部には前記第１拡
散領域よりも拡散深さの浅い第２導電型の第２拡散領域
とを形成する工程と、前記半導体層を酸化した後、前記
半導体層の側部には所定厚さの酸化膜を残し前記半導体
層の上部の前記酸化膜を除去する工程と、前記半導体層
上の前記酸化膜の除去部から第１導電型用不純物を導入
して、前記第２拡散領域内に第１導電型の第３拡散領域
を形成する工程とを有する半導体装置の製造方法。
【請求項３】半導体層を、その堆積後にパターニング
した少なくともシリコンを含む多結晶層により形成する
請求項２記載の半導体装置の製造方法。
【請求項４】不純物導入をイオン注入および熱拡散で
行う請求項２記載の半導体装置の製造方法。
【請求項５】熱拡散で第１拡散領域および第２拡散領
域を形成する工程と、半導体層を酸化する工程とを、同
時に行う請求項２記載の半導体装置の製造方法。
【請求項６】半導体層に対する酸化膜形成を加圧酸化
で行う請求項２記載の半導体装置の製造方法。
【請求項７】半導体層に対する酸化膜形成をプラズマ
酸化で行う請求項２記載の半導体装置の製造方法。
【請求項８】第１導電型領域をコレクタ領域、第１拡
散領域を外部ベース領域、第２拡散領域を真性ベース領
域、第３拡散領域をエミッタ領域としてトランジスタを
形成する請求項１に記載の半導体装置。