JP4988036B2 - 情報処理装置および同装置における映像信号の出力制御方法 - Google Patents
情報処理装置および同装置における映像信号の出力制御方法 Download PDFInfo
- Publication number
- JP4988036B2 JP4988036B2 JP2010286277A JP2010286277A JP4988036B2 JP 4988036 B2 JP4988036 B2 JP 4988036B2 JP 2010286277 A JP2010286277 A JP 2010286277A JP 2010286277 A JP2010286277 A JP 2010286277A JP 4988036 B2 JP4988036 B2 JP 4988036B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- information processing
- video signal
- processing apparatus
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1632—External expansion units, e.g. docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
Claims (6)
- コネクタを有する情報処理装置において、
表示画面の映像信号を生成するグラフィックスコントローラと、
前記情報処理装置の起動時、前記映像信号を出力するための第1のポートを第1のインタフェース規格に準拠したデータ転送用のポートとして設定する第1のポート設定処理と前記映像信号を出力するための第2のポートを第2のインタフェース規格に準拠したデータ転送用のポートとして設定する第2のポート設定処理とを実行するビデオBIOS(Basic input/output system)と、
前記第1および第2のポートと前記コネクタとの間に介在させて設けられ、前記第1および第2のポートのうちの1つを前記コネクタと接続するセレクタと、
第1の外部ユニットが前記コネクタに接続された場合、前記第1のポートを前記コネクタと接続させるための信号を前記セレクタに供給し、第2の外部ユニットが前記コネクタに接続された場合、前記第2のポートを前記コネクタと接続させるための信号を前記セレクタに供給するセレクタ制御手段と、
を具備する情報処理装置。 - 前記第1のインタフェース規格は、HDMI(High-definition multimedia interface)であり、
前記第2のインタフェース規格は、DisplayPortである、
請求項1記載の情報処理装置。 - 前記第1および第2のポートは、前記グラフィックスコントローラに設けられる請求項1記載の情報処理装置。
- 前記グラフィックスコントローラは、CPU(Central processing unit)内に設けられ、
前記第1および第2のポートは、前記CPUと接続されるPCH(Peripheral control hub)に設けられる、
請求項1記載の情報処理装置。 - 前記第1の外部ユニットは、前記第1のインタフェース規格に準拠したデータ転送用のポートを備えた拡張ユニットであり、
前記第2の外部ユニットは、前記第2のインタフェース規格に準拠したデータ転送用のポートを備えた拡張ユニットである、
請求項1記載の情報処理装置。 - 情報処理装置における映像信号の出力制御方法であって、
前記情報処理装置の起動時、ビデオBIOSによって、グラフィックスコントローラによって生成された映像信号を出力するための第1のポートを第1のインタフェース規格に準拠したデータ転送用のポートとして設定する第1のポート設定処理と前記映像信号を出力するための第2のポートを第2のインタフェース規格に準拠したデータ転送用のポートとして設定する第2のポート設定処理とを実行することと、
第1の外部ユニットがコネクタに接続された場合、前記第1および第2のポートのうちの1つを前記コネクタと接続するセレクタに対して前記第1のポートを前記コネクタと接続させるための信号を供給し、第2の外部ユニットが前記コネクタに接続された場合、前記セレクタに対して前記第2のポートを前記コネクタと接続させるための信号を供給することと、
を具備する映像信号の出力制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010286277A JP4988036B2 (ja) | 2010-12-22 | 2010-12-22 | 情報処理装置および同装置における映像信号の出力制御方法 |
| US13/220,984 US8516162B2 (en) | 2010-12-22 | 2011-08-30 | Information processing apparatus and video signal output controlling method for information processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010286277A JP4988036B2 (ja) | 2010-12-22 | 2010-12-22 | 情報処理装置および同装置における映像信号の出力制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012133652A JP2012133652A (ja) | 2012-07-12 |
| JP4988036B2 true JP4988036B2 (ja) | 2012-08-01 |
Family
ID=46316109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010286277A Active JP4988036B2 (ja) | 2010-12-22 | 2010-12-22 | 情報処理装置および同装置における映像信号の出力制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8516162B2 (ja) |
| JP (1) | JP4988036B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014206927A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 情報処理装置及び出力制御方法 |
| US9817459B2 (en) * | 2015-06-11 | 2017-11-14 | Hewlett Packard Enterprise Development Lp | Pre-boot video signal |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659648A (ja) | 1992-05-27 | 1994-03-04 | Toshiba Corp | フレームバッファに画像データを格納するマルチメディア表示制御システム |
| JPH09237166A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Corp | コンピュータシステムおよびこのシステムで使用されるカードデバイスコントローラ並びに動画像エンコーダカード |
| JP3839949B2 (ja) * | 1998-03-19 | 2006-11-01 | 株式会社東芝 | コンピュータシステム |
| JP2000039983A (ja) * | 1998-07-24 | 2000-02-08 | Toshiba Corp | コンピュータシステムおよび表示装置切り替え制御方法 |
| US6718415B1 (en) * | 1999-05-14 | 2004-04-06 | Acqis Technology, Inc. | Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers |
| US7116331B1 (en) * | 2000-08-23 | 2006-10-03 | Intel Corporation | Memory controller hub interface |
| JP4383641B2 (ja) * | 2000-08-31 | 2009-12-16 | 株式会社東芝 | 表示制御装置およびコンピュータシステム並びにパワーマネージメント方法 |
| TWI284275B (en) * | 2003-07-25 | 2007-07-21 | Via Tech Inc | Graphic display architecture and control chip set therein |
| US7624218B2 (en) * | 2003-10-20 | 2009-11-24 | Dell Products L.P. | System and method for DVI native and docking support |
| US20050162336A1 (en) * | 2004-01-27 | 2005-07-28 | Dell Products L.P. | System and apparatus for providing dual independent displays |
| US7069371B2 (en) * | 2004-03-10 | 2006-06-27 | Silicon Storage Technology, Inc. | Motherboard having a non-volatile memory which is reprogrammable through a video display port and a non-volatile memory switchable between two communication protocols |
| TW200625269A (en) * | 2005-01-06 | 2006-07-16 | Top Victory Electronics Taiwan Co Ltd | Single-band multi-mode analog display |
| US20070058643A1 (en) * | 2005-07-28 | 2007-03-15 | Advanced Micro Devices, Inc. | Dual purpose video adapter port |
| JP2007122653A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | 情報処理装置及び起動制御方法 |
| JP4960321B2 (ja) | 2008-08-12 | 2012-06-27 | 株式会社東芝 | 再生装置および再生装置の制御方法 |
| US8242803B2 (en) * | 2009-06-26 | 2012-08-14 | Broadcom Corporation | HDMI and displayport dual mode transmitter |
| US8762619B2 (en) * | 2011-01-20 | 2014-06-24 | Ati Technologies Ulc | Display with multiple video inputs and peripheral attachments |
-
2010
- 2010-12-22 JP JP2010286277A patent/JP4988036B2/ja active Active
-
2011
- 2011-08-30 US US13/220,984 patent/US8516162B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8516162B2 (en) | 2013-08-20 |
| US20120162236A1 (en) | 2012-06-28 |
| JP2012133652A (ja) | 2012-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101536080B (zh) | 具有多图形子系统及降能耗模式的设备、软件及方法 | |
| US8555099B2 (en) | Device having multiple graphics subsystems and reduced power consumption mode, software and methods | |
| KR101518323B1 (ko) | 하이브리드-셧다운 및 고속 시동 프로세스를 제공하기 위한 방법 및 시스템 | |
| US6956542B2 (en) | Method, apparatus and system for a secondary personal computer display | |
| US8386672B2 (en) | Systems, methods and media for disabling graphic processing units | |
| US8982158B2 (en) | Computer screen image displaying method, computer having a vertical display device, and computer program product | |
| JP2015011572A (ja) | 情報処理装置及び出力制御方法 | |
| JP2009151242A (ja) | 情報処理装置および表示制御方法 | |
| US20180120922A1 (en) | Reducing the power consumption of an information handling system capable of handling both dynamic and static display applications | |
| US9727731B2 (en) | Setting method, program, and information processing apparatus | |
| JP4988036B2 (ja) | 情報処理装置および同装置における映像信号の出力制御方法 | |
| JP2013007974A (ja) | 電子機器、電子機器の制御方法、電子機器の制御プログラム | |
| JPH11194847A (ja) | コンピュータシステムおよび初期化制御装置 | |
| US20220270538A1 (en) | Display mode setting determinations | |
| JP5092002B2 (ja) | 情報処理装置 | |
| JP5132745B2 (ja) | 情報処理装置 | |
| WO2023075791A1 (en) | Switching display port connected to external display between discrete and integrated graphics processors | |
| JP7656004B1 (ja) | 情報処理装置、及び制御方法 | |
| CN102541715A (zh) | 主机板及主机系统参数显示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4988036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |