JP5018607B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関する。特にＭＯＳゲート側の半導体機能領域の形成、反対側を耐圧に必要な厚さに研削後、不純物拡散層をイオン注入および低温活性化処理により形成する製造方法にかかる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置の製造方法に関する。

従来のＩＧＢＴの製造方法について、図２に示す従来のＩＧＢＴの製造工程図に従って説明する。図３は一般的なＩＧＢＴのユニットセルの二分の一の断面図である。
ａ）４００〜５００μｍ程度の厚いＦＺ−ｎ型シリコン半導体基板２０（以降、各工程での処理後の基板をウエハと略記する）に対して、破線枠で示すＭＯＳ表面構造Ａ側となる、おもて面に必要なｐベース領域２１、ｎ⁺エミッタ領域２２などの半導体領域をイオン注入および熱拡散により形成する。ゲート酸化膜２３、ポリシリコンからなるゲート電極２４の形成、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）やＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの層間絶縁膜の形成およびＡｌ（アルミニウム）／Ｓｉ（シリコン），Ｃｕ（銅）合金などからなるエミッタ電極膜２５パターンをフォトリソグラフィで形成する。ドライエッチングによりエミッタ電極膜２５のパターンエッチングの際のエッチング残渣（Ｓｉ、Ｃｕ析出物）を除去する。
ｂ）ウエハの裏面側を研削加工して、耐圧に必要な厚さ（６００Ｖ〜１２００Ｖ耐圧の場合で、厚さ７０μｍ〜２００μｍ）程度にまで、できるかぎり薄くする。研削後、研削面をエッチング等により平滑化し洗浄する。ここでは、たとえば、１３０μｍの厚さとした。

ｃ）裏面側の研削面にｎ型ＦＳ（フィールドストップ）層２６をＰ（リン）のイオン注入により、ｐ⁺コレクタ層２７をＢ（ボロン）のイオン注入によりそれぞれドープし、４００℃程度の低温活性化熱処理により機能領域とする。
ｄ）おもて面のエミッタ電極膜２５面上に図示しない保護膜（ポリイミド膜）を塗布する。裏面側にコレクタ電極膜２８を形成する。ｅ）接着テープ３０にウエハのコレクタ電極膜面を下にして支持させ、ダイシングによりチップ２９化する。
という順にＩＧＢＴチップの製造プロセスを実施している。
前記ａ）の工程は、おもて面の極めて微細な半導体領域２１、２２のパターンの形成、ゲート電極２４のパターン形成およびエミッタ電極膜２５のパターン形成などでフォトリソグラフィ工程等を繰り返し行うなどウエハ割れなどが起き易いプロセスを有する。しかしながら、ウエハが５００μｍ程度と厚いので、ウエハ割れの問題がほとんど無い。また厚いウエハの状態であるので、ウエハ反りも少ない。したがって、エミッタ電極膜２５のＡｌ系合金膜のパターニング後に残るＳｉなどの残渣、パーティクルなどをドライエッチングにより問題なく除去できる。
前記ｂ）のウエハの裏面研削の工程で、５００μｍ程度の厚さのウエハを２００μｍ以下の薄いウエハに研削するため、プロセス中のウエハ割れを少なくする必要がある。このため、この裏面研削以降の工程数を最小限にしている。

しかし、このＩＧＢＴの製造方法は、ＩＧＢＴのＭＯＳ表面構造Ａ（図３）側のＡｌ系合金の成膜とフォトリソグラフィによるパターニング後、裏面の研削を行い、その研削面にｎ型ＦＳ層２６、ｐ⁺コレクタ層２７を形成するというプロセスフローを有している。そのため、このｎ型ＦＳ層２６とｐ⁺コレクタ層２７の形成時、イオン注入と活性化熱処理する際に、おもて側に形成済みのＡｌ系合金膜からなるエミッタ電極膜２５が劣化しない温度（アルミニウムの融点５５０℃以下）での熱処理が必要という温度制限が課せられている。しかも、前記５５０℃以下という制限温度は必ずしも活性化のための熱処理温度としては必要充分に適切な温度とは言えず、特性的あるいは良品率、コスト面から見ても問題があったが、エミッタ電極膜２５の劣化を避けるにはその温度制限の下での製造方法にせざるを得なかったのである。
前記活性化のための熱処理温度の温度制限を無くすためには、前述のＩＧＢＴの製造方法を変える必要がある。たとえば、前記ＭＯＳ表面構造Ａ側となるおもて面にエミッタ電極膜２５を形成する前に、ウエハの裏面側にｎ型ＦＳ層２６とｐ⁺コレクタ層２７をイオン注入および活性化熱処理により形成し、この熱処理後にエミッタ電極膜２５を形成する製造方法である。

このように、エミッタ電極膜２５の形成を裏面ｎ型ＦＳ層２６の熱処理の後にすることで、前述の熱処理温度の制限を取り払うことが可能になる。その結果、活性化のための熱処理温度に関し、５００℃以上を選択でき、Ｐ（リン）よりも高い活性化温度を必要とするドナー不純物の選択ができるようになる。具体的には不純物イオン種としてＰ（リン）より拡散係数の大きいＳｅ（セレン）やＳ（イオウ）などを使うことができる。ただし、デバイス表面側に形成されている半導体領域２１、２２の不純物プロファイルに影響を与えないようにするために、熱処理温度は１０００℃以下から選択するという制限は必要であるが、５００℃〜１０００℃という温度範囲は活性化温度として必要充分な温度と言える。
Ｔｉ／ＴｉＮ膜上に残る、Ａｌ系合金電極膜のパターンエッチング後の残渣を除去するためにフッ硝酸を用いることおよび薬液としてフッ硝酸を用いることおよびバリアメタル残渣の除去を希フッ酸で行うことについて公開されている文献がある（特許文献１）。さらに枚葉スピン装置を用いてウエハ面内の処理の均一性を高めることに関しても公開されている（特許文献２）。酸化膜の除去の目的で、フッ硝酸と希フッ酸の２液を用いることについての公開文献がある（特許文献３）。
特開２００５−２３６１５１号公報（図４） 特開２００５−１９１１６３号公報 特許第３４５９７１９号公報

しかしながら、５００μｍ程度の厚いウエハで、おもて側の半導体領域２１、２２の形成後、裏面研削後の薄ウエハで、裏面ｎ型ＦＳ層２６の形成後、おもて側のエミッタ電極膜２５を形成する製造方法は、ウエハの裏面研削工程を裏面ｎ型ＦＳ層２６形成前に行う必要があるので、ウエハを薄くする工程を早い段階で行うことを必然的に伴う。そのため、薄いウエハ状態で扱うことになる、裏面側のｎ型ＦＳ層２６およびｐ⁺コレクタ層２７の形成、おもて面のエミッタ電極膜２５用Ａｌ系合金膜の成膜、フォトリソグラフィでの電極パターニングなどの工程が増える。この結果、ウエハの反りが大きくなり、工程中でのウエハ割れの増加ポテンシャルが高くなるという問題が発生する。従って、前述のように単純に製造工程を変えるだけでは割れが増加し良品率が低下し、量産的な製造方法として致命的な問題となる惧れがあるので、簡単には実行はできない。
さらに、Ａｌ系合金膜のエミッタ電極膜２５には主成分のＡｌの他にＳｉおよびまたはＣｕが微量含まれる。この微量のＳｉやＣｕはエミッタ電極膜２５として必要な機能を満足させるために、そのいずれか一方またはその両方が含まれる。エミッタ電極膜２５中に含まれる、特に前記Ｓｉは、前記Ａｌ系合金膜からなるエミッタ電極膜２５のエッチング液として用いられる燐酸・硝酸・酢酸などの混合液では溶解することができず、エミッタ電極膜２５のパターニングの際に残渣として残る。この残渣が残っていると短絡不良などの原因になり易いので除去しなければならない。

この残渣を除去する方法として、フッ硝酸系の薬液へのディップ処理やドライエッチングなどによれば除去できることは周知である。しかし、フッ硝酸液へのディップ処理では裏面に形成したｎ型ＦＳ層２６、ｐ⁺コレクタ層２７などの不純物拡散層もエッチング液に曝されて、特にｐ⁺コレクタ層２７が無くなる惧れが大きいという問題がある。また、ドライエッチングによる前記残渣除去処理は常温処理が困難なため加熱しながらの処理になる。その結果、裏面研削後の薄いウエハ（７０μｍ〜２００μｍ程度）の片面に熱膨張係数の大きいＡｌ系合金膜からなるエミッタ電極膜２５が形成されているので、室温でもウエハ反りが発生しているのに、加熱しながらのドライエッチング処理中ではウエハの反り量がｍｍオーダーで生じる。この反りによってできる裏面側の空隙のため、裏面の不純物拡散層にもプラズマに曝されてダメージを受けるという問題が生じる。特にこの点は致命的に大きな問題であるので、最重要課題である。前記フッ硝酸系の薬液へのディップ処理やドライエッチングなどによる残渣除去は裏面側に保護膜を形成すれば、可能ではあるが、余計な工数がかかるのであまり好ましいとは言えない。従って、前述のようにＩＧＢＴの製造工程を変更するには、まず、前記残渣除去問題を解消する必要がある。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、２００μｍ以下の薄いウエハの一方の主面にＡｌ系合金電極膜を形成する工程を有する半導体装置の製造方法において、ウエハに反りが生じても他方の主面側に影響を及ぼさずに一方の主面側の電極膜のパターニング後の残渣除去ができる半導体装置の製造方法を提供することである。

特許請求の範囲の請求項１記載の発明によれば、ウエハの一方の主面側に所要の半導体領域の形成後、該半導体領域に対応させて、厚さ２００μｍ以下のウエハにＡｌを主成分とし少なくともＳｉを含むＡｌ系合金電極膜を形成する際に、該電極膜のパターニング後に、Ｓｉを含む残渣除去を少なくともフッ硝酸と希フッ酸をこの順に２段階による枚葉式スピンエッチング方式で除去する特許請求の範囲の半導体装置の製造方法とすることにより、前記発明の目的は達成される。
特許請求の範囲の請求項２記載の発明によれば、前記Ａｌ系合金電極膜の下地層であるガラス系絶縁膜が開口部表面に露出するようにパターニングを行う特許請求の範囲の請求項１記載の半導体装置の製造方法とする。
特許請求の範囲の請求項３記載の発明によれば、前記Ａｌ系合金電極膜が、Ａｌ／Ｓｉ合金である特許請求の範囲の請求項１または２記載の半導体装置の製造方法とする。
特許請求の範囲の請求項４記載の発明によれば、前記Ａｌ系合金電極膜が、Ａｌ−Ｓｉ−Ｃｕ合金である特許請求の範囲の請求項１乃至３のいずれか一項に記載の記載の半導体装置の製造方法とする。
特許請求の範囲の請求項５記載の発明によれば、前記枚葉式スピンエッチング液の２段階目の薬液である希フッ酸を掛捨て処理を実施する特許請求の範囲の請求項１乃至４のいずれか一項に記載の半導体装置の製造方法とする。

本発明によれば、２００μｍ以下の薄いウエハの一方の主面にＡｌ系合金電極膜を形成する工程を有する絶縁ゲート型半導体装置の製造方法において、ウエハに反りが生じても他方の主面側に影響を及ぼさずに一方の主面側の電極膜のパターニング後の残渣除去ができる絶縁ゲート型半導体装置の製造方法を提供することができる。

以下、本発明の半導体装置の製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。

図１は、本発明の半導体装置の製造方法の実施例１にかかるＩＧＢＴの製造方法を説明するための主要な製造工程ごとの要部断面図である。以下の段落の文頭に示すアルファベット記号は図１内のアルファベット記号に対応させている。
ａ）４００〜５００μｍ程度の厚いＦＺ−ｎ型シリコン半導体基板２０に対して、おもて面に必要なｐベース領域２１、ｎ⁺エミッタ領域２２などの半導体領域をイオン注入および熱拡散により形成する。ゲート酸化膜２３、ポリシリコンからなるゲート電極２４の形成、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）やＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの層間絶縁膜を形成する。
ｂ）おもて面側にレジストなどの保護膜を形成後、ウエハの裏面側を研削加工して、耐圧に必要な厚さ（６００Ｖ〜１２００Ｖ耐圧の場合で、厚さ７０μｍ〜２００μｍ）程度、たとえば、１４０μｍ程度にまで、できるかぎり薄くする。研削後、研削面をフッ硝酸などのエッチング等により平滑化し洗浄する。この結果ウエハ厚さは約１２５μｍ程度の厚さになる。
ｃ）裏面側の研削面にｎ型ＦＳ層２６をＰ（リン）、Ｓｅ（セレン）、Ｓ（イオウ）などのいずれかのイオン注入により、ｐ⁺コレクタ層２７をＢ（ボロン）のイオン注入によりそれぞれドープし、おもて面の前記保護膜を除去した後、８００〜９５０℃程度の高温での活性化熱処理により機能領域とする。

ｄ）おもて面へＡｌ／Ｓｉ，Ｃｕ合金をスパッタ蒸着により成膜する。フォトリソグラフィによりエミッタ電極膜２５のパターンを形成する。エッチング液として燐酸・硝酸・酢酸などの混合液を用いる。枚葉式スピンエッチング装置を用いて、スピンナー上にウエハのおもて面を上にして吸着させ、５００〜１０００回転／分で回転させながら、フッ硝酸を１リットル／分の流量で滴下し、８０秒〜１００秒間エッチングする。このスピンエッチングにより、前記電極パターンエッチング後の下地のＢＰＳＧなどの層間絶縁膜上に残るＳｉ析出物（およびまたはＣｕ析出物）からなる残渣を除去する。この結果、Ｓｉ析出物などからなる残渣の除去と共に、下地のＢＰＳＧも２０００Å程度エッチングされ薄くなる。
このスピンエッチングによれば、エッチング液の裏面側への回り込みが無いので、ウエハの裏面側に保護膜形成する必要が無くなる。Ｓｉ析出物などからなる残渣はＢＰＳＧなどの酸化膜系絶縁膜上に載っているので、フッ酸を含むエッチング液により、下地の上層部のエッチングと共に除去されやすい。続いて、純水で１０秒間洗浄し、希フッ酸により短時間（１０秒程度）スピンエッチングし、続いて６０秒間純水で洗浄し乾燥してエミッタ電極膜２５のパターンエッチングを完了させる。前記フッ硝酸による１段階目のスピンエッチングの際には、エッチング液を循環させて使用してもよいが、エッチングされたＳｉ、Ｃｕその他のものがエッチング液に溶解しているので、再度ウエハに付着する惧れがある。そこで、２段階目のスピンエッチングとして、希フッ酸によるスピンエッチングを短時間行うのである。従って、２段階目の希フッ酸のエッチング液は循環させて再使用せずにかけ流しとすることが好ましい。これ以降の工程は前述した従来のＩＧＢＴの製造方法と同じである。

ｅ）おもて面のエミッタ電極膜２５面上に図示しない保護膜（ポリイミド膜）を塗布する。裏面側にコレクタ電極膜２８を形成する。
ｆ）接着テープ３０にウエハのコレクタ電極膜面を下にして支持させ、ダイシングによりチップ２９化する。
以上説明した実施例１によれば、ウエハの厚さを１２５μｍという極めて薄くした場合に、片面にＡｌ系合金からなるエミッタ電極膜を形成してウエハの反りが大きくなっても、ウエハ割れが増えたり、反りの影響で、おもて側の電極のパターニング処理時に裏面側がダメージを受けることなくＩＧＢＴを高良品率で生産効率よく製造することができる。
また、実施例１ではＩＧＢＴの製造方法について、本発明を適用した場合を説明したが、本発明はＩＧＢＴの製造方法に限られることなく、２００μｍ以下の薄ウエハの片面にＡｌ系合金電極膜を形成する工程を含む半導体装置の製造方法であれば、本発明を適用することにより、本発明の効果が得られる。

本発明の実施例１にかかるＩＧＢＴの製造方法を説明するための主要な製造工程ごとの要部断面図である。 従来のＩＧＢＴの製造方法を説明するための主要な製造工程ごとの要部断面図である。 一般的なＩＧＢＴのユニットセルの二分の一の断面図である。

符号の説明

２０ シリコン半導体基板
２１ ｐベース領域
２２ ｎ⁺エミッタ領域
２３ ゲート酸化膜
２４ ゲート電極
２５ エミッタ電極膜
２６ ｎ型ＦＳ層
２７ ｐ⁺コレクタ層
２８ コレクタ電極膜
２９ チップ
３０ 接着テープ。

Claims (5)

1. ウエハの一方の主面側に所要の半導体領域の形成後、該半導体領域に対応させて、厚さ２００μｍ以下のウエハにＡｌを主成分とし少なくともＳｉを含むＡｌ系合金電極膜を形成する際に、該電極膜のパターニング後に、Ｓｉを含む残渣除去を少なくともフッ硝酸と希フッ酸をこの順に２段階による枚葉式スピンエッチング方式で除去することを特徴とする半導体装置の製造方法。
2. 前記Ａｌ系合金電極膜の下地層であるガラス系絶縁膜が開口部表面に露出するようにパターニングを行うことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記Ａｌ系合金電極膜が、Ａｌ／Ｓｉ合金であることを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記Ａｌ系合金電極膜が、Ａｌ−Ｓｉ−Ｃｕ合金であることを特徴とする請求項１乃至３のいずれか一項に記載の記載の半導体装置の製造方法。
5. 前記枚葉式スピンエッチング液の２段階目の薬液である希フッ酸を掛捨て処理を実施することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
   
   

Images