JP5022013B2

JP5022013B2 - 静電気保護用半導体装置および自動車用複合ｉｃ

Info

Publication number: JP5022013B2
Application number: JP2006335160A
Authority: JP
Inventors: 清春早川; 弘雅不破; 寿石間伏
Original assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2006-12-12
Filing date: 2006-12-12
Publication date: 2012-09-12
Anticipated expiration: 2026-12-12
Also published as: JP2008147527A

Description

本発明は、集積回路等を静電気から保護するための静電気保護用半導体装置に関するものであり、特に、ＳＣＲ構造を有するものに関する。

自動車用ＩＣは、アナログやデジタル制御回路、ドライバー用パワーＭＯＳなどを一体とした統合化が進んでおり、動作電圧に関しては、バッテリー電圧系と数Ｖ電圧系などの多電圧に対応した構成となっている。このような自動車用のＩＣは複合ＩＣと呼ばれ、同一ＩＣ基板内にバイボーラ素子、ＣＭＯＳ素子、横型パワーＭＯＳなどを作り込んだ構造となっている。

自動車用複合ＩＣは、サージやノイズの印加される厳しい車載環境のもとで正常動作を要求される。このため、回路素子間が完全に誘電体分離されるＳＯＩ基板を用いて製造される傾向が高まっている。また、自動車用ＩＣは、静電気破壊に対する耐圧規格も厳しく、通常１５ｋＶ〜２５ｋＶの非常に高い静電気耐圧に対する保障を必要としている。

一般に、入力端子のＥＳＤ（静電気放電）保護には、特許文献１、２等に記載があるようにダイオードが用いられている。図９は、従来のＳＯＩ基板に形成されたＥＳＤ保護素子としての表面型ダイオードを示す図である。半導体基板表面にｐ型拡散領域とｎ型拡散領域が一定の間隔で交互に複数配置された構造である。このｐ型拡散領域とｎ型拡散領域の形成は、ＣＭＯＳ構造のｐウェル拡散層、ｎウェル拡散層の形成工程を利用する場合が多い。

一方、上記のｐ型拡散領域とｎ型拡散領域を用いて、ＳＣＲ（サイリスタ）構造のＥＳＤ保護素子も形成することができ、特許文献３〜５にその構造の一例が示されている。ＳＣＲ素子は、ラッチアップ動作を起こすと内部抵抗が非常に低くなり、大電流を駆動できるため、ＥＳＤ耐圧性能に優れた素子を実現できる。このようなＳＣＲ構造のＥＳＤ保護素子は、ラッチアップ時の保持電圧は数ボルトであり、微細ＭＯＳ集積回路に対して主に適用されている。

また、自動車用ＩＣでのＥＳＤ保護素子の動作電圧設計範囲は、バッテリー電源系回路では、１６Ｖバッテリー電圧値に入力信号の電圧変動マージンを考慮して、一般に下限電圧２０Ｖ以上の範囲で動作することが求められる。上限電圧は、内部回路への入力抵抗などや内部回路入部での耐圧にも依存するが、一般にできる限り低い電圧であることが望ましく、最も高くても１００Ｖ以下の電圧範囲で動作が求められる。この、ＥＳＤ保護素子の動作電圧に関して、図９の表面型ダイオードでは、ｐ型拡散領域とｎ型拡散領域の間隔を適正な範囲にすることで、動作開始電圧値を決定している。
特開２００３−２２４１３３特開２００５−２０３７３８特開２００２−９４００１特開２００５−７９２８７特開２００６−７４０１２

しかしながら、図９のような構造のダイオード素子では、ｐ型拡散領域とｎ型拡散領域の間隔は、半導体基板最表面部で最も短くなるため、対向する最表面端部で最も電界集中を起こす。また、ＥＳＤ保護動作時のサージ電流は、ｐ型拡散領域とｎ型拡散領域の最表面近傍に集中して流れるため、電流集中によるホットスポットが発生する。そのため、高いＥＳＤ耐圧を得ることは困難である。したがって、自動車用ＩＣに要求されるＥＳＤ耐圧規格を達成するには、ダイオード接合部の全長が数十ｍｍにも達する素子が必要となってしまう。たとえば、一辺の長さが５００μｍの短冊形状のパターンでｐ型拡散領域とｎ型拡散領域を形成すると、約５０組のダイオードパターンの並列接続が必要となる。このような大規模なダイオード素子では配線抵抗も無視できなくなり、ＥＳＤ時に全体を均一に動作するように配線設計することは容易ではない。その結果として、設計どおりのＥＳＤ耐圧を得ることが困難となる。また、このような表面型ダイオード素子では動作抵抗が比較的大きく、この点も高いＥＳＤ耐圧を得にくい要因となっている。

以上のように、図９に示したｐ型拡散領域とｎ型拡散領域を対向させた構造のダイオード素子では、拡散領域の端部のみがＥＳＤ動作用部として機能し、本質的に高いＥＳＤ耐圧を得ることが困難な構造であり、全長が数十ｍｍに及ぶ大規模なダイオード素子とせざるを得ない。

また、ＳＣＲ素子は、表面型ダイオードと比べて非常に高いＥＳＤ耐圧性能が得られるためＥＳＤ保護素子として理想的ではあるが、ラッチアップ時の保持電圧は数ボルトで自動車用ＩＣでの電源電圧より低く、自動車用ＩＣのＥＳＤ保護素子として適用するのは困難である。

そこで本発明の目的は、高い保持電圧と高いＥＳＤ耐圧性能を有する新規なＳＣＲ型の静電気保護用半導体装置を実現すること、自動車用ＩＣのＥＳＤ保護素子として適用できる静電気保護用半導体装置を実現することである。

第１の発明は、他の素子に対して電気的に分離され、他の素子の静電気破壊を防止するための静電気保護用半導体装置において、第１伝導型で高キャリア濃度の埋め込み領域と、埋め込み領域上に形成された、埋め込み領域よりも低キャリア濃度である第１伝導型の主半導体領域と、主半導体領域の表面に形成された、第２伝導型の第１の拡散領域と、第１の拡散領域の表面に形成された、第１伝導型の第１の電極形成領域、および第２伝導型の第２の電極形成領域と、第１の電極形成領域および第２の電極形成領域と接続する第１の電極と、第１の拡散領域とは離れた領域に形成された、第２伝導型の第２の拡散領域と、第２の拡散領域の表面に形成された、第１伝導型の第３の電極形成領域、および第２伝導型の第４の電極形成領域と、第３の電極形成領域および第４の電極形成領域と接続する第２の電極とを有し、第１の拡散領域および第２の拡散領域は、その第１の拡散領域と第２の拡散領域との対向方向に、延長領域を備え、第１の電極を第２の電極に対して正の動作電圧となるよう電圧を印加した時に、第２の拡散領域から埋め込み領域に至る空乏層が形成され、第２の電極を第１の電極に対して正の動作電圧となるよう電圧を印加した時に、前記第１の拡散領域から前記埋め込み領域に至る空乏層が形成される、ことを特徴とする静電気保護用半導体装置である。

第２の発明は、他の素子に対して電気的に分離され、他の素子の静電気破壊を防止するための静電気保護用半導体装置において、第１伝導型で高キャリア濃度の埋め込み領域と、埋め込み領域上に形成された、埋め込み領域よりも低キャリア濃度である第１伝導型の主半導体領域と、主半導体領域の表面に形成された、第２伝導型の第１の拡散領域と、第１の拡散領域の表面に形成された、第１伝導型の第１の電極形成領域、および第２伝導型の第２の電極形成領域と、第１の電極形成領域および第２の電極形成領域と接続する第１の電極と、第１の拡散領域とは離れた領域に形成された、第２伝導型の第２の拡散領域と、第２の拡散領域の表面に形成された、第１伝導型の第３の電極形成領域、および第２伝導型の第４の電極形成領域と、第３の電極形成領域および第４の電極形成領域と接続する第２の電極と、を有し、第１の拡散領域および第２の拡散領域は、その第１の拡散領域と第２の拡散領域との対向方向に、延長領域を備え、第１の拡散領域と第２の拡散領域との対向方向における、延長領域の長さと、埋め込み領域から第１の拡散領域および第２の拡散領域までの縦方向の距離とにより、保持耐圧が決定される、ことを特徴とする静電気保護用半導体装置である。

第３の発明は、他の素子に対して電気的に分離され、他の素子の静電気破壊を防止するための静電気保護用半導体装置において、第１伝導型で高キャリア濃度の埋め込み領域と、埋め込み領域上に形成された、埋め込み領域よりも低キャリア濃度である第１伝導型の主半導体領域と、主半導体領域の表面に形成された、第２伝導型の第１の拡散領域と、第１の拡散領域の表面に形成された、第１伝導型の第１の電極形成領域、および第２伝導型の第２の電極形成領域と、第１の電極形成領域および第２の電極形成領域と接続する第１の電極と、第１の拡散領域とは離れた領域に形成された、第２伝導型の第２の拡散領域と、第２の拡散領域の表面に形成された、第１伝導型の第３の電極形成領域、および第２伝導型の第４の電極形成領域と、第３の電極形成領域および第４の電極形成領域と接続する第２の電極と、を有し、第１の拡散領域および第２の拡散領域は、その第１の拡散領域と第２の拡散領域との対向方向に、延長領域を備え、第１の拡散領域と第２の拡散領域との対向方向における、延長領域の長さは、埋め込み領域から、第１の拡散領域および第２の拡散領域までの縦方向の距離よりも、４μｍ以上長い、ことを特徴とする静電気保護用半導体装置である。

上記第１から第３の発明の構成によると、第１の電極形成領域、第１の拡散領域、主半導体領域によって縦方向にトランジスタが形成され、第３の電極形成領域、第２の拡散領域、主半導体領域によって縦方向にトランジスタが形成され、第１の拡散領域、主半導体領域、第２の拡散領域によって横方向にトランジスタが形成される。したがって、第１の発明の静電気保護用半導体装置は、双方向型ＳＣＲ構造となっている。極性がないため、一方をアノード側とすれば、他方がカソード側となる。

第１の電極形成領域と第２の電極形成領域は、第１の拡散領域または絶縁膜を介して分離していてもよいし、接していてもよい。ただし、互いに重なっていると、保持耐圧が減少するので望ましくない。第３の電極形成領域と第４の電極形成領域についても同様である。特に、第３の発明のように、第１の電極形成領域と第３の電極形成領域とを対向した内側に配置し、第２の電極形成領域と第４の電極形成領域とをその外側に配置すると、第１の電極形成領域、第１の拡散領域、主半導体領域による縦方向のトランジスタ、および、第３の電極形成領域、第２の拡散領域、主半導体領域による縦方向のトランジスタが、内側に形成されるため、より抵抗が低減されて望ましい。

延長領域とは、第１または第２の拡散領域の領域の一部であって、その表面に第１の電極形成領域および第２の電極形成領域、または、第３の電極形成領域および第４の電極形成領域、が形成されていない横方向に広がった領域をいう。第１の拡散領域の延長領域の対向方向の長さと第２の拡散領域の延長領域の対向方向の長さは、等しい必要はないが、等しいと本発明の静電気保護用半導体装置を左右対称な構造とすることができ、平面パターンのレイアウトの容易さなどの観点から等しい方が望ましい。

静電気保護用半導体装置と他の素子との分離は、底面絶縁膜および側面絶縁膜により分離してもよいし、ｐｎ分離であってもよい。絶縁膜による分離の場合は、埋め込み領域は底面絶縁膜上に形成される。

本発明の静電気保護用半導体装置の第１電極または第２電極に静電気サージが印加されると、トランジスタのベースに相当する第１または第２の拡散領域のどちらかは、逆バイアス状態となる。そして、主に延長領域の下部に空乏層が拡がり、埋め込み領域と主半導体領域との界面にまで達する。電気的には、ベース層として作用する第１または第２の拡散領域が、埋め込み領域と主半導体領域との界面まで広がった構造となる。この電気的に広がったベース層によって、電圧が保持される。また、この界面において強い電界集中を起こし、大量の電子、正孔を発生させるため、電気的に広がったベース層が維持される。以上の理由によって、本発明の静電気保護用半導体装置は、高い保持電圧特性を有している。

延長領域の長さと、縦方向距離とを調整することで、所望の保持耐圧特性を有した静電気保護用半導体装置が得られる。

特に、第３、４の発明のように、延長領域の長さが、縦方向距離よりも４μｍ以上長い静電気保護用半導体装置とすると、ＤＣ耐圧（静電気保護用半導体装置に電圧印加時の動作開始電圧）なみの高い保持電圧特性を得られる。

縦方向距離は、２μｍ〜１０μｍの範囲であることが望ましい。２μｍ以下であると、第１および第２拡散領域と埋め込み領域とが近接して、静電気保護用半導体装置の耐圧が低下してしまい望ましくない。また、１０μｍ以上であると、本発明を自動車用ＩＣの静電気保護回路に適用した際に、同一基板上に形成されるその自動車用ＩＣに含まれる他の縦型バイポーラ素子の形成で必要な、埋め込み領域に達するコレクタシンク領域が１０μｍ以上必要となり、その領域を形成するための不純物拡散時間が大幅に増大し望ましくない。より望ましくは、４μｍ〜８μｍの範囲である。

延長領域の長さと縦方向距離との関係は、次のようであると望ましい。延長領域の長さは、（縦方向距離＋４）μｍ〜（縦方向距離＋１４）μｍの範囲であることが望ましい。（縦方向距離＋４）μｍ以下では、高い保持電圧を得られないため望ましくない。また、（縦方向距離＋１４）μｍ以上であると、高い保持耐圧は得られるが、縦方向のトランジスタの動作が強くなり、ＥＳＤ耐圧性能が低下するように作用し、素子サイズも大きくなるため望ましくない。より望ましくは、（縦方向距離＋６）μｍ〜（縦方向距離＋１０）μｍの範囲である。

第５の発明は、第１の発明から第４の発明において、第１の電極形成領域と第３の電極形成領域とが対向した内側に配置され、第２の電極形成領域と第４の電極形成領域とがその外側に配置されていることを特徴とする静電気保護用半導体装置である。
第６の発明は、第１の発明から第５の発明において、第１の拡散領域と第２の拡散領域との離間距離により、動作開始電圧が決定されることを特徴とする静電気保護用半導体装置である。

離間距離が４μｍ以下では、第１の拡散領域と第２の拡散領域との間でのパンチスルーによるリーク電流が増大し、１０μｍ以上では、動作電圧が１００Ｖ以上となり望ましくない。したがって、本発明の静電気保護用半導体装置を自動車用ＩＣに適用する場合には、離間距離は、４μｍ〜１０μｍの範囲であることが望ましい。最も望ましいのは、５μｍである。

第７の発明は、第１の発明から第６の発明において、第１の拡散領域および第２の拡散領域の平面パターンは、短冊形状、トラック形状、リング形状、もしくはそれらの複合形状であることを特徴とする静電気保護用半導体装置である。

第８の発明は、第１の発明から第７の発明において、第１の拡散領域および第２の拡散領域は複数組に分割され、第１の電極を介して複数の第１の拡散領域同士が、および第２の電極を介して複数の第２の拡散領域同士が、電気的に接続されていることを特徴とする静電気保護用半導体装置である。

第９の発明は、第１の発明から第８の発明において、第１の電極と第２の電極のうち、一方は入力端子に接続され、他方は接地電極に接続されていることを特徴とする静電気保護用半導体装置である。この構成によると、サージ電流は本発明の静電気保護用半導体装置を通して接地電極へ流れるため、他の半導体装置をＥＳＤから保護することができる。

第１０の発明は、第１から第９の発明において、底面絶縁膜および側面絶縁膜とにより、底面および側面が区画され、他の素子に対して電気的に絶縁されていることを特徴とする静電気保護用半導体装置である。

第１１の発明は、第１の発明から第１０の発明において、主半導体領域は、ＳＯＩ基板であることを特徴とする静電気保護用半導体装置である。

第１２の発明は、第１の発明から第１１の発明の静電気保護用半導体装置を含むことを特徴とする自動車用複合ＩＣである。

第１〜３の発明による静電気保護用半導体装置の構造は、トランジスタのベース層として作用する第１、第２の拡散領域が延長領域を備え、高キャリア濃度の埋め込み領域を有した双方向型ＳＣＲ構造となっている。したがって、高い保持電圧特性を有した静電気保護用半導体装置となっている。また、ＳＣＲ構造であるから、高いＥＳＤ耐圧性能を有している。

また、第２の発明のように、延長領域の長さと、縦方向距離を調整することで、所望の保持耐圧特性を有した静電気保護用半導体装置を実現できる。特に、第３、４の発明のように、延長領域の長さを、縦方向距離よりも４μｍ以上長い値にすると、ＤＣ耐圧なみの高い保持電圧特性を得られるので、自動車用ＩＣに適した保持耐圧特性を有した静電気保護用半導体装置となる。

また、第６の発明のように、第１の拡散領域と第２の拡散領域との離間距離を調整することで、所望の動作開始電圧値を有した静電気保護用半導体装置を実現できる。

また、第７の発明のような平面レイアウトパターンとすることで、効率的で小型な静電気保護用半導体装置を形成でき、第８の発明のように、第１の拡散領域、第２の拡散領域を分割することで、平面レイアウトパターンの自由度が増し、より効率的にできる。

また、第１０の発明のように、素子領域を絶縁膜で区画することで、リーク電流を抑えることができ、耐圧性能を向上できる。さらに、第１１の発明のように、ＳＯＩ基板を用いると本発明の静電気保護用半導体装置を容易に形成することができる。

以上のように、本発明によると、自動車用ＩＣに用いるのに適した静電気保護用半導体装置を実現できる。本発明の構造は、自動車用複合ＩＣのＣＭＯＳ構造のｐウェル拡散層、ｎウェル拡散層の形成工程などを流用できるため、自動車用複合ＩＣに本発明の静電気保護用半導体装置を組み込むことによる製造コストの上昇はない。

以下、本発明の具体的な実施例について図を参照しながら説明するが、本発明は実施例に限定されるものではない。

図１は、実施例１のＳＯＩ基板に形成された、双方向ＳＣＲ型の静電気保護用半導体装置の構造を示す図であり、図２はその平面レイアウトパターンを示す図である。以下、この静電気保護用半導体装置の構造について説明する。

素子領域は、底面をｐ型支持基板１０上に形成された埋め込み絶縁膜１１（本発明の底面絶縁膜に相当）で、側面をトレンチ絶縁膜１４（本発明の側面絶縁膜に相当）およびポリシリコン膜１５（本発明の側面絶縁膜に相当）で区画され、静電気から保護すべき他の素子と絶縁分離している。また、素子領域は、埋め込み絶縁膜１１上の埋め込みｎ⁺型領域１２（本発明の埋め込み領域に相当）と、その上面に形成されたｎ^-型半導体基板１３（本発明の主半導体領域に相当）に形成されている。埋め込みｎ⁺型領域１２の埋め込み絶縁膜１１近傍での不純物濃度は、３×１０¹⁹／ｃｍ³、ｎ^-型半導体基板１３の不純物濃度は、１×１０¹⁵／ｃｍ³である。埋め込みｎ⁺型領域１２とｎ^-型半導体基板１３の界面は、埋め込みｎ⁺型領域１２の不純物濃度と、ｎ^-型半導体基板１３の不純物濃度が等しい位置での面と定義する。埋め込みｎ⁺型領域１２の望ましい不純物濃度の範囲は、１×１０¹⁸／ｃｍ³〜１×１０²⁰／ｃｍ³で、ｎ^-型半導体基板１３の望ましい不純物濃度の範囲は、１×１０¹⁴／ｃｍ³〜１×１０¹⁶／ｃｍ³である。

埋め込みｎ⁺型領域１２は、ｎ^-型半導体基板１３の表面から不純物を拡散して形成した。その後、ｐ型支持基板１０の表面を酸化して埋め込み絶縁膜１１を形成し、埋め込みｎ⁺型領域１２と埋め込み絶縁膜１１とを貼り合わせ接合する。次に、素子領域を区画するためにトレンチ溝を形成して、そのトレンチ溝側面を酸化してトレンチ絶縁膜１４を形成し、トレンチ溝内部にポリシリコン膜１５を形成した。

ｎ^-型半導体基板１３の表面部には、アノードｐ型領域２０（本発明の第１の拡散領域に相当）が形成され、その表面には、左側にアノードｐ⁺型領域１６（本発明の第２の電極形成領域に相当）、右側にアノードｎ⁺型領域１７（本発明の第１の電極形成領域に相当）が形成され、互いに近接している。また、ｎ^-型半導体基板１３の表面部であって、アノードｐ型領域２０から離れた領域に、カソードｐ型領域２１（本発明の第２の拡散領域に相当）が形成され、その表面には、右側にカソードｐ⁺型領域１８（本発明の第４の電極形成領域に相当）、左側にカソードｎ⁺型領域１９（本発明の第３の電極形成領域）が形成され、互いに近接している。アノードｎ⁺型領域１７とカソードｎ⁺型領域１９が内側（距離の近い側）で対向し、アノードｐ⁺型領域１６とカソードｐ⁺型領域１８が外側（距離の遠い側）で対向している。アノードｐ型領域２０とカソードｐ型領域２１は、ｎ^-型半導体基板１３の表面から不純物を拡散することで形成した。

アノードｐ型領域２０とカソードｐ型領域２１は、対向辺２０ｂ（アノードｐ型領域２０のうち、カソードｐ型領域２１との距離が最も近いところ）と対向辺２１ｂ（カソードｐ型領域２１のうち、アノードｐ型領域２０との距離が最も近いところ）が距離Ｌ隔てて形成されている。アノードｐ型領域２０とカソードｐ型領域２１は、その対向方向に長さＬｐの延長領域２０ａ、２１ａを備え、その延長領域２０ａは、アノードｐ⁺型領域１６とアノードｎ⁺型領域１７を含まず、延長領域２１ａはカソードｐ⁺型領域１８とカソードｎ⁺型領域１９を含んでいない。また、アノードｐ型領域２０、カソードｐ型領域２１の下面２０ｃ、２１ｃから、埋め込みｎ⁺型領域１２とｎ^-型半導体基板１３との界面までの縦方向の距離は、Ｌｙである。ここで、延長領域２０ａの長さは、アノードｎ⁺型領域１７の内側方向の端１７ａ（カソードｐ型領域２１に近い側端辺）から、対向辺２０ｂまでの長さで定義する。延長領域２１ａの長さについても同様に、カソードｎ⁺型領域１９の内側方向の端１９ａ（アノードｐ型領域２０に近い側端辺）から、対向辺２１ｂまでの長さで定義する。

アノードｐ⁺型領域１６、アノードｎ⁺型領域１７、カソードｐ⁺型領域１８、カソードｎ⁺型領域１９の表面からの深さは、０．５μｍ、アノードｐ型領域２０とカソードｐ型領域２１の表面からの深さは、１．５μｍである。また、アノードｐ型領域２０とカソードｐ型領域２１の不純物濃度は、３×１０¹⁷／ｃｍ³である。

ｎ^-型半導体基板１３の表面部の電極形成領域以外には、ＬＯＣＯＳ絶縁膜２２が形成され、ＬＯＣＯＳ絶縁膜２２上には層間絶縁膜２３が形成されている。層間絶縁膜２３にはアノードｐ⁺型領域１６とアノードｎ⁺型領域１７の上部と、カソードｐ⁺型領域１８とカソードｎ⁺型領域１９の上部にコンタクト孔が形成され、そのコンタクト孔には、アノードｐ⁺型領域１６とアノードｎ⁺型領域１７に接続するアノード電極２４（本発明の第１の電極に相当）、カソードｐ⁺型領域１８とカソードｎ⁺型領域１９に接続するカソード電極２５（本発明の第２の電極に相当）が形成されている。

以上の構成により、アノード側には、アノードｎ⁺型領域１７、アノードｐ型領域２０、ｎ^-型半導体基板１３とで縦方向にｎｐｎ型トランジスタ１が形成され、カソード側には、カソードｎ⁺型領域１９、カソードｐ型領域２１、ｎ^-型半導体基板１３とで縦方向にｎｐｎ型トランジスタ２が形成され、アノードｐ型領域２０、ｎ^-型半導体基板１３、カソードｐ型領域２１とで横方向にｐｎｐ型トランジスタ３が形成される。したがって、全体としては、双方向型ＳＣＲ構造となっている。

この実施例１の静電気保護用半導体装置のアノード電極２４に正のＥＳＤサージが印加されると、ｐｎｐ型トランジスタ３が動作し、カソードｐ型領域２１に電流が流れることで、ｎｐｎ型トランジスタ１が動作する。カソード電極２５に正のＥＳＤサージが印加された場合も、ｐｎｐ型トランジスタ３が動作し、アノードｐ型領域２０に電流が流れることで、ｎｐｎ型トランジスタ１が動作する。したがって、ｐｎｐ型トランジスタ３の動作開始電圧、つまりは距離Ｌ、によってトリガー電圧が決定される。なお、本発明は双極性であるので、アノード、カソードの用語は第１の電極２４を第２の電極２５に対して正電圧を印加したときを基準として用いている。したがって、カソード電極２５をアノード電極２４に対して正電位にしても、当然にｐｎｐ型トランジスタ３が導通し静電保護動作をする。

次に、実施例１の静電気保護用半導体装置の平面レイアウトパターンについて、図２を参照に説明する。素子領域は、トレンチ絶縁膜１４とポリシリコン膜１５とからなる側面絶縁膜３０、３１によって長方形状に２重に囲われ、他の素子から分離している。素子領域には、長方形状にアノードｐ型領域２０とカソードｐ型領域２１が互いに離れて形成されている。アノードｐ型領域２０の領域内には、アノードｐ型領域２０とカソードｐ型領域２１の対向辺２０ｂ側とは反対側に短冊形状のアノードｐ⁺型領域１６とアノードｎ⁺型領域１７が形成され、対向辺２０ｂ側には延長領域２０ａが形成されている。カソードｐ型領域２１の領域内にも同じように、カソードｐ⁺型領域１８、カソードｎ⁺型領域１９、延長領域２１ａが形成されていて、対称的なレイアウトパターンとなっている。

実施例１の静電気保護用半導体装置を自動車用ＩＣに用いるには、動作電圧の下限は２０Ｖ以上であることが求められる。これは、予見しないノイズにより、誤って静電気保護用半導体装置が動作した場合、電源電圧により静電気保護用半導体装置に電流が流れ続けてしまうのを防ぐためである。つまり、実施例１のようなＳＣＲ構造では、ＤＣ耐圧と保持電圧が２０Ｖ以上であることが必要となる。また、ＥＳＤ耐圧は１５ｋＶ〜２５ｋＶ以上であることが求められるが、静電気保護用半導体装置の全長が大きくなると、配線抵抗の影響から均一に動作させることが難しく、動作抵抗も大きくなるため、全長が数ｍｍ以内になることが望ましい。そのため、静電気保護用半導体装置のＥＳＤ耐圧は単位アノード長（図１の紙面に垂直な方向の幅）あたり２０Ｖ／μｍ以上である必要がある。

ＤＣ耐圧は、アノードｐ型領域２０とカソードｐ型領域２１との間の距離Ｌによって決定される。Ｌが５μｍでは、ＤＣ耐圧は６５Ｖであった。Ｌが４μｍ以下では、アノードｐ型領域２０とカソードｐ型領域２１間でのパンチスルーによるリーク電流が増大し、１０μｍ以上では、ＤＣ耐圧が高くなりすぎてしまった。したがって、Ｌは４μｍ〜１０μｍの範囲であることが望ましい。最も望ましいのは、５μｍである。

次に、保持電圧について考察する。図３は、Ｌを５μｍ、Ｌｐを１５μｍ、Ｌｙを６μｍ、奥行き（図２の平面レイアウトパターンにおいて、長方形状のアノードｐ型領域２０、カソードｐ型領域２１の長辺の幅）２５０μｍとした実施例１の静電気保護用半導体装置についての電圧−電流特性と、その実施例１の静電気保護用半導体装置から埋め込みｎ⁺型領域１２をなくした構造の静電気保護用半導体装置についての電圧−電流特性を示した図である。実施例１の構造では、高電流域においても高い保持電圧特性を示しているのに対して、埋め込みｎ⁺型領域１２をなくした構造では、ラッチアップ動作により大幅に電圧が低下し、数Ｖの保持電圧となっている。以上より、高い保持電圧特性を得るために、埋め込みｎ⁺型領域１２は必須のものであることがわかる。

次に、Ｌｙ、Ｌｐと保持電圧の関係について考察する。Ｌを５μｍ、Ｌｙを６μｍとし、Ｌｐの長さと動作電流４Ａでの保持電圧の関係を調べた結果が、図４である。Ｌｐの長さが１０μｍ以下であれば、低い保持電圧しか得られないが、１０μｍ以上では、保持電圧はほぼ一定であり、ＤＣ耐圧に匹敵する高い保持電圧を得られることがわかった。同じようにして、Ｌｙが４μｍ、２μｍの場合についても調べたところ、Ｌｙが４μｍではＬｐの長さが８μｍ以上、Ｌｙが２μｍではＬｐの長さが６μｍ以上で高い保持電圧を得られることがわかった。以上の結果から、Ｌｐの長さが（Ｌｙ＋４）μｍ以上で高い保持電圧特性を得られることが明らかとなった。また、Ｌｐの長さを（Ｌｙ＋４）μｍ以上とした場合は、Ｌｙが１μｍ減少するごとに保持電圧が２〜３Ｖ低下することも明らかとなった。

Ｌｙは、２μｍ〜１０μｍの範囲であることが望ましい。２μｍ以下であると、アノードｐ型領域２０およびカソードｐ型領域２１と、埋め込みｎ⁺型領域１２とが近接し、静電気保護用半導体装置の耐圧が低下してしまうため望ましくない。また、１０μｍ以上であると、本発明を自動車用ＩＣの静電気保護回路に適用した際に、同一基板上に形成されるその自動車用ＩＣに含まれる縦型バイポーラ素子の形成で必要な、埋め込み領域に達するコレクタシンク領域が１０μｍ以上必要となり、その領域を形成するための不純物拡散時間が大幅に増大し望ましくない。

Ｌｐは、（Ｌｙ＋４）μｍ〜（Ｌｙ＋１４）μｍの範囲であることが望ましい。（Ｌｙ＋４）μｍ以下では、高い保持電圧を得られないため望ましくない。また、（Ｌｙ＋１４）μｍ以上では、高い保持電圧は得られるが、縦方向のｎｐｎ型トランジスタ１、２の動作が強くなり、ＥＳＤ耐圧性能が低下するように作用し、素子サイズも大きくなるため望ましくない。

図５は、実施例１の静電気保護用半導体装置にＥＳＤ印加後のシミュレーション解析結果を示す。図５の（ａ）は、シミュレーションに用いた実施例１の静電気保護用半導体装置の構造を示していて、Ｌは５μｍ、Ｌｐは１５μｍ、Ｌｙは６μｍである。また、図５の（ｂ）、（ｃ）は、カソード電極側を接地し、アノード電極側に正のＥＳＤサージを印加して５０ｎｓｅｃ後の電位分布、空間電荷分布を示している。

この図５（ｂ）、（ｃ）から、実施例１の静電気保護用半導体装置が高い保持電圧特性を有しているのは、次の理由によるものとわかった。ＥＳＤサージの印加によりカソードｐ型領域２１は逆バイアス状態となり、主としてカソードｐ型領域２１の延長領域２１ａの下部に空乏層が広がり、埋め込みｎ⁺型領域１２とｎ^-型半導体基板１３との界面まで達する。電気的には、ベース層として作用するカソードｐ型領域２１が、埋め込みｎ⁺型領域１２とｎ^-型半導体基板１３との界面まで広がった構造となっている。この電気的に広がったベース層により、電圧が保持される。また、この界面において強い電界集中を起こし、大量の電子、正孔を発生させるため、電気的に広がったベース層が維持される。その結果、大電流域においても高い保持電圧特性を得られている。

上記理由から、図３の結果は、次のように説明できる。埋め込みｎ⁺型領域１２がないと、カソードｐ型領域２１の下部に強い電界集中を起こす領域が生じず、大量の電子、正孔を発生させる効果が得られない。そのため、電気的に広がったベース層を維持することができない。これが、埋め込みｎ⁺型領域１２がない場合に高い保持電圧特性を得ることができない理由である。また、カソードｐ型領域２１の延長領域２１ａの長さＬｐが長いほど、カソードｐ型領域２１と埋め込みｎ⁺型領域１２との縦方向の距離Ｌｙが短いほど、上記効果が大きいことが容易に想像できるが、これは図４の結果とも一致している。

次に、Ｌを５μｍ、Ｌｐを１５μｍ、Ｌｙを６μｍとした実施例１の静電気保護用半導体装置についてＥＳＤ耐圧を評価したところ、単位アノード長あたり５３Ｖ／μｍであった。これは、自動車用ＩＣに適用するのに求められる２０Ｖ／μｍ以上という条件を満たしており、図９のような従来の表面型ダイオードでのＥＳＤ耐圧と比較して約１５倍高いＥＳＤ耐圧性能である。

以上のように、本発明の静電気保護用半導体装置は、高い保持電圧特性と、高いＥＳＤ耐圧性能の両方を有しており、自動車用ＩＣのＥＳＤ保護素子として適用できる、高性能の双方向型ＳＣＲ構造の静電気保護用半導体装置である。

図６は、実施例１の静電気保護用半導体装置を用いて構成された保護回路の１例を示す図である。実施例１の静電気保護用半導体装置１００ａ、１００ｂが、入力−ＶＤＤ間と入力−ＶＳＳ間に配置されている。また、ＶＳＳは接地されている。この構成により、内部回路はＥＳＤより保護される。

図７は、実施例１の静電気保護用半導体装置の他の平面レイアウトパターンの１例である。アノードｐ型領域２０とカソードｐ型領域２１が複数の短冊形状に分割され、互い違いに並んだ構成となっている。複数のアノードｐ型領域２０およびカソードｐ型領域２１は、各々対向方向に延長領域を備え、短冊形状のアノードｐ⁺型領域１６とアノードｎ⁺型領域１７、または、カソードｐ⁺型領域１８とカソードｎ⁺型領域１９が、領域内に形成されている。

図８は、実施例１の静電気保護用半導体装置の他の平面レイアウトパターンの１例である。アノードｐ型領域２０とカソードｐ型領域２１は、角の丸い正方形のトラック形状に形成されている。アノードｐ型領域２０の内側には正方形のパッドが形成されている。アノードｐ型領域２０の領域内には、角の丸い正方形のトラック形状にアノードｐ⁺型領域１６とアノードｎ⁺型領域１７が形成され、カソードｐ型領域２１方向に延長領域を備えている。カソードｐ型領域２１も同様にカソードｐ⁺型領域１８とカソードｎ⁺型領域１９が形成され、アノードｐ型領域２０方向に延長領域を備えている。アノードｐ⁺型領域１６、アノードｎ⁺型領域１７、パッドは、アノード電極２４に接続していて、カソードｐ⁺型領域１８、カソードｎ⁺型領域１９は、カソード電極２５に接続している。

本発明は、ＳＯＩ基板に限定されるものではなく、エピタキシャル基板にも適用でき、トレンチ絶縁膜１４、ポリシリコン膜１５の替わりに、ｐ⁺型領域により側面を分離してもよく、ｐ型支持基板１０上に埋め込みｎ⁺型領域１２が形成されていてもよい。この場合は、埋め込みｎ⁺型領域１２が素子分離層を兼ねる。また、ｎ型とｐ型を入れ換えた構造の静電気保護用半導体装置としてもよい。また、実施例では、延長領域２０ａ、延長領域２１ａの長さはともにＬｐで等しいが、異なっていてもよい。また、アノードｐ⁺型領域１６とアノードｎ⁺型領域１７は互いに重なっていてもよいし、離れていてもよい。ただし、重なっていると、保持耐圧が減少するので望ましくない。カソードｐ⁺型領域１８とカソードｎ⁺型領域１９についても同様である。また、実施例１、３、４に示した平面レイアウトパターン以外にも、リング形状、格子形状などのさまざまな平面レイアウトパターンを用いることができる。

本発明は、集積回路等を静電気破壊から保護するための半導体装置として有効である。特に、自動車用ＩＣのＥＳＤ保護素子として適している。

実施例１の静電気保護用半導体装置の構成を示した断面図。実施例１の静電気保護用半導体装置の平面レイアウトパターンを示す図。電圧−電流特性を示す図。Ｌｐの長さと保持電圧の関係を示す図。ＥＳＤ印加後のシミュレーション解析結果を示す図。実施例１の静電気保護用半導体装置を用いて構成された保護回路を示す図。実施例１の静電気保護用半導体装置の他の平面レイアウトパターンを示す図。実施例１の静電気保護用半導体装置の他の平面レイアウトパターンを示す図。従来の表面型ダイオードの構成を示した断面図。

１０：ｐ型支持基板
１１：埋め込み絶縁膜
１２：埋め込みｎ⁺型領域
１３：ｎ^-型半導体基板
１４：トレンチ絶縁膜
１５：ポリシリコン膜
１６：アノードｐ⁺型領域
１７：アノードｎ⁺型領域
１８：カソードｐ⁺型領域
１９：カソードｎ⁺型領域
２０：アノードｐ型領域
２１：カソードｐ型領域
２４：アノード電極
２５：カソード電極

Claims

他の素子に対して電気的に分離され、他の素子の静電気破壊を防止するための静電気保護用半導体装置において、
第１伝導型で高キャリア濃度の埋め込み領域と、
前記埋め込み領域上に形成された、前記埋め込み領域よりも低キャリア濃度である第１伝導型の主半導体領域と、
前記主半導体領域の表面に形成された、第２伝導型の第１の拡散領域と、
前記第１の拡散領域の表面に形成された、第１伝導型の第１の電極形成領域、および第２伝導型の第２の電極形成領域と、
前記第１の電極形成領域および前記第２の電極形成領域と接続する第１の電極と、
前記第１の拡散領域とは離れた領域に形成された、第２伝導型の第２の拡散領域と、
前記第２の拡散領域の表面に形成された、第１伝導型の第３の電極形成領域、および第２伝導型の第４の電極形成領域と、
前記第３の電極形成領域および前記第４の電極形成領域と接続する第２の電極と、
を有し、
前記第１の拡散領域および前記第２の拡散領域は、その前記第１の拡散領域と前記第２の拡散領域との対向方向に、延長領域を備え、
前記第１の電極を前記第２の電極に対して正の動作電圧となるよう電圧を印加した時に、前記第２の拡散領域から前記埋め込み領域に至る空乏層が形成され、
前記第２の電極を前記第１の電極に対して正の動作電圧となるよう電圧を印加した時に、前記第１の拡散領域から前記埋め込み領域に至る空乏層が形成される、
ことを特徴とする静電気保護用半導体装置。
他の素子に対して電気的に分離され、他の素子の静電気破壊を防止するための静電気保護用半導体装置において、
第１伝導型で高キャリア濃度の埋め込み領域と、
前記埋め込み領域上に形成された、前記埋め込み領域よりも低キャリア濃度である第１伝導型の主半導体領域と、
前記主半導体領域の表面に形成された、第２伝導型の第１の拡散領域と、
前記第１の拡散領域の表面に形成された、第１伝導型の第１の電極形成領域、および第２伝導型の第２の電極形成領域と、
前記第１の電極形成領域および前記第２の電極形成領域と接続する第１の電極と、
前記第１の拡散領域とは離れた領域に形成された、第２伝導型の第２の拡散領域と、
前記第２の拡散領域の表面に形成された、第１伝導型の第３の電極形成領域、および第２伝導型の第４の電極形成領域と、
前記第３の電極形成領域および前記第４の電極形成領域と接続する第２の電極と、
を有し、
前記第１の拡散領域および前記第２の拡散領域は、その前記第１の拡散領域と前記第２の拡散領域との対向方向に、延長領域を備え、
前記第１の拡散領域と前記第２の拡散領域との対向方向における、前記延長領域の長さと、前記埋め込み領域から前記第１の拡散領域および前記第２の拡散領域までの縦方向の距離とにより、保持耐圧が決定される、
ことを特徴とする静電気保護用半導体装置。
他の素子に対して電気的に分離され、他の素子の静電気破壊を防止するための静電気保護用半導体装置において、
第１伝導型で高キャリア濃度の埋め込み領域と、
前記埋め込み領域上に形成された、前記埋め込み領域よりも低キャリア濃度である第１伝導型の主半導体領域と、
前記主半導体領域の表面に形成された、第２伝導型の第１の拡散領域と、
前記第１の拡散領域の表面に形成された、第１伝導型の第１の電極形成領域、および第２伝導型の第２の電極形成領域と、
前記第１の電極形成領域および前記第２の電極形成領域と接続する第１の電極と、
前記第１の拡散領域とは離れた領域に形成された、第２伝導型の第２の拡散領域と、
前記第２の拡散領域の表面に形成された、第１伝導型の第３の電極形成領域、および第２伝導型の第４の電極形成領域と、
前記第３の電極形成領域および前記第４の電極形成領域と接続する第２の電極と、
を有し、
前記第１の拡散領域および前記第２の拡散領域は、その前記第１の拡散領域と前記第２の拡散領域との対向方向に、延長領域を備え、
前記第１の拡散領域と前記第２の拡散領域との対向方向における、前記延長領域の長さは、前記埋め込み領域から、前記第１の拡散領域および前記第２の拡散領域までの縦方向の距離よりも、４μｍ以上長い、
ことを特徴とする静電気保護用半導体層値。
前記第１の拡散領域と前記第２の拡散領域との対向方向における、前記延長領域の長さは、前記埋め込み領域から前記第１の拡散領域および前記第２の拡散領域までの縦方向の距離よりも４μｍ以上長いことを特徴とする請求項１または請求項２に記載の静電気保護用半導体装置。
前記第１の電極形成領域と前記第３の電極形成領域とが対向した内側に配置され、前記第２の電極形成領域と前記第４の電極形成領域とがその外側に配置されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の静電気保護用半導体装置。
前記第１の拡散領域と前記第２の拡散領域との離間距離により、動作開始電圧が決定されることを特徴とする請求項１ないし請求項５のいずれか１項に記載の静電気保護用半導体装置。
前記第１の拡散領域および前記第２の拡散領域の平面パターンは、短冊形状、トラック形状、リング形状、もしくはそれらの複合形状であることを特徴とする請求項１ないし請求項６のいずれか１項に記載の静電気保護用半導体装置。
前記第１の拡散領域および前記第２の拡散領域は複数組に分割され、
前記第１の電極を介して複数の第１の拡散領域同士が、および前記第２の電極を介して複数の第２の拡散領域同士が、電気的に接続されていることを特徴とする請求項１ないし請求項７のいずれか１項に記載の静電気保護用半導体装置。
前記第１の電極と前記第２の電極のうち、一方は入力端子に接続され、他方は接地電極に接続されていることを特徴とする請求項１ないし請求項８のいずれか１項に記載の静電気保護用半導体装置。
前記静電気保護用半導体装置は、底面絶縁膜および側面絶縁膜とにより、底面および側面が区画され、前記他の素子に対して電気的に絶縁されていることを特徴とする請求項１ないし請求項９のいずれか１項に記載の静電気保護用半導体装置。
前記主半導体領域は、ＳＯＩ基板であることを特徴とする請求項１ないし請求項１０のいずれか１項に記載の静電気保護用半導体装置。
請求項１ないし請求項１１の何れか１項に記載の静電気保護用半導体装置を含むことを特徴とする自動車用複合ＩＣ。