JP5093361B2 - Esd保護デバイス及びその製造方法 - Google Patents

Esd保護デバイス及びその製造方法 Download PDF

Info

Publication number
JP5093361B2
JP5093361B2 JP2010540330A JP2010540330A JP5093361B2 JP 5093361 B2 JP5093361 B2 JP 5093361B2 JP 2010540330 A JP2010540330 A JP 2010540330A JP 2010540330 A JP2010540330 A JP 2010540330A JP 5093361 B2 JP5093361 B2 JP 5093361B2
Authority
JP
Japan
Prior art keywords
insulating layer
cavity
esd protection
auxiliary electrode
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010540330A
Other languages
English (en)
Other versions
JPWO2010061550A1 (ja
Inventor
淳 足立
淳 浦川
一生 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010540330A priority Critical patent/JP5093361B2/ja
Publication of JPWO2010061550A1 publication Critical patent/JPWO2010061550A1/ja
Application granted granted Critical
Publication of JP5093361B2 publication Critical patent/JP5093361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T21/00Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044Physical layout, materials not provided for elsewhere
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067Devices for protecting against damage from electrostatic discharge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0069Methods for measuring the shielding efficiency; Apparatus therefor; Isolation container for testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073Shielding materials
    • H05K9/0079Electrostatic discharge protection, e.g. ESD treated surface for rapid dissipation of charges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Spark Plugs (AREA)
  • Elimination Of Static Electricity (AREA)

Description

本発明は、ESD保護デバイス及びその製造方法に関し、詳しくは、絶縁性基板の空洞部内に放電電極が対向して配置されたESD保護デバイスについて、放電開始電圧等のESD特性及び信頼性を向上する技術に関する。
ESD(Electro-Static Discharge;静電気放電)とは、帯電した導電性の物体(人体等)が、他の導電性の物体(電子機器等)に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ESDにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがESD保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
ESD保護デバイスは、例えば回路の信号線路とグランド(接地)との間に配置する。ESD保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ESD保護デバイスの放電電極間で放電が起こり、静電気をグランド側に導くことができる。これにより、ESDデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
例えば図37の分解斜視図及び図38の断面図に示すESD保護デバイスは、絶縁性セラミックシート2が積層されるセラミック多層基板7内に空洞部5が形成され、外部電極1と導通した放電電極6が空洞部5内に対向配置され、空洞部5に放電ガスが閉じ込められている。放電電極6間で絶縁破壊を起こす電圧が印加されると、空洞部5内において放電電極6間で放電が起こり、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる(例えば、特許文献1参照)。
特開2001−43954号公報
しかし、このようなESD保護デバイスでは、放電電極間の間隔のばらつきによって、ESDに対する放電応答性(ESD応答性)が変動し易い。また、放電電極が対向する領域の面積によってESD応答性を調整する必要があるが、その調整には製品サイズ等による制限のため、所望とするESD応答性を実現しにくい場合がある。
本発明が解決しようとする第1の課題は、かかる実情に鑑み、ESD特性の調整や安定化が容易であるESD保護デバイス及びその製造方法を提供することである。
また、例えば、後述する比較例2のように放電電極の間に導電材料が分散した構成により、効率的に放電現象を生じさせることが考えられる。しかし、このような構成では、放電時の衝撃で導電材料が飛散して分布密度が低下するため、放電後に放電電圧が徐々に高くなってしまい、繰り返し放電により放電特性が劣化する。
本発明が解決しようとする第2の課題は、は、かかる実情に鑑み、ESD特性の調整や安定化が容易であり、繰り返し放電による放電特性の劣化を防止することができるESD保護デバイス及びその製造方法を提供することである。
また、このようなESD保護デバイスでは、次のような問題点がある。
第1に、放電開始電圧の設定は、主に放電電極間の間隔を調整することにより行う。しかし、デバイスの作製バラツキや、焼成時におけるセラミック多層基板と放電電極との収縮挙動の差などにより、放電電極間隔がばらつき、ESD保護デバイスの放電開始電圧がばらつきやすい。そのため、放電開始電圧を精度よく設定することができない。
第2に、空洞部にある放電電極は、空洞部の気密性の低下や、セラミック多層基板の基材層と放電電極との熱膨張率(「熱膨張係数」ともいう。)の差などにより、セラミック多層基板から剥離することがある。そのような場合には、ESD保護デバイスとして機能しなくなったり、放電開始電圧が変化したりして、ESD保護デバイスの信頼性が低下する。
本発明が解決しようとする第3の課題は、かかる実情に鑑み、放電開始電圧を精度よく設定することができ、信頼性の高いESD保護デバイス及びその製造方法を提供することである。
本発明は、上記第1の課題を解決するために、以下のように構成したESD保護デバイスを提供する。
ESD保護デバイスは、(a)絶縁性基板と、(b)前記絶縁性基板の内部に形成された空洞部と、(c)前記空洞部内に露出して対向する露出部分を有する、少なくとも一対の放電電極と、(d)前記絶縁性基板の表面に形成され、前記放電電極と接続された外部電極とを有する。前記空洞部内において前記放電電極の前記露出部分の間に、導電性を有する粉状の補助電極材料が分散している。前記空洞部内に絶縁材料が分散している。
上記構成において、対向する放電電極の露出部分の間に導電性を有する補助電極材料が分散しているので、空洞部内において電子の移動が起こりやすく、より効率的に放電現象を生じさせることができる。そのため、放電電極の間隔のばらつきによるESD応答性の変動を小さくすることができる。
また、空洞部内に分散させる補助電極材料の量や粒径等を調整することによって、容易に所望とするESD特性(放電開始電圧等)を得ることができる。
したがって、ESD特性の調整や安定化を図ることができる。
補助電極材料同士の接触が、空洞部内に分散されている絶縁材料によって阻止される。そのため、隣接する補助電極材料同士の接触に起因して放電電極間でショートが発生することを防止できる。
好ましくは、前記補助電極材料は、絶縁材料により被覆されている。
この場合、補助電極材料が絶縁材料によって被覆されているので、隣接する補助電極材料同士の接触に起因して放電電極間でショートが発生することを防止できる。
また、空洞部内における放電現象は、絶縁体と空間との間の沿面にて発生する沿面放電が発生し易い。補助電極材料を絶縁材料により被覆することによって、空洞部内により多くの沿面を形成することができるため、よりESD応答性を高めることができる。
さらに、補助電極材料が絶縁材料で被覆された粒の間の隙間を微少にすることで、気中放電によるロスを低減し、放電特性の劣化を低減することができる。
好ましくは、前記絶縁性基板がセラミック基板である。
この場合、ESD保護デバイスの作製が容易である。
好ましくは、前記セラミック基板はガラス成分を含有する。前記セラミック基板と前記空洞部との間に、前記セラミック基板中の前記ガラス成分が前記空洞部に浸透する。
この場合、シール部材によって、セラミック基板中のガラス成分が空洞部に浸透することを防止することができるため、空洞部に浸透したガラス成分によって空洞部内の補助電極材料がネッキングすることを抑制することができる。
また、空洞部に浸透したガラス成分が補助電極材料を被覆している絶縁材料や補助電極材料間に分散された絶縁材料を侵食して放電電極間の絶縁性を低下させることを、防止することができる。
上記第2の課題を解決するため、好ましくは、前記補助電極材料は、前記空洞部内において前記放電電極の間に分散された導電材料であり、当該導電材料は前記空洞部を形成する底面及び天面に接している。
上記構成において、外部電極間に所定以上の大きさの電圧が印加されると、対向する放電電極の露出部分の間で放電が発生する。この放電は、主に、空洞部の空間と絶縁性基板との界面に沿って発生する沿面放電である。この沿面放電が発生する界面、すなわち空洞部を形成する底面及び天面に分散された導電材料が接しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。そのため、放電電極間の間隔のばらつきによるESD応答性の変動を小さくしたりすることができる。したがって、ESD特性の調整や安定化が容易になる。
また、空洞部を形成する底面及び天面の両方に沿面放電を生じさせる導電材料が接しているので、一方側だけに導電材料が分散されている場合と比べると、よりESD応答性を高めることができる。
さらに、導電材料は空洞部を形成する底面及び天面と接しているので、基板本体からの導電材料の離脱が防止される。そのため、放電現象が繰り返されることによるESD特性の劣化(例えば、放電開始電圧の上昇等)を抑制することができる。
好ましくは、前記導電材料は、前記導電材料の一部が前記絶縁性基板に埋設されている。
この場合、導電材料が絶縁性基板に接しているのみならず埋設されているため、より効果的に絶縁性基板からの導電材料の離脱を抑制することができる。
好ましくは、前記絶縁性基板は、セラミック材料とガラス材料とを含むセラミック基板である。前記導電材料は、前記ガラス材料によって前記絶縁性基板に固着されている。
この場合、導電材料は、絶縁性基板に接しているのみならず、ガラス材料によって固着されているため、より効果的に絶縁性基板からの導電材料の離脱を抑制することができる。
また、空洞部を形成する内周面にガラス材料によってガラス層が形成されると、空洞部を形成する内周面の表面粗さが低下する。そのため、沿面放電する際に電子が走る距離が短くなり、ESD応答性をさらに向上させることができる。
上記第3の課題を解決するため、好ましくは、前記放電電極の前記露出部分の間の前記空洞部を形成する内面に沿って、前記補助電極材料である導電材料の粉体が、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置されてなる、補助電極部が形成されている。
上記構成において、補助電極部の導電材料の粉体は、空洞部を形成する内面から後退して配置され空洞部内には全く露出しない状態であっても、空洞部を形成する内面から空洞部内に突出し空洞部内に露出する部分があってもよい。
上記構成において、補助電極部の導電材料の粉体は、均一な密度で配置されてもよいし、例えば、一列又は複数列の帯状や、網目状、散点状など、密度を変えて配置されてもよい。
上記構成によれば、補助電極部の導電材料の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧は、放電電極の対向部間の間隔を変えることだけで調整する場合よりも、精度よく設定することができる。放電電極の導電材料の粉体が、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置されているため、放電電極の導電材料の粉体同士の接触確率が低下し、放電電極間のショート発生を抑制し、ショート耐性を向上させることができる。
また、放電電極の材料と同一又は類似である導電材料を用いて補助電極部を空洞部の内面に沿って形成することによって、放電電極間の領域において放電電極との収縮挙動や熱膨張率の差を緩和することができる。これによって、放電電極の剥離等による不良や特性バラツキ、特性の経年変化を小さくすることができる。
好ましくは、前記補助電極部の導電材料の粉体の少なくとも一部が、前記空洞部を形成する前記内面から前記空洞部内に露出している。
この場合、放電電極の導電材料を露出させることで、沿面放電がより促進され、放電開始電圧の低下、ESD応答性の向上など、ESD特性の向上をもたらす。
好ましくは、前記補助電極部の導電材料の粉体が、非導電性材料により被覆されている。
この場合、補助電極部の導電材料の粉体同士の接触を防止し易くなる。
好ましくは、前記補助電極部は、前記絶縁性基板と前記放電電極との界面に沿って形成された部分を含む。
上記構成によれば、放電電極の露出部分間の所定領域のみに補助電極部を形成する場合と比べ、補助電極部と放電電極との位置合わせの精度を緩和することができ、放電開始電圧のばらつきも小さくなり、製造コストを低減できる。
好ましくは、前記絶縁性基板はセラミック基板である。
上記構成によれば、焼成時の収縮挙動が放電電極の材料と同一又は類似である導電材料を用いて補助電極部を空洞部の内面に沿って形成することによって、放電電極の露出部分間の領域付近において放電電極とセラミック基板との収縮挙動の差を緩和することができる。これによって、焼成時における放電電極の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極の間隔のバラツキも小さくなるので、放電開始電圧のバラツキを小さくすることができる。
また、補助電極部付近の熱膨張率が、放電電極の熱膨張率とセラミック基板の熱膨張率との中間の値になるようにすることができる。これによって、放電電極とセラミック基板との熱膨張率の差を補助電極部で緩和することができ、放電電極の剥離等による不良や特性の経年変化を小さくすることができる。
また、本発明は、上記第1の課題を解決するため、以下のように構成したESD保護デバイスの製造方法を提供する。
ESD保護デバイスの製造方法は、(i)第一の絶縁層の一方主面と第二の絶縁層の一方主面との少なくとも一方に、間隔を設けて少なくとも一対の放電電極を形成する、第1の工程と、(ii)第一の絶縁層の一方主面と第二の絶縁層の一方主面との前記一方の前記放電電極の間に、導電性を有する補助電極材料を分散した状態で付着させる、第2の工程と、(iii)前記第一の絶縁層の前記一方主面と前記第二の絶縁層の前記一方主面とが互いに対向した状態で、前記第一の絶縁層と前記第二の絶縁層とを積層する、第3の工程と、(iv)前記第3の工程により得られた積層体の表面に、前記放電電極と接続された外部電極を形成する、第4の工程とを備える。前記積層体の内部において前記第一の絶縁層と前記第二の絶縁層との間に、前記一対の放電電極のそれぞれの一部が露出する空洞部が形成され、該空洞部内に前記補助電極材料が分散した状態で配置される。
上記方法によれば、空洞部内において対向する放電電極の間に補助電極材料が分散し、ESD特性の調整や安定化を図ることができる構成のESD保護デバイスを、容易に作製することができる。
また、本発明は、上記第2の課題を解決するため、以下のように構成したESD保護デバイスの製造方法を提供する。
ESD保護デバイスの製造方法は、(i)第一の絶縁層の一方主面に、導電材料を分散した状態で付着させる、第1の工程と、(ii)前記第一の絶縁層の前記一方主面に、間隔を設けて少なくとも一対の放電電極を、該放電電極の間に前記第一の絶縁層の前記一方主面に付着された前記導電材料の少なくとも一部分が露出するように形成する、第2の工程と、(iii)前記第一の絶縁層の前記一方主面に、第二の絶縁層を、前記第二の絶縁層の一方主面が前記放電電極を被覆するとともに前記導電材料と接するように積層する、第3の工程と、(iv)前記第3の工程により得られた積層体の表面に、前記放電電極と接続された外部電極を形成する、第4の工程とを備える。前記第一の絶縁層の前記一方主面と前記第二の絶縁層の前記一方主面との間に空洞部が形成される。前記空洞部内に前記一対の放電電極のそれぞれの一部が露出する。前記空洞部内において前記導電材料が前記第一の絶縁層の前記一方主面と前記第二の絶縁層の前記一方主面とに接し、かつ前記導電材料の間に空隙が形成される。
上記方法によれば、第一の絶縁層の一方主面と第二の絶縁層の一方主面とが、空洞部を形成する天面及び底面となり、空洞部を形成する天面及び底面に導電材料が接する構成を容易に形成することができる。
好ましくは、前記第3の工程において、前記第一の絶縁層の前記一方主面に前記第二の絶縁層の前記一方主面が圧着されることにより、前記導電材料の一部が前記第一の絶縁層と前記第一の絶縁層とのいずれか一方又は両方に埋設される。
この場合、導電材料が絶縁性基板に接しているのみならず埋設されているため、より効果的に絶縁性基板からの導電材料の離脱を抑制することができる。
好ましくは、前記第一の絶縁層及び前記第二の絶縁層はセラミック材料を主成分とする。前記第3の工程により得られた前記積層体を焼成する工程を備える。
この場合、セラミック多層基板と同様の製造方法で、ESD保護デバイスを容易に製造することができる。なお、積層体を焼成する工程は、第4の工程の前でも後でもよい。
好ましくは、前記積層体を焼成する工程において、前記積層体が積層方向に収縮することにより前記導電材料が前記第一の絶縁層と前記第二の絶縁層とのいずれか一方又は両方に埋設される。
この場合、セラミック材料を主成分とする第一の絶縁層及び第二の絶縁層の焼成時の収縮を利用して、導電材料を埋設することができる。
好ましくは、前記第一の絶縁層と前記第二の絶縁層とのいずれか一方又は両方は、ガラス材料を含有し、前記積層体を焼成する工程において当該絶縁層の前記一方主面のうち前記空洞部となるべき部分に対向する領域に前記ガラス材料によってガラス層が形成される。
この場合、ガラス材料の浸透を利用して、導電材料をより強固に絶縁層に固着させることができる。また、空洞部を形成する内周面の表面粗さが低下するため、沿面放電する際に電子が走る距離が短くなり、ESD応答性を向上させることができる。
好ましくは、前記第1の工程において、前記第一の絶縁層の前記一方主面に、前記導電材料とともに分散した空隙形成用材料を付着させる。前記第3の工程により得られた前記積層体から、前記空隙形成用材料を消失させることによって前記導電材料の間に前記空隙を形成する。
この場合、空隙形成用材料の消失によって導電材料の間に空隙を形成し、隣接する導電材料同士が接触して放電電極間でショートが発生することを防止できる。
好ましくは、前記第1の工程において、前記導電材料及び前記空隙形成用材料を混合した状態で、前記第一の絶縁層の前記一方主面に付着させる。
この場合、導電材料が分散した状態で空洞内に配置されるようにすることが容易である。
好ましくは、前記第1の工程において、前記導電材料を含む荷電性粉末と前記空隙形成用材料を含む荷電性粉末の混合材料を、電子写真法によって前記第一の絶縁層の前記一方主面に付着させる。
この場合、均一に分散した導電材料と空隙形成用材料とを第一の絶縁層の一方主面に付着させることができる。そのため、導電材料間の間隔を確実に保ち、安定したESD応答性を実現することができる。
好ましくは、前記混合材料中において、前記導電材料を含む前記荷電性粉末の含有率が20%以上、80%以下である。
導電材料を含む荷電性粉末の含有率が20%以上であると、導電材料によって良好なESD特性を得ることが容易である。導電材料を含む荷電性粉末の含有率が80%以下であると、導電材料の間に十分な空隙を形成して放電電極間のショートを防ぐことが容易である。
また、本発明は、上記第3の課題を解決するため、以下のように構成したESD保護デバイスの製造方法を提供する。
ESD保護デバイスの製造方法は、(i)第一の絶縁層の一方主面上に導電材料の粉体を、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置して補助電極部を形成する、第1の工程と、(ii)前記第一の絶縁層の前記一方主面上に、少なくとも一対の放電電極を形成し、該放電電極の間に前記補助電極部の少なくとも一部を露出させる、第2の工程と、(iii)前記第一の絶縁層の前記一方主面上に、前記放電電極を被覆し、かつ、前記放電電極の間の前記補助電極部の少なくとも一部が露出する露出領域から離れて該露出領域を覆うように、第二の絶縁層を形成する、第3の工程と、(iv)前記第3の工程により得られた積層体の表面に、前記放電電極と接続された外部電極を形成する、第4の工程とを備える。前記第2の絶縁層と前記放電電極と前記露出領域とにより囲まれた空洞部が形成される。
上記方法によれば、導電材料の粉体が空洞部に露出した状態を容易に作製することができる。
具体的には、以下のように種々の態様で形成する。
好ましくは、前記第2の工程において前記放電電極の間に露出させるべき前記補助電極部の少なくとも一部分の上に、消失材料を含む空洞部形成層を形成する。前記第3の工程において前記空洞部形成層の上にも前記第二の絶縁層を形成した後、前記空洞部形成層の少なくとも一部を消失させることにより、前記空洞部を形成する。
好ましくは、前記第1の工程において、前記補助電極部は、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置された導電材料の粉体を、前記第一の絶縁層上に転写することにより形成される。
好ましくは、前記第1の工程において、前記補助電極部は電子写真法により形成される。
好ましくは、前記第1の工程において、前記第一の絶縁層の一方主面上に、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置される前記補助電極部の導電材料の粉体は、消失材料により被覆されている。
この場合、補助電極部の導電材料の粉体同士の接触を防止し易くなる。
本発明によれば、ESDデバイスのESD特性の調整や安定化が容易である。
また、本発明の好ましい一態様によれば、ESDデバイスのESD特性の調整や安定化が容易であり、繰り返し放電による放電特性の劣化を防止することができる。
また、本発明の好ましい他の態様によれば、放電開始電圧を精度よく設定することができ、信頼性が高いESD保護デバイスを作製することができる。
ESD保護デバイスの断面図である。(実施例1−1) 空洞部の拡大断面図である。(実施例1−1) 補助電極形成後のイメージ図である。(実施例1−1) ESD保護デバイスの製造工程を示す断面図である。(実施例1−1) 放電の説明図である。(実施例1−1) 空洞部の説明図である。(実施例1−1) ESD保護デバイスの断面図である。(変形例1−1) 空洞部の拡大断面図である。(変形例1−1) 空洞部の拡大断面図である。(実施例1−2) 補助電極形成後のイメージ図である。(実施例1−2) 空洞部の拡大断面図である。(変形例1−2) 補助電極形成後のイメージ図である。(実施例1−3) 補助電極形成後のイメージ図である。(実施例1−4) ESD保護デバイスの製造工程を示す分解断面図である。(実施例1−5) ESD保護デバイスの断面図である。(比較例1) 補助電極の要部拡大断面図である。(比較例1) 放電の説明図である。(比較例1) ESD保護デバイスの断面図である。(実施例2−1) ESD保護デバイスの要部拡大断面図である。(実施例2−1) 図1の線A−Aに沿って切断した断面図である。(実施例2−1) ESD保護デバイスの断面図である。(変形例2−1) ESD保護デバイスの断面図である。(変形例2−2) ESD特性を示すグラフである。(実施例2−1、比較例2) 空洞部の要部拡大断面図である。(実施例2−2) ESD保護デバイスの断面図である。(実施例2−3) ESD保護デバイスの製造工程を示す断面図である。(実施例2−4) ESD保護デバイスの断面図である。(比較例2) ESD保護デバイスの要部拡大断面図である。(比較例2) ESD保護デバイスの断面図である。(実施例3−1) 補助電極部の要部拡大断面図である。(実施例3−1) 放電電極及び補助電極部の斜視図である。(実施例3−1) 補助電極部の要部拡大断面図である。(変形例3−1) ESD保護デバイスの断面図である。(実施例3−2) 補助電極部の要部拡大断面図である。(実施例3−2) ESD保護デバイスの分解斜視図である。(比較例3) 補助電極部の要部拡大断面図である。(比較例3) ESD保護デバイスの分解斜視図である。(従来例) ESD保護デバイスの断面図である。(従来例)
以下、本発明の実施の形態について、図1〜図36を参照しながら説明する。
<実施例1−1> 実施例1−1のESD保護デバイス10について、図1〜図6を参照しながら説明する。
図1は、ESD保護デバイス10の断面図である。図1に示すように、ESD保護デバイス10は、セラミック基板の基板本体12の内部に空洞部13が形成されている。空洞部13内には、一対の放電電極16,18の先端16k,18k側が露出するように配置されている。放電電極16,18は、先端16k,18k同士が互いに間隔を設けて対向するように形成されている。放電電極16,18は、基板本体12の外周面まで延在し、基板本体12の表面に形成された外部電極22,24に接続されている。外部電極22,24は、ESD保護デバイス10を実装するために用いる。
図1に模式的に示すように、空洞部13内には、導電性を有する粉状の補助電極材料30の表面が絶縁材料32で被覆された複数の補助電極粒15が配置されている。すなわち、空洞部13内には、導電性を有する粉状の補助電極材料30が分散している。
図2は、空洞部13の拡大断面図である。図2に模式的に示すように、空洞部13を形成する天面13p及び底面13sは、シール部材14p,14sによって形成されている。シール部材14p,14sは、基板本体12と空洞部13との間に延在し、セラミック基板である基板本体12中のガラス成分が空洞部13に浸透することを防止する。シール部材14p,14sは、絶縁性を有する。
ESD保護デバイス10は、外部電極22,24間に所定以上の大きさの電圧が印加されると、空洞部13内において、対向する放電電極16,18間で放電が発生する。
次に、ESD保護デバイス10の製造方法について、図3のイメージ図及び図4の概略図を参照しながら説明する。
(1)材料の作製
まず、基板本体12、放電電極16,18、シール材14p,14sを形成するため材料を作製する。
[セラミックグリーンシート]
基板本体12を形成するためのセラミックグリーンシートを作製する。セラミック材料には、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いる。各素材を所定の組成になるよう調合、混合し、800℃〜1000℃で仮焼して得られた仮焼粉末を、ジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このBAS材仮焼後セラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーを、ドクターブレード法によりPETフィルム上へ成形し、任意の厚み(10μm〜50μm)のセラミックグリーンシートを得る。
[電極ペースト]
放電電極16,18を形成するための電極ペーストを作製する。平均粒径約2μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、電極ペーストを得る。
[シール材用ペースト]
シール材14p,14sを形成するためのシール材ペーストを、電極ペーストと同様の手法で作製する。平均粒径約1μmのAl粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール材用ペースト(アルミナペースト)を得る。シール材には、基板材料よりも焼結温度が高い材料を選定する。
(2)シール材形成
図4に示すように、セラミックグリーンシート11a,11bの一方主面である表面11p,11sに、スクリーン印刷にてシール材用ペースト(アルミナペースト)を塗布し、シール材14p,14sを形成する。シール材14p,14sは、放電電極16,18の先端16k,18k側を上下から挟むように配置するため、二層分作製する。
(3)放電電極形成
シール材14p,14sを形成したセラミックグリーンシート11a,11bの少なくも一方11bの表面11sに、スクリーン印刷法により、放電電極16,18を形成する。
作製例では、放電電極16,18の幅が100μm、放電ギャップ(対向する放電電極16,18の先端16k,18k間の距離)が30μmとなるように、帯状に放電電極16,18を形成した。
(4)補助電極形成(補助電極材料の付着)
シール材14s及び放電電極16,18が形成されたセラミックグリーンシート11b上へ、スクリーン印刷法、もしくは電子写真法により図3にイメージを示すように補助電極材料30の表面が絶縁材料32で被覆されている補助電極粒15を付着させて、図4に示す補助電極形成層15kを形成する。
(a)スクリーン印刷法による補助電極材料の付着
スクリーン印刷法による場合は、補助電極材料を含むペーストを作製し、作製したペーストを用いて補助電極形成層15kを形成することにより、補助電極材料を付着させる。
補助電極粒15を含むペーストは、次の方法によって作製する。
ペースト組成は、平均粒径約5μmのアルミナコートCu粉を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。ペースト中の樹脂と溶剤の比率は40wt%とする。アルミナコートCu粉は、焼成中に焼結しない。すなわち、ネッキングしない。アルミナコートCu粉は、焼成後も絶縁性を保つ。
ペースト塗布量を制御することによって、空洞部13の高さを制御することができる。
(b)電子写真法による補助電極材料の付着
電子写真法により補助電極を形成する場合は、まず、補助電極粒15を含むトナーを作製し、作製したトナーを用いて補助電極形成層を形成する。
[トナー作製]
トナーは次のように作製する。
1.アルミナコートCu粉(平均粒径5μm)と樹脂を混合し、表面処理機を用いてアルミナコートCu粉の表面に樹脂を被覆する。
2.上記1.のサンプルを分級し、微粉と粗粉を除去する。
3.上記2.の操作によって得られたカプセルCu粒と外添剤を混合し、表面処理機にてカプセルCu粒表面に外添剤を均一に付着させる。
4.上記3.の操作によって得られたカプセルCu紛とキャリアを混合し、現像剤となるトナーを得る。
[補助電極形成]
補助電極は次のように形成する。
1.感光体を一様に帯電させる。
2.帯電した感光体に、LEDにて補助電極の形状に光を照射し、潜像を形成する。
3.現像バイアスをかけ、感光体上にトナーを現像する。トナーの塗布量は、現像バイアスの大きさによって制御することができる。
4.補助電極のパターンが現像された感光体とセラミックグリーンシートを重ね、トナーをセラミックグリーンシート11bのシール材14s上に転写する。
5.補助電極のパターンが転写されたセラミックグリーンシートをオーブンに入れ、トナーを定着させ、補助電極のパターンが形成されたセラミックグリーンシートを得る。
なお、焼成後も補助電極自体は絶縁性を保った状態である。
(5)積層、圧着
図4において矢印11xで示すように、シール材14p,14sが形成されたセラミックグリーンシート11a,11bの表面11p,11sが互いに対向し、シール材14p,14sで補助電極形成層15kを挟むように、セラミックグリーンシート11a,11bを積層し、圧着して、積層体を形成する。
作製例では、積層体の厚みが0.35mmとなり、その厚み方向の中央に放電電極と補助電極形成層とが配置されるように、セラミックグリーンシートを積層した。
(5)カット、端面電極塗布
ESD保護デバイスの複数個分を含むように積層体を形成する場合には、積層体を、LCフィルタのようなチップタイプの部品と同様に金型を用いて切断して、各チップの個片に分割する。作製例では1.0mm×0.5mmになるようにカットした。その後、各チップの端面に電極ペーストを塗布し、外部電極を形成する。
(6)焼成
外部電極を形成したチップを、通常のセラミック多層部品と同様に、N雰囲気中で焼成する。セラミックグリーンシートの間に挟まれた補助電極形成層15k中の樹脂成分、溶剤成分は焼成時に消失し、これによって空洞部13の空間が形成される。
ESDに対する応答電圧を下げるため空洞部13にAr、Neなどの希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr、Neなどの希ガス雰囲気で焼成すればよい。酸化しない電極材料(Agなど)の場合には、大気雰囲気でもかまわない。
(8)めっき
焼成後のチップの外部電極上に、LCフィルタのようなチップタイプの部品と同様に、電解Ni、Snメッキを行い、ESD保護デバイスが完成する。
以上のように、セラミック基板を用いてESD保護デバイスを容易に作製することができる。
基板本体12のセラミック材料は、特に上記した材料に限定されるものでなく、絶縁性のものであればよいため、フォルステライトにガラスを加えたものや、CaZrOにガラスを加えたものなど、他のものを用いてもよい。
放電電極16,18の電極材料もCuだけでなく、Ag、Pd、Pt、Al、Ni、Wやこれらの組み合わせでもよい。
補助電極材料30は、Cuだけでなく、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも1種類の金属(導電材料)とすることが望ましい。また、これら金属を単体で用いてもよいが、合金として用いることも可能である。さらに、これらの金属の酸化物(抵抗材料)を用いてもよい。又は、SiCのような半導体材料でもよい。
また、これらの補助電極材料30の表面に、Al、ZrO、SiOなどの無機材料や、BASのような混合仮焼材料、高融点のガラスなどの絶遠材料32を被覆することにより、補助電極粒15を形成する。補助電極材料30の表面を被覆する絶縁材料32は、補助電極材料30の焼結を阻害するものであり、絶縁性を有する絶縁材料ならば、例示したもの以外でもよい。
補助電極材料30の平均粒子径は、0.05μm〜10μmの範囲が好ましい。より好ましい範囲は、1μm〜5μmである。粒子径が小さいほど表面積が大きくなり、放電開始電圧が低下し、ESDに対する応答特性が向上し、放電特性の劣化が低減する。
シール材14p,14sは、基板本体12に用いているセラミックよりも焼結温度が高いセラミック材料が好ましい。基板本体12からのガラスを遮断し、自身がガラスを生成しない絶縁物であればよく、窒化物などでもよい。
実施例1−1のESD保護デバイス10は、空洞部13内に補助電極材料30が分散しているため、放電開始電圧の低下とESDに対する応答特性向上を得られる。
すなわち、対向した電極間の放電現象は、空洞(気相)と基板(絶縁物)との境界を走る沿面放電が主に生じる(他の放電現象も起こる)。沿面放電とは、物(絶縁物)の表面を伝わって電流が流れる形態の放電現象である。電子が流れるといっても実際には、電子が表面をとび跳ね、気体のイオン化を生じ、移動すると考えられている。そして、絶縁物の表面に導電性粉末が存在すると電子の飛び跳ねる見かけ上の距離を縮め、方向性を持たせ、沿面放電現象をより積極的に生じさせる。
実施例1−1のESD保護デバイス10では、対向する放電電極16,18間に、導電性を有する補助電極材料30の表面が絶縁材料32で被覆された補助電極粒15が分散され、充填されている。この補助電極粒15が配置されている部分、すなわち補助電極において、補助電極材料30は、焼成後も未焼結な状態、すなわちネッキングを起こしていない状態を維持している。放電補助材料30を含むそれぞれの補助電極粒15は、積み重ねられた状態、すなわち接触しただけの状態である。その結果、図6に示すように、補助電極粒15間には隙間15yが存在する。
実施例1−1の構成では、積み上げられた補助電極粒15の表面、すなわち補助電極材料30の表面を被覆する絶縁材料32の表面と、隣接する補助電極粒15の間の隙間で沿面放電が生じる。実施例1−1では、図5の説明図において矢印82,84,86で示すように、沿面放電の経路が多数あることから、後述する比較例1より沿面放電が生じ易い。すなわち、より効率的に放電現象を生じさせることができる。そのため、放電電極16,18間の間隔を小さくしたり、放電電極16,18の間隔のばらつきによるESD応答性の変動を小さくすることができる。
また、実施例1−1の構成では補助電極粒15間の隙間が微少であることから、比較例1より、気中放電によるロスを低減する。そのため、比較例1より、放電特性の劣化を低減することができる。
また、空洞部内に分散させる補助電極材料の量や粒径等を調整することによって、容易に所望とするESD特性(放電開始電圧等)を得ることができる。
したがって、ESD特性の調整や安定化が容易である。
また、シール材14p,14sが存在することで、セラミックの基板本体12からのガラス成分の浸透を遮断する。そのため、補助電極材料30を被覆する絶縁材料32がガラス成分に浸食されて補助電極材料30の焼結が生じることや、補助電極材料30自体が基板本体12のセラミックヘ取り込まれることを防止する。その結果、補助電極粒15間の隙間を維持でき、ESD保護特性を向上させることができる。
<比較例1> 比較例1のESD保護デバイス10xについて、図15〜図17を参照しながら説明する。
図15は、ESD保護デバイス10xの断面図である。図16は、図15において鎖線で示した領域11を模式的に示す要部拡大断面図である。図17は放電の説明図である。
図15に示すように、ESD保護デバイス10xは、実施例1−1と同様に、セラミック多層基板の基板本体12xの内部に空洞部13xが形成され、空洞部13x内に放電電極16,18の一部17,19が露出するようになっている。放電電極16,18は、基板本体12xの表面に形成された外部電極22,24に接続されている。
ESD保護デバイス10xは、実施例1−1と異なり、放電電極16,18の間の部分に隣接して、補助電極14xが形成されている。補助電極14xは、図16に示すように、基板本体12xを形成する絶縁材料中に金属材料20xが分散している部分であり、全体として絶縁性を有している。金属材料20xの一部は、空洞部13x内に露出している。補助電極14xは、例えば、セラミック材料と金属材料とを含む補助電極用ペーストをセラミックグリーンシートに塗布することにより形成する。
比較例1では、図17において矢印80で示すように、補助電極14xと空洞部13xとの界面で沿面放電が生じる。
放電の衝撃で、空洞部13xに露出している補助電極14xの金属材料20xが離脱すると放電特性が劣化する。そのため、比較例1では放電特性が劣化しやすい。
<作製例>
比較例1と実施例1−1のESD保護デバイスの作製例について、ESD保護特性を比較した。
具体的には、実施例1−1の作製例では、補助電極形成部をスクリーン印刷により形成した。比較例の作製例では、金属材料を含むペーストを用いスクリーン印刷により補助電極を形成した。実施例1−1の作製例と比較例1の作製例は、補助電極以外は同じ寸法・形状とし、焼成条件も同じとした。
放電電極間のESDに対する放電応答性を100個ずつの試料にて評価した。ESDに対する放電応答性は、IECの規格、IEC61000−4−2に定められている、静電気放電イミュニティ試験によって行った。接触放電にて2kV〜8kv印加して試料の放電電極間で放電が生じるかどうかを調べた。
比較結果を次の表1に示す。
Figure 0005093361
表1中において、○印は、試料の放電電極間で放電が生じ、ESD保護機能が作動したことを示す。
表1から、空洞部内に補助電極材料が分散している実施例1−1の方が、金属材料が分散した補助電極が空洞部に隣接して形成されている比較例1より、ESDに対する放電応答性が優れており、ESD保護特性の向上を得られることが分かる。
<変形例1−1> 変形例1−1について、図7及び図8を参照しながら説明する。
変形例1−1は、実施例1−1の変形例である。以下では、実施例1−1と同じ構成の部分には同じ符号を用い、実施例1−1との相違点を中心に説明する。
図7は、変形例1−1のESD保護デバイス10aの断面図である。図8は、変形例1−1のESD保護デバイス10aの空洞部13aの要部拡大断面図である。
図7及び図8に示すように、変形例1−1のESD保護デバイス10aは、補助電極材料が分散している空洞部13aの高さが、放電電極16,18の厚み程度になっている。すなわち、空洞部13aの天面13qを形成するシール材14qは平面状に延在している。
沿面放電が最も生じ易いのは、セラミックの基板本体12と補助電極の境界部である。変形例1−1のESD保護デバイス10aは、空洞部13aの高さを低くすることで、放電電極16,18間をつなぐ境界部の距離が縮まるため、ESD保護特性のさらなる向上を得られる。
<実施例1−2> 実施例1−2のESD保護デバイスについて、図9及び図10を参照しながら説明する。
実施例1−2のESD保護デバイスは、実施例1−1のESD保護デバイス10と略同じ構成である。以下では、実施例1−1と同じ構成部分には同じ符号を用いて、実施例1−1との相違点を中心に説明する。
図9は、空洞部13の要部拡大断面図である。図9に示すように、実施例1−2のESD保護デバイスは、空洞部13内に、補助電極材料を含有する補助電極粒15に加え、絶縁性を有する絶縁性粒15sも分散している点が、実施例1−1のESD保護デバイス10とは異なる。すなわち、補助電極粒15と絶縁性粒15sの混合体によって補助電極が形成される。空洞部内に配置され補助電極を形成する粒子15,15s同士は、未焼結な状態であり、絶縁を保った状態であればよい。
補助電極粒15が含有する補助電極材料は、Cu、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも1種類の金属とすることが望ましい。また、これら金属を単体で用いてもよいが、合金として用いることも可能である。さらに、これらの金属の酸化物を用いてもよい。あるいは、補助電極粒の補助電極材料として、SiCのような半導体材料を用いてもよい。金属粒と半導体粒を混合して用いてもよい。
実施例1−2では、補助電極粒15の間に絶縁性粒15sが介在することにより放電電極の絶縁性を確保することができるため、補助電極粒15は、導電性を有する補助電極材料のみで構成してもよい。
補助電極材料の表面を絶縁性材料で被覆した補助電極粒を用いると、放電電極の絶縁信頼性が向上するので好ましい。補助電極材料を被覆する絶縁材料には、導電性粉末の焼結を阻害させるためにAl、ZrO、SiOなどの無機材料、BASのような混合仮焼材料、高融点のガラスなど、絶縁性を有するコート材を用いる。
絶縁性粒15sは、補助電極粒15と焼結せず、絶縁性粒15s同士とも焼結しないものであればよい。例えば、基板の焼成温度よりも焼結温度が高いセラミック粉末(Al、ZrO、SiOなど)のような無機物が望ましい。
次に、実施例1−2のESD保護デバイスの製造方法について説明する。
(1)材料の作製
基板本体を形成するためのセラミックグリーンシートと、放電電極を形成するための電極ペーストと、シール材を形成するためシール材用ペーストとを、実施例1−1に同じ方法で作製する。
(2)シール材形成
シール材用ペーストを用いて、セラミックグリーンシート上にシール材を実施例1−1に同じ方法で形成する。
(3)放電電極形成
電極用ペーストを用いて、セラミックグリーンシート上に放電電極を実施例1−1と同じ方法で形成する。
(4)放電補助電極形成
シール材及び放電電極を形成したグリーンシート上へ、補助電極形成層をスクリーン印刷法、もしくは電子写真法により形成する。
(a)スクリーン印刷法による放電補助電極形成
スクリーン印刷法による場合は、補助電極粒と絶縁性粒とを含むペーストを作製し、作製したペーストを用いて、実施例1−1と同じ方法で補助電極形成層を形成する。
補助電極粒と絶縁性粒とを含むペーストは、次の方法によって作製する。
ペースト組成は、平均粒径約5μmのアルミナコートCu粒とアルミナ粒を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。アルミナコートCu粒とアルミナ粒は、体積比率で1:1とする。ペースト中の樹脂と溶剤の比率は40wt%とする。アルミナコートCu粉及びアルミナ粒は、焼成中に焼結しない。すなわち、ネッキングしない。アルミナコートCu粒及びアルミナ粒は、焼成後も焼成後も絶縁性を保つ。
(b)電子写真法による放電補助電極形成
電子写真法により補助電極を形成する場合は、補助電極粒と絶縁性粒とを含むトナーを作製し、作製したトナーを用いて、実施例1−1と同じ方法で補助電極形成層を形成する。
補助電極粒と絶縁性粒とを含むトナーは次のように作製する。
1.アルミナコートCu粒(平均粒径5μm)と樹脂を混合し、表面処理機を用いて銅粉表面に樹脂を被覆する。
2.上記1.のサンプルを分級し、微粉と粗粉を除去する。
3.上記2.の操作によって得られたカプセルCu粒と外添剤を混合し、表面処理機にてカプセルCu粒表面に外添剤を均一に付着させる。
4.上記3.の操作によって得られたカプセルCu粒とキャリアを混合し現像剤を得る。
5.同様の手順にて作製したアルミナ粒トナーを、Cu粉トナーと体積比1:1で混合する。
(5)積層、圧着
セラミックグリーンシートを、実施例1−1に同じ方法で積層し、圧着して、積層体を形成する。
(6)カット、端面電極塗布
実施例1−1に同じ方法で、積層体をチップの個片に分割した後、外部電極を形成する。
(7)焼成
外部電極を形成したチップを、実施例1−1に同じ方法で焼成する。
(8)めっき
焼成後のチップの外部電極上に、実施例1−1に同じく、電解Ni、Snメッキを行い、ESD保護デバイスが完成する。
実施例1−2のESD保護デバイスは、実施例1−1と同様に、補助電極粒15によってESD保護特性を向上させることができる。
さらに、実施例1−2のESD保護デバイスは、絶縁性の未焼結セラミック材料等の絶縁性粒15sを添加することで、実施例1−1よりも、補助電極の絶縁信頼性が向上する。
<変形例1−2> 変形例1−2について、図11を参照しながら説明する。
変形例1−2は、実施例1−2の変形例である。変形例1−2のESD保護デバイスは、図11の要部拡大断面図に示すように、補助電極粒15と絶縁性粒15sとが分散している空洞部13aの高さが、放電電極16,18の厚み程度になっている。すなわち、空洞部13aの天面13qを形成するシール材14qは平面状に延在している。
沿面放電が最も生じ易いのは、セラミックの基板本体12と補助電極16,18の境界部である。変形例1−2のESD保護デバイスは、空洞部13aの高さを低くすることで、放電電極16,18間をつなぐ境界部の距離が縮まるため、実施例1−2より沿面放電が生じ易く、ESD保護特性のさらなる向上を得られる。
<実施例1−3> 実施例1−3のESD保護デバイスについて、図12を参照しながら説明する。
実施例1−3のESD保護デバイスは、実施例1−1のESD保護デバイス10と略同じ構成である。以下では、実施例1−1と同じ構成部分には同じ符号を用いて、実施例1−1との相違点を中心に説明する。
図12は、放電電極形成層を形成した空洞部の焼成前のイメージ図である。図12に示すように、実施例1−3のESD保護デバイスは、シール材14上に、補助電極材料を含む補助電極粒15に加え、焼成後に消失する消失粒15xが配置される点が、実施例1−1のESD保護デバイス10とは異なる。すなわち、補助電極粒15と消失粒15xとの混合体によって、補助電極形成層が形成され、焼成後は空洞部内に補助電極粒15が分散された状態となる。
次に、実施例1−3のESD保護デバイスの製造方法について説明する。
(1)材料の作製
基板本体を形成するためのセラミックグリーンシートと、放電電極を形成するための電極ペーストと、シール材を形成するためシール材用ペーストとを、実施例1−1に同じ方法で作製する。
(2)シール材形成
シール材用ペーストを用いて、セラミックグリーンシート上にシール材を実施例1−1に同じ方法で形成する。
(3)放電電極形成
電極用ペーストを用いて、セラミックグリーンシート上に放電電極を実施例1−1と同じ方法で形成する。
(4)放電補助電極形成
シール材及び放電電極を形成したグリーンシート上へ、補助電極形成層をスクリーン印刷法、もしくは電子写真法により形成する。
(a)スクリーン印刷法による放電補助電極形成
スクリーン印刷法による場合は、補助電極粒と消失粒とを含むペーストを作製し、作製したペーストを用いて、実施例1−1と同じ方法で補助電極形成層を形成する。
補助電極粒と消失粒とを含むペーストは、次の方法によって作製する。
1.ペースト組成は、平均粒径約5μmのアルミナコートCu粒とアクリル樹脂ビーズを所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。
2.Cu粒とアクリル樹脂ビーズは、体積比率で1:1とする。
3.ペースト中の樹脂と溶剤の比率は、40wt%とする。
4.アルミナコートCu粒は補助電極粒であり、焼成後も焼成後も絶縁性を保つ。
5.アクリル樹脂ビーズは、焼成中に消失する消失粒である。
(b)電子写真法による放電補助電極形成
電子写真法により補助電極を形成する場合は、まず、補助電極粒と消失粒とを含むトナーを作製し、作製したトナーを用いて、実施例1−1と同じ方法で補助電極形成層を形成する。
補助電極粒と絶縁性粒と消失粒を含むトナーは次のように作製する。
1.補助電極粒であるアルミナコートCu粒(平均粒径5μm)と樹脂を混合し、表面処理機を用いて銅粉表面に樹脂を被覆する。
2.上記1.のサンプルを分級し微粉と継粉を除去する。
3.上記2.の操作によって得られたカプセルCu粒と外添剤を混合し、表面処理機にてカプセルCu粒表面に外添剤を均一に付着させる。
4.上記3.の操作によって得られたカプセルCu粒とキャリアを混合し現像剤となるトナーを得る。
5.消失粒であるアクリル樹脂ビーズを含むトナーを同様の手順にて作製し、アルミナコートCu粒を含むトナーと体積比1:1で混合する。
(6)カット、端面電極塗布
実施例1−1に同じ方法で、積層体をチップの個片に分割した後、外部電極を形成する。
(7)焼成
外部電極を形成したチップを、実施例1−1に同じ方法で焼成する。
(8)めっき
焼成後のチップの外部電極上に、実施例1−1に同じく、電解Ni、Snメッキを行い、ESD保護デバイスが完成する。
樹脂ビーズは、平均粒子径0.05μm〜10μmの範囲が好ましく、さらに好ましい範囲は、1μm〜5μmである。消失粒は、樹脂でなくとも、カーボンなど、焼成で消失するものならばよい。
補助電極粒と樹脂ビーズの混合体である補助電極形成層は、配置された粒子同士が未焼結な状態であり、絶縁を保った状態であればよい。
補助電極粒が含有する補助電極材料は、Cuだけでなく、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも1種類の金属とすることが望ましい。またこれら金属を単体で用いてもよいが、合金として用いることも可能である。さらに、これらの金属の酸化物を用いてもよい。あるいは、SiCのような半導体材料を用いてもよい。金属粒と半導体粒を混合して用いてもよい。
補助電極粒は、補助電極材料を含有するだけでもよいが、補助電極材料の焼結を阻害させるために、Al、ZrO、SiOなどの無機材料、BASのような混合仮焼材料、高融点のガラスなど、絶縁性を有するをコート材を用いて補助電極材料を被覆すればなおよい。
実施例1−3のESD保護デバイスは、実施例1−1と同様に、補助電極粒15によってESD保護特性を向上させることができる。
その上、実施例1−3のESD保護デバイスは、添加した樹脂ビーズが、放電補助電極の各粒子の接触を阻害し焼結(ネッキング)を防ぐ結果、実施例1−1よりも、放電補助電極の絶縁信頼性が向上する。
なお、消失粒が消失しても、焼成によりセラミックの基板本体が収縮して空洞部が小さくなるため、空洞部内に補助電極粒と絶縁性粒とが互いに接し、適度な隙間が設けられるようにすることができる。
<実施例1−4> 実施例1−4について、図13を参照しながら説明する。
図13は、放電電極形成層を形成した空洞部の焼成前のイメージ図である。実施例1−4は、空洞部内に粒子を配置する態様が実施例1−1〜実施例1−3と異なる。
図13(a)の例では、アルミナのシール材14上に、導電材料を含む補助電極粒であるCu粒15aと、絶縁性粒であるアルミナ粒15sと、消失粒であるアクリル樹脂ビーズ15xとが分散している。
図13(b)の例では、アルミナのシール材14上に、導電材料の表面が絶縁材料で被覆された補助電極粒であるアルミナコートCu粒15と、絶縁性粒であるアルミナ粒15sと、消失粒であるアクリル樹脂ビーズ15xとが分散している。
図13(c)の例では、アルミナのシール材14上に、半導体材料を含む補助電極粒であるSiC粒15bと、絶縁性粒であるアルミナ粒15sと、消失粒であるアクリル樹脂ビーズ15xとが分散している。
図13(d)の例では、アルミナのシール材14上に、導電材料の表面が絶縁材料で被覆された補助電極粒であるアルミナコートCu粒15と、半導体材料を含む補助電極粒であるSiC粒15bと、絶縁性粒であるアルミナ粒15sと、アクリル樹脂ビーズ15xとが分散している。
図13(a)〜(d)のように粒子が配置された補助電極形成層は、実施例1−2の製造方法と実施例1−3の製造方法を組み合わせることにより形成することができる。
実施例1−4のESD保護デバイスは、実施例1−1と同様に、補助電極粒15によってESD保護特性を向上させることができる。
その上、実施例4のESD保護デバイスは、絶縁性粒を添加することで、実施例1−1よりも、補助電極の絶縁信頼性が向上する。
さらに、実施例1−4のESD保護デバイスは、添加した樹脂ビーズが放電補助電極の各粒子の接触を阻害し焼結(ネッキング)を防ぐ結果、実施例1−1よりも、放電補助電極の絶縁信頼性が向上する。
<実施例1−5> 実施例1−5のESD保護デバイスについて、図14を参照しながら説明する。
実施例1−5のESD保護デバイスは、基板本体が樹脂基板である点が、実施例1−1〜実施例1−4とは異なる。
実施例1−5のESD保護デバイスの製造方法について、図14の分解断面図を参照しながら説明する。
(1)基板A作製
図14(a)に示す基板Aを作製する。すなわち、プリプレグ11s上にCu箔を積層し、フォトリソグラフィ工法にてCu箔をパターニングして、放電電極16a,18aを形成する。
(2)基板B作製
図14(b)に模式的に示す基板Bを作製する。すなわち、プリプレグ11t上に、実施例1−1と同様に電子写真法により、補助電極粒を含有するトナー60を配置する。
(3)基板A、B合体
矢印88で示すように、基板A(完全硬化体)と基板B(半硬化体)を積み重ね、基板Bの完全硬化によって基板Aと接着する。基板AのCu箔の厚み分によって、放電電極16aの先端16tと放電電極18aの先端18tとの間に空洞部が形成される。補助電極粒を含有するトナー60は、空洞部内に配置される。
なお、基板Bを完全硬化させた後、接着剤で基板Aと基板Bを重ね合わせ、接着してもよい。
(4)外部電極塗布
接着した基板の端面に焼き付け電極又は導電性樹脂電極を形成し、メッキ処理を施し外部電極とする。
以上により、実施例1−4のESD保護デバイスが完成する。
実施例1−4のESD保護デバイスは、実施例1−1のESD保護デバイスと同様に、補助電極粒を含有するトナー60によってESD保護特性を向上させることができる。
また、実施例1−4のESD保護デバイスは、樹脂の基板本体からガラスが浸透しないため、実施例1−1のESD保護デバイスが備えているシール材は、不要になる。
<実施例2−1> 実施例2−1のESD保護デバイス110について、図18〜図20を参照しながら説明する。図18は、ESD保護デバイス110の断面図である。図19は、ESD保護デバイス110の空洞部113の要部拡大断面図である。図20は、図19の線A−Aに沿って切断した断面図である。
図18〜図20に示すように、ESD保護デバイス110は、セラミック多層基板の基板本体112の内部に空洞部113が形成されている。空洞部113内には、一対の放電電極116,118の先端116k,118k側が露出するように配置されている。放電電極116,118は、基板本体112の外周面まで延在し、基板本体112の表面に形成された外部電極122,124に接続されている。外部電極122,124は、ESD保護デバイス110を実装するために用いる。
図18及び図20に示すように、放電電極116,118は、空洞部113内に露出する先端116k,118kが互いに間隔を設けて対向するように形成されている。
図18〜図20に模式的に示すように、空洞部113の内部には導電材料120が配置されている。導電材料120は、空洞部113を形成する天面114a及び底面114bの間に挟まれている。導電材料120は粉末であり、分散して配置されている。導電材料120が配置された部分(以下、「補助電極」とも言う。)は、全体として絶縁性が保たれている。
導電材料120は、Cu、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも1種類の金属とすることが望ましい。また、これら金属を単体で用いてもよいが、合金として用いることも可能である。さらに、これらの金属の酸化物を用いてもよい。又は、SiCのような半導体材料でもよい。
また、これらの金属にAl、ZrO、SiOなどの無機材料や、詳しくは後述するBAS材のような混合仮焼材料をコートしたものを、導電材料120の代わりに用いてもよい。あるいは、樹脂などの有機材料をコートしたものを、導電材料120の代わりに用いてもよい。これらのコート粉を用いることで、導電材料同士の接触を阻害し、ショート耐性を向上させることができる。
ESD保護デバイス110は、外部電極122,124間に所定以上の大きさの電圧が印加されると、空洞部113内において、対向する放電電極116,118間で放電が発生する。空洞部113を形成する天面114a及び底面114bに導電材料120が接しているので、電子の移動が起こりやすくなり、より効率的に放電現象を生じさせることができる。
すなわち、放電電極116,118間の放電現象は、空洞部113の気相と絶縁物である基板本体112との界面(すなわち、空洞部113を形成する天面114a及び底面114bを含む内周面)を走る沿面放電が主に生じる。沿面放電とは、物(絶縁物)の表面を伝わって電流が流れる形態の放電現象である。電子が流れるといっても実際には、電子が表面をとび跳ね、気体のイオン化を生じ、移動すると考えられている。そして、絶縁物の表面に導電性粉末が存在すると電子の飛び跳ねる見かけ上の距離を縮め、方向性を持たせ、沿面放電現象をより積極的に生じさせていると推測されている。
放電電極116,118間で効率的に放電現象が生じると、放電電極116,118間の間隔を小さくすることができる。また、放電電極116,118間の間隔のばらつきによるESD応答性の変動が小さくなる。よって、安定したESD応答性を実現することができる。
また、導電材料120は、空洞部113を形成する天面114a及び底面114bに接しているため、放電時の衝撃で基板本体112から離脱することはない。そのため、繰り返し放電後にESD放電特性が劣化しない。その上、図19に示すように導電材料120の一部が、基板本体112の絶縁層112a,112bに埋設されているため、より確実に導電材料120の離脱が抑制される。
また、空洞部113を形成する天面114a及び底面114bの両方に導電材料120が接しているため、天面114a及び底面114bの両方で沿面放電が発生しやすい。そのため、後述する比較例2のように底面側のみに導電材料が分散されている場合と比べると、沿面放電が発生する面積が2倍になり、沿面放電がより発生しやすくなるため、ESD放電特性をより向上させることができる。
次に、ESD保護デバイス110の製造方法について説明する。
(1)材料の作製
まず、基板本体112、空洞部113及び導電材料120、放電電極116,118を形成するための材料を作製する。
『セラミックグリーンシート』
基板本体112を形成するためのセラミックグリーンシートを、次のように作製する。
セラミック材料には、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いる。各素材を所定の組成になるよう調合、混合し、800℃〜1000℃で仮焼して得られた仮焼粉末を、ジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このBAS材仮焼後セラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーを、ドクターブレード法によりPETフィルム上へ成形し、厚さ50μmのセラミックグリーンシートを得る。
セラミック材料は特に本材料に限定されるものでなく、絶縁性のものであればよいため、フォルステライトにガラスを加えたものやCaZrOにガラスを加えたものなど、他のものを用いてもよい。
『補助電極形成用荷電性粉末(トナー)』
空洞部113内に配置するための導電材料120を含む荷電性粉末である補助電極用トナーを、次のように作製する。
1.表面酸化銅粉(平均粒径14μm)とアクリル樹脂を混合し表面処理機で銅粉表面に樹脂を被覆する。
2.上記1のサンプルを、分級機を用いて微粉と粗粉をカットする。
3.上記2の操作によって得られた銅表面にアクリル樹脂が被覆された複合粉末を、分散剤を溶かした水溶液中に分散させ、沈降させた後、上澄みを除去し、真空乾燥オーブンで乾燥させる。
4.上記3の操作によって得られた複合粉末と外添剤(シリカ粉末)を混合し、表面処理機を用いて複合粉末表面に外添剤を均一に付着させ、補助電極用トナーを得る。
補助電極用トナーを構成する導電性材料である導電材料としては、Cu、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも1種類の金属とすることが望ましい。また、これら金属を単体で用いてもよいが、合金として用いることも可能である。さらに、これらの金属の酸化物を用いてもよい。また、SiC等の半導体材料や抵抗材料でもよい。
補助電極用トナーの平均粒子径は、3μm〜30μmが好ましい。より好ましい平均粒径は、5μm〜20μmである。補助電極用トナーの平均粒子径が20μm以下であると、放電電極間のショートが発生しないように分散させることが容易である。補助電極用トナーの平均粒子径が5μm以上であると、補助電極用トナーを上下方向から挟むセラミック層の間隔を十分に確保し、焼成時に上下のセラミック層の隙間がガラスで埋まってしまわないようにすることができる。
補助電極用トナーは、導電材料の含有率が10wt%〜95wt%であることが好ましい。より好ましい含有率は、30wt%〜70wt%である。導電材料の含有率が95wt%以下であると、トナー中の樹脂不足で表面に導電材料が露出して帯電性が悪化することがないようにすることが容易である。導電材料の含有率が10wt%以上であれば、補助電極によって効率的に放電現象が発生するようにすることが容易である。
トナー被覆樹脂としては、アクリル系、スチレンアルリル系、ポリオレフィン系、ポリエステル系、ポリプロピレン系、ブチラール系等の良好な帯電特性を有し、また焼成中に燃焼、分解、溶融、気化などにより消失し、導電材料の真表面が露出するようになるものが好ましい。ただ、完全に消失しなくとも、10nm厚程度残ってもよい。
『空洞形成用荷電性粉末(トナー)』
空洞部113の空間を形成するための空洞形成用荷電性粉末である空洞形成用トナーは、アクリルビーズ(平均粒径:15μm)と外添剤を混合し、表面処理機にてアクリルビーズ表面に外添剤を均一に付着させることにより、作製する。
空洞形成用トナーを構成する樹脂材料としては、アクリル系、スチレンアクリル系、ポリオレフィン系、ポリエステル系、ブチラール系等の燃焼して消失する樹脂または高温になるとモノマーに分解する樹脂のうちより選ばれた少なくとも1種類の樹脂とすることが望ましい。また、これら樹脂を単体で用いてもよいが、混合して用いることも可能である。
空洞形成用トナーの平均粒子径は、3μm〜30μmが好ましい。より好ましい平均粒径は、5μm〜20μmである。空洞形成用トナーの平均粒子径を20μm以下にすると、パターン以外の背景部に空洞形成用トナーが飛散した場合でも、焼成後に大きなボイドにならないようにすることが容易である。空洞形成用トナーの平均粒子径が5μm以上であれば、補助電極用トナーを上下方向から挟むセラミック層の間隔を十分に確保し、焼成時に上下のセラミック層の隙間がガラスで埋まってしまうことがないようにすることができる。
空洞形成用トナーの粒子径は、補助電極用トナーと同等であることが望ましい。
空洞形成用トナーを構成する材料は、セラミック中のガラスが流動する温度(600〜700°C)以下で消失するものが好ましい。空洞形成用トナーが消失して空洞が形成された後にガラスが流動し、導電性材料を保持することや、沿面の表面粗さを小さくすることができる。
逆に、空洞形成用トナーを構成する材料の消失する温度がセラミック中のガラスが流動する温度(600〜700°C)以上のものである場合には、セラミック層から滲み出たガラスが空洞を埋めてしまうのを防ぐことができる。この場合、空洞形成用トナーを構成し消失する材料には、例えばカーボン等を使用することができる。
『放電電極用ペースト』
放電電極116,118を形成するための放電電極用ペーストは、平均粒径2μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加して得られたサンプルを、接伴、混合することにより、作製する。
放電電極用ペーストの導電性材料としては、Cu、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも1種類の金属とすることが望ましい。また、これら金属を単体で用いてもよいが、合金として用いることも可能である。さらに、これらの金属の酸化物を用いてもよい。
(2)導電材料の付着
作製したセラミックグリーンシートに、電子写真法により、次のように導電材料を付着させる。
1.導電材料を含有する補助電極用トナーと空洞形成用トナーを、体積比が1:1になるように混合する。
2.上記1で得られた混合トナーとキャリアを混合し、転写用トナーを作製する。
3.感光体を一様に帯電させる。
4.LEDにて帯電した感光体に補助電極のパターン状に光を照射し潜像を形成する。作製例では、補助電極のパターンは、放電電極間のギャップと同サイズの30μm×100μmとした。
5.現像バイアスをかけ感光体上に、転写用トナーを現像する。
6.転写用トナーのパターンが現像された感光体とセラミックグリーンシートとを重ね、転写用トナーをセラミックグリーンシートに転写する。
7.転写用トナーのパターンが転写されたセラミックグリーンシートをオーブンに入れトナーを定着させ、空洞部になるべき領域に、導電材料を含有する補助電極用トナーと空洞形成用トナーとが配置されたセラミックグリーンシートを得る。
導電材料を含有する補助電極用トナーと空洞形成用トナーとが均一に混合した転写用トナーをセラミックグリーンシートに転写することで、導電材料間の間隔を確実に保ち、安定したESD応答性を実現することができる。
転写用トナーは、導電材料を含有する補助電極用トナーと空洞形成用トナーとの混合比率が体積比で10〜90%の範囲が好ましい。さらに好ましい範囲は、転写用トナー中の補助電極用トナーの含有率が20〜80%である。転写用トナー中の補助電極用トナーの含有率が20%以上であると、導電材料(導電性粉末)によって良好なESD放電特性を得ることが容易である。転写用トナー中の補助電極用トナーの含有率が80%以下であると、導電材料(導電性粉末)の間に十分に空隙を形成して放電電極間のショートを防止することが容易である。
作製例では、転写用トナーが配置される補助電極のパターンのサイズは、放電電極間のギャップと同サイズとしたが、印刷ズレを考慮し、10μm〜50μm程度大きめに設計してもよい。逆に、放電電極のパターンを、転写用トナーが配置される補助電極のパターンに対して10μm〜50μm程度大きくしても構わない。
(3)放電電極の形成
放電電極を、スクリーン印刷により形成する。すなわち、転写用トナーで補助電極のパターンが転写されたセラミックグリーンシートについて、補助電極のパターンが転写された面に、スクリーン印刷で放電電極パターンを形成する。作製例では、放電電極の太さが100μm、放電ギャップ幅(放電電極の先端間の距離)が30μmとなるように形成した。
作製例では、スクリーン印刷によって放電電極パターンを形成したが、その他、電子写真印刷、インクジェット印刷、熱転写印刷、グラビア印刷、直接描画印刷等の公知の配線パターン形成法が好適に利用できる。
(4)シート積層〜焼成
次いで、次のようにセラミックグリーンシートを積層し、焼成する。
1.必要な層のセラミックグリーンシートについて放電電極のパターン形成を行う。
2.全ての層のセラミックグリーンシートを積層し、圧着し、積層体を形成する。
3.LCフィルタのようなチップタイプの部品と同様に金型を用いて積層体をカットして、各チップに分割する。作製例では、1.0mm×0.5mmになるようにカットした。
4.チップの端面に電極ペーストを塗布して外部電極を形成する。
5.N雰囲気で焼成を行う。ESDに対する対応電圧を下げるため空洞部にAr、Neなどの希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr、Neなどの希ガス雰囲気で焼成すればよい。酸化しない電極材料(Agなど)の場合には、大気雰囲気でも構わない。
焼成時に空洞形成用樹脂トナーは消失するために、空洞形成用樹脂トナーが存在した場所は空洞になる。
焼成時にセラミック材料が収縮することで、補助電極用トナーに含まれていた導電材料を上下方向から挟み込む力が発生し、導電材料の保持力が向上する。
焼成時のセラミック収縮により、空洞部の高さは、焼成前の空洞部に対応する部分の高さの約60〜80%になる。つまり、収縮した20〜40%分だけ導電材料が上下のセラミック層に食い込んでセラミック層に埋設され、セラミック層で導電材料が保持されることになる。
(5)メッキ
焼成後、外部電極上にNi、Snメッキを施し、ESD保護デバイスが完成する。
上記のようにセラミック基板を用いてESD保護デバイスを作製すると、空洞部や、空洞部を形成する天面及び底面に挟まれかつ分散した導電材料を形成することが容易である。
作製例では空洞形成用トナーに樹脂を用いたが、樹脂でなくともカーボンなど、焼成で消失するものならばよい。
導電材料120が配置される領域の幅は、放電電極の幅よりも同じでも、小さくてもよい。すなわち、作製例では、図20において鎖線で示す放電電極116,118の先端116k,118k同士が対向する領域113kにのみ導電材料120が配置されているが、図20のように鎖線の領域113kの外側まで導電材料120が配置されても、逆に、鎖線の領域113k内の一部分にのみ導電材料120が配置されてもよい。
<比較例2> 比較例2のESD保護デバイス110xについて、図27及び図28を参照しながら説明する。
図27は、ESD保護デバイス110xの断面図である。図28は、図27において鎖線で示した領域111を模式的に示す要部拡大断面図である。
図27に示すように、ESD保護デバイス110xは、実施例2−1と同様に、セラミック多層基板の基板本体112xの内部に空洞部13が形成され、空洞部113内に放電電極116,118の一部117,119が露出するようになっている。放電電極116,118は、基板本体112xの表面に形成された外部電極122,124に接続されている。
ESD保護デバイス110xは、実施例2−1と異なり、放電電極116,118の間の部分115に隣接して、補助電極114xが形成されている。補助電極114xは、図28に示すように、基板本体112xを形成する絶縁材料中に導電材料120xが分散している部分であり、全体として絶縁性を有している。導電材料120xの一部は、空洞部113内に露出している。補助電極114xは、例えば、セラミック材料と導電材料とを含む補助電極用ペーストをセラミックグリーンシートに塗布することにより形成する。
ESD保護デバイス110xは、放電時の衝撃で補助電極114x中の導電材料120xの一部が飛散して、導電材料120xの分布密度が低下することがある。そのため、繰り返し放電後に放電電圧が徐々に高くなり、ESD放電特性が劣化することがある。
<作製例>
基板本体がセラミック多層基板である比較例2と実施例2−1のESD保護デバイスを作製し、100個ずつの試料について、8kVの電圧印加を繰り返した際の放電電圧を計測した。図23に計測結果を示す。
図23から、実施例2−1のように基板本体の絶縁層の間に導電材料を挟む構造にすることで、比較例2より、繰り返し放電時のESD特性の劣化を防止できることが分かる。
また、実施例2−1は比較例2よりも放電電圧(放電開始電圧)が低下しており、実施例2−1は比較例2よりESD放電特性を改善できることが分かる。
<変形例2−1> 図20と同様の断面図である図21に示すように、空洞部113内に大きさの異なる導電材料120a,120b,120cを混合して配置し、空洞部113を形成する天面及び底面の間に挟まれるようにしてもよい。
<変形例2−2> 図20と同様の断面図である図22に示すように、空洞部113内に多角形形状の導電材料120s,120tを配置し、空洞部113を形成する天面及び底面の間に挟まれるようにしてもよい。
<実施例2−2> 実施例2−2のESD保護デバイスについて、図24を参照しながら説明する。
実施例2−2は、実施例2−1と略同様の構成である。以下では、実施例2−1と同じ構成部分には同じ符号を用い、実施例2−1との相違点を中心に説明する。
実施例2−2のESD保護デバイスの基板本体は、セラミック材料とガラス材料とを含むセラミック多層基板である。図24に示すように、焼成時にセラミック材料を主成分とする基板本体の絶縁層112p,112qから空洞部113p内に浸み出したガラス材料によってガラス層115a,115bが形成されている。空洞部113pの天面114p及び底面114qは、このガラス層115a,115bによって形成されている。
ガラス層115a,115bは、焼成時の雰囲気(O濃度、H濃度等)を調整することによりセラミック層112p,112qからのガラスの滲み出し量を調整することで、所望の厚さに形成することが可能である。導電材料120を全てガラスで覆ってしまうと、ESD放電特性が低下してしまうので、導電材料120の上下のみがガラスで覆われるように焼成雰囲気を調整する。
ガラスが滲み出し過ぎると空洞部を埋めてしまい、ESD放電特性を低下させてしまうため、空洞部の高さは5μm〜30μm程度確保することが好ましい。
導電材料120を挟むセラミック層112p,112qについてセラミック材料の組成を変更することで、ガラスの滲み出し量を調整することもできる。セラミック材料に積極的にガラスを添加してもよい。
添加するガラスは、ホウケイ酸ガラス、ボロシリケートガラス、長石系結晶性ガラス、コージェライト系ガラス、ディオプサイド系ガラス、チタン酸ランタノイド系ガラス等の各種ガラスを使用することができる。
実施例2−2は、実施例2−1と同等以上の効果が得られる。
すなわち、空洞部113pを形成する天面114p及び底面114qに接している導電材料120によって、ESD応答性を高めることができるため、ESD特性の調整や安定化が容易になる。その上、空洞部113pを形成する天面114p及び底面114qは、ガラス層115a,115bで形成されることにより表面粗さが小さくなる。そのため、沿面放電する際に電子が走る距離が短くなり、ESD応答性をさらに向上させることができる。
また、空洞部113pを形成する天面114p及び底面114qの両方に導電材料120が接しているので、一方側だけに導電材料が分散されている場合と比べると、よりESD応答性を高めることができる。
さらに、導電材料120は、ガラス層115a,115bによって基板本体に固着される。そのため、導電材料120は、単に基板本体に接している場合に比べ、より効果的に基板本体からの離脱が抑制される。そのため、放電現象が繰り返されることによるESD特性の劣化(例えば、放電開始電圧の上昇等)を一層、抑制することができる。
<実施例2−3> 実施例2−3のESD保護デバイス110aについて、図25を参照しながら説明する。
図25の断面図に示すように、空洞部113aを形成する天面114s及び底面114tの間には、実施例2−1と異なり、導電材料の凝集体130,132,134が挟まれている。導電材料の凝集体130,132,134は、空洞部113a内に分散している。
実施例2−3によっても、実施例2−1と同様の効果が得られる。
すなわち、空洞部113aを形成する天面114s及び底面114tに接している導電材料の凝集体130,132,134によって、ESD応答性を高めることができるため、ESD特性の調整や安定化が容易になる。
また、空洞部113aを形成する天面114s及び底面114tの両方に導電材料の凝集体130,132,134が接しているので、一方側だけに導電材料が分散されている場合と比べると、よりESD応答性を高めることができる。
さらに、導電材料の凝集体130,132,134は、空洞部113aを形成する天面114s及び底面114tの両方に接しているので、基板本体112aからの離脱が防止される。そのため、放電現象が繰り返されることによるESD特性の劣化(例えば、放電開始電圧の上昇等)を抑制することができる。
<実施例2−4> 実施例2−4のESD保護デバイスについて、図26を参照しながら説明する。
実施例2−4のESD保護デバイスは、基板本体が樹脂で形成されている点が、実施例2−1とは異なる。
実施例2−4のESD保護デバイスの製造方法について、図26の分解断面図を参照しながら説明する。
(1)基板A作製
図26(a)に模式的に示す基板Aを作製する。すなわち、プリプレグ112s上にCu箔を積層し、フォトリソグラフィ工法にてCu箔をパターニングし、放電電極116a,118aを形成する。
(2)基板B作製
図26(b)に模式的に示す基板Bを作製する。プリプレグ112t上に、電子写真工法により、導電材料を含有する荷電性粉末(以下、「導電材料含有トナー」という。)160を分散した状態で配置する。
(3)基板A、B合体
矢印180で示すように、基板A(完全硬化体)と基板B(半硬化体)を積み重ね、基板Bの完全硬化によって基板Aと接着する。基板AのCu箔の厚み分によって、放電電極116aの先端116tと放電電極118aの先端118tとの間に空洞部が形成される。導電材料含有トナー160は、空洞部内において、基板Aと基板Bとに挟まれた状態で支持される。
基板Bを完全硬化させた後、接着剤で基板Aと基板Bを重ね合わせ、接着してもよい。
(4)外部電極塗布
接着した基板の端面に焼き付け電極又は導電性樹脂電極を形成し、メッキ処理を施し外部電極とする。
以上により、ESD保護デバイスが完成する。
実施例2−4によっても、実施例2−1と同様の効果が得られる。
すなわち、空洞部を形成する天面及び底面(基板A及び基板B)に接している導電材料含有トナー160によって、ESD応答性を高めることができるため、ESD特性の調整や安定化が容易になる。
また、空洞部を形成する天面及び底面(基板A及び基板B)の両方に導電材料含有トナー160が接しているので、一方側だけに導電材料が分散されている場合と比べると、よりESD応答性を高めることができる。
さらに、導電材料含有トナー160は、空洞部を形成する天面及び底面(基板A及び基板B)の両方に接しているので、基板A及び基板Bからの離脱が防止される。そのため、放電現象が繰り返されることによるESD特性の劣化(例えば、放電開始電圧の上昇等)を抑制することができる。
<実施例3−1> 実施例3−1のESD保護デバイス210について、図29〜図32を参照しながら説明する。図29は、ESD保護デバイス210の断面図である。
図29に示すように、ESD保護デバイス210は、セラミック多層基板の基板本体212の内部に空洞部213が形成されている。空洞部213内には、一対の放電電極216,218の先端216k,218k側が露出するように配置されている。放電電極216,218は、基板本体212の外周面まで延在し、基板本体212の表面に形成された外部電極222,224に接続されている。外部電極222,224は、ESD保護デバイス210を実装するために用いる。
放電電極216,218の先端216k,218k側は、互いに間隔を設けて対向している。外部電極222,224から所定値以上の電圧が印加されると、空洞部213内において放電電極216,218間で放電が発生する。
空洞部213を形成する内面のうち放電電極216,218間の領域の内面213s及び放電電極216,218と基板本体212との間の界面に沿って、鎖線で示す補助電極部214が形成されている。
詳しくは図30の要部拡大断面図に模式的に示すように、補助電極部214では、導電性粉末である導電材料の粉体260が、厚み方向に導電材料の粉体260の粒子を1個だけを含む一層に配置されている。これによって、後述する比較例3のように導電材料の粉体が混合され3次元的に導電材料の粉体の粒子が分散する構造の補助電極部と比べ、導電材料の粉体260同士は互いに離れている確率が大きくなるように配置することができ、放電電極216,218間のショート発生を抑制し、ショート耐性を向上させることができる。
図30及び図31の斜視図に示すように、導電材料の粉体260は、放電電極216,218間の領域の内面213sからその一部が空洞部213内に突出し、他の部分は基板本体212内に埋め込まれている。導電材料の粉体260が、空洞部213内の放電電極216,218間の内面213sに露出していると、沿面放電がより促進され、放電開始電圧の低下、ESD応答性の向上など、ESD特性の向上をもたらす。
もっとも、導電材料の粉体260が完全に基板本体212内に埋め込まれ、空洞部213内に露出する部分が全くないようにしてもかまわない。
補助電極部214は、少なくとも放電電極216,218間の領域に導電材料の粉体260が配置されていればよい。さらにその外側まで、すなわち基板本体212と放電電極216,218と間の界面に沿って導電材料の粉体260が配置されて補助電極部214が形成されると、放電電極216,218間の領域のみに導電材料の粉体260が配置されて補助電極部が形成される場合と比べ、補助電極部214と放電電極216,218との位置合わせの精度を緩和することができ、放電開始電圧のばらつきも小さくなり、製造コストを低減できる。
導電材料の粉体260は、放電電極216,218間の領域やその周辺に均一な密度で配置されてもよいし、例えば、一列又は複数列の帯状や、網目状、散点状など、密度を変えて配置されてもよい。
補助電極部214の基材中のセラミック材料は、補助電極部214以外の基板本体212のセラミック材料と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等を基板本体212に合わせることが容易になり、使用する材料の種類を少なくすることができる。また、補助電極部214に含まれる導電材料の粉体260は、放電電極216,218と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等を放電電極216,218に合わせることが容易になり、使用する材料の種類を少なくすることができる。
補助電極部214は導電材料の粉体260とセラミック材料とを含むので、補助電極部214の焼成時の収縮挙動が、放電電極216,218と基板本体212との中間の状態になるようにすることができる。これによって、放電電極216,218と基板本体212との焼成時の収縮挙動の差を補助電極部214で緩和することができる。その結果、放電電極216,218の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極216,218間に間隔のバラツキも小さくなるので、放電開始電圧などの特性のバラツキを小さくすることができる。
また、補助電極部214の熱膨張率が、放電電極216,218と基板本体212との中間の値になるようにすることができる。これによって、放電電極216,218と基板本体212との熱膨張率の差を補助電極部214で緩和することができる。その結果、放電電極216,218の剥離等による不良や特性の経年変化を小さくすることができる。
さらに、補助電極部214に含まれる導電材料の粉体260の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧を放電電極216,218の間の間隔のみで調整する場合よりも、精度よく放電開始電圧を設定することができる。
次に、ESD保護デバイス210の製造方法について説明する。
(1)材料の作製
セラミック材料にはBa、Al、Siを中心とした組成からなる材料(BAS材)を用いた。
各素材を所定の組成になるよう調合、混合し、800℃〜1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ50μmのグリーンシートを得る。
次に電極ペーストを作製する。平均粒径約2μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、3本ロールで攪拌、混合することで、電極ペーストを得る。
また、消失材料として、樹脂と溶剤のみからなる樹脂ペーストを同様の方法にて作製する。樹脂材料には、焼成時に燃焼、分解、溶融、気化などにより消失する樹脂を用いる。例えばPET、ポリプロピレン、エチルセルロース、アクリル樹脂などである。
(2)補助電極部形成
補助電極部は、電子写真法もしくは転写法によりグリーンシート上に形成する。
Cu粒の露出量は、体積の10%〜95%のものが作製できるが、20%〜80%で制御するのが望ましい。露出量が少なすぎれば良好なESD放電応答特性が得られず、露出量が多すぎれば(埋め込み量が少なすぎれば)基板からCu粒が欠落してしまう。
補助電極部は、電子写真法や転写法により形成する。
[電子写真法] 電子写真法により形成する場合には、導電材料の粉体をトナーに加工し、作製したトナーを用いて放電電極を形成する。
トナーの作製は、具体的には次の通りである。
1.Cu粉(平均粒径3μm)と樹脂を混合し、表面処理機を用いて銅粉表面に樹脂を被覆する。
2.上記1.で得られたサンプルを分級し、微粉と粗粉を除去する。
3.上記2.の操作によって得られたカプセルCu紛と外添剤とを混合し、表面処理機にてカプセルCu紛表面に外添剤を均一に付着させる。
4.上記3.の操作によって得られたカプセルCu紛とキャリアを混合し現像剤を得る。
補助電極部の形成は、具体的には次の通りである。
1.感光体を一様に帯電させる。
2.帯電した感光体に、LEDにて、補助電極部の形状に光を照射し、潜像を形成する。
3.感光体に現像バイアスをかけ、感光体上にトナーを現像する。トナーの塗布量は、バイアスにて制御する。
4.補助電極部パターンが現像された感光体とセラミックグリーンシートを重ね、トナーをセラミックグリーンシートに転写する。
5.補助電極部パターンが転写されたセラミックグリーンシートを、オーブンに入れトナーを定着させ、補助電極部パターンが形成されたセラミックグリーンシートを得る。
6.導電材料の粉体の空洞部への露出量(埋め込み量)は、感光体とセラミックグリーンシートを重ね、トナーをセラミックグリーンシートに転写する際に付加する圧力を調整することで、制御する。あるいは、トナーをセラミックグリーンシートに転写した後に、トナーが転写されたセラミックグリーンシートの表面にローラ等で付加する圧力を調整することで制御する。
[転写法] 転写法による場合は、次のように補助電極部を形成する。
1.感光性粘着シートヘ補助電極部の形状に光を照射し、パターン形成する。
2.感光性粘着シート上へCu粉(平均粒径3μm)を配置し、感光性粘着シートのパターンにCu粉を付着させる。パターンをメッシュ状に区切ることで、導電材料の粉体の塗布量を制御する。
3.Cu粉を配置した感光性粘着シートをセラミックグリーンシートへ転写し、補助電極部パターンを形成する。
4.空洞部へのCu粉の露出量は、転写時の圧力によって制御する。
(3)スクリーン印刷による放電電極、樹脂ペーストの塗布
補助電極部を形成したグリーンシート上にスクリーン印刷にて電極ペーストを塗布し、放電電極間に放電ギャップを有する放電電極を形成する。ここでは、放電電極の幅を100μm、放電ギャップ(放電電極間の寸法)を30μmとなるように形成した。さらにその上に、空洞部を形成すべき位置に樹脂ペーストを塗布する。
(4)積層、圧着
通常の多層製品と同様に積層し、圧着する。ここでは厚み0.35mm、その中央に放電電極と、空洞部に対応する樹脂ペーストとが配置されるように積層した。
(5)カット、端面電極塗布
LCフィルタのようなチップタイプの製品と同様に金型を用いて切断し、各チップの個片に分割する。ここでは1.0mm×0.5mmになるようにカットした。その後端面に電極ペーストを塗布し、外部電極を形成する。
(6)焼成
通常の多層製品と同様に、N雰囲気中で焼成する。焼成中に樹脂ペーストが消失して、空洞部が形成される。
ESDに対する応答電圧を下げるため空洞部にAr、Neなどの希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr、Neなどの希ガス雰囲気で焼成すればよい。酸化しない電極材料(Agなど)の場合には大気雰囲気でもかまわない。
(7)めっき
LCフィルタのようなチップタイプの製品と同様に、外部電極上に電解Ni、Snメッキを行う。
以上により、ESD保護デバイスが完成する。
基板本体のセラミック材料は特に上記した材料に限定されるものでなく、絶縁性のものであればよいため、フォルステライトにガラスを加えたものや、CaZrOにガラスを加えたものなど、他のものを用いてもよい。
放電電極の電極材料もCuだけでなく、Ag、Pd、Pt、Al、Ni、Wや、これらの組み合わせでもよい。
補助電極部に用いる導電材料の粉体は、CuだけでなくNi、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも1種類の金属とすることが望ましい。またこれら金属を単体で用いてもよいが、合金として用いることも可能である。さらにこれらの金属の酸化物を用いてもよい。また、導電材料として半導体材料や抵抗材料等の導電性の低い材料を用いることも可能である。
また、補助電極部の形成には、図32の主要部拡大断面図に模式的に示すように、これらの金属の粉体260の表面に、Al、ZrO、SiOなどの無機材料やBASのような混合仮焼材料をコートして被覆層262を形成した粒子264を用いてもよい。もしくは、樹脂などの有機材料をコートして被覆層262を形成した粒子を用いてもよい。これらのコート粉を用いることで導電材料の粉体同士の接触を阻害し、ショート耐性を向上させることができる。
コート材料は、焼成中に燃焼、分解、溶融、気化などにより消失し、導電材料の粉体の真表面が露出するものが好ましいが、完全に消失しなくてもよく、例えば10nm厚程度が残っていてもよい。
導電材料の粉体の平均粒子径は0.05μm〜10μmの範囲が好ましく、さらに好ましい範囲は、0.1μm〜5μmである。粒径は小さいほど空洞部に露出される導電材料の粉体の表面積が大きくなり、放電開始電圧の低下とESDに対する応答特性向上を得られる。
空洞部を形成するために樹脂ペーストを塗布したが、樹脂でなくともカーボンなど焼成で消失するものならばよい。また、ペースト化して印刷で形成しなくとも、樹脂フィルムなどを、空洞部を形成すべき所定の位置にのみ貼り付けるようにして配置してもよい。
<比較例3> 比較例3のESD保護デバイス210xについて、図35及び図36を参照しながら説明する。
図35の断面図に示すように、比較例3のESD保護デバイス210xは、実施例3−1のESD保護デバイス210と略同様に構成されているが、放電電極216,218の間の空洞部213の内面213s近傍に形成される補助電極部214xの構成が実施例3−1とは異なる。
すなわち図36の要部断面図に示すように、比較例3のESD保護デバイス210xの補助電極部214xは、導電材料の粉体260が、厚み方向に導電材料の粉体260の粒子を1個だけを含む1層に配置されるのではなく、基材中に混合され3次元にランダムに分散し配置された状態となっている。
<作製例>
比較例3と実施例3−1のESD保護デバイスを作製して比較した。
具体的には、補助電極部の面積に対して補助電極部の導電材料(Cu)が空洞部内に露出している面積の割合(Cu比率)が異なる試料を各100個作製し、放電電極間のショート、ESDに対する放電応答性を評価した。
ESDに対する放電応答性は、IECの規格、IEC61000−4−2に定められている、静電気放電イミュニティ試験によって行った。接触放電にて2kV〜8kv印加して試料の放電電極間で放電が生じるかどうかを調べた。
結果を次の表2に示す。
Figure 0005093361
ここで、Cu比率=(空洞部に露出したCu粉の面積)/(補助電極部の面積) である。
表2から、導電材料の粉体が、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置された補助電極部を有する実施例3−1の構造にすることで、ショート耐性を向上させつつ、導電材料の粉体がランダムに混合し配置された補助電極部を有する比較例3と同等以上のESD放電応答性を得られることが分かる。
以上のように、補助電極部について、導電材料の粉体を、厚み方向に1個の粒子のみが配置された一層に並ぶ構造にすることで、放電開始電圧を精度よく設定することができ、導電材料の粉体同士の接触確率を低下させ、ショート耐性向上を得られる。そして、導電材料の粉体が空洞部にその一部が露出した状態(空洞部に露出させられた表面積が大きな状態)にすることで、放電現象をより促し、さらなる放電開始電圧の低下と、ESDに対する応答特性向上を得られる。
<実施例3−2> 実施例3−2のESD保護デバイス210aについて、図33を参照しながら説明する。
図33は、実施例3−2のESD保護デバイス210aの断面図である。図33に示すように、実施例3−2のESD保護デバイス210aは、実施例3−1のESD保護デバイス210と略同じ構成である。
すなわち、基板本体212aの内部に空洞部213aが形成され、空洞部213a内には対向する一対の放電電極216a,218aの先端216t,218tが露出している。放電電極216a,218aは、基板本体212aの表面に形成された外部電極222,224に接続されている。補助電極部214aは、導電材料の粉体260が、放電電極216a,218a間の空洞部213aの内面213tと、放電電極216a,218aと基板本体212aとの界面とに沿って、厚み方向に導電材料の粉体260の1個の粒子のみが配置された一層に配置されている。
ただし、基板本体212aの基板材料はセラミックではなく、樹脂基板である点が、実施例3−1のESD保護デバイス210と異なる。
次に、実施例3−2のESD保護デバイス210aの製造方法について、図34の分解断面図を参照しながら説明する。
(1)基板A作製
図34(a)に示す基板Aを作製する。すなわち、プリプレグ212s上にCu箔を積層し、フォトリソグラフィ工法にてCu箔をパターニングし、放電電極216a,218aを形成する。
(2)基板B作製
図34(b)に示す基板Bを作製する。プリプレグ212t上に導電材料の粉体260(例えば、Cu粉)を、厚み方向に導電材料の粉体260の粒子を1個だけを含む一層に並ぶように配置して、補助電極部214aを形成する。配置方法は、実施例3−1と同様に電子写真工法や転写工法を用いる。
(3)基板A、B合体
基板A(完全硬化体)と基板B(半硬化体)を積み重ね、基板Bの完全硬化によって基板Aと接着する。基板AのCu箔の厚み分によって、空洞部213aが形成される。基板Bを完全硬化させた後、接着剤で基板Aと基板Bを重ね合わせ、接着してもよい。
(4)外部電極塗布
接着した基板の端面に焼き付け電極又は導電性樹脂電極を形成し、メッキ処理を施し外部電極とする。
以上により、ESD保護デバイス210aが完成する。
実施例3−2によっても、実施例3−1と同様の効果が得られる。すなわち、導電材料の粉体を厚み方向に導電材料の粉体の粒子を1個だけを含む一層に並べる構造にすることで、粉末同士の接触確率を低下させ、ショート耐性向上を得られる。そして、導電材料の粉体が空洞部にその一部が露出した状態(空洞部に露出させられた表面積が大きな状態)にすることで、放電現象をより促し、さらなる放電開始電圧の低下と、ESDに対する応答特性向上を得られる。
<まとめ> 以上に説明したように、基板本体の内部に形成された空洞部内に、導電性を有する補助電極材料を含む補助電極粒が分散されたことによって、ESDに対する放電応答性を高めることができる。そのため、放電電極間の間隔のばらつきによるESD応答性の変動を小さくすことができる。したがって、ESD特性の調整や安定化が容易になる。
また、空洞部を形成する底面及び天面に導電材料が挟まれる構成とすることで、ESD特性の調整や安定化が容易であり、繰り返し放電による放電特性の劣化を防止することができる。
また、導電材料の粉体が、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置された補助電極部を形成することにより、放電開始電圧を精度よく設定することができ、信頼性の高いESD保護デバイスを製造することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、基板本体は、セラミックや樹脂以外の絶縁性を有する材料で形成された絶縁性基板であってもよい。
10,10a,10x ESD保護デバイス
11a,11b セラミックグリーンシート(絶縁層)
11s,11t プリプレグ(絶縁層)
12,12a 基板本体(絶縁性基板)
13,13a,13x 空洞部
14,14p,14q,14s シール材
15,15a,15b 補助電極粒
15s アルミナ粒(絶縁性粒)
15x アクリル樹脂ビーズ(消失粒)
16,16a 放電電極
18,18a 放電電極
22,24 外部電極
30 補助電極材料
32 絶縁材料
110,110a,110x ESD保護デバイス
112 基板本体(絶縁性基板)
112a,112b 絶縁層
112s,112t プリプレグ(絶縁層)
113,113a,113p 空洞部
113p,113q 天面
114a 天面
114b 底面
114p 天面
114q 底面
114s 天面
114t 底面
116,116a 放電電極
118,118a 放電電極
120,120a,120b,120c,120s,120t 導電材料
122,124 外部電極
130,132,134 導電材料の凝集体
210,210a ESD保護デバイス
212,212a 基板本体(絶縁性基板)
213,213a 空洞部
213s,213t 内面
214,214a 補助電極部
216,216a 放電電極
218,218a 放電電極
260 金属粉体
262 被覆層
264 粉体

Claims (27)

  1. 絶縁性基板と、
    前記絶縁性基板の内部に形成された空洞部と、
    前記空洞部内に露出して対向する露出部分を有する、少なくとも一対の放電電極と、
    前記絶縁性基板の表面に形成され、前記放電電極と接続された外部電極と、
    を有するESD保護デバイスであって、
    前記空洞部内において前記放電電極の前記露出部分の間に、導電性を有する粉状の補助電極材料が分散し
    前記空洞部内に絶縁材料が分散していることを特徴とする、ESD保護デバイス。
  2. 前記補助電極材料は、絶縁材料により被覆されていることを特徴とする、請求項1に記載のESD保護デバイス。
  3. 前記絶縁性基板がセラミック基板であることを特徴とする、請求項1又は2に記載のESD保護デバイス。
  4. 前記セラミック基板はガラス成分を含有し、
    前記セラミック基板と前記空洞部との間に、前記セラミック基板中の前記ガラス成分が前記空洞部に浸透することを防止するシール部材を備えていることを特徴とする、請求項に記載のESD保護デバイス。
  5. 前記補助電極材料は、前記空洞部内において前記放電電極の間に分散された導電材料であり、当該導電材料は前記空洞部を形成する底面及び天面に接していることを特徴とする、請求項1に記載のESD保護デバイス。
  6. 前記導電材料は、前記導電材料の一部が前記絶縁性基板に埋設されていることを特徴とする、請求項に記載のESD保護デバイス。
  7. 前記絶縁性基板は、セラミック材料とガラス材料とを含むセラミック基板であり、
    前記導電材料は、前記ガラス材料によって前記絶縁性基板に固着されていることを特徴とする、請求項又はに記載のESD保護デバイス。
  8. 前記放電電極の前記露出部分の間の前記空洞部を形成する内面に沿って、前記補助電極材料である導電材料の粉体が、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置されてなる、補助電極部が形成されていることを特徴とする、請求項1に記載のESD保護デバイス。
  9. 前記補助電極部の導電材料の粉体の少なくとも一部が、前記空洞部を形成する前記内面から前記空洞部内に露出していることを特徴とする、請求項に記載のESD保護デバイス。
  10. 前記補助電極部の導電材料の粉体が、非導電性材料により被覆されていることを特徴とする、請求項又はに記載のESD保護デバイス。
  11. 前記補助電極部は、前記絶縁性基板と前記放電電極との界面に沿って形成された部分を含むことを特徴とする、請求項乃至10のいずれか一つに記載のESD保護デバイス。
  12. 前記絶縁性基板がセラミック基板であることを特徴とする、請求項乃至11のいずれか一つに記載のESD保護デバイス。
  13. 第一の絶縁層の一方主面と第二の絶縁層の一方主面との少なくとも一方に、間隔を設けて少なくとも一対の放電電極を形成する、第1の工程と、
    第一の絶縁層の一方主面と第二の絶縁層の一方主面との前記一方の前記放電電極の間に、導電性を有する補助電極材料を分散した状態で付着させる、第2の工程と、
    前記第一の絶縁層の前記一方主面と前記第二の絶縁層の前記一方主面とが互いに対向した状態で、前記第一の絶縁層と前記第二の絶縁層とを積層する、第3の工程と、
    前記第3の工程により得られた積層体の表面に、前記放電電極と接続された外部電極を形成する、第4の工程と、
    を備え、
    前記積層体の内部において前記第一の絶縁層と前記第二の絶縁層との間に、前記一対の放電電極のそれぞれの一部が露出する空洞部が形成され、該空洞部内に前記補助電極材料が分散した状態で配置されることを特徴とする、ESD保護デバイスの製造方法。
  14. 第一の絶縁層の一方主面に、導電材料を分散した状態で付着させる、第1の工程と、
    前記第一の絶縁層の前記一方主面に、間隔を設けて少なくとも一対の放電電極を、該放電電極の間に前記第一の絶縁層の前記一方主面に付着された前記導電材料の少なくとも一部分が露出するように形成する、第2の工程と、
    前記第一の絶縁層の前記一方主面に、第二の絶縁層を、前記第二の絶縁層の一方主面が前記放電電極を被覆するとともに前記導電材料と接するように積層する、第3の工程と、
    前記第3の工程により得られた積層体の表面に、前記放電電極と接続された外部電極を形成する、第4の工程と、
    を備え、
    前記第一の絶縁層の前記一方主面と前記第二の絶縁層の前記一方主面との間に空洞部が形成され、
    前記空洞部内に前記一対の放電電極のそれぞれの一部が露出し、
    前記空洞部内において前記導電材料が前記第一の絶縁層の前記一方主面と前記第二の絶縁層の前記一方主面とに接し、かつ前記導電材料の間に空隙が形成されることを特徴とする、ESD保護デバイスの製造方法。
  15. 前記第3の工程において、前記第一の絶縁層の前記一方主面に前記第二の絶縁層の前記一方主面が圧着されることにより、前記導電材料の一部が前記第一の絶縁層と前記第一の絶縁層とのいずれか一方又は両方に埋設されることを特徴とする、請求項14に記載のESD保護デバイスの製造方法。
  16. 前記第一の絶縁層及び前記第二の絶縁層はセラミック材料とし、
    前記第3の工程により得られた前記積層体を焼成する工程を備えることを特徴とする、請求項14又は15に記載のESD保護デバイスの製造方法。
  17. 前記積層体を焼成する工程において、前記積層体が積層方向に収縮することにより前記導電材料が前記第一の絶縁層と前記第二の絶縁層とのいずれか一方又は両方に埋設されることを特徴とする請求項16に記械のESD保護デバイスの製造方法。
  18. 前記第一の絶縁層と前記第二の絶縁層とのいずれか一方又は両方は、ガラス材料を含有し、前記積層体を焼成する工程において当該絶縁層の前記一方主面のうち前記空洞部となるべき部分に対向する領域に前記ガラス材料によってガラス層が形成されることを特徴とする、請求項16又は17に記載のESD保護デバイスの製造方法。
  19. 前記第1の工程において、前記第一の絶縁層の前記一方主面に、前記導電材料とともに分散した空隙形成用材料を付着させ、
    前記第3の工程により得られた前記積層体から、前記空隙形成用材料を消失させることによって前記導電材料の間に前記空隙を形成することを特徴とする、請求項14ないし18のいずれか一つに記載のESD保護デバイスの製造方法。
  20. 前記第1の工程において、前記導電材料及び前記空隙形成用材料を混合した状態で、前記第一の絶縁層の前記一方主面に付着させることを特徴とする、請求項19に記載のESD保護デバイスの製造方法。
  21. 前記第1の工程において、前記導電材料を含む荷電性粉末と前記空隙形成用材料を含む荷電性粉末の混合材料を、電子写真法によって前記第一の絶縁層の前記一方主面に付着させることを特徴とする、請求項20に記載のESD保護デバイスの製造方法。
  22. 前記混合材料中において、前記導電材料を含む前記荷電性粉末の含有率が20%以上、80%以下であることを特徴とする、請求項20又は21に記載のESD保護デバイスの製造方法。
  23. 第一の絶縁層の一方主面上に、導電材料の粉体を、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置して補助電極部を形成する、第1の工程と、
    前記第一の絶縁層の前記一方主面上に、少なくとも一対の放電電極を形成し、該放電電極の間に前記補助電極部の少なくとも一部を露出させる、第2の工程と、
    前記第一の絶縁層の前記一方主面上に、前記放電電極を被覆し、かつ、前記放電電極の間の前記補助電極部の少なくとも一部が露出する露出領域から離れて該露出領域を覆うように、第二の絶縁層を形成する、第3の工程と、
    前記第3の工程により得られた積層体の表面に、前記放電電極と接続された外部電極を形成する、第4の工程と、
    を備え、
    前記第2の絶縁層と前記放電電極と前記露出領域とにより囲まれた空洞部が形成されることを特徴とする、ESD保護デバイスの製造方法。
  24. 前記第2の工程において前記放電電極の間に露出させるべき前記補助電極部の少なくとも一部分の上に、消失材料からなる空洞部形成層を形成し、
    前記第3の工程において前記空洞部形成層の上にも前記第二の絶縁層を形成した後、前記空洞部形成層の少なくとも一部を消失させることにより、前記空洞部を形成することを特徴とする、請求項23に記載のESD保護デバイスの製造方法。
  25. 前記第1の工程において、前記補助電極部は、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置された導電材料の粉体を、前記第一の絶縁層上に転写することにより形成されることを特徴とする、請求項23又は24に記載のESD保護デバイスの製造方法。
  26. 前記第1の工程において、前記補助電極部は電子写真法により形成されることを特徴とする、請求項23又は24に記載のESD保護デバイスの製造方法。
  27. 前記第1の工程において、前記第一の絶縁層の一方主面上に、厚み方向に導電材料の粉体の粒子を1個だけを含む一層に配置される前記補助電極部の導電材料の粉体は、消失材料により被覆されていることを特徴とする、請求項23乃至26のいずれか一つに記載のESD保護デバイスの製造方法。
JP2010540330A 2008-11-26 2009-11-18 Esd保護デバイス及びその製造方法 Active JP5093361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010540330A JP5093361B2 (ja) 2008-11-26 2009-11-18 Esd保護デバイス及びその製造方法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2008301641 2008-11-26
JP2008301652 2008-11-26
JP2008301641 2008-11-26
JP2008301633 2008-11-26
JP2008301633 2008-11-26
JP2008301652 2008-11-26
JP2010540330A JP5093361B2 (ja) 2008-11-26 2009-11-18 Esd保護デバイス及びその製造方法
PCT/JP2009/006199 WO2010061550A1 (ja) 2008-11-26 2009-11-18 Esd保護デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010061550A1 JPWO2010061550A1 (ja) 2012-04-19
JP5093361B2 true JP5093361B2 (ja) 2012-12-12

Family

ID=42225440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010540330A Active JP5093361B2 (ja) 2008-11-26 2009-11-18 Esd保護デバイス及びその製造方法

Country Status (6)

Country Link
US (5) US8426889B2 (ja)
EP (1) EP2352211B1 (ja)
JP (1) JP5093361B2 (ja)
KR (1) KR101283521B1 (ja)
CN (1) CN102224649B (ja)
WO (1) WO2010061550A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298992B1 (ko) * 2009-09-30 2013-08-23 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스 및 그 제조방법
JP5557060B2 (ja) * 2010-02-04 2014-07-23 株式会社村田製作所 Esd保護装置の製造方法
JP5590122B2 (ja) 2010-05-20 2014-09-17 株式会社村田製作所 Esd保護デバイス
CN203326360U (zh) * 2010-09-10 2013-12-04 株式会社村田制作所 Esd保护结构
JP5531869B2 (ja) * 2010-09-10 2014-06-25 株式会社村田製作所 放電特性テスト装置および放電特性テスト方法
JP5649391B2 (ja) * 2010-09-29 2015-01-07 株式会社村田製作所 Esd保護デバイス
WO2012043534A1 (ja) * 2010-09-29 2012-04-05 株式会社村田製作所 Esd保護デバイスおよびその製造方法
US8934205B2 (en) * 2010-09-30 2015-01-13 Tdk Corporation ESD protection device
TWI506900B (zh) * 2010-10-15 2015-11-01 Murata Manufacturing Co Electrostatic discharge protection device
WO2012090730A1 (ja) 2010-12-27 2012-07-05 株式会社村田製作所 Esd保護装置及びその製造方法
WO2012090731A1 (ja) * 2010-12-27 2012-07-05 株式会社村田製作所 Esd保護装置及びその製造方法
WO2012105497A1 (ja) * 2011-02-02 2012-08-09 株式会社村田製作所 Esd保護装置
WO2012111456A1 (ja) * 2011-02-14 2012-08-23 株式会社村田製作所 Esd保護装置及びその製造方法
JP5459295B2 (ja) * 2011-03-14 2014-04-02 株式会社村田製作所 Esd保護デバイスおよびその製造方法
US8724284B2 (en) * 2011-05-25 2014-05-13 Tdk Corporation Electrostatic protection component
US8885324B2 (en) * 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
JP5637314B2 (ja) * 2011-07-15 2014-12-10 株式会社村田製作所 Esd保護デバイスおよびその製造方法
JP5799656B2 (ja) * 2011-08-18 2015-10-28 株式会社村田製作所 電力伝送システム
JP2013080694A (ja) * 2011-09-22 2013-05-02 Tdk Corp 静電気対策素子
WO2013065672A1 (ja) * 2011-11-01 2013-05-10 株式会社 村田製作所 Esd保護デバイス
JP2013145738A (ja) 2011-12-12 2013-07-25 Tdk Corp 静電気対策素子
JP2013175443A (ja) * 2012-01-27 2013-09-05 Tdk Corp 静電気対策素子
JP2013219019A (ja) * 2012-03-13 2013-10-24 Tdk Corp 静電気対策素子
CN204376195U (zh) 2012-03-28 2015-06-03 株式会社村田制作所 Esd保护装置
JP5733480B2 (ja) * 2012-08-26 2015-06-10 株式会社村田製作所 Esd保護デバイスおよびその製造方法
JP6119371B2 (ja) * 2013-03-28 2017-04-26 株式会社村田製作所 Esd保護装置及びその製造方法
CN107257087B (zh) * 2013-06-24 2020-01-03 株式会社村田制作所 Esd保护装置
KR101775921B1 (ko) 2013-07-03 2017-09-07 가부시키가이샤 무라타 세이사쿠쇼 서지 보호 디바이스, 그 제조방법 및 그것을 포함하는 전자부품
JP5884950B2 (ja) * 2013-07-08 2016-03-15 株式会社村田製作所 Esd保護装置
JP5614563B2 (ja) * 2013-10-28 2014-10-29 株式会社村田製作所 Esd保護デバイスの製造方法
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
JP6311789B2 (ja) * 2014-06-24 2018-04-18 株式会社村田製作所 静電気放電保護デバイスおよびその製造方法
US10181718B2 (en) * 2015-01-22 2019-01-15 Littelfuse, Inc. Surface-mountable electrical circuit protection device
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
JP6274361B2 (ja) * 2015-07-01 2018-02-07 株式会社村田製作所 Esd保護デバイスおよびその製造方法
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements
US9380688B1 (en) * 2015-12-31 2016-06-28 International Business Machines Corporation Air gap electrostatic discharge structure for high speed circuits
US10134720B1 (en) 2016-02-16 2018-11-20 Darryl G. Walker Package including a plurality of stacked semiconductor devices having area efficient ESD protection
KR20170109782A (ko) 2016-03-22 2017-10-10 삼성전기주식회사 복합 전자 부품
WO2017168879A1 (ja) * 2016-04-01 2017-10-05 株式会社村田製作所 Esd保護装置
DE102016108604B4 (de) * 2016-05-10 2025-08-07 Tdk Electronics Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
KR102609147B1 (ko) 2016-05-30 2023-12-05 삼성전기주식회사 복합 전자 부품
KR102347961B1 (ko) * 2016-10-28 2022-01-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
DE102019125819A1 (de) * 2019-04-17 2020-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterverarbeitungsvorrichtung und verfahren unter einsatz einer elektrostatischen entladungs-(esd)- verhinderungsschicht
CN110474617B (zh) * 2019-08-14 2024-01-05 天华通信科技有限公司 利用esd保护元件来提高共模滤波器的滤波特性的滤波器
WO2021108415A1 (en) 2019-11-26 2021-06-03 Nutech Ventures, Inc. Conductive concrete structure for doorless access to electromagnetic shielded structures
TWI832526B (zh) * 2022-11-01 2024-02-11 興勤電子工業股份有限公司 抗靜電保護元件
AU2024242606A1 (en) * 2023-03-31 2025-10-23 Ppc Broadband, Inc. Printed circuit spark gap with enhanced spark over voltage to protect an electronic device connected to the spark gap

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3045143A (en) 1959-07-03 1962-07-17 Gen Electric Spark gap protector
US3480836A (en) 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US3588638A (en) 1969-05-27 1971-06-28 Energy Conversion Devices Inc Current controlling device including v02
US3766308A (en) 1972-05-25 1973-10-16 Microsystems Int Ltd Joining conductive elements on microelectronic devices
US4359414A (en) 1972-12-22 1982-11-16 E. I. Du Pont De Nemours And Company Insulative composition for forming polymeric electric current regulating junctions
US4096541A (en) 1976-02-13 1978-06-20 Etat Francaise Miniature lightning protector
US4144418A (en) 1977-05-27 1979-03-13 General Electric Company Voltage responsive switch
JPS55126983A (en) 1979-03-26 1980-10-01 Hitachi Ltd Discharge gap
US4466850A (en) 1980-12-29 1984-08-21 General Electric Company Method for fabricating a one-time electrically activated switch
US4506311A (en) 1983-09-22 1985-03-19 Dayton-Granger, Inc. Lightning diverter strip with diamond-shaped conducting segments
US4809044A (en) 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
DE3889700D1 (de) 1987-08-28 1994-06-30 Eev Ltd Funkenstreckenvorrichtung.
JPH01175190A (ja) 1987-12-28 1989-07-11 Murata Mfg Co Ltd チップ型アレスタ
US4977357A (en) 1988-01-11 1990-12-11 Shrier Karen P Overvoltage protection device and material
JPH02220406A (ja) 1989-02-21 1990-09-03 Murata Mfg Co Ltd 多極型バリスタ
US4944004A (en) 1989-03-16 1990-07-24 Northern Telecom Limited Interface circuit with transient event tolerance
JPH0697626B2 (ja) 1989-12-25 1994-11-30 岡谷電機産業株式会社 放電型サージ吸収素子
US5195010A (en) 1990-01-23 1993-03-16 Thomson, S.A. Electrostatic discharge voltage protection circuit for a solid state instrument
US5216325A (en) 1990-01-24 1993-06-01 Magnavox Government And Industrial Electronics Company Spark gap device with insulated trigger electrode
DE69104977T2 (de) 1990-03-13 1995-05-04 Morrill Glasstek, Inc., Maryland Heights, Mo. Elektrisches bauteil (sicherung) und dessen herstellungsverfahren.
US5624741A (en) 1990-05-31 1997-04-29 E. I. Du Pont De Nemours And Company Interconnect structure having electrical conduction paths formable therein
US5189387A (en) 1991-07-11 1993-02-23 Electromer Corporation Surface mount device with foldback switching overvoltage protection feature
JP2594853B2 (ja) 1991-09-30 1997-03-26 岡谷電機産業株式会社 放電型サージ吸収素子
US5294374A (en) * 1992-03-20 1994-03-15 Leviton Manufacturing Co., Inc. Electrical overstress materials and method of manufacture
JP2648649B2 (ja) 1992-04-06 1997-09-03 株式会社コンド電機 サージ吸収素子
US5246388A (en) 1992-06-30 1993-09-21 Amp Incorporated Electrical over stress device and connector
US5404126A (en) 1992-09-15 1995-04-04 Okaya Electric Industries Co., Ltd. Fuse Resistor, and discharging-type surge absorbing device with security mechanism
US5340641A (en) 1993-02-01 1994-08-23 Antai Xu Electrical overstress pulse protection
US5357397A (en) 1993-03-15 1994-10-18 Hewlett-Packard Company Electric field emitter device for electrostatic discharge protection of integrated circuits
US6191928B1 (en) 1994-05-27 2001-02-20 Littelfuse, Inc. Surface-mountable device for protection against electrostatic damage to electronic components
JPH08138828A (ja) * 1994-11-02 1996-05-31 Okaya Electric Ind Co Ltd 放電型サージ吸収素子の製造方法及び放電型サージ吸収素子
JP2819388B2 (ja) * 1994-06-29 1998-10-30 岡谷電機産業株式会社 放電型サージ吸収素子及びその製造方法
US6172590B1 (en) 1996-01-22 2001-01-09 Surgx Corporation Over-voltage protection device and method for making same
JPH10208845A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd サージ吸収器
JPH11354926A (ja) * 1998-06-12 1999-12-24 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2000277229A (ja) * 1999-03-23 2000-10-06 Tokin Corp 表面実装型サージ吸収素子の製造方法
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
TW478229B (en) * 1999-11-30 2002-03-01 Mitsubishi Materials Corp Chip type surge absorbing device and its manufacturing method
JP4140173B2 (ja) * 2000-05-31 2008-08-27 三菱マテリアル株式会社 チップ型サージアブソーバおよびその製造方法
JP2002329872A (ja) 2001-04-25 2002-11-15 Kaho Kagi Kofun Yugenkoshi 過渡過電圧保護素子の材料
JP2003059616A (ja) * 2001-08-21 2003-02-28 Sakurai New Research:Kk サージ吸収素子
JP2004014466A (ja) 2002-06-11 2004-01-15 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2005071974A (ja) 2003-08-06 2005-03-17 Teikoku Tsushin Kogyo Co Ltd サージアブソーバ
JP2005276666A (ja) * 2004-03-25 2005-10-06 Mitsubishi Materials Corp サージアブソーバ
CN101427326B (zh) * 2006-04-24 2013-03-27 Abb研究有限公司 基于微变阻器的过电压保护的装置和方法
US20090110917A1 (en) * 2006-06-05 2009-04-30 John Albaugh Electronic Package and Method of Preparing Same
EP2061123B1 (en) 2007-05-28 2014-12-03 Murata Manufacturing Co. Ltd. Esd protection device
CN201126924Y (zh) * 2007-12-12 2008-10-01 佳邦科技股份有限公司 微气隙纳米放电保护组件
EP2242154B1 (en) * 2008-02-05 2017-12-06 Murata Manufacturing Co. Ltd. Esd protection device

Also Published As

Publication number Publication date
US20150140201A1 (en) 2015-05-21
WO2010061550A1 (ja) 2010-06-03
US8975099B2 (en) 2015-03-10
KR20110086081A (ko) 2011-07-27
EP2352211A1 (en) 2011-08-03
US20110222197A1 (en) 2011-09-15
EP2352211B1 (en) 2017-12-20
US20130148244A1 (en) 2013-06-13
CN102224649B (zh) 2015-04-01
EP2352211A4 (en) 2013-03-06
US8779466B2 (en) 2014-07-15
US8426889B2 (en) 2013-04-23
CN102224649A (zh) 2011-10-19
JPWO2010061550A1 (ja) 2012-04-19
US10193333B2 (en) 2019-01-29
US20170229859A1 (en) 2017-08-10
KR101283521B1 (ko) 2013-07-15
US20140261969A1 (en) 2014-09-18
US9681593B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
JP5093361B2 (ja) Esd保護デバイス及びその製造方法
JPWO2010061519A1 (ja) Esd保護デバイス及びその製造方法
CN102754291B (zh) Esd保护装置的制造方法及esd保护装置
US8711537B2 (en) ESD protection device and method for producing the same
CN101933204B (zh) Esd保护器件
JP5003985B2 (ja) Esd保護デバイス
CN102576586A (zh) Esd保护器件及其制造方法
JPWO2010067503A1 (ja) Esd保護デバイス
USRE47147E1 (en) ESD protection device and method for producing the same
JP5257679B2 (ja) Esd保護デバイスの製造方法及びesd保護デバイス
JP6107945B2 (ja) Esd保護装置
WO2015087394A1 (ja) Esd保護デバイスとその製造方法
JP5605413B2 (ja) Esd保護デバイスとその製造方法
CN102771024A (zh) Esd保护装置
JP6075447B2 (ja) Esd保護装置
JP5370783B2 (ja) Esd保護装置の製造方法およびesd保護装置
CN105359360A (zh) 浪涌保护器件及其制造方法以及包含该器件的电子元器件
CN207368416U (zh) Esd保护装置
JP5644829B2 (ja) Esd保護デバイスとその製造方法
KR20170062213A (ko) 감전보호소자 및 이를 구비한 휴대용 전자장치
JP2014235987A (ja) Esd保護装置の製造方法及びesd保護装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5093361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3