JP5127632B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5127632B2
JP5127632B2 JP2008213716A JP2008213716A JP5127632B2 JP 5127632 B2 JP5127632 B2 JP 5127632B2 JP 2008213716 A JP2008213716 A JP 2008213716A JP 2008213716 A JP2008213716 A JP 2008213716A JP 5127632 B2 JP5127632 B2 JP 5127632B2
Authority
JP
Japan
Prior art keywords
external lead
semiconductor device
resin
out terminal
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008213716A
Other languages
English (en)
Other versions
JP2009076887A (ja
Inventor
淳一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008213716A priority Critical patent/JP5127632B2/ja
Publication of JP2009076887A publication Critical patent/JP2009076887A/ja
Application granted granted Critical
Publication of JP5127632B2 publication Critical patent/JP5127632B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/15Containers comprising an insulating or insulated base
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42Fillings
    • H10W76/47Solid or gel fillings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電力用の半導体素子を備えた半導体装置に関する
例えば、MOSFET(Metal Oxide Semiconductor Filed Effect Transistor)などの電力用の半導体素子を用いた半導体装置では、半導体素子を実装した配線基板を放熱用の金属ベース基板に固定し、半導体素子の周囲を枠体で覆った構造が知られている。枠体内の下部域には、ゲル状樹脂層が形成され、このゲル状樹脂層の上に封止樹脂層が形成される。配線基板には、外部導出端子の一端が接続され、ゲル状樹脂層と封止樹脂層とを通って、該端子の他端が外部に突出している。
しかし、このような半導体装置では、半導体素子から発生した熱によって、枠体内に充填したゲル状樹脂層が膨張しやすい。このゲル状樹脂層の膨張にともなって、外部導出端子には上方に引き上げられる力が加わり、配線基板と外部導出端子とを接合する接合部にクラックが生じやすい。
そこで、ゲル状樹脂層の上に空隙を形成した構造が提案されている(例えば特許文献1参照)。この構造によれば、ゲル状樹脂層が熱膨張した際に、その膨張を空隙で吸収することができ、外部導出端子に対する引っ張り応力を緩和することができる。
しかしながら、外部導出端子の外部に突出した端部にブスバーを接続して、装置を使用した場合に、ブスバーから外部導出端子に伝達された振動により、配線基板と外部導出端子とを接合する接合部にき裂が生じたり、接合部の接合強度が低下しやすくなる。その結果、外部導出端子が配線基板から剥がれやすくなり、外部導出端子と配線基板との電気的な接続が阻害され、半導体装置の誤作動を招きやすい。
特開平6−89946号公報
本発明の目的は、外部導出端子と配線基板とを接合する接合部の損傷を防止可能な高信頼性の半導体装置を提供することにある。
本発明の一態様に係る半導体装置は、金属ベース基板と、前記金属ベース基板上に配置された配線基板と、前記配線基板上に配置された半導体素子と、前記配線基板上に配置され前記半導体素子と電気的に接続された第1の端部と、前記配線基板外に配置された第2の端部と、前記第1の端部と前記第2の端部とを連結・接続する本体部を有する外部導出端子と、前記外部導出端子の本体部が挿通された挿通部を備え、前記外部導出端子の第1の端部と前記半導体素子を囲むように前記金属ベース基板上に配置された筐体と、前記外部導出端子の本体部を前記筐体の挿通部に固定する固定用樹脂と、前記外部導出端子の第1の端部と前記半導体素子を覆い、前記筐体との間に空隙を有するように前記筐体内に形成されたゲル状樹脂層と、を具備し、前記筐体の挿通部は、下方に向けて開放された筒状の突出部を有し、前記金属ベース基板に垂直な断面であって、前記突出部における前記金属ベース基板に平行な方向の寸法が、前記挿通部における前記金属ベース基板に平行な方向の寸法より大きい断面を有することを特徴としている。
上記構成により、外部導出端子と配線基板とを接合する接合部の損傷を防止でき、高信頼性の半導体装置及びその製造方法を提供することができる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の構成を模式的に示す断面図である。図2は、図1に示す半導体装置において、ゲル状樹脂層を除いた構成を示す分解斜視図である。図3は、図1に示す半導体装置の外部導出端子にブスバーを接続した構成を示す断面図であり、図4は、図1に示す半導体装置の外部導出端子にブスバーを接続した別の構成を示す断面図である。
第1の実施形態の半導体装置1は、放熱用の金属ベース基板2と、配線基板3と、半導体素子としてMOSFET4と、外部導出端子5A,5B,5Cと、合成樹脂製のケース6と、固定用樹脂7と、ゲル状樹脂層8とをそれぞれ備えている。本実施形態では、半導体素子の一例として電力用縦型MOSFETを用いた半導体装置について説明する。MOSFET4においては、表面にゲート電極4Aとソース電極4Cがそれぞれ形成され、裏面にドレイン電極4Bが形成されている。
金属ベース基板2は、熱伝導性の良好な金属材料(例えば、Al、Cu等)から構成され、MOSFET4から発生した熱を放熱する放熱板として使用される。金属ベース基板2には、導電性接合材10を介して配線基板3が接合されている。導電性接合材10としては、本実施形態でははんだが使用されるが、それ以外に、銀粉末を配合した熱硬化性樹脂(例えば、エポキシ樹脂やシリコーン樹脂)を使用することもできる。金属ベース基板2と配線基板3との間に介在される導電性接合材10の厚さは、10〜100μmの範囲であることが好ましい。
配線基板3は、セラミック基板31のような絶縁基板の第1の主面(図1、図3では上面)にCu等から成る配線パターン32が形成された構造となっている。また、配線基板3の第2の主面(図1、図3では下面)には、MOSFET4から発生した熱を金属ベース基板2側へ効率よく伝導させるために、金属膜33(例えばCuなど)が形成されている。
配線パターン32は、図2に示すように、MOSFET4のゲート電極4Aに対応するゲート配線パターン32Aと、ドレイン電極4Bに対応するドレイン配線パターン32B、およびソース電極4Cに対応するソース配線パターン32Cから構成される。配線基板3のドレイン配線パターン32B上にMOSFET4のドレイン電極4Bが配置され、ドレイン電極4Bとドレイン配線パターン32Bとは導電性接合材10を介して接合されている。MOSFET4の表面に形成されたゲート電極4Aはゲート配線パターン32Aとボンディングワイヤを介して接続(ワイヤボンディング)され、MOSFET4のソース電極4Cはソース配線パターン32Cとワイヤボンディングされている。
また、配線パターン32上には、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの一端(第1の端部)が配置され、それぞれ導電性接合材(本実施形態でははんだ)を介して接合されている。導電性接合材から構成されるこれらの接合部(配線パターン32と外部導出端子5A,5B,5Cの第1の端部との接合部)を、符号11で示す。すなわち、ゲート用外部導出端子5Aの第1の端部は、ゲート配線パターン32A上に配置され、導電性接合材から成る接合部11を介して接合されており、ドレイン用外部導出端子5Bの第1の端部は、ドレイン配線パターン32B上に配置され、導電性接合材から成る接合部11を介して接合されている。また、ソース用外部導出端子5Cの第1の端部は、ソース配線パターン32C上に配置され、導電性接合材から成る接合部11を介して接合されている。こうして、ゲート用外部導出端子5Aの第1の端部はMOSFET4のゲート電極4Aと電気的に接続され、ドレイン用外部導出端子5Bの第1の端部はMOSFET4のドレイン電極4Bと電気的に接続されている。また、ソース用外部導出端子5Cの第1の端部はMOSFET4のソース電極4Cと電気的に接続されている。
ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの他端(第2の端部)は、配線基板3外に位置しさらにケース6の外部に突出するように配置されている。そして、第1の端部と第2の端部とを連結する端子本体部51A,51B,51Cが、ケース6に形成されたゲート用、ドレイン用およびソース用の挿通孔部61A,61B,61Cをそれぞれ挿通して配置されている。なお、ソース用外部導出端子5Cの端子本体部51Cについて、図1および図3では図示しないが、ゲート用外部導出端子5Aの端子本体部51Aおよびドレイン用外部導出端子5Bの端子本体部51Bと同様の構成を有する。ゲート用、ドレイン用およびソース用外部導出端子5A,5B,5Cのケース6外に突出した第2の端部は、半導体装置1の使用時に、ブスバー13にそれぞれ接続される。ケース6に形成されたゲート用、ドレイン用およびソース用の挿通孔部61A,61B,61Cと、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの端子本体部51A,51B,51Cとの間には、それぞれ固定用樹脂7が配置されている。
固定用樹脂7は、ゲート用、ドレイン用およびソース用外部導出端子5A,5B,5Cの端子本体部51A,51B,51Cとケース6のゲート用、ドレイン用およびソース用の挿通孔部61A,61B,61Cとを強固に固定する。それにより、図3に示すように、半導体装置1の使用時に、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの第2の端部にブスバー13を接続した場合、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cが振動しても、これらの外部導出端子5A,5B,5Cの第1の端部と配線基板3との接合部11に亀裂が生じたりすることがなく、接合強度の低下等を防止することができる。固定用樹脂7としては、外部導出端子5A,5B,5Cの端子本体部51A,51B,51Cをケース6の挿通孔部61A,61B,61Cに強固に固定することが可能な合成樹脂であれば、種類は限定されない。例えば、エポキシ樹脂、シリコーン樹脂などの熱硬化性樹脂を用いることができ、エポキシ樹脂の使用がより好ましい。
ケース6は、底面をもたない筐体であり、配線基板3と外部導出端子5A,5B,5Cの第1の端部との接合部11、およびMOSFET4を取り囲むように配置されている。ケース6の下端部は金属ベース基板2上に配置され、例えば固着されている。ケース6の形状は、本実施形態では四角柱状であるが、特に限定されるものではなく、円柱状、ドーム状であってもよい。ケース6は、例えば合成樹脂を射出成形することで、所望の形状に形成されたものである。ケース6の上面には、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの端子本体部51A,51B,51Cがそれぞれ挿通され保持される挿通孔部61A,61B,61Cが設けられている。各挿通孔部61A,61B,61Cは、下方に向けて開放された筒状の突出部62A,62B,62Cをそれぞれ有する。図1および図3において、筒状の突出部62Cについては図示していないが、突出部62A,62Bと同様のものである。
このケース6内の下部には、配線基板3とゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの第1の端部との接合部11、およびMOSFET4を覆うように、ゲル状樹脂層8(例えばゲル状のシリコーン樹脂層)が形成されている。本実施形態では、ゲル状樹脂層8の上面が固定用樹脂7と接触している場合を示したが、図4に示すように、必ずしも接触していなくともよい。また、ゲル状樹脂層8とケース6の上面との間には、空隙9が形成されている。このように空隙9を設けることで、MOSFET4から発生した熱によってゲル状樹脂層8が熱膨張した際に、その膨張を空隙9により吸収することができ、外部導出端子5A,5B,5Cに対して働く引っ張り応力を緩和することができる。
上述した第1の実施形態の半導体装置1は、例えば以下に示すようにして製造することができる。図5は、第1の実施形態に係る半導体装置1の製造プロセスを示すフローチャートである。
まず、セラミック基板31の表面に、ゲート配線パターン32A、ドレイン配線パターン32Bおよびソース配線パターン32Cから成る配線パターン32が形成され、裏面に金属膜33が形成された配線基板3を用意する。次に、この配線基板3上にMOSFET4を配置し、MOSFET4のドレイン電極4Bをドレイン配線パターン32Bに導電性接合材10を介して接合する(ステップ1)。また、ゲート配線パターン32Aに導電性接合材を介してゲート用外部導出端子5Aの第1の端部を接合する。同様に、ドレイン配線パターン32Bにドレイン用外部導出端子5Bの第1の端部を、導電性接合材を介して接合し、ソース配線パターン32Cにソース用外部導出端子5Cの第1の端部を、導電性接合材を介して接合する。こうして、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの第1の端部と、ゲート、ドレインおよびソースの各配線パターン32A,32B,32Cとを接合する、導電性接合材から成る接合部11をそれぞれ形成する。
次に、熱伝導性の良好な金属材料から構成された金属ベース基板2を、配線基板3の裏面に形成された金属膜33に導電性接合材10(例えばはんだ)を介して配置する。そして、リフロー炉で加熱して導電性接合材10を溶融させ、金属ベース基板2と配線基板3の金属膜33とを固着する(ステップ2)。
次いで、配線基板3のゲート配線パターン32AとMOSFET4のゲート電極4Aとを、ボンディングワイヤを介して接続(ワイヤボンディング)する。また、配線基板3のソース配線パターン32CとMOSFET4のソース電極4Cとを、同様にワイヤボンディングする(ステップ3)。
次に、配線基板3の上方からケース6を被せ、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの端子本体部51A,51B,51Cをケース6の対応する挿通孔部61A,61B,61Cにそれぞれ挿通する。そして、ケース6の下端部を金属ベース基板2に接着剤により固定する(ステップ4)。
次に、ケース6に形成された充填孔(図示を省略。)から、ゲル状樹脂(例えば、ゲル状シリコーン樹脂)をディスペンサでケース6内に注入し充填する(ステップ5)。このとき、ゲル状樹脂の硬さ(針入度)を注入しやすい範囲に適宜調整しておくことが好ましい。充填孔は、ケース6内にゲル状樹脂を注入するために設けられたものであり、その配置位置や孔の数、大きさは限定されない。
ゲル状樹脂の充填量は、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの第1の端部と配線基板3との接合部11、およびMOSFET4を覆い、かつケース6の上面との間に空隙9が形成されるような量であればよい。好ましくは、図1および図3に示すように、ケース6の挿通孔部61A,61B,61Cに形成された筒状の突出部62A,62B,62Cの開放された下端部に、ゲル状樹脂が接触するような量であればよい。このような充填量とした場合には、ケース6の筒状の突出部62A,62B,62Cの開放端がゲル状樹脂層8の上面により閉塞される。そのため、ゲル状樹脂を加熱硬化した後、ケース6の挿通孔部61A,61B,61Cに固定用樹脂7を注入する工程(後述する)で、固定用樹脂7がゲル状樹脂層8の上面に接し、筒状の突出部62A,62B,62C内に貯留される。こうして、固定用樹脂7の液垂れが防止されるので、作業性が良好になる。さらに、固定用樹脂7とゲル状樹脂層8とが接触することで、半導体装置1の使用時にゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの第2の端部にブスバー13を接続した場合に、ブスバー13から外部導出端子5A,5B,5Cに伝達される振動を有効に抑制することができる。したがって、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの第1の端部と配線基板3との接合部11における亀裂の発生を、より確実に防止することができる。
ゲル状樹脂を注入・充填した後、加熱して(例えば150℃で1時間)ゲル状樹脂を硬化させ、ゲル状樹脂層8を形成する。
次に、ケース6のゲート用、ドレイン用およびソース用の挿通孔部61A,61B,61Cに固定用樹脂7(例えば、エポキシ樹脂、シリコーン樹脂などの熱硬化性樹脂)をそれぞれ注入し、加熱して樹脂を硬化させる。なお、樹脂の温度が常温に戻った際に、固定用樹脂7とゲル状樹脂層8との間に隙間ができることもある。こうして、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの端子本体部51A,51B,51Cをケース6の対応する挿通孔部61A,61B,61Cにそれぞれ固定する(ステップ6)。このようにして、第1の実施形態の半導体装置1が得られる。
以上説明したように、本実施形態では、ケース6のゲート用、ドレイン用およびソース用の挿通孔部61A,61B,61Cとゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cの端子本体部51A、51B,51Cとが固定用樹脂7によりそれぞれ固定されている。このような構成によれば、半導体装置1の使用時に、ゲート用、ドレイン用およびソース用の外部導出端子5A,5B,5Cのケース6外に突出した第2の端部にブスバー13を接続した場合に、ブスバー13から各外部導出端子5A,5B,5Cに伝達された振動により、外部導出端子5A,5B,5Cの第1の端部と配線基板3との接合部11に亀裂が発生しにくい。具体的には、前記したように固定用樹脂7を用いて外部導出端子5A,5B,5Cとケース6の挿通孔部61A,61B,61Cとを固定した構成とすることで、半導体装置1の使用寿命を約3倍の10〜15年程度まで延ばすことができる。そして、外部導出端子5A,5B,5Cと配線基板3との電気的接続を阻害することがなく、信頼性の高い半導体装置1を提供することができる。
さらに、ゲル状樹脂層8を、その上面がケース6の挿通孔部61A,61B,61Cの筒状突出部62A,62B,62Cの下端部に接触するように形成することで、固定用樹脂7を所定の部位に作業性良く形成することができる。すなわち、液状の固定用樹脂7をケース6の挿通孔部61A,61B,61Cから注入した場合に、固定用樹脂7の流下がゲル状樹脂層8の上面に接することで停止し、液垂れが防止されるため、良好な作業性が得られる。
なお、本実施形態では、配線基板3と金属ベース基板2とが導電性接合材10を介して接合されているが、ねじ止めにより結合されていてもよい。この場合、金属ベース基板2に結合するためのねじ孔を配線基板3に設け、金属ベース基板2にねじを切り、これらを結合する構成とすることができる。
また、本実施形態では、半導体素子の一例として、電力用の縦型MOSFETを使用した構成について説明したが、IGBT(絶縁ゲートバイポーラトランジスタ)、ダイオード、あるいはこれらの素子を組み合わせた複合素子を用いることもできる。また、実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
本発明の第1の実施形態に係る半導体装置の構成を模式的に示す断面図である。 第1の実施形態に係る半導体装置の分解斜視図である。 第1の実施形態に係る半導体装置にブスバーを接続した構成を示す断面図である。 第1の実施形態に係る半導体装置にブスバーを接続した別の構成を示す断面図である。 本発明の第1の実施形態に係る半導体装置の製造工程を示すフローチャートである。
符号の説明
1…半導体装置、2…金属ベース基板、3…配線基板、4…MOSFET、5A,5B,5C…外部導出端子、51A,51B,51C…端子本体部、6…ケース、61A,61B,61C…挿通孔部、62A,62B…突出部、7…固定用樹脂、8…ゲル状樹脂層、9…空隙、11…接合部、13…ブスバー。

Claims (5)

  1. 金属ベース基板と、
    前記金属ベース基板上に配置された配線基板と、
    前記配線基板上に配置された半導体素子と、
    前記配線基板上に配置され前記半導体素子と電気的に接続された第1の端部と、前記配線基板外に配置された第2の端部と、前記第1の端部と前記第2の端部とを連結・接続する本体部を有する外部導出端子と、
    前記外部導出端子の本体部が挿通された挿通部を備え、前記外部導出端子の第1の端部と前記半導体素子を囲むように前記金属ベース基板上に配置された筐体と、
    前記外部導出端子の本体部を前記筐体の挿通部に固定する固定用樹脂と、
    前記外部導出端子の第1の端部と前記半導体素子を覆い、前記筐体との間に空隙を有するように前記筐体内に形成されたゲル状樹脂層と、を具備し、
    前記筐体の挿通部は、下方に向けて開放された筒状の突出部を有し、
    前記金属ベース基板に垂直な断面であって、前記突出部における前記金属ベース基板に平行な方向の寸法が、前記挿通部における前記金属ベース基板に平行な方向の寸法より大きい断面を有することを特徴とする半導体装置。
  2. 前記固定用樹脂が、熱硬化性樹脂であることを特徴とする請求項1記載の半導体装置。
  3. 前記外部導出端子の第1の端部と前記配線基板とが、導電性接合材を介して電気的に接続されていることを特徴とする請求項1または2記載の半導体装置。
  4. 前記突出部内に前記固定用樹脂が配置されていることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置。
  5. 前記ゲル状樹脂層の上面と前記固定用樹脂との間に隙間を有することを特徴とする請求項1乃至4のいずれか1項記載の半導体装置。
JP2008213716A 2007-08-24 2008-08-22 半導体装置 Expired - Fee Related JP5127632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213716A JP5127632B2 (ja) 2007-08-24 2008-08-22 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007218184 2007-08-24
JP2007218184 2007-08-24
JP2008213716A JP5127632B2 (ja) 2007-08-24 2008-08-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2009076887A JP2009076887A (ja) 2009-04-09
JP5127632B2 true JP5127632B2 (ja) 2013-01-23

Family

ID=40381357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213716A Expired - Fee Related JP5127632B2 (ja) 2007-08-24 2008-08-22 半導体装置

Country Status (2)

Country Link
US (1) US7768109B2 (ja)
JP (1) JP5127632B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113815B2 (ja) * 2009-09-18 2013-01-09 株式会社東芝 パワーモジュール
US8941228B2 (en) * 2011-03-16 2015-01-27 Fuji Electric Co., Ltd Semiconductor module and manufacturing method thereof
DE102011086048A1 (de) * 2011-04-07 2012-10-11 Continental Teves Ag & Co. Ohg Gehäuseseitige Trennschicht zur Stressentkopplung von vergossenen Elektroniken
JP5861711B2 (ja) * 2011-08-25 2016-02-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
JP2013069782A (ja) 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
JP5866105B2 (ja) * 2012-07-19 2016-02-17 株式会社ケー・アイ・エス 樹脂基板太陽電池モジュール
US9184066B2 (en) * 2012-11-16 2015-11-10 Infineon Technologies Ag Chip arrangements and methods for manufacturing a chip arrangement
CN105144371A (zh) * 2013-04-29 2015-12-09 Abb技术有限公司 用于功率半导体装置的模块布置
JP6136659B2 (ja) * 2013-07-02 2017-05-31 住友電気工業株式会社 半導体モジュール
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
JP6737166B2 (ja) * 2016-12-21 2020-08-05 住友電気工業株式会社 半導体モジュール
JP2019117878A (ja) * 2017-12-27 2019-07-18 株式会社豊田自動織機 半導体装置
EP3511977B1 (en) * 2018-01-16 2021-11-03 Infineon Technologies AG Semiconductor module and method for producing the same
KR102655914B1 (ko) * 2018-08-09 2024-04-09 상라오 신위안 웨동 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 모듈용 배선함 및 이를 포함하는 태양 전지 모듈
CN112530888A (zh) * 2019-09-17 2021-03-19 珠海格力电器股份有限公司 一种功率模块及其制造方法
JP2023161091A (ja) * 2022-04-25 2023-11-07 富士電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3521572A1 (de) 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
JPH0334355A (ja) 1989-06-29 1991-02-14 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2867753B2 (ja) 1991-02-25 1999-03-10 富士電機株式会社 半導体装置
JPH0515450U (ja) * 1991-08-06 1993-02-26 株式会社三社電機製作所 電力用半導体モジユール
JP2759023B2 (ja) 1992-09-09 1998-05-28 三菱電機株式会社 半導体装置、その製造方法およびその製造に使用されるケースユニット
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JPH11354716A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd パワー半導体装置およびそれを適用した電力変換装置
JP2000183249A (ja) 1998-12-11 2000-06-30 Mitsubishi Electric Corp パワー半導体モジュール
DE10130517C2 (de) * 2001-06-25 2003-07-24 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP4321259B2 (ja) 2003-12-25 2009-08-26 ヤマハ株式会社 ミキサ装置およびミキサ装置の制御方法
JP4365388B2 (ja) 2006-06-16 2009-11-18 株式会社日立製作所 半導体パワーモジュールおよびその製法

Also Published As

Publication number Publication date
JP2009076887A (ja) 2009-04-09
US7768109B2 (en) 2010-08-03
US20090050957A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP5127632B2 (ja) 半導体装置
JP5350804B2 (ja) 電力用半導体装置
JP6897056B2 (ja) 半導体装置及び半導体装置製造方法
JP5272768B2 (ja) 電力用半導体装置とその製造方法
US9171773B2 (en) Semiconductor device
JP5071719B2 (ja) 電力用半導体装置
JP6398270B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP6813259B2 (ja) 半導体装置
JP5607829B2 (ja) 半導体装置
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
JP6149932B2 (ja) 半導体装置
JP2006066813A (ja) 半導体装置
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
JP4967701B2 (ja) 電力半導体装置
JP7543703B2 (ja) 半導体装置
JP2016181536A (ja) パワー半導体装置
JP2016105678A (ja) 回路構成体
CN110323185B (zh) 半导体封装系统
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2021027150A (ja) 半導体装置
JP5899680B2 (ja) パワー半導体モジュール
JP7790130B2 (ja) 半導体モジュール、半導体モジュールの製造方法およびケースユニット
JP2011243929A (ja) 半導体装置及びその製造方法
KR20150031029A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees