JP5128064B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5128064B2
JP5128064B2 JP2005349857A JP2005349857A JP5128064B2 JP 5128064 B2 JP5128064 B2 JP 5128064B2 JP 2005349857 A JP2005349857 A JP 2005349857A JP 2005349857 A JP2005349857 A JP 2005349857A JP 5128064 B2 JP5128064 B2 JP 5128064B2
Authority
JP
Japan
Prior art keywords
type
soi layer
transistor
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005349857A
Other languages
English (en)
Other versions
JP2007027677A (ja
Inventor
忠弘 大見
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005349857A priority Critical patent/JP5128064B2/ja
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to PCT/JP2006/312098 priority patent/WO2006135039A1/ja
Priority to EP06757382A priority patent/EP1906440A4/en
Priority to CN200680018680A priority patent/CN100595896C/zh
Priority to KR1020077029218A priority patent/KR101247876B1/ko
Priority to US11/922,197 priority patent/US7898033B2/en
Priority to TW095121893A priority patent/TWI394232B/zh
Publication of JP2007027677A publication Critical patent/JP2007027677A/ja
Application granted granted Critical
Publication of JP5128064B2 publication Critical patent/JP5128064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＩＣ，ＬＳＩ等の半導体装置に関するものである。
図５に従来の半導体装置の構成として、半導体装置に使用される電子回路の１つであるＣＭＯＳインバータ回路を示す。図５（ａ）には、ＣＭＯＳインバータ回路の断面を模式的に示し、図５（ｂ）にはその平面図を示す。簡単のため、図５(ｂ)においては配線８〜１１の表示を省略している。
図５（ａ）において、１は電子回路が形成されるｐ型半導体基板、２はｐ型半導体基板１に形成されたｎ型不純物領域、３ａ、３ｂはｎ型不純物領域２に形成された高濃度ｐ型不純物領域、４ａ、４ｂはｐ型半導体基板１に形成された高濃度ｎ型不純物領域、５はゲート電極６とｐ型半導体基板１、及びゲート電極７とｎ型不純物領域２とをそれぞれ絶縁するためのＳｉＯ２等のゲート絶縁膜、６、７はゲート絶縁膜５上に形成されたゲート電極である。
ここで、ｎ型不純物領域２、高濃度ｐ型不純物領域３ａ、３ｂ、ゲート電極７は、ｐ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を構成する。一方、半導体基板１、高濃度ｎ型不純物領域４ａ、４ｂ、ゲート電極６は、ｎ型ＭＯＳＦＥＴを構成する。８はｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴのゲート電極６，７に接続され、ＣＭＯＳインバータ回路の入力信号としての共通の電圧を加えるためのゲート配線である。９はｐ型ＭＯＳＦＥＴのドレイン電極（高濃度ｐ型不純物領域３ａ）及びｎ型ＭＯＳＦＥＴのドレイン電極（高濃度ｎ型不純物領域４ｂ）に接続され、ＣＭＯＳインバータの出力信号を取り出す出力配線である。１０、１１は、それぞれｎ型ＭＯＳＦＥＴのソース電極（高濃度ｎ型不純物領域４ａ）、ｐ型ＭＯＳＦＥＴのソース電極（高濃度ｐ型不純物領域３ｂ）に電源電位を供給するための電源配線である。
このＣＭＯＳインバータ回路の動作について説明する。図５（ａ）のｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴとから構成されるＣＭＯＳインバータ回路は、ｎ型ＭＯＳＦＥＴのソース電極に接続された電源配線１０を接地（０Ｖ）し、ｐ型ＭＯＳＦＥＴのソース電極に接続された電源配線１１に電源電圧（例えば５Ｖ）を与える。そして、入力信号としてゲート配線８に０Ｖを与えると、ｎ型ＭＯＳＦＥＴがＯＦＦになり、ｐ型ＭＯＳＦＥＴがＯＮになる。したがって、出力配線９には、電源配線１１と同じ電源電圧（５Ｖ）が出力される。一方、ゲート配線８に５Ｖを与えると、上記の場合とは逆に、ｎ型ＭＯＳＦＥＴがＯＮになり、ｐ型ＭＯＳＦＥＴがＯＦＦになり、出力配線には、電源配線１０と同じ接地電圧（０Ｖ）が出力される。
これらのＣＭＯＳ型回路において、トランジスタを流れる電流は、出力が変化しない場合には、ほとんど流れず、主に出力が変化する場合に流れる。すなわち、ゲート配線８が０Ｖになったとき、ｐ型ＭＯＳＦＥＴを通して出力配線９を充電するための出力電流が流れ、他方、ゲート配線８が５Ｖになったとき、ｎ型ＭＯＳＦＥＴを通して出力配線９の電荷を放電するための出力電流が流れる。このように、図５（ａ）のＣＭＯＳ回路は、入力と逆極性の信号を出力するインバータ回路となっている。これらのインバータ回路はスイッチングの際の立ち上がり速度と立ち下り速度を同一にするために、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴに同じ電流を流さなければならない。
しかし、例えば（１００）面でのｐ型ＭＯＳＦＥＴのキャリアである正孔は、ｎ型ＭＯＳＦＥＴのキャリアである電子より移動度が小さく、その比は１：３である。そのためｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴの面積を同一にした場合には、それらの電流駆動能力に差が生じ、動作速度は同一とはならない。このため図５（ｂ）に示すように、ｐ型ＭＯＳＦＥＴのドレイン電極３ａ、ソース電極３ｂ、ゲート電極７の面積を、ｎ型ＭＯＳＦＥＴのドレイン電極４ｂ、ソース電極４ａ、ゲート電極６の面積よりもその移動度の比に対応して大きくし、電流駆動能力をほぼ同じにすることにより、スイッチング速度を同等にしていた。しかし、このためｐ型ＭＯＳＦＥＴの占める面積はｎ型ＭＯＳＦＥＴの３倍の大きさとなり、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴの占める面積とがアンバランスとなり、半導体装置の集積度の向上の障害となっていた。
ｐ型ＭＯＳＦＥＴの電流駆動能力を向上させる先行文献として下記特許文献がある。特許文献１では（１１０）面を使うことでｐ型ＭＯＳＦＥＴの電流駆動能力を向上させている。また特許文献２では、ＳＯＩ基板を用い、Accumulation型のｐ型ＭＯＳＦＥＴをＳＯＩ基板上に形成し、ｐ型ＭＯＳＦＥＴの電流駆動能力を向上させることが述べられているが、任意の基板を用いた場合は、ノーマリＯＮ状態で同じ大きさのｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの電流駆動能力を同等にするのは不可能である。
特開２００３−１１５５８７ 特開平０７−０８６４２２
上記したように（１００）面の結晶面を使用するＣＭＯＳ回路においては、同一面積のｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの電流駆動能力が異なり、スイッチング速度が異なる。このスイッチング速度（立ち上がり、立ち下り）を同じくするためには、ｐ型ＭＯＳＦＥＴのチャンネル幅を大きくする必要がある。そのためｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの占める面積がアンバランスとなり、半導体装置の集積度の向上の障害となっていた。先出願の特許文献においては、ｐ型ＭＯＳＦＥＴ電流駆動能力を向上させているが、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの大きさを同じくすることには不十分であった。
本発明は、上記のような問題点を解決するためになされたもので、内部回路を構成する一方のトランジスタの電極の面積を大きくすることなくスイッチング速度を同等とし、集積度を高くできる半導体装置を得ることを目的としている。
本発明の態様によれば、一対の異なる導電型のトランジスタを有する回路を備えた半導体装置が提供される。本半導体装置は、前記一対の異なる導電型のトランジスタが共にＳＯＩ基板に設けたＳＯＩ層に形成され、前記一対の異なる導電型のトランジスタの一方は、前記ＳＯＩ層の表面の少なくとも一部を覆うゲート絶縁膜と、該ゲート絶縁膜上に形成され、前記ＳＯＩ層と反対の導電型の高濃度層によって形成されたゲート電極とを含んでノーマリオフのアキュムレーション型として形成され、前記ゲート電極の材料及び前記ＳＯＩ層の不純物濃度が、前記ゲート電極と前記ＳＯＩ層との仕事関数差により前記ＳＯＩ層に形成される空乏層の厚さが前記ＳＯＩ層の膜厚よりも大きくなるように選択されており、前記一対の異なる導電型のトランジスタの他方は、前記ＳＯＩ層の表面の少なくとも一部を覆うゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを含んで形成され、前記一対の異なる導電型のトランジスタの一方はｎ型ＭＯＳＦＥＴであり、前記一対の異なるトランジスタが形成される前記ＳＯＩ層は同一の導電型と不純物濃度を有し、さらに、（１１０）面から±１０°以内に傾けた面を有することを特徴とする。
本発明によれば、ＳＯＩ(Silicon on Insulator)基板上に設けたＭＯＳ型トランジスタと、ＭＯＳ型トランジスタを設けたＳＯＩ基板の第１の面上に、ＭＯＳ型トランジスタと異なる導電型のソース・ドレイン電極と、導電同型のゲート電極とを有し、シリコン(１１０)およびそれと同等のチャネル移動度を有する表面をチャネルとするＭＯＳトランジスタとにより構成される。
これらの構成により、同一の電流駆動能力を有するｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタが得られる。電子回路のｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタの面積を同じくすることができることから、スイッチング速度が同等で、集積度を高くできる半導体装置を得られる効果がある。
以下、本発明の半導体装置について、図面を参照して説明する。
実施例１について図１〜図４を用いて説明する。図１に本発明の半導体装置の断面図、図２にＳＯＩ基板の断面図、図３に空乏層厚さと基板不純物濃度の相関図、図４に本発明の効果を表す電流電圧特性図を示す。
図２に示すように支持基板１２上に２００ｎｍ厚さの埋め込み酸化膜１３で分離された４５ｎｍの（１１０）面方位のｎ型（基板リン（Ｐ）濃度１０１７ｃｍ−３）のＳＯＩ(Silicon on Insulator)層１４を有する基板を準備する。ＳＯＩ層のトランジスタを形成する部分以外をエッチングし、各領域を分離する。このとき、各領域にしきい値調整用の不純物注入を行い、基板濃度調整を行っても良い。洗浄後ゲート酸化をマイクロ波励起のプラズマ装置で行い、７ｎｍのＳｉＯ２膜１５を形成する。このとき、所望の電気的容量を得るための膜厚を形成しても良い。また、ゲート絶縁膜は、Ｓｉ３Ｎ４、ＨｆＯｘ、ＺｒＯｘ、Ｌａ２Ｏ３等の金属酸化物、ＰｒｘＳｉｙＮｚ等の金属窒化物等の高誘電率材料を用いても良い。
その後、硼素を１０２０ｃｍ−３以上含有する多結晶シリコンを形成し、所望のゲート長、ゲート幅にエッチングし、ゲート電極１６を形成する。このとき、ゲート電極１６であるＰ＋多結晶シリコンの仕事関数は、およそ５．１５ｅＶであり、基板の１０１７ｃｍ−３のｎ型シリコン層の仕事関数は、およそ４．２５ｅＶであるので、およそ０．９ｅＶの仕事関数差が発生する。このときの空乏層厚さは、約９０ｎｍ程度であるので厚さ４５ｎｍのＳＯＩ層は完全に空乏化している。したがって、本発明によるAccumulation型のＮＭＯＳトランジスタはノーマリオフになっている。仕事関数差が０．９Ｖの時の基板不純物濃度と空乏層厚の関係を図３に示す。ここで、基板不純物濃度とＳＯＩ膜厚は、ＳＯＩ膜厚が空乏層厚さより薄い範囲で選ぶことが可能である。
その後、ＮＭＯＳトランジスタ領域のソース・ドレイン層１７にはヒ素を４×１０１５ｃｍ−２、ＰＭＯＳトランジスタ領域のソース・ドレイン層１８には硼素を４×１０１５ｃｍ−２、イオン注入し、活性化を行う。さらにＳｉＯ２膜をＣＶＤで形成し、配線層としてゲート配線１９、出力配線２０、電源配線２１及び電源配線２２を形成することで、同一基板上にＰＭＯＳトランジスタと本発明によるAccumulation型のＮＭＯＳトランジスタが図１のように形成できる。そのときのトランジスタ特性を図４に示す。
図４に示すように、ＳＯＩ層は（５５１）面のような（１１０）面から±１０°以内で傾けたような面方位であれば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタがほぼ同一の電流駆動能力を持つ。その結果ＮＭＯＳトランジスタとＰＭＯＳトランジスタの面積をバランスよく、ほぼ同一にすることが出来る。また、ゲート電極材料は、仕事関数差を考慮し、ＳＯＩ層が完全空乏化するものであれば、多結晶シリコンでなく、Ｗ、Ｐｔ、Ｎｉ、Ｇｅ、Ｒｕ、およびそのシリサイドを用いてもかまわない。
本発明のＣＭＯＳ構造においては、ＳＯＩ層として（１１０）面から±１０°以内で傾けたような面方位とし、ＳＯＩ層の厚さはゲート電極とＳＯＩ層の仕事関数差による空乏層の厚さよりも薄い構造とする。これらの構造とすることで、電流駆動能力を向上させ、ＮＭＯＳトランジスタとＰＭＯＳトランジスタがほぼ同一の電流駆動能力を持つようにバランスさせる。またＮＭＯＳトランジスタとＰＭＯＳトランジスタを同じ半導体基板に構成することにより絶縁分離の面積分を小さく出きる利点もある。このようにＮＭＯＳトランジスタとＰＭＯＳトランジスタがほぼ同一の電流駆動能力を持つようにバランスさせることで、集積度を高くできる半導体装置を得られる。
実施例２について図６を用いて説明する。図６（ａ）に本発明の第２の実施例による半導体装置の概略斜視図、図６（ｂ）に図６（ａ）におけるＡ−Ａ‘線の断面図、図６（ｃ）に図６（ａ）におけるＢ−Ｂ‘線の断面図をそれぞれ示す。図６の実施例は、同一ディメンジョンで電流駆動能力がバランスするように設計したＳＯＩ型三次元構造ＣＭＯＳデバイスであり、ｐチャンネルＭＯＳトランジスタはホール移動度が大きくなる（１１０）面にのみ作製し、ｎチャンネルＭＯＳトランジスタは電子移動度がやや劣る（１１０）面に加えて電子移動度の大きい側壁の（１００）面をもゲートを構成するように作製したものである。すなわち、ｎチャンネル・トランジスタは三次元構造、ｐチャンネル・トランジスタはプレーナ構造にしたもので、どちらも本発明によるAccumulation型となっている。
図６（ｂ）、（ｃ）に示すように、支持基板１２上に２００ｎｍ厚さの埋め込み酸化膜１３で分離された所定の厚さの（１１０）面方位のシリコンすなわちｎ型（基板リン（Ｐ）濃度１０１７ｃｍ−３）のＳＯＩ(Silicon on Insulator)層１４−ｎ、１４−ｐを有する基板を準備する。ここで、ＳＯＩ層１４-ｎ及び１４−ｐの表面は、チャンネルの長さ方向が<１１０>方向になるようにするのが好ましい。これは、（１１０）面でのホールの移動による飽和電流量が<１１０>方向で最大になるからである。他方、（１００）面での電子の移動による飽和電流量は結晶方向依存性が小さいことを考慮しておく必要がある。
図示された例では、ＳＯＩ層のうち、ｎチャンネル・トランジスタを形成する領域１４−ｎおよびｐチャンネル・トランジスタを形成する領域１４−ｐ以外はエッチングにより除去されており、この結果、各領域１４−ｎ、１４−ｐが酸化膜１３上に分離・形成されている。ＳＯＩ層はｉ層として両方の領域に共通にしても良いし、ｎ型として、後にｐチャンネル・トランジスタを形成する領域１４−ｐをｐ型に変換してもよい。このとき、閾値調整用の不純物注入を行い、基板濃度調整を行っても良い。例えば、100nm世代のときは、４×１０１８ｃｍ−３とする。分離された各領域の側面は、（１００）面になっている。これらの側面のうち、ｎチャンネル・トランジスタ領域１４−ｎのチャンネル領域の側面を除く側面には、図６（ｂ）に示すように、公知の方法で厚い酸化膜２５が形成されている。
例えば、厚い酸化膜２５は以下の手法によって形成できる。まず、ＣＶＤ法により、ＳｉＯ２を45nm以上、堆積した後、ダメージが小さい異方性のエッチングを用いて、側壁に酸化膜を残しながらエッチングした後、トランジスタ領域１４−ｎ領域以外にマスクをして、ウェットエッチングにより、ｎチャンネル・トランジスタ領域１４−ｎのチャンネル領域の側面側壁の厚い酸化膜を除去し、トランジスタ領域１４−ｐの側壁に厚い酸化膜２５に残す。
図６（ｂ）では、酸化膜２５の形成後、洗浄を行い、続いて、ゲート酸化をマイクロ波励起のプラズマ装置で行い、７ｎｍのＳｉＯ２膜１５をｎチャンネル・トランジス領域１４−ｎのチャンネル領域上面および側面、ｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域上面にそれぞれ形成する。このとき、所望の電気的容量を得るための膜厚を形成しても良い。また、ゲート絶縁膜１５は、Ｓｉ３Ｎ４、ＨｆＯｘ、ＺｒＯｘ、Ｌａ２Ｏ３等の金属酸化物、ＰｒｘＳｉｙＮｚ等の金属窒化物等の高誘電率材料を用いても良い。
その後、リンまたは硼素、または、リン、砒素の合計濃度を１０２０ｃｍ−３以上含有する多結晶シリコンを形成し、所望のゲート長、ゲート幅にエッチングし、ゲート電極１６を形成する。その後、ＮＭＯＳトランジスタ領域のソース・ドレイン層１７にはヒ素を４×１０１５ｃｍ−２、ＰＭＯＳトランジスタ領域のソース・ドレイン層１８には硼素を４×１０１５ｃｍ−２、イオン注入し、活性化を行う。
さらに、ＳｉＯ２膜をＣＶＤで形成し、図６（ｃ）に示すように、配線層としてゲート配線１９、出力配線２０、電源配線２１及び電源配線２２を形成することで、同一基板上にAccumulation型（即ち、Accumulation-mode）ＰＭＯＳトランジスタ１００ｐとAccumulation 型（即ち、Accumulation -mode）ＮＭＯＳトランジスタ１００ｎが形成できる。ここで、ｎチャンネル・トランジス領域１４−ｎのチャンネル領域上面および側面の合計面積とｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域上面の面積とを等しくし、かつ両トランジスタの動作速度が等しくなるようにする。
ここで、両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さＬを等しくし、ｎチャンネル・トランジス領域１４−ｎのチャンネル領域上面の幅をＷｎ、側面の高さをＨとし、ｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域上面の幅をＷｐとする。そして式（１）が成立するようにする。
両トランジスタの動作速度が等しくなるには式（２）が成立することが必要である。ここで、Accumulation型ＮＭＯＳトランジスタの（１００）及び（１１０）面における相互コンダクタンスをそれぞれｇｍｎ（１００）及びｇｍｎ（１１０）とし、Accumulation型ＰＭＯＳトランジスタの（１１０）面における相互コンダクタンスをｇｍｐ（１１０）とすると、これら相互コンダクタンスｇｍｎ（１００）、ｇｍｎ（１１０）、及び、ｇｍｐ（１１０）はいずれも既知である。また、たとえば、Ｗｎを適当な値に定めれば、必要なＨおよびＷｐが式（１）および式（２）の連立方程式の解として得られる。尚、ＳＯＩ層は（５５１）面のような（１１０）面から±１０°以内で傾けたような面方位であれば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタがほぼ同一の電流駆動能力を持つ。
このような条件の下に、例えば、Ｗｎを２２ｎｍとし、ｇｍｎ（１１０）を約０．７ｇｍｎ（１００）、ｇｍｐ（１１０）を０．８ｇｍｎ（１００）とすれば、Ｈは５．５ｎｍ、Ｗｐは３３ｎｍとなる。なお、図示の実施例ではチャンネル長を両トランジスタとも２５ｎｍとした。
Figure 0005128064
このようにすると、ＮＭＯＳトランジスタ１００ｎとＰＭＯＳトランジスタ１００ｐのチャンネル面積及びゲート面積をほぼ同一にし、両トランジスタの電流駆動能力、ひいては動作速度をほぼ同一とすることが出来、フルバランストＣＭＯＳを得ることができる。この構造によって、従来例と比べて、所要面積で半分以下とし１桁程度高速化することが可能となる。さらに、ｐｎ両トランジスタのゲート面積を同一とすることで、両トランジスタのゲート容量が同一となり、これらのトランジスタで構成したアナログスイッチのオフセット雑音を１５ｄＢも低減することができる。
図７（ａ）および（ｂ）は、図６（ｃ）を改変した他の二つの実施例を示しており、図６（ｃ）に相当する方向の断面図である。図７（ａ）はｎチャンネル・トランジスタ（即ち、ＮＭＯＳトランジスタ）１０３ｎがinversion型でｐチャンネル・トランジスタ（即ち、ＰＭＯＳトランジスタ）１０３ｐがaccumulation型の例である。この例のものは、同一導電型のｗｅｌｌ（ｐウエル）と同一導電型（ｎ＋型）のゲート電極によって形成されるのでプロセスが簡単化する利点があり、また、ｎ＋型のポリシリコンゲート電極だけを用いるので、薄膜化によるボロンの拡散（ボロンはゲート酸化膜へ拡散しやすくそのためにキャリアの界面移動度が劣化するという現象が生じる）を防止できる。図７（ｂ）はｎチャンネル・トランジスタ（即ち、ＮＭＯＳトランジスタ）１０２ｎがaccumulation型でｐチャンネル・トランジスタ（ＰＭＯＳトランジスタ）１０２ｐがinversion型の例である。図７（ｂ）の構成は、同一導電型のｗｅｌｌ（ｎウエル）と同一導電型（ｐ＋型）のゲート電極によって形成されるのでプロセスが簡単化する利点があり、またAccumulationモードのｎチャンネル・トランジスタを用いることでＣＭＯＳ全体の１／ｆノイズを低減できる。下にのべるように、本発明によれば、accumulation型のトランジスタを用いることにより、inversion型に比べ電流駆動能力が大きくなる（図１２）と云う利点もある。
ここで、図８乃至図１２を参照して、図６（ｃ）、図７（ｂ）のｎチャンネル・トランジスタ（ＮＭＯＳトランジスタ）１００ｎ、１０２ｎを例にとって、本発明によるaccumulation型トランジスタについて説明する。
図８（ａ）〜（ｄ）には、accumulation型ｎチャンネル・トランジスタ（ＮＭＯＳトランジスタ）の動作原理が示されている。まず、図８（ａ）に示すように、ゲート電圧Ｖｇがゼロの場合、空乏層（depletion-layer）がＳＯＩ層の全体に拡がっている。図８（ｂ）に示すように、ゲート電圧Ｖｇが印加されると、空乏層がチャンネル上面まで後退してバルク電流Ｉbulkが流れ出す。続いて、ゲート電圧が増加すると、図８（ｃ）及び（ｄ）に示すように、蓄積電流Ｉaccも流れ出す。
この現象を図９（ａ）及び（ｂ）を用いて説明すると、ＳＯＩ構造をとり、ゲート電極とＳＯＩ層との仕事関数差で発生する空乏層幅をＳＯＩ層の厚さよりも大きくなるようにすれば、図９（ａ）に示すようなaccumulation構造でノーマリオフ型のＭＯＳトランジスタが可能となる。ここで、図示のようなｎチャンネル・トランジスタではｐ＋ポリシリコン（仕事関数５．２ｅＶ）をゲート電極に用い、ｐチャンネル・トランジスタではｎ＋ポリシリコン（仕事関数４．１ｅＶ）をゲート電極に用いることでＳＯＩ層との仕事関数差を生じさせることが出来る。
図１２に示すように、シリコンの（１１０）面上にaccumulation構造のｎチャンネル・トランジスタを形成することにより、シリコン（１００）面上に構成した通常のｎチャンネル・トランジスタと比較して同等の電流駆動能力を実現することが出来る。また、シリコンの（１１０）面上にaccumulation構造のｐチャンネル・トランジスタを形成することにより、シリコン（１００）面上に形成したｐチャンネル・トランジスタと比較して２．５倍の電流駆動能力を実現することが出来る。
また、図１０に示すように、１／ｆ雑音も低減することができる。本発明のaccumulation型デバイスは、ｐｎ接合障壁によってノーマリオフを実現するのではなく、ゲート電極とＳＯＩ層の仕事関数差、ＳＯＩ層の厚さ、ドレイン電圧、ソース・ドレイン間距離を最適化し、図９（ａ）に示すようにゲート電圧が０ｖのときにソース・ドレイン間に空乏層が存在しバリアが形成されるようにすれば、ノーマリオフとなる。図９（ｂ）に示すように、オン時にはチャンネルは蓄積層に形成されるので、通常の反転層を形成するinversion型のＭＯＳトランジスタに比べてチャネル領域の垂直電界が小さくなるため、実効移動度を大きくすることが出来る。このため、ＳＯＩ層の不純物濃度が高くなっても移動度の劣化が発生しない。さらに、オン時には蓄積層だけでなくＳＯＩ層全体（バルク部）にも電流が流れるため、ＳＯＩ層の不純物濃度が高いほど電流駆動能力を大きくすることが出来る。
通常のＭＯＳトランジスタでは、微細化に伴って、チャネル領域の不純物濃度を高くするとチャネル移動度が劣化してしまうのに比べると、本発明のaccumulation型デバイスは微細化には非常に有利である。電流駆動能力をできるだけ大きくし、微細化に対してパンチスルー耐性を持たせてノーマリオフを実現するためには、accumulation型ｎチャンネル・トランジスタには仕事関数のできるだけ大きいゲート電極を、accumulation型ｐチャンネル・トランジスタには仕事関数のできるだけ小さいゲート電極を用いることが好ましい。
本発明のaccumulation型デバイスは、このようにゲート電極材料とＳＯＩ層の仕事関数差を大きくすることによってＳＯＩ層に空乏層を形成し、ドレイン電極に印加した電圧によるチャネル方向の電界がソース端に影響しないようにしてパンチスルー耐性を持たせる。ＳＯＩ層の厚さが厚いほど電流駆動能力が大きくなるが、仕事関数差によって発生したゲートからの電界がＳＯＩ層の下端（底面）にまで影響を及ぼしにくくなる。そこで、仕事関数差を大きくすることが本発明のaccumulation型デバイスで最も重要な要件である。
図１１（ａ）にaccumulation型ｎチャンネル・トランジスタにおいて、ゲート電極の仕事関数を５．２ｅＶと６．０ｅＶのものを用いたときに許される（ノーマリオフとなる）ＳＯＩ層の厚さを示す。ゲート絶縁膜はＥＯＴで０．５ｎｍと１．０ｎｍの場合を示している。ノーマリオフとするのに許される各微細化世代（ゲート長）でのＳＯＩ層の厚さは仕事関数が大きくなるほど厚くなり、２２ｎｍ世代では、５．２ｅＶと６．０ｅＶでは約２倍の厚さとなる。図１１（ｂ）には５．２ｅＶと６．０ｅＶのゲート電極を使用した場合のバンド図を示す（絶縁膜厚１ｎｍ）。この図に示すように、仕事関数が大きくなるとＳＯＩ層を厚く出来、電流駆動能力が増大する。
図３に、空乏層厚さと基板不純物濃度の相関図を示す。この図を参照すると、本発明のaccumulation型ｎチャンネル・トランジスタ１００ｎ、１０２ｎで、ゲート電極１６をＰ＋多結晶シリコンで形成すると、その仕事関数はおよそ５．１５ｅＶであり、基板の１０１７ｃｍ−３のｎ型シリコン層１４ｎの仕事関数は、およそ４．２５ｅＶであるので、およそ０．９ｅＶの仕事関数差が発生する。このときの空乏層厚さは約９０ｎｍ程度であるので、ＳＯＩ層は厚さを４５ｎｍとしても完全に空乏化している。図３に示すのは、仕事関数差が０．９Ｖの時の基板不純物濃度と空乏層厚の関係である。ここで、基板不純物濃度とＳＯＩ膜厚は、ＳＯＩ膜厚が空乏層厚さより薄い範囲で選ぶことが可能である。また、ゲート電極材料は、仕事関数差を考慮し、ＳＯＩ層が完全空乏化するものであれば、多結晶シリコンでなく、Ｗ、Ｐｔ、Ｎｉ、Ｇｅ、Ｒｕ、およびそのシリサイドを用いてもかまわない。
上記した説明では、チャンネル領域が（１１０）面から±１０°以内の面に形成される場合を前提にして説明したが、（１１０）面から±１０°以内の面以外の面、例えば、（１００）面にチャンネル領域を形成したトランジスタにおいても、同様である。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、論理回路素子として使用できるだけでなく、本発明は、他の多様な電子回路にも同様に適用できる。
本発明の実施例の半導体装置の断面図である。 本発明の実施例のＳＯＩ基板の断面図である。 本発明の実施例の空乏層厚さと基板不純物濃度の関係図である。 本発明の効果を表す電流電圧特性であり、(a)ドレイン電圧-ドレイン電流特性図、(b) ゲート電圧-ドレイン電流特性図である。 従来例の半導体装置の（ａ）断面図、（ｂ）平面図である。 本発明の第２の実施例の半導体装置を示す図であり、（ａ）は斜視図、（ｂ）及び（ｃ）は、図１(a)のＡ−Ａ’線及びＢ−Ｂ’線に沿う断面図である。 （ａ）、及び、（ｂ）は本発明の他の二つの実施例に係る半導体装置の断面図である。 （ａ）、（ｂ）、（ｃ）、及び（ｄ）は本発明によるaccumulation型トランジスタの動作原理を示す図である。 （ａ）及び（ｂ）は本発明によるaccumulation型トランジスタの構造を示す断面図およびバンド構造を示す図である。 本発明によるaccumulation型トランジスタの１／ｆ雑音を示す図である。 （ａ）及び（ｂ）は本発明によるaccumulation型トランジスタにおいて、ゲート電極の仕事関数とＳＯＩ層の厚さとの関係を示す図である。 本発明によるaccumulation型トランジスタのドレイン電圧−ドレイン電流特性を示す図である。
符号の説明
１ ｐ型半導体基板
２ ｎ型不純物領域
３ａ，３ｂ 高濃度ｐ型不純物領域
４ａ，４ｂ 高濃度ｐ型不純物領域
５ ゲート絶縁膜
６，７ ゲート電極
８ ゲート配線
９ 出力配線
１０，１１ 電源配線
１２ 支持基板
１３ 埋め込み酸化膜
１４ ＳＯＩ(Silicon on Insulator)層
１５ ゲート絶縁膜
１６ ゲート電極
１７ ソース・ドレイン層（ＮＭＯＳトランジスタ）
１８ ソース・ドレイン層（ＰＭＯＳトランジスタ）
１９ ゲート配線
２０ 出力配線
２１，２２ 電源配線

Claims (3)

  1. 一対の異なる導電型のトランジスタを有する回路を備えた半導体装置において、
    前記一対の異なる導電型のトランジスタは共にＳＯＩ基板に設けたＳＯＩ層に形成され、
    前記一対の異なる導電型のトランジスタの一方は、前記ＳＯＩ層の表面の少なくとも一部を覆うゲート絶縁膜と、該ゲート絶縁膜上に形成され、前記ＳＯＩ層と反対の導電型の高濃度層によって形成されたゲート電極とを含んでノーマリオフのアキュムレーション型として形成され、前記ゲート電極の材料及び前記ＳＯＩ層の不純物濃度が、前記ゲート電極と前記ＳＯＩ層との仕事関数差により前記ＳＯＩ層に形成される空乏層の厚さが前記ＳＯＩ層の膜厚よりも大きくなるように選択されており、
    前記一対の異なる導電型のトランジスタの他方は、前記ＳＯＩ層の表面の少なくとも一部を覆うゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを含んで形成され、
    前記一対の異なる導電型のトランジスタの一方はｎ型ＭＯＳＦＥＴであり、
    前記一対の異なるトランジスタが形成される前記ＳＯＩ層は同一の導電型と不純物濃度を有し、さらに、（１１０）面から±１０°以内に傾けた面を有することを特徴とする半導体装置。
  2. 前記ゲート電極の下側に形成されているゲート絶縁膜が、マイクロ波励起のプラズマで形成されたＳｉＯ２，Ｓｉ３Ｎ４および金属シリコン合金の酸化膜、金属シリコン合金の窒化膜を少なくとも一種類、含有することを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲート絶縁膜が６００℃以下の温度で形成されたことを特徴とする請求項２に記載の半導体装置。
JP2005349857A 2005-06-17 2005-12-02 半導体装置 Expired - Fee Related JP5128064B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005349857A JP5128064B2 (ja) 2005-06-17 2005-12-02 半導体装置
EP06757382A EP1906440A4 (en) 2005-06-17 2006-06-16 SEMICONDUCTOR COMPONENT
CN200680018680A CN100595896C (zh) 2005-06-17 2006-06-16 半导体装置
KR1020077029218A KR101247876B1 (ko) 2005-06-17 2006-06-16 반도체 장치
PCT/JP2006/312098 WO2006135039A1 (ja) 2005-06-17 2006-06-16 半導体装置
US11/922,197 US7898033B2 (en) 2005-06-17 2006-06-16 Semiconductor device
TW095121893A TWI394232B (zh) 2005-06-17 2006-06-19 半導體裝置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005177613 2005-06-17
JP2005177613 2005-06-17
JP2005349857A JP5128064B2 (ja) 2005-06-17 2005-12-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2007027677A JP2007027677A (ja) 2007-02-01
JP5128064B2 true JP5128064B2 (ja) 2013-01-23

Family

ID=37532392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005349857A Expired - Fee Related JP5128064B2 (ja) 2005-06-17 2005-12-02 半導体装置

Country Status (7)

Country Link
US (1) US7898033B2 (ja)
EP (1) EP1906440A4 (ja)
JP (1) JP5128064B2 (ja)
KR (1) KR101247876B1 (ja)
CN (1) CN100595896C (ja)
TW (1) TWI394232B (ja)
WO (1) WO2006135039A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329024B2 (ja) 2006-06-27 2013-10-30 国立大学法人東北大学 半導体装置
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
JP5041154B2 (ja) * 2007-11-19 2012-10-03 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
JP5299752B2 (ja) * 2008-04-28 2013-09-25 国立大学法人東北大学 半導体装置
US7994577B2 (en) 2008-07-18 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection structures on SOI substrates
JP5593107B2 (ja) 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8957462B2 (en) * 2010-12-09 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an N-type transistor with an N-type semiconductor containing nitrogen as a gate
JP2013012768A (ja) * 2012-09-05 2013-01-17 Tohoku Univ 半導体装置
FR2999802A1 (fr) 2012-12-14 2014-06-20 St Microelectronics Sa Cellule cmos realisee dans une technologie fd soi
KR20160055784A (ko) * 2013-09-27 2016-05-18 인텔 코포레이션 공통 기판 상의 상이한 일함수를 가지는 비-평면 ｉ／ｏ 및 논리 반도체 디바이스들
US9209304B2 (en) * 2014-02-13 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. N/P MOS FinFET performance enhancement by specific orientation surface
JP6543392B2 (ja) * 2018-06-29 2019-07-10 ルネサスエレクトロニクス株式会社 半導体装置
CN112687689A (zh) * 2020-12-10 2021-04-20 西安电子科技大学 一种fd cmos结构及其制备方法
WO2022057132A1 (zh) * 2020-09-18 2022-03-24 西安电子科技大学 CMOS结构及FinFET CMOS、FD CMOS、GAA CMOS的制备方法
US20230223408A1 (en) * 2020-09-18 2023-07-13 Xidian University Cmos structure, and fabrication methods of finfet cmos, fd cmos and gaa cmos
CN112349717B (zh) * 2020-09-18 2023-02-10 西安电子科技大学 一种FinFET CMOS结构及其制备方法
CN112713191A (zh) * 2020-12-23 2021-04-27 张鹤鸣 一种环栅纳米cmos结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958266A (en) * 1974-04-19 1976-05-18 Rca Corporation Deep depletion insulated gate field effect transistors
JPS54158848A (en) * 1978-06-06 1979-12-15 Nippon Precision Circuits Semiconductor circuit device
US5111260A (en) * 1983-06-17 1992-05-05 Texax Instruments Incorporated Polysilicon FETs
JPS6170748A (ja) * 1984-09-14 1986-04-11 Hitachi Ltd 半導体装置
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPS6292361A (ja) * 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
JP3038939B2 (ja) * 1991-02-08 2000-05-08 日産自動車株式会社 半導体装置
JPH04367278A (ja) * 1991-06-14 1992-12-18 Canon Inc 絶縁ゲート薄膜トランジスタ及びその製造方法
JP3248791B2 (ja) 1993-09-14 2002-01-21 三菱電機株式会社 半導体装置
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP2003209258A (ja) * 2002-01-17 2003-07-25 National Institute Of Advanced Industrial & Technology 電界効果トランジスタ
JP3634320B2 (ja) * 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
WO2005020325A1 (ja) * 2003-08-26 2005-03-03 Nec Corporation 半導体装置及びその製造方法
JP3792694B2 (ja) * 2003-12-08 2006-07-05 セイコーエプソン株式会社 液晶表示装置

Also Published As

Publication number Publication date
CN100595896C (zh) 2010-03-24
TWI394232B (zh) 2013-04-21
US20090321832A1 (en) 2009-12-31
KR101247876B1 (ko) 2013-03-26
KR20080024129A (ko) 2008-03-17
US7898033B2 (en) 2011-03-01
CN101203946A (zh) 2008-06-18
EP1906440A4 (en) 2011-06-01
WO2006135039A1 (ja) 2006-12-21
JP2007027677A (ja) 2007-02-01
TW200709340A (en) 2007-03-01
EP1906440A1 (en) 2008-04-02

Similar Documents

Publication Publication Date Title
JP5128064B2 (ja) 半導体装置
JP4664631B2 (ja) 半導体装置及びその製造方法
US7804132B2 (en) Semiconductor device
KR101269926B1 (ko) 반도체 장치
CN100446271C (zh) 场效应晶体管
US20070241400A1 (en) Semiconductor device
JPWO2005020325A1 (ja) 半導体装置及びその製造方法
JP2013191760A (ja) 半導体装置
US7863713B2 (en) Semiconductor device
US20200006489A1 (en) MOSFET Having Drain Region Formed Between Two Gate Electrodes with Body Contact Region and Source Region Formed in a Double Well Region
US8941186B2 (en) Semiconductor device having vertical type transistor
JP4457209B2 (ja) 絶縁ゲート薄膜トランジスタとその制御方法
JP2001203357A (ja) 半導体装置
JP4457218B2 (ja) 絶縁ゲート薄膜トランジスタ
JP2004235438A (ja) Ｓｏｉ構造ｍｏｓ型半導体装置及びその製造方法
JP2007149853A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees