JP5129040B2 - 共有メモリを用いたバス通信装置 - Google Patents
共有メモリを用いたバス通信装置 Download PDFInfo
- Publication number
- JP5129040B2 JP5129040B2 JP2008169858A JP2008169858A JP5129040B2 JP 5129040 B2 JP5129040 B2 JP 5129040B2 JP 2008169858 A JP2008169858 A JP 2008169858A JP 2008169858 A JP2008169858 A JP 2008169858A JP 5129040 B2 JP5129040 B2 JP 5129040B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- access
- master
- arbitration
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
その一例として、特許文献1に記載のバス通信装置では、プロセッサ間のデータ転送において、転送元プロセッサは、共有メモリにデータを書き込み、書き込み完了後、転送先プロセッサに割込みを出力する。割込みを受信した転送先プロセッサは、共有メモリにアクセスし、そのメモリに書き込まれたデータを読み出す。
このため、通信元マスタのデータ転送完了よりも前の段階で通信先マスタのコマンド発行を先行的に行ってもデータコヒーレンシ(data coherency)が保たれる場合においても、通信先マスタによりコマンドを先行的に発行できないという問題がある。
この構成では、転送先マスタが最優先権限を有する場合には、アクセス完了信号に基づいて許可信号を発生するようにしたため、データコヒーレンシを保つことができる。
このように、通信先マスタがコマンド調停部における最優先度権限を持つかどうかに基づいて、コマンドの発行の許可を示す許可信号を発生させるトリガをプログラマブルに選択することで、データコヒーレンシを確保しつつ、バス転送効率を向上させることが可能となる。
また、本発明の別の一態様は、バス通信装置であって、共有メモリ、メモリ制御部、通信元マスタ及び通信先マスタを含むことを特徴とする。前記メモリ制御部は、(a)前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)当該コマンドについて調停が完了したことを示す調停完了信号を出力し、(c)アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行い、(d)前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力する。前記通信元マスタは、前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて、コマンドの発行の許可を示す許可信号を出力する。前記通信先マスタは、前記許可信号に基づき、前記共有メモリからの前記対象データの読込みを示す読込コマンドを出力する。前記メモリ制御部は、前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与するコマンド調停部と、アクセス権を獲得したコマンドに基づいて前記共有メモリへのアクセスを行うメモリアクセス部と、何れかのコマンドがアクセス権を獲得したときに、前記調停完了信号を出力する調停完了信号出力部と、アクセス権を獲得した前記コマンドによる前記共有メモリへのアクセスが完了したときに、前記アクセス完了信号を発生するアクセス完了信号出力部とを備える。前記通信元マスタは、前記書込コマンドを出力するコマンド出力部と、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて前記許可信号を出力する完了通知制御部と各マスタに対応して、前記共有メモリを構成する領域毎に、当該マスタによる当該領域へのアクセスが最優先権限を有するかを示す最優先情報を記憶しているスレーブ属性情報テーブルを含み、前記完了通知制御部は、前記スレーブ属性情報テーブルに記憶され、当該通信先マスタによるアクセスの対象である領域についての最優先情報を用いて、前記通信先マスタによるアクセスの対象である当該領域が最優先権限を有するか否かを判断し、前記領域が最優先権限を有する場合には、前記アクセス完了信号を選択し、前記領域が最優先権限を有さない場合には、前記調停完了信号を選択する。
また、本発明の別の一態様は、バス通信装置であって、共有メモリ、メモリ制御部、通信元マスタ及び通信先マスタを含むことを特徴とする。前記メモリ制御部は、(a)前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)当該コマンドについて調停が完了したことを示す調停完了信号を出力し、(c)アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行い、(d)前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力する。前記通信元マスタは、前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて、コマンドの発行の許可を示す許可信号を出力する。前記通信先マスタは、前記許可信号に基づき、前記共有メモリからの前記対象データの読込みを示す読込コマンドを出力する。前記メモリ制御部は、前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与するコマンド調停部と、アクセス権を獲得したコマンドに基づいて前記共有メモリへのアクセスを行うメモリアクセス部と、何れかのコマンドがアクセス権を獲得したときに、前記調停完了信号を出力する調停完了信号出力部と、アクセス権を獲得した前記コマンドによる前記共有メモリへのアクセスが完了したときに、前記アクセス完了信号を発生するアクセス完了信号出力部とを備える。前記通信元マスタは、前記書込コマンドを出力するコマンド出力部と、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて前記許可信号を出力する完了通知制御部と各マスタに対応して、当該マスタが前記コマンド調停部における最優先権限を有するか否かを示す第1最優先情報を記憶しているマスタ情報テーブルと、各マスタに対応して、前記共有メモリを構成する領域毎に、当該マスタによる当該領域へのアクセスが最優先権限を有するかを示す第2最優先情報を記憶しているスレーブ属性情報テーブルとを含み、前記完了通知制御部は、(a)前記マスタ情報テーブルに記憶され、前記通信先マスタに対応する第1最優先情報を用いて、前記通信先マスタが最優先権限を有するか否かを判断し、(b)前記スレーブ属性情報テーブルに記憶され、当該通信先マスタによるアクセスの対象である領域についての第2最優先情報を用いて、前記通信先マスタによるアクセスの対象である当該領域が最優先権限を有するか否かを判断し、(c)前記通信先マスタが最優先権限を有さず、かつ、前記領域が最優先権限を有さない場合には、前記調停完了信号を選択し、(d)前記通信先マスタが最優先権限を有する場合、又は、前記通信先マスタが最優先権限を有さず、かつ、前記領域が最優先権限を有する場合に、前記アクセス完了信号を選択する。
ここで、前記バス通信装置において、前記通信元マスタは、前記書込コマンドの出力とともに、前記読込コマンドの生成を指示する生成指示信号を出力し、前記生成指示信号の出力後、時間差を設けて前記読込コマンドの発行の許可を示す前記許可信号を出力し、前記通信先マスタは、前記生成指示信号に基づき、前記読込コマンドを生成し、前記許可信号に基づき、生成した前記読込コマンドを出力するとしてもよい。
この構成によると、生成指示信号を受信した時点で、通信先マスタの読込コマンドの生成を先行して開始するため、許可信号を受信した時点で生成を開始するよりも早期にコマンド生成が完了し、早期にコマンド発行を行うことが可能となる。
また、本発明の別の一態様は、バス通信装置であって、共有メモリ、メモリ制御部、通信元マスタ及び通信先マスタを備えることを特徴とする。前記メモリ制御部は、前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、当該コマンドについて調停が完了したことを示す調停完了信号を出力し、アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行う。通信元マスタは、(a)前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、(b)前記書込コマンドに係るアクセスが前記調停における最優先の権限を有しないか否かを判断し、(c)最優先の権限を有しないと判断される場合に、前記書込コマンドについての前記調停完了信号を受信した後に、コマンド発行の許可を示す許可信号を出力する。前記通信先マスタは、前記許可信号を受信した場合に、前記共有メモリから前記対象データの読込みを示す読込コマンドを出力する。
(実施の形態1)
図1は、本実施の形態におけるバス通信装置10の構成を示す。図1に示すバス通信装置10は、通信元マスタ101、通信先マスタ102、メモリ制御部11、共有メモリ12、通信バス13及びメモリバス14から構成される。通信元マスタ101、通信先マスタ102及びメモリ制御部11は、通信バス13を介して相互に接続されており、メモリ制御部11及び共有メモリ12は、メモリバス14を介して接続されている。なお、バス通信装置10は、説明の簡略化のため、マスタとして通信元マスタ101及び通信先マスタ102の二つのみを含んでいるが、二つ以上のマスタを備えるように構成してもよい。ここで、通信元マスタ101及び通信先マスタ102は、それぞれ、一例として、プロセッサである。
メモリ制御部11は、(a)共有メモリ12へのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)アクセス権を付与したコマンドについて調停が完了したことを示す調停完了通知信号を出力し(c)、アクセス権を付与したコマンドに基づいて共有メモリ12へのアクセスを行い、(d)アクセス権を付与したコマンドによる共有メモリ12へのアクセスが完了したときに、共有メモリへのアクセスの完了を示すメモリアクセス完了通知信号を出力する。
通信先マスタ102は、前記コマンド発行許可信号に基づき、共有メモリ12からの前記対象データの読込みを示す読込コマンドを出力する。
図3は、調停部21の内部構成を示す。調停部21は、調停完了通知信号を発生する調停完了通知信号発生部31を備える。調停完了通知信号は、メモリアクセスコマンドの調停が完了したことを示し、コマンド発行元マスタに対して通知される。
図5は、各マスタの内部構成を示す。通信元マスタ101は、メモリアクセスコマンド生成部51、完了通知制御部52、バス通信設定レジスタ55及びマスタ情報テーブル71を備える。
通信元マスタは、転送開始時に、バス通信設定レジスタ55に、その転送がバス通信を行う転送か否かを示すバス転送フラグ、及びバス通信を行う際どのマスタと通信を行うのかを示す通信先マスタIDを設定する。また、通信元マスタ101は、どのマスタが調停部21における最優先権限を持つかを示す情報を図7のマスタ情報テーブル71として保持する。マスタ情報テーブル71は、各マスタの識別番号(ID)に対応付けて、当該マスタが最優先度の権限を有するか、最優先度の権限を有しないかを示す。図7では、一例として、識別番号(ID)「0」により識別されるマスタが最優先度の権限を持ち、識別番号(ID)「1」ないし「3」により識別されるマスタは最優先度の権限を持たない事を示している。
完了通知制御部52は、上記の選択を、次のようにして行う。
完了通知制御部52は、バス通信設定レジスタ55のバス通信フラグにより、転送がバス通信を行う転送か否かを判断する。バス通信フラグがバス通信を行う転送でないことを示す場合には、これに対応する処理を行う。バス通信フラグがバス通信を行う転送であることを示す場合には、完了通知制御部52は、マスタ情報テーブル71を用いて、バス通信設定レジスタ55の通信マスタIDにより示される通信マスタが、最優先度の権限を有するか否かを判断する。完了通知制御部52により、バス通信設定レジスタ55の通信マスタIDにより示される通信マスタが、最優先度の権限を有すると判断される場合には、調停完了通知信号が選択される。一方、前記通信マスタが、最優先度の権限を有しないと判断される場合には、メモリアクセス完了通知信号が選択される。
コマンド発行許可信号受付部53は、通信元マスタ101から、メモリ制御部11を介して、コマンド発行許可信号を受け取る。コマンド発行許可信号受付部53がコマンド発行許可信号を受け取ると、メモリアクセスコマンド生成部54は、通信先マスタ102のメモリアクセスコマンドを生成し、生成したメモリアクセスコマンドをメモリ制御部11へ出力する。
次に、図12〜図14に示すシーケンス図を用いて、本実施形態におけるバス通信装置10の動作について述べる。
本実施形態におけるバス通信装置10において、通信元マスタ101が起動するとき、通信元マスタ101は、バス通信設定レジスタ55に、バス通信フラグ及びバス通信を行う相手である通信マスタを識別する通信先マスタIDを設定する(ステップS101)。次に、完了通知制御部52は、この通信先マスタIDにより示される通信マスタが調停部21における最優先権限を持つか否かをマスタ情報テーブル71を用いて判定する(ステップS102)。
これにより、通信元マスタのメモリアクセスが完了する時点より早期段階で通信先マスタのコマンド生成・発行が可能となり、バスの転送効率が向上する。
また、通信先マスタに最優先度の権限がある場合は(ステップS102)、通信元マスタの転送が完了する前に、通信先マスタのコマンドが調停対象となると、通信元コマンドと通信先コマンドの実行順序が逆転する可能性があるため、データコヒーレンシが保たれなくなる。この場合、メモリアクセス完了通知信号発生部41によるメモリアクセス完了通知信号を元に(ステップS131)、完了通知制御部52が、通信先マスタに対してコマンド発行許可信号を発生して、通信元マスタの処理完了を通知する(ステップS132)。
以上説明したように、本実施形態を用いれば、通信先マスタに、調停部21における最優先度の権限があるか否かで、調停完了通知信号またはメモリアクセス完了通知信号を選択して利用し、バス転送効率を向上できる。
実施の形態2に係るバス通信装置10は、実施の形態1のバス通信装置10において、通信元マスタ101による調停完了通知信号又はメモリアクセス完了通知信号の選択を、通信先マスタに関してバス通信で用いる共有メモリ領域の属性に応じて行うようにしたものである。
本実施形態におけるバス通信装置10で、通信元マスタ101が起動するとき、通信元マスタ101は、バス通信設定レジスタ55に、バス通信フラグ及びバス通信を行う相手である通信マスタを識別する通信先マスタIDを設定する(ステップS150)。
アクセス領域に最優先度の権限がない場合(ステップS151)、調停部21によりバス通信を行う通信元コマンドが調停された後では、どのタイミングで通信先コマンドが発行されたとしても、通信元コマンドの実行後、通信先コマンドの実行という実行順序は変化せずデータコヒーレンシは保たれる。そこで、調停完了通知信号発生部31による調停完了通知信号を元に(ステップS111)、完了通知制御部52が、通信先マスタ102に対してコマンド発行許可信号を発生して、通信元マスタの処理完了を通知する(ステップS112)。
また、アクセス領域に最優先度の権限がある場合は(ステップS151)、通信元マスタ101の転送が完了する前に、通信先マスタ102のコマンドが調停対象となると、通信元コマンドと通信先コマンドの実行順序が逆転する可能性があるため、データコヒーレンシが保たれなくなる。この場合、メモリアクセス完了通知信号発生部41によるメモリアクセス完了通知信号を元に(ステップS131)、完了通知制御部52が、通信先マスタに対してコマンド発行許可信号を発生して、通信元マスタの処理完了を通知する(ステップS132)。
以上説明したように、本実施の形態を用いれば、バス通信に用いる共有メモリ領域が調停部21における最優先度の権限があるか否かで、調停完了通知信号またはメモリアクセス完了通知信号を選択して利用し、バス転送効率を向上できる。
実施の形態3に係るバス通信装置は、実施の形態1での、調停完了通知信号またはメモリアクセス完了通知信号の選択を、通信先マスタの種類に応じて行い、更に実施の形態2での、調停完了通知信号またはメモリアクセス完了通知信号の選択を、バス通信でアクセスする共有メモリ領域の属性に応じた選択も行うものである。
次に、図16、図13及び図14に示すシーケンス図を用いて、本実施形態におけるバス通信装置10の動作フローについて述べる。
次に、完了通知制御部52は、この通信先マスタIDにより示される通信先マスタが調停部21における最優先権限を持つか否かをマスタ情報テーブル71により判定する(ステップS171)。
通信先マスタに最優先度の権限がなく(ステップS171でNO)かつアクセス領域に最優先度の権限がない場合(ステップS172でNO)、調停部21によりバス通信を行う通信元コマンドが調停された後では、どのタイミングで通信先コマンドが発行されたとしても、通信元コマンドの実行後、通信先コマンドの実行するという順序は変化せず、データコヒーレンシは保たれる。そこで、調停完了通知信号発生部31による調停完了通知信号を元に(ステップS111)、完了通知制御部52が、通信先マスタに対してコマンド発行許可信号を発生して、通信元マスタの処理完了を通知する(ステップS112)。
メモリ制御部11は、メモリアクセスコマンドを受け取り(ステップS116)、受け取ったメモリアクセスコマンドを実行する(ステップS117)。
また、通信先マスタに最優先度の権限がなく(ステップS171でNO)かつアクセス領域に最優先度の権限がある場合(ステップS172でYES)、又は通信先マスタに最優先度の権限がある場合は(ステップS171でYES)、通信元マスタの転送が完了する前に、通信先マスタのコマンドが調停対象となると、通信元コマンドと通信先コマンドの実行順序が逆転する可能性があるため、データコヒーレンシが保たれなくなる。この場合は、メモリアクセス完了通知信号発生部41によるメモリアクセス完了通知信号を元に(ステップS131)、完了通知制御部52が、通信先マスタに対してコマンド発行許可信号を発生して、通信元マスタの処理完了を通知する(ステップS132)。
以上説明したように、本実施形態を用いれば、通信先マスタに、調停部21における最優先度の権限があるか否か、またバス通信に用いる共有メモリ領域が調停部21における最優先度の権限があるか否かで、調停完了通知信号またはメモリアクセス完了通知信号を選択して利用し、バス転送効率を向上できる。
実施の形態4に係るバス通信装置10においては、通信元マスタ101及び通信先マスタ102は、図9に示すように構成され、通信元マスタ101から通信先マスタ102への通知を、コマンド生成指示信号及びコマンド発行許可信号の二段階により、行う。図9は、実施の形態4での通信元マスタ101及び通信先マスタ102の内部構成図を示している。また、図11は、実施の形態4に係るバス通信装置10における全体構成図を示している。
通信元マスタ101は、通信元マスタの転送開始時に、バス通信設定レジスタ55に、その転送がバス通信を行う転送か否かを示すバス通信フラグ、及びバス通信を行う際、どのマスタと通信を行うのかを示す通信先マスタIDを設定する。
メモリアクセスコマンド生成部91は、コマンドの発行を完了すると、コマンド発行完了信号を完了通知制御部92に通知する。
完了通知制御部92は、コマンド発行完了信号を受けると、バス通信設定レジスタ55により、該当通信先マスタへ、一段階目の通知(以下、コマンド生成指示信号)を発生させる。また、バス通信設定レジスタ55及びマスタ情報テーブル71により、調停完了通知信号またはメモリアクセス完了通知信号の選択を行い、該当通信先マスタへ二段階目の通知(以下、コマンド発行許可信号)を発生させる。
メモリアクセスコマンド生成部54は、コマンド生成指示信号を受けると、通信先コマンドの生成を開始し、コマンド発行許可信号を受けると、生成したコマンドを発行する。
次に、図17〜19に示すシーケンス図を用いて、本実施形態におけるバス通信装置10の動作フローについて述べる。
メモリアクセスコマンド生成部91は、コマンドの発行を完了すると、コマンド発行完了信号を完了通知制御部92に通知する(ステップS192)。
コマンド生成指示/発行許可信号受付部93は、コマンド生成指示信号を受け取り(ステップS193)、コマンド生成指示/発行許可信号受付部93の指示により(ステップS194)、メモリアクセスコマンド生成部54は、通信先マスタ102のコマンドを生成し(ステップS195)、発行待ち状態となる。
通信先マスタ102に最優先度の権限がない場合(ステップS196)、調停部21によりバス通信を行う通信元コマンドが調停された後では、どのタイミングで通信先コマンドが発行されたとしても、通信元コマンドの実行後、通信先コマンドの実行する順序は変化せず、データコヒーレンシは保たれる。そこで、調停完了通知信号発生部31による調停完了通知信号を元に(ステップS201)、完了通知制御部92が、通信先マスタに対してコマンド発行許可信号を発生し、通信先マスタ102に、発行待ち状態コマンドの発行可能を示すコマンド発行許可信号を伝える(ステップS202)。
これにより、従来技術であるように、通信元マスタのメモリアクセスが完了する時点より早期段階で通信先マスタのコマンド生成・発行が可能となり、バスの転送効率が向上する。
メモリ制御部11は、メモリアクセスコマンドを受け取り(ステップS214)、受け取ったメモリアクセスコマンドを実行する(ステップS215)。
(実施の形態5)
実施の形態5に係るバス通信装置10においては、通信元マスタ101及び通信先マスタ102は、図9に示すように構成され、実施の形態4に係るバス通信装置10と同様に、通信元マスタ101から通信先マスタ102への通知を、コマンド生成指示信号及びコマンド発行許可信号の二段階により、行う。
実施の形態5では、実施の形態4と同様に、通信元マスタ101のコマンド発行完了をもってコマンド生成指示信号を通信先マスタ102に通知し、実施の形態2で説明したコマンド発行許可信号を通信先マスタ102に通知することにより、通信先マスタ102の早期コマンド生成を実現し、バス転送効率を向上できる。
本実施形態におけるバス通信装置10で、通信元マスタ101が起動するとき、バス通信設定レジスタ55に、バス通信を行う通信先マスタIDを設定する(ステップS191)。
完了通知制御部92は、コマンド発行完了信号を受けると(ステップS192)、バス通信設定レジスタ55により示される該当通信先マスタへ、コマンド生成指示信号を発生させる(ステップS193)。
次に、完了通知制御部92は、バス通信におけるアクセスの対象となる領域が、調停部21における最優先権限で調停されるか領域か否かをスレーブ属性情報テーブル81を用いて判定する(ステップS231)。
コマンド生成指示/発行許可信号受付部93がコマンド発行許可信号を受け取ると(ステップS202)、コマンド生成指示/発行許可信号受付部93の指示により(ステップS203)、メモリアクセスコマンド生成部54は、発行待ち状態であるコマンドを直ちに発行する(ステップS204)。メモリ制御部11は、メモリアクセスコマンドを受け取り(ステップS204)、受け取ったメモリアクセスコマンドを実行する(ステップS205)。
コマンド生成指示/発行許可信号受付部93がコマンド発行許可信号を受け取ると(ステップS212)、コマンド生成指示/発行許可信号受付部93の指示により(ステップS213)、メモリアクセスコマンド生成部54は、発行待ち状態であるコマンドを直ちに発行する(ステップS214)。メモリ制御部11は、メモリアクセスコマンドを受け取り(ステップS214)、受け取ったメモリアクセスコマンドを実行する(ステップS215)。
実施の形態6に係るバス通信装置10においては、通信元マスタ101及び通信先マスタ102は、図9に示すように構成され、実施の形態4に係るバス通信装置10と同様に、通信元マスタ101から通信先マスタ102への通知を、コマンド生成指示信号及びコマンド発行許可信号の二段階により、行う。
実施の形態6においては、実施の形態4と同様に、通信元マスタ101のコマンド発行完了をもってコマンド生成指示信号を通信先マスタ102に通知し、実施の形態2で説明したコマンド発行許可信号を通信先マスタ102に通知することにより、通信先マスタ102の早期コマンド生成を実現し、バス転送効率を向上できる。
本実施形態におけるバス通信装置10で、通信元マスタ101が起動するとき、バス通信設定レジスタ55に、バス通信を行う通信先マスタIDを設定する(ステップS191)。
完了通知制御部92は、コマンド発行完了信号を受けると(ステップS192)、バス通信設定レジスタ55により、該当通信先マスタへ、コマンド生成指示信号を発生させる(ステップS193)。
次に、完了通知制御部92は、この通信先マスタIDにより示される通信先マスタが調停部21における最優先権限を持つか否かをマスタ情報テーブル71により判定する(ステップS251)。
通信先マスタに最優先度の権限がなく(ステップS251でNO)かつアクセス領域に最優先度の権限がない場合(ステップS252でNO)、調停完了通知信号発生部31による調停完了通知信号を元に(ステップS201)、完了通知制御部92が、通信先マスタに対してコマンド発行許可信号を発生し、通信先マスタ102に、発行待ち状態コマンドの発行可能を示すコマンド発行許可信号を伝える(ステップS202)。
以上説明したように、上記の各実施の形態は、1のマスタと他のマスタとの間のバス通信において、コヒーレンシを維持しつつ、転送効率を高めるために、多階層の完了通信信号を選択的に利用可能な制御装置である。
ここで、各階層は、コマンド発行フェーズ、調停完了フェーズ、メモリアクセス完了フェーズなどの各イベントのフェーズを示す。コマンド発行フェーズは、通信元マスタ101がメモリアクセスコマンドを発行するフェーズであり、調停完了フェーズは、メモリ制御部11の調停部21が複数のコマンドを調停するフェーズであり、メモリアクセス完了フェーズは、通信元マスタ101が発行したメモリアクセスコマンドによるメモリアクセスが完了するフェーズである。これらのフェーズは、階層的に構成されている。各階層の完了通信信号は、それぞれ、一例として図11に示すコマンドの発行完了を示すコマンド発行完了信号301、コマンドの調停完了を示す調停完了通知信号302及びコマンドによるメモリアクセスの完了を示すメモリアクセス通知完了信号303である。
(その他の変形例)
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後に、プログラムすることが可能なFPGA(Field Programmable Gate Array)やLSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用しても良い。
具体的には、通信元マスタ101、通信先マスタ102及びメモリ制御部11は、一体として、1個のLSIから構成されているとしてもよい。
さらに、通信元マスタ101及び通信先マスタ102は、一体として、1個のLSIから構成され、メモリ制御部11は、別の1個のLSIから構成されているとしてもよい。
(3)本発明は、上記に示す方法であるとしてもよい。
(4)第1の発明に係るバス通信装置は、通信元マスタと、通信先マスタと、共有メモリと、メモリ制御部とを備える。前記メモリ制御部は、通信元マスタと前記通信先マスタからのメモリアクセスコマンドを調停し、何れかのメモリアクセスコマンドにアクセス権を付与するコマンド調停部と、アクセス権を獲得したメモリアクセスコマンドに基づいて共有メモリへのアクセスを行うメモリアクセス部と、通信元マスタからのメモリアクセスコマンドがアクセス権を獲得した際に、調停完了通知信号を発生する調停完了通知信号発生部と、通信元マスタからのメモリアクセスコマンドの処理を完了した際に、メモリアクセス完了通知信号を発生するメモリアクセス完了通知信号発生部とを備える。前記通信元マスタは、共有メモリへ対象データを書き込むメモリアクセスコマンドを発行する第1のコマンド発行部と、調停完了通知信号またはメモリアクセス完了通知信号をプログラマブルに選択し、選択した信号に基づいてコマンド発行許可信号を発生する完了通知制御部とを備える。前記通信先マスタは、コマンド発行許可信号に基づき、対象データを共有メモリから読み込むメモリアクセスコマンドを発行する第2のコマンド発行部を備える。
また、第2の発明に係るバス通信装置は、通信元マスタと、通信先マスタと、共有メモリと、メモリ制御部とを備える。前記メモリ制御部は、通信元マスタまたは通信先マスタからのメモリアクセスコマンドに基づいて共有メモリへのアクセスを行うメモリアクセス部を備える。前記通信元マスタは、共有メモリへ対象データを書き込むメモリアクセスコマンドを発行する第1のコマンド発行部と、メモリアクセスコマンドを発行した際に、コマンド生成指示信号を発生し、コマンド生成指示信号の発生後、時間差を設けて二段階目のコマンド発行許可信号を発生する完了通知制御部とを備える。前記通信先マスタは、コマンド生成指示信号に基づき、対象データを共有メモリから読み込むメモリアクセスコマンドを生成し、コマンド発行許可信号に基づき、生成したメモリアクセスコマンドを発行する第2のコマンド発行部を備える。
また、第3の発明に係るバス通信装置において、メモリ制御部は、通信元マスタと通信先マスタからのメモリアクセスコマンドを調停し、何れかのメモリアクセスコマンドにアクセス権を付与するコマンド調停部と、通信元マスタからのメモリアクセスコマンドがアクセス権を獲得した際に、調停完了通知信号を発生する調停完了通知信号発生部と、通信元マスタからのメモリアクセスコマンドの処理を完了した際に、メモリアクセス完了通知信号を発生するメモリアクセス完了通知信号発生部とを更に備える。メモリアクセス部は、アクセス権を獲得したメモリアクセスコマンドに基づいて共有メモリへのアクセスを行うよう構成される。完了通知制御部は、調停完了通知信号またはメモリアクセス完了通知信号をプログラマブルに選択し、選択した信号に基づいてコマンド発行許可信号を発生するよう構成される。
また、第4の発明に係るバス通信装置において、通信元マスタは、調停部においてどのマスタが最優先権限を有するかを示す情報を設定可能なマスタ情報テーブルを更に備える。完了通知制御部は、マスタ情報テーブルを参照して、転送先マスタが最優先権限を有する場合には、メモリアクセス完了通知信号を選択し、転送先マスタが最優先権限を有さない場合には、調停完了通知信号を選択するよう構成される。
この構成では、転送先マスタが最優先権限を有する場合には、メモリアクセス完了通知信号に基づいてコマンド発行許可信号を発生するようにしたため、データコヒーレンシを保つことができる。
このように、通信先マスタが調停部における最優先度権限を持つかどうかに基づいて、コマンド発行許可信号を発生させるトリガをプログラマブルに選択することで、データコヒーレンシを確保しつつ、バス転送効率を向上させることが可能となる。
本発明によれば、通信先コマンドの早期発行が可能となり、バス転送効率の向上を可能とする。
また、本発明の別の一態様は、メモリ制御回路であって、共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与するコマンド調停部と、アクセス権を獲得したコマンドに基づいて前記共有メモリへのアクセスを行うメモリアクセス部と、何れかのコマンドがアクセス権を獲得したときに、当該コマンドについて調停が完了したことを示す調停完了信号を出力する調停完了信号出力部と、アクセス権を獲得した前記コマンドによる前記共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を発生するアクセス完了信号出力部とを備えることを特徴とする。
また、本発明の別の一態様は、マスタ回路であって、共有メモリへの対象データの書込みを示す書込コマンドを出力するコマンド出力部と、上記のメモリ制御回路から出力される前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて前記許可信号を出力する完了通知制御部とを備えることを特徴とする。
また、本発明の別の一態様は、バス通信装置であって、共有メモリと、(a)前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)当該コマンドについて調停が完了したことを示す調停完了信号を出力し、(c)アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行い、(d)前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力するメモリ制御部と、前記共有メモリへの対象データの書込みを示す書込コマンドと前記共有メモリからの前記対象データの読込みを示す読込コマンドの生成を指示する生成指示信号とを出力し、前記生成指示信号の出力後、時間差を設けて前記読込コマンドの発行の許可を示す発行許可信号を出力する通信元マスタと、前記生成指示信号に基づき、前記読込コマンドを生成し、前記発行許可信号に基づき、生成した前記読込コマンドを出力する通信先マスタとを備えることを特徴とする。
101 通信元マスタ
102 通信先マスタ
11 メモリ制御部
12 共有メモリ
13 通信バス
14 メモリバス
201、202 メモリアクセスコマンド保持部
21 調停部
22 メモリアクセス部
31 調停完了通知信号発生部
41 メモリアクセス完了通知信発生部
51,54 メモリアクセスコマンド生成部
52 完了通知制御部
53 コマンド発行許可信号受付部
55 バス通信設定レジスタ
71 マスタ情報テーブル
81 スレーブ属性情報テーブル
Claims (7)
- バス通信装置であって、
共有メモリと、
(a)前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)当該コマンドについて調停が完了したことを示す調停完了信号を出力し、(c)アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行い、(d)前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力するメモリ制御部と、
前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて、コマンドの発行の許可を示す許可信号を出力する通信元マスタと、
前記許可信号に基づき、前記共有メモリからの前記対象データの読込みを示す読込コマンドを出力する通信先マスタと
を備え、
前記メモリ制御部は、
前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与するコマンド調停部と、
アクセス権を獲得したコマンドに基づいて前記共有メモリへのアクセスを行うメモリアクセス部と、
何れかのコマンドがアクセス権を獲得したときに、前記調停完了信号を出力する調停完了信号出力部と、
アクセス権を獲得した前記コマンドによる前記共有メモリへのアクセスが完了したときに、前記アクセス完了信号を発生するアクセス完了信号出力部とを含み、
前記通信元マスタは、
前記書込コマンドを出力するコマンド出力部と、
前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて前記許可信号を出力する完了通知制御部と、
各マスタに対応して、当該マスタが前記コマンド調停部における最優先権限を有するか否かを示す最優先情報を記憶しているマスタ情報テーブルとを含み、
前記完了通知制御部は、前記マスタ情報テーブルに記憶され、前記通信先マスタに対応する最優先情報を用いて、前記通信先マスタが最優先権限を有するか否かを判断し、前記通信先マスタが最優先権限を有する場合には、前記アクセス完了信号を選択し、前記通信先マスタが最優先権限を有さない場合には、前記調停完了信号を選択する
ことを特徴とするバス通信装置。 - バス通信装置であって、
共有メモリと、
(a)前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)当該コマンドについて調停が完了したことを示す調停完了信号を出力し、(c)アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行い、(d)前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力するメモリ制御部と、
前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて、コマンドの発行の許可を示す許可信号を出力する通信元マスタと、
前記許可信号に基づき、前記共有メモリからの前記対象データの読込みを示す読込コマンドを出力する通信先マスタと
を備え、
前記メモリ制御部は、
前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与するコマンド調停部と、
アクセス権を獲得したコマンドに基づいて前記共有メモリへのアクセスを行うメモリアクセス部と、
何れかのコマンドがアクセス権を獲得したときに、前記調停完了信号を出力する調停完了信号出力部と、
アクセス権を獲得した前記コマンドによる前記共有メモリへのアクセスが完了したときに、前記アクセス完了信号を発生するアクセス完了信号出力部とを含み、
前記通信元マスタは、
前記書込コマンドを出力するコマンド出力部と、
前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて前記許可信号を出力する完了通知制御部と、
各マスタに対応して、前記共有メモリを構成する領域毎に、当該マスタによる当該領域へのアクセスが最優先権限を有するかを示す最優先情報を記憶しているスレーブ属性情報
テーブルとを含み、
前記完了通知制御部は、前記スレーブ属性情報テーブルに記憶され、当該通信先マスタによるアクセスの対象である領域についての最優先情報を用いて、前記通信先マスタによるアクセスの対象である当該領域が最優先権限を有するか否かを判断し、前記領域が最優先権限を有する場合には、前記アクセス完了信号を選択し、前記領域が最優先権限を有さない場合には、前記調停完了信号を選択する
ことを特徴とするバス通信装置。 - バス通信装置であって、
共有メモリと、
(a)前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)当該コマンドについて調停が完了したことを示す調停完了信号を出力し、(c)アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行い、(d)前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力するメモリ制御部と、
前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて、コマンドの発行の許可を示す許可信号を出力する通信元マスタと、
前記許可信号に基づき、前記共有メモリからの前記対象データの読込みを示す読込コマンドを出力する通信先マスタと
を備え、
前記メモリ制御部は、
前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与するコマンド調停部と、
アクセス権を獲得したコマンドに基づいて前記共有メモリへのアクセスを行うメモリアクセス部と、
何れかのコマンドがアクセス権を獲得したときに、前記調停完了信号を出力する調停完了信号出力部と、
アクセス権を獲得した前記コマンドによる前記共有メモリへのアクセスが完了したときに、前記アクセス完了信号を発生するアクセス完了信号出力部とを含み、
前記通信元マスタは、
前記書込コマンドを出力するコマンド出力部と、
前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて前記許可信号を出力する完了通知制御部と、
各マスタに対応して、当該マスタが前記コマンド調停部における最優先権限を有するか否かを示す第1最優先情報を記憶しているマスタ情報テーブルと、
各マスタに対応して、前記共有メモリを構成する領域毎に、当該マスタによる当該領域へのアクセスが最優先権限を有するかを示す第2最優先情報を記憶しているスレーブ属性情報テーブルとを含み、
前記完了通知制御部は、(a)前記マスタ情報テーブルに記憶され、前記通信先マスタに対応する第1最優先情報を用いて、前記通信先マスタが最優先権限を有するか否かを判断し、(b)前記スレーブ属性情報テーブルに記憶され、当該通信先マスタによるアクセスの対象である領域についての第2最優先情報を用いて、前記通信先マスタによるアクセスの対象である当該領域が最優先権限を有するか否かを判断し、(c)前記通信先マスタが最優先権限を有さず、かつ、前記領域が最優先権限を有さない場合には、前記調停完了信号を選択し、(d)前記通信先マスタが最優先権限を有する場合、又は、前記通信先マスタが最優先権限を有さず、かつ、前記領域が最優先権限を有する場合に、前記アクセス完了信号を選択する
ことを特徴とするバス通信装置。 - 前記通信元マスタは、前記書込コマンドの出力とともに、前記読込コマンドの生成を指示する生成指示信号を出力し、前記生成指示信号の出力後、時間差を設けて前記読込コマンドの発行の許可を示す前記許可信号を出力し、
前記通信先マスタは、前記生成指示信号に基づき、前記読込コマンドを生成し、前記許可信号に基づき、生成した前記読込コマンドを出力する
ことを特徴とする請求項1、2または3に記載のバス通信装置。 - 共有メモリ、メモリ制御部、通信元マスタ及び通信先マスタから構成されるバス通信装置において用いられる制御方法であって、
前記通信元マスタにおいて、前記共有メモリへの対象データの書込みを示す書込コマンドを出力するステップと、
前記メモリ制御部において、前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与するステップと、
前記メモリ制御部において、当該コマンドについて調停が完了したことを示す調停完了信号を出力するステップと、
前記メモリ制御部において、アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行うステップと、
前記メモリ制御部において、前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力するステップと、
前記通信元マスタにおいて、
前記通信先マスタが前記調停における最優先権限を有する場合には前記調停完了信号を選択し、前記通信先マスタが前記調停における最優先権限を有さない場合には前記アクセス完了信号を選択し、選択した完了信号に基づいて、コマンドの発行の許可を示す許可信号を出力するステップと、
前記通信先マスタにおいて、前記許可信号に基づき、前記共有メモリからの前記対象データの読込みを示す読込コマンドを出力するステップと
を含むことを特徴とする制御方法。 - 集積回路であって、
(a)共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、(b)当該コマンドについて調停が完了したことを示す調停完了信号を出力し、(c)アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行い、(d)前記コマンドによる共有メモリへのアクセスが完了したときに、共有メモリへのアクセスの完了を示すアクセス完了信号を出力するメモリ制御部と、
前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、前記調停完了信号又は前記アクセス完了信号をプログラマブルに選択し、選択した完了信号に基づいて、コマンドの発行の許可を示す許可信号を出力する通信元マスタと、
前記許可信号に基づき、前記共有メモリからの前記対象データの読込みを示す読込コマンドを出力する通信先マスタと
を備え、
前記通信元マスタは、前記通信先マスタが前記調停における最優先権限を有する場合には前記調停完了信号を選択し、前記通信先マスタが前記調停における最優先権限を有さない場合には前記アクセス完了信号を選択する
ことを特徴とする集積回路。 - バス通信装置であって、
共有メモリと、
前記共有メモリへのアクセスを示す複数のコマンドを調停して、何れかのコマンドにアクセス権を付与し、当該コマンドについて調停が完了したことを示す調停完了信号を出力し、アクセス権を付与したコマンドに基づいて前記共有メモリへのアクセスを行うメモリ制御部と、
(a)前記共有メモリへの対象データの書込みを示す書込コマンドを出力し、(b)前記書込コマンドに係るアクセスが前記調停における最優先の権限を有しないか否かを判断し、(c)最優先の権限を有しないと判断される場合に、前記書込コマンドについての前
記調停完了信号を受信した後に、コマンド発行の許可を示す許可信号を出力する通信元マスタと、
前記許可信号を受信した場合に、前記共有メモリから前記対象データの読込みを示す読込コマンドを出力する通信先マスタと
を備えることを特徴とするバス通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008169858A JP5129040B2 (ja) | 2007-07-03 | 2008-06-30 | 共有メモリを用いたバス通信装置 |
| US12/167,153 US7774529B2 (en) | 2007-07-03 | 2008-07-02 | Bus communication apparatus that uses shared memory |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007174838 | 2007-07-03 | ||
| JP2007174838 | 2007-07-03 | ||
| JP2008169858A JP5129040B2 (ja) | 2007-07-03 | 2008-06-30 | 共有メモリを用いたバス通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009032248A JP2009032248A (ja) | 2009-02-12 |
| JP5129040B2 true JP5129040B2 (ja) | 2013-01-23 |
Family
ID=40402642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008169858A Expired - Fee Related JP5129040B2 (ja) | 2007-07-03 | 2008-06-30 | 共有メモリを用いたバス通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5129040B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9730275B2 (en) | 2011-12-22 | 2017-08-08 | Rolls-Royce Plc | Gas turbine engine systems |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6251112B2 (ja) | 2014-04-14 | 2017-12-20 | 株式会社東芝 | 伝送装置およびコントローラ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261766A (ja) * | 1988-04-13 | 1989-10-18 | Nec Eng Ltd | データ通信方式 |
| JPH0469754A (ja) * | 1990-07-11 | 1992-03-04 | Nec Data Terminal Ltd | アクセス時間監視システム |
| JP2000235553A (ja) * | 1999-02-17 | 2000-08-29 | Hitachi Ltd | マルチプロセッサシステム |
| JP3990569B2 (ja) * | 2001-12-26 | 2007-10-17 | 松下電器産業株式会社 | データメモリ制御装置 |
| JP2005309649A (ja) * | 2004-04-20 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 共有メモリ転送制御回路および共有メモリ転送制御システム |
| JP2006251875A (ja) * | 2005-03-08 | 2006-09-21 | Matsushita Electric Ind Co Ltd | バス調停装置及びバス調停方法 |
| JP2007148748A (ja) * | 2005-11-28 | 2007-06-14 | Seiko Epson Corp | マルチプロセッサシステム |
-
2008
- 2008-06-30 JP JP2008169858A patent/JP5129040B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9730275B2 (en) | 2011-12-22 | 2017-08-08 | Rolls-Royce Plc | Gas turbine engine systems |
| US9730274B2 (en) | 2011-12-22 | 2017-08-08 | Rolls-Royce Plc | Electrical connectors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009032248A (ja) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6436512B2 (ja) | ハイエンドマイクロコントローラ用のマルチダイにおけるスケーラブルなマルチコア型のシステムオンチップアーキテクチャ | |
| JP3790713B2 (ja) | 共用バス上の装置に対するトランザクションの選択的宛先設定 | |
| KR100899951B1 (ko) | 캐시 메모리 버스트 싸이클 동안 버스 중재를 제어하는시스템 및 방법 | |
| US20080126643A1 (en) | Semiconductor circuit | |
| US6763448B1 (en) | Microcomputer and microcomputer system | |
| US9984014B2 (en) | Semiconductor device | |
| JP5578713B2 (ja) | 情報処理装置 | |
| JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
| US9003092B2 (en) | System on chip bus system and a method of operating the bus system | |
| US7774529B2 (en) | Bus communication apparatus that uses shared memory | |
| US20190171597A1 (en) | SYSTEM ON CHIP (SoC), MOBILE ELECTRONIC DEVICE INCLUDING THE SAME, AND METHOD OF OPERATING THE SoC | |
| JP5129040B2 (ja) | 共有メモリを用いたバス通信装置 | |
| JP2002163228A (ja) | 多重コアdsp装置のための外部バス裁定技術 | |
| EP1415233A1 (en) | Efficient interrupt system for system on chip design | |
| JP2004030161A (ja) | コンピュータシステムにおける割り込み制御方法、コンピュータシステム、半導体集積回路、及びプログラム | |
| TWI857140B (zh) | 計算平台、半導體設備以及電腦可讀儲存媒體 | |
| US20240037037A1 (en) | Software Assisted Hardware Offloading Cache Using FPGA | |
| JP2007109053A (ja) | バスアクセス制御装置 | |
| US20240241973A1 (en) | Security techniques for shared use of accelerators | |
| JP2002366511A (ja) | バス調停回路 | |
| JP4249741B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JP2006031263A (ja) | 半導体装置 | |
| JP2006309561A (ja) | ダイレクトメモリアクセスコントローラ及びそのデータ転送方法 | |
| JP2007305073A (ja) | データ処理装置及びメモリコントローラチップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |