JP5158470B2 - 窒化物半導体デバイスの作製方法 - Google Patents

Description

本発明は窒化物半導体デバイスの作製方法に関し、さらに詳細にはヘテロ接合構造に形成されたキャリアが走行するチャンネルへの電極を備えた窒化物半導体デバイスの作製方法に関する。

バンドギャップの大きい窒化物半導体材料であるＧａＮは、絶縁破壊電圧が高い、飽和ドリフト速度が大きい、などの特徴がある。そのためＧａＮ材料を用いれば、シリコン系の電子デバイスと比較し、耐圧特性を犠牲にすることなく低抵抗化が可能である。また化学的に安定で、よって高温で安定なため、大出力化が必要な電子デバイスの材料に用いることが可能である。

電子デバイスに用いるＧａＮは、良質な結晶成長が可能な六方晶系に属するウルツ鉱型の結晶であり、結晶方位のｃ軸方向に分極を持つ。そのため、ｃ面に平行にＡｌＧａＮ／ＧａＮ接合などのヘテロ接合構造を形成すれば、ピエゾ効果によりヘテロ接合界面にプラスの空間固定電荷を発生させることができる。これを利用してヘテロ接合界面に２次元電子ガスを形成できる。

このため、トランジスタ等において、キャリアが走行する、つまりこの場合には電子の走行するチャンネル部分の形成には、ｃ面と平行に形成されたＡｌＧａＮ／ＧａＮヘテロ接合やＩｎＡｌＮ／ＧａＮヘテロ接合が用いられる。このチャンネルを用いたトランジスタ等の電子デバイスの低抵抗化の為には、ヘテロ接合に形成されたチャンネルに、接触抵抗の小さい電極を取り付けることが必要である。

現在主に製造されているヘテロ接合に形成されたチャンネルを用いる電子デバイスは、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタである。このトランジスタは次のように作製される。層構造としては基板上に約２〜３μmのノンドープのＧａＮを成長し、その上にＡｌＧａＮバリアー層を２０〜４０ｎｍ程度成長する。ＡｌＧａＮバリアー層には、オーミック抵抗の低減のため、ｎ型のドーピングを行う。ソース電極とドレイン電極は、Ti/Al/Auなどの金属を用いて、ＡｌＧａＮバリアー層上に形成される。またゲート電極には、Ni/AuやPt等の金属が用いられる。

このようなソースやドレインの構造では、電極金属とチャンネルの間にＡｌＧａＮバリアー層が存在する。そしてＡｌＧａＮなどの窒化物半導体は化学的に安定なため、電極材料と合金化が行われることはない。よって電流はＡｌＧａＮバリアー層を通してチャンネルに注入される、もしくはチャンネルから取り出されることになる。

この場合には、ドレインやソース金属の仕事関数と、ＡｌＧａＮバリアー層の仕事関数やバンドギャップで高さが決まる障壁が、ＡｌＧａＮバリアー層と金属の間にある。また、結晶品質が悪く、高抵抗のＡｌＧａＮバリアー層を電流が流れなければいけない。その結果、電極の接触抵抗を小さくする事が困難である。

また、ＡｌＧａＮバリアー層を除去して、チャンネルに直接電極を接触させる方法もある。ドレインやソース電極構造が形成される部分を、ＡｌＧａＮバリアー層の厚さよりも深くドライエッチング等で除去する。そして、あらわれたＡｌＧａＮ／ＧａＮヘテロ接合部分の側面に接するように電極を形成する。この場合には、ＡｌＧａＮバリアー層を通さずに、電流の注入が可能なため、電極の接触抵抗を低くできる。

しかしながら、ドライエッチング等によるダメージや、また表面酸化等がおこる。またドライエッチングでは、側面への再付着が起こる。また電極の金属が側面に必ずしもきちんと密着するわけではない。そのため再現性に問題がある。

したがって本発明が解決しようとする課題は、ヘテロ接合構造に形成されたキャリアが走行するチャンネルへ、再現性よく、低接触抵抗で、電極を形成することである。

上記課題は、次のような窒化物半導体デバイスの作製方法を提供することにより解決される。
（１）キャリアが走行するチャンネルが形成される第１の窒化物半導体及び前記第１の窒化物半導体とヘテロ接合を構成する第２の窒化物半導体とを備えた窒化物半導体デバイスの作製方法であって、電子ビーム蒸着法により粒子状の複数の異なる電極用金属を順番にるつぼから放出させ、前記粒子状の電極用金属を前記第２の窒化物半導体の表面から前記第２の窒化物半導体に穴を開けて前記第１の窒化物半導体内の前記チャンネルが形成された領域にまで到達させることを順番に行って、前記複数の異なる電極用金属が積層され、かつ、前記複数の穴の側面で前記チャンネルに接触する電極構造を前記第２の窒化物半導体の表面に形成する電極形成工程と、前記電極形成工程により形成された前記複数の異なる電極用金属が積層された電極構造を合金化して全体として一つの電極として機能させるためのアニールを行うアニール工程とを含むことを特徴とする窒化物半導体デバイスの作製方法。
（２）前記第２の窒化物半導体は、前記電極形成工程により前記電極構造が形成される位置の厚さが、前記電極構造が形成されない位置の厚さよりも薄くされていることを特徴とする（１）に記載の窒化物半導体デバイスの作製方法。

本発明によれば、ヘテロ接合構造に形成されたチャンネルを用いた窒化物半導体デバイスにおいて、電極の接触抵抗を低減し、低損失動作をさせることができる。

本発明で用いることの可能な窒化物半導体材料は、III族元素とV族元素から構成される窒素を含む半導体である。主な結晶の構造は、良質な結晶成長が可能な六方晶系に属するウルツ鉱型の結晶であり、結晶方位のｃ軸方向に分極を持つものである。

キャリアが走行するチャンネル部分には、ＧａＮなどの二元素からなる結晶が適している。これは、ＡｌＧａＮやＩｎＧａＮ、ＩｎＡｌＮなどの三元素の混晶さらに四元素の混晶は、組成の不均一性から生じる合金散乱が大きいためである。しかしながら、Ｉｎについては電子の有効質量を小さくできることから、ＩｎＧａＮ、ＩｎＡｌＮの場合には、移動度の向上が期待できる。

また、現在ＦＥＴで一般的に用いられているチャンネル構造は、ＡｌＧａＮ／ＧａＮヘテロ接合などのシングルヘテロ構造である。しかしながら、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ、ＩｎＡｌＮ／ＧａＮ／ＩｎＡｌＮなどのダブルヘテロ構造などにも用いることが可能である。現在電子が走行するｎ型のチャンネルが主であるが、ホールが走行するｐ型のチャンネルも用いる事が可能である。

以下本発明についてＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタに用いた実施例を例示して詳細に説明する。
（実施例１）
図１は、本発明による電極構造を用いたＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタの構造を示す。結晶基板１としては、サファイア基板、ＳｉＣ基板、シリコン基板、ＧａＮ基板等が用いられる。結晶成長には、ＭＯＣＶＤ法でよい。基板側から低温成長ＧａＮバッファ層２などの結晶性を向上させる構造を形成した後に、高抵抗のＧａＮ層３をまず成長する。

その後ＡｌＧａＮバリアー層４を成長する。チャンネルは、高抵抗のＧａＮ層３とＡｌＧａＮバリアー層４のヘテロ接合面の高抵抗ＧａＮ層３側に形成される。ＡｌＧａＮバリアー層４には、必要に応じて一部分もしくは全体にｎ型ドーピングを行う。

つぎに、素子間の電気的な分離をするために、メサ構造を形成する。フォトレジストを用いて、ソース電極１０、ゲート電極１１、ドレイン電極１２が並ぶ方向に２０μm、ゲート幅方向に５０μmの長方形のフォトレジストのメサのパターンを作製する。メサの幅や長さは必要に応じて変えてよい。ゲート電極１１の幅とメサの幅は同じ幅にする。

フォトレジストのパターン作製方法は、通常に用いられているステッパーを用いた露光方法を用いればよい。その後メサの形状になっているフォトレジストをマスクとして用いて、成長した基板をドライエッチングによりメサパターン状に加工する。

ドライエッチングは、例えば電子サイクロトロン共鳴（ＥＣＲ）法を用いた塩素プラズマを用いて行う。ドライエッチングは、ウエットエッチングに比べエッチングの方向性があり、エッチング速度の制御が簡単である。エッチングレートは、エピタキシャル膜の結晶品質、塩素プラズマの圧力、加速エネルギー（プラズマの引き出し電圧）などによって異なるが、１時間に２００〜３００ｎｍである。１００ｎｍ程度エッチングして、メサ以外の部分のＡｌＧａＮ層等を除去する。

このメサの形成により同じ基板上の素子と素子の間が分離され、お互いの素子間に電流が流れないようになる。素子分離については、塩素系のガスを用いたドライエッチング以外にもイオン注入によっても可能である。窒素イオン等を高速で打ち込むことにより、電気的に絶縁性を持たせて、素子分離を行えばよい。

メサエッチング後、メサ以外の部分に絶縁膜を形成する。絶縁膜には、酸化硅素膜、窒化硅素膜等を用いることができる。例えば、ウエハ表面全体に絶縁膜をプラズマＣＶＤ等を用いて厚さ１００nm程度成膜した後、メサ以外の部分をフォトレジストにより被覆し、メサ上部の絶縁膜のみエッチングにより除去する。メサの端で、ゲート電極１１がある部分は注意する。メサの側面のＡｌＧａＮ／ＧａＮヘテロ接合部のチャンネルにゲート電極１１が接すると、ゲートリーク電流が増加するので、メサ側面も絶縁膜によりカバーされるようにする。

その後、ソース電極１０とドレイン電極１２を形成する。ソース電極１０及びドレイン電極１２の電極メタルとしては、基板表面側から、Ti/Al/Ni/Au (30/220/40/50 nm)の構造などを用いる。

本発明の電極構造を形成する方法の一つとして、電子ビーム蒸着法を用いる方法がある。電子ビーム蒸着法では、るつぼに入っている金属源を電子ビームにより加熱し、蒸発させる。るつぼ内の金属源にあたる電子ビームの径や、電子ビームの電流量つまり蒸着レート等の蒸着条件を制御することにより、比較的大きな粒子状の金属をるつぼから放出させて、基板表面に向けて飛ばすことができる。

また本発明では、電子ビーム蒸着においては、金属材料を直接銅製のハースライナーに充填し、良く冷却されるようにした。そのため、一部だけ電子ビームにより高熱になるようになっている。

このようにして、るつぼから飛び出す金属は、直径数１０nm以上の粒子状にもなり、基板表面に到達し運動エネルギーが大きい場合には、薄いＡｌＧａＮバリアー層を突き抜ける穴をあけて、そのまま止まる。その結果、表面から小さな穴を通して、その穴の側面でチャンネルに接触する電極構造が形成される。

図１においては、等間隔で穴が開いているが、必ずしもそのようにする必要はない。高密度で小さな穴が開くようにするのがよい。実際には、サブミクロン以下の間隔で、数１００nm以下の直径の穴が、直径と同程度の間隔で存在するようにすればよい。

本発明の方法を用いない場合には、現状では、１０^−５Ωｃｍ^２程度の接触抵抗が得られている。これ以下の小さな接触抵抗を本発明により得られなければ効果があるといえない。このことから、穴の密度がどの程度必要か検討できる。

１０^−５Ωｃｍ^２程度の接触抵抗の電極を、シート抵抗が５００〜６００Ωのチャンネルに取り付けた場合を想定する。チャンネルを通ってきた電流は、接触抵抗があるため、すべての電流がすぐにチャンネルから電極に入るわけではなく、ある程度電極下のチャンネルを通った後に、電極金属に入っていく。TLM(Transmission line model)法などによると、１０^−５Ωｃｍ^２の接触抵抗で、シート抵抗が５００〜６００Ωの時、１〜２μｍ程度の距離、電極下のチャンネルを電流が通っている。

そのため、本発明の方法でも、穴の間隔がこの距離よりも疎であれば、通常の電極とほとんど変わらず効果がない。このことから考えて、本発明が効果をもつためには、穴はサブミクロン間隔で存在する必要がある。

電子ビーム蒸着後、リフトオフ法でソース及びドレイン部分以外のメタルを除去する。リフトオフ用の溶液としてはアセトンを用いればよい。その後、電極メタルの合金化のためアニールを行う。アニールは高速のランプアニール法（RTA）を用い、８００℃で３０秒間行う。

その後、ゲート電極１１を形成する。ゲートのパターニングはフォトリソグラフィ法を用いるが、ゲート長が短く微細パターンを用いる場合には、電子ビームリソグラフィ法を用いる。例えば、ゲートの長さが２００ｎｍ以下の場合は電子ビームリソグラフィ法を用いる。ゲート電極メタルとしては、基板表面側から、Ni/Au (50/200nm)を用いる。ゲートメタルの形成には、高真空電子ビーム蒸着法でよい。この場合は、電子ビームにより蒸着源を加熱し、熱的に蒸発させる。

また、ソース・ドレイン間の表面等の素子表面には、図１では省略してあるが、電流コラプスの低減や、耐圧の向上のために、プラズマＣＶＤなどにより窒化珪素膜や酸化珪素膜を形成する。

図２は、実施例１の本発明の方法によりソースとドレイン電極を形成した素子のオン抵抗を測定した結果である。用いたウエハのチャンネル抵抗は、５４０Ωから６００Ωである。この図は、オン抵抗をドレインとソース間隔の関数として示してある。ゲートの長さは０．６μｍから５μｍであり、ゲート幅は５０μｍである。オン抵抗はゲート電圧が０V、ドレイン電圧が１Vの時のドレイン電流の大きさから求めている。

この素子の作製と同時に同じウエハ上に作製したTLMパターンから見積もったソースとドレイン電極のコンタクト抵抗は、０．８×１０^−６Ωｃｍ^２であった。これはＡｌＧａＮバリアー層上に形成する従来の方法に比較して１桁ほど小さい値であった。図２に示す実際の素子のオン抵抗は、ドレインとソース電極のコンタクト抵抗、ドレインとゲート間のシート抵抗、０V一定に保たれているゲート電極下のチャンネルの抵抗、ゲートとソース間のソース抵抗などの和である。よってオン抵抗を比較しただけでは、コンタクト抵抗を見積もることはできない。

しかしながら、図２において、測定値を結ぶ直線のY軸との切片の値には、ソースとドレイン間のチャンネル抵抗が含まれていない。含まれているのは、ソースとドレインのコンタクト抵抗、及びゲート電圧を０V一定にしていることにより発生する抵抗の増加分である。本発明の方法で作製した素子においては、図２に示すようにY軸の切片は１Ω/mmであった。

比較のため、ソースとドレイン電極を、ＡｌＧａＮバリアー層を除去してチャンネルに側面から接触するようにして作製した素子の測定結果を図３に示す。オン抵抗の測定方法は図２の場合と同じである。このデバイスの作成にはシート抵抗が５００Ωのウエハを用いた。

図３に示すよう、Y軸の切片は１．３Ω/mmであった。図２と図３に結果を示す素子は、同じフォトマスクを用いており、電極以外は同じ構造をしている。またシート抵抗は、図３に示す素子の方が低い。構造上の違いは電極構造だけである。このことから、図２に示す結果の方がよいのは、ソースとドレイン電極の接触抵抗が、本発明の方法の方がよいためである。

またさらに、図３においては、オン抵抗がばらついており、安定して低抵抗が得られていない。これは、ＡｌＧａＮバリアー層を除去してチャンネルに側面から接触するように電極を蒸着しても、必ずしも側面にきちんと接触していないためと考えられる。また、完全に側面を出してしまうと、ＡｌＧａＮバリアー層の歪が緩和されてしまい、その部分のキャリア密度が下がっている影響も考えられる。さらにバリアー層を除去するためにはドライエッチングが用いられるが、その時に、側面にエッチングされた半導体が再付着した可能性もある。

（実施例２）
図４は、図１とほぼ同様の構造であるが、ソースとドレイン電極を形成する部分だけ、ややＡｌＧａＮバリアー層を薄くしてある。本発明の方法では、小さな穴を開けるため、原理的には、ＡｌＧａＮバリアー層が薄い方が簡単である。特に電子ビーム蒸着の際の粒状の蒸着物を利用する場合には、薄くないとチャンネルまで届きにくい。具体的には２０ｎｍ以下にすることにより本発明では効果が得られた。

図４の構造は、特に電流コラプスを低減するために、４０ｎｍ程度の厚いＡｌＧａＮバリアー層をゲートとドレイン間に用いる場合などに有効である。

（実施例３）
また、チャンネルまで到達する複数の穴を電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置するように配置する方法も有効である。この場合には、ステッパー等を用いた露光によりフォトレジスト等を所望の形状にパターニングし、それをエッチングの際のマスクとして用いて、チャンネルまで到達する穴をドライエッチング等により作製する。ドライエッチングを用いると、エッチング時のダメージや、側面への再付着の問題もあるが、図３に結果を示した通常のリセスオーミックの場合よりは、電極抵抗を小さくする事が可能である。これは、電極金属が穴の側面からチャンネルに接触する長さを、長くすることが可能だからである。

しかしドライエッチングで、小さな穴を開けると、穴側面への再付着の問題が起こる。その場合には、電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置する複数の穴を、電極端から離れた位置で接続しておくとよい。こうしておけば、穴側面への再付着を低減できる。

また電流は主に穴の電極端寄りの側面からチャンネルに流れ込む。たとえばトランジスタのドレイン電極の場合には、ドレイン電極のゲート側に近い端からチャンネルに流れ込む。そのため電流が主に流れ込む電極端部分において、電極金属がチャンネルに接触する長さを長いままにできる。この場合には、電極端部分に波状の輪郭を持つ大きな穴を開けて、その側面から電極金属を接触させることになる。

図５に、電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置する複数の穴をドライエッチングにより形成した表面写真を示す。図５では、中央部のみＡｌＧａＮバリアー層を残して電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置する複数の穴をドライエッチングするとともに、複数の穴が電極端から離れた位置で接続されるように同様にドライエッチングされている。
トランジスタを作製する場合には、ドレイン電極とソース電極がこの波状になっている複数の穴部分に被さるようにして形成される。ゲート電極はこの中央部に位置する。この構造を用いた場合にも接触抵抗を一桁程度小さくすることが可能であった。

家庭用電源のインバータ、コンバータ等に使用可能である。横型素子で低損失のまま高耐圧化が可能であるため、例えば、他の電子部品と集積化が可能であり、家庭用ＤＣ電源のＡＣ−ＤＣ変換部等を小型化できる。また、高速動作が可能であり、省エネルギー化にも効果がある。

ダブルヘテロ構造からなるチャンネルに小さな穴を通してコンタクトするソースとドレイン電極を有するトランジスタの模式図である。 図１に示すトランジスタのオン抵抗のソース・ドレイン間隔依存性である。 ソースとドレイン電極を、ＡｌＧａＮバリアー層を除去してチャンネルに側面から接触するようにして作製した素子のオン抵抗の測定結果である。 ソースとドレイン電極が形成される部分のＡｌＧａＮバリアー層を薄くして本発明の電極構造を形成したトランジスタの模式図である。 チャンネルまで到達する穴をドライエッチングにより形成した表面写真である。

符号の説明

１：基板
２：バッファー層
３：ＧａＮ層
４：ＡｌＧａＮバリアー層
１０：ソース電極
１１：ゲート電極
１２：ドレイン電極

Claims (2)

1. キャリアが走行するチャンネルが形成される第１の窒化物半導体及び前記第１の窒化物半導体とヘテロ接合を構成する第２の窒化物半導体とを備えた窒化物半導体デバイスの作製方法であって、
   電子ビーム蒸着法により粒子状の複数の異なる電極用金属を順番にるつぼから放出させ、前記粒子状の電極用金属を前記第２の窒化物半導体の表面から前記第２の窒化物半導体に穴を開けて前記第１の窒化物半導体内の前記チャンネルが形成された領域にまで到達させることを順番に行って、前記複数の異なる電極用金属が積層され、かつ、前記複数の穴の側面で前記チャンネルに接触する電極構造を前記第２の窒化物半導体の表面に形成する電極形成工程と、
   前記電極形成工程により形成された前記複数の異なる電極用金属が積層された電極構造を合金化して全体として一つの電極として機能させるためのアニールを行うアニール工程と、
   を含むことを特徴とする窒化物半導体デバイスの作製方法。
2. 前記第２の窒化物半導体は、前記電極形成工程により前記電極構造が形成される位置の厚さが、前記電極構造が形成されない位置の厚さよりも薄くされていることを特徴とする請求項１記載の窒化物半導体デバイスの作製方法。