JP5168560B2 - 薄膜インダクタ及びその製造方法 - Google Patents

Description

本発明は、薄膜インダクタ及びその製造方法に関する。

携帯電話機や携帯端末等の携帯機器には、例えば、パワーアンプモジュール、集積回路（ＩＣ）用電源、各種ドライバ等を駆動するための多くの電源回路が内蔵されており、また、電源回路の動作電圧は、機器の多機能化や電子部品の高集積化に伴い多様化しており、かつ、半導体装置の微細化に伴って低電圧化が進んでいる。また、微小な電圧変動に起因する機器部品の誤動作を防止すべく、電源の分散化も急速に進行しており、そのため、個々の半導体装置を個別制御するための電源が必要となり、携帯機器には更に多くの電源回路が内蔵されるようになってきた。

その一方で、近時、携帯機器には、更なる低消費電力化と小型化が切望されている。消費電力を抑えて搭載バッテリーの寿命を延ばすには、電源回路で電圧変換を行うときの電力損失を抑制する必要があり、それに対応すべく、携帯機器には、ＤＣ−ＤＣコンバータと呼ばれるレギュレータが広く採用されている。しかし、ＤＣ−ＤＣコンバータを用いると、その回路にはトランス、キャパシタ、インダクタ等の電子部品が必要となるため、電源回路の占有面積が増大してしまい、小型化を阻害する要因となってしまう。そこで、携帯機器の更なる小型化を達成するには、それらの電子部品の小型化が急務となっている。

電源回路に使用されるこれらの電子部品のうちインダクタとしては、従来、フェライトコアにコイルを巻回した巻線タイプのものが広く使用されていたが、その構造上、薄型化（低背化）及び小型化が困難であり、近年では、平面に形成されたコイルをフェライト等の磁性性層で挟持し、かつ、コイル導体間を磁性樹脂等の磁性材料で埋め込んだ薄膜インダクタが開発されてきた（例えば、特許文献１参照）。
特開２００４−３３５９３３号公報

しかし、かかる薄膜インダクタは、その構造上、巻線インダクタに比して薄型化し易いものの、同種の磁性材料を用いて小型化を推し進めた場合、コイル面積が低減されるといった理由によりインダクタンスが低下してしまい、電圧変換効率が低下する傾向にある。近時、電源回路のスイッチング周波数はますます高周波化しており、そのような高いスイッチング周波数では、電圧変換効率の低下は更に顕著となる。そこで、より高い透磁率を有する磁性材料を使用したり、磁路における磁性体間（磁性コアと磁性層等）のギャップ（間隔）を狭小化することにより、インダクタンスを増大する試みがなされている。

また、電源の大電流化やＤＣ−ＤＣコンバータ等の電源回路の動作の安定制御を実現するには、直流重畳特性（インダクタンス−電流特性）を改善する必要がある。直流重畳特性が不十分な薄膜インダクタに直流電流が送通されると、磁気飽和によってインダクタンスが急激に低下する。こうなると、電源回路に流れる電流が急激に変化して動作が不安定になるとともに電圧変換効率が低下するといった不都合がある。しかし、上述の如く初期のインダクタンスを増大させるためにギャップを狭小化すると、動作後の磁気飽和が早くなって直流重畳特性が悪化してしまうといった不都合が生じ得る。逆に言えば、ギャップの大きさによってインダクタの磁気抵抗が調整されるので、ギャップによって、そのインダクタの直流重畳特性が決定されると言える。

したがって、インダクタンス特性と直流重畳特性の双方のバランスをとりながら両者を改善するには、磁性コアと磁性層等の間のギャップを適正に微調整する制御が必要である。

ところで、薄膜インダクタとしては、特許文献１に記載されたタイプの他に、フェライト等の磁性基板を切削加工することにより、磁性コアの磁芯として機能する突起部を作製し、その後、その突起部を巻回するようなスパイラル状の導体コイルをフォトリソグラフィとめっきによってパターニングし、導体コイルと突起部の上に磁性層を形成した薄膜インダクタが知られている。このような突起部を有する薄膜インダクタでは、突起部と磁性層とのギャップ距離が、インダクタンス特性と直流重畳特性に重大な影響を及ぼし得る。

この薄膜インダクタを携帯機器の電源回路に用いる場合、突起部と磁性層とのギャップを数μｍ以下の寸法精度で制御することが今後期待されている。また、かかる突起部を有する薄膜インダクタは、磁性基板の複数の領域に、同一形態を有する複数の薄膜インダクタ構造（個片、個品）を形成した後、その基板を切削（ダイシングプロセス）して個片化し、それらに配線処理やパッケージ処理を施すいわゆるウェハプロセスによって広く製造されている。よって、個片間の性能のばらつきを十分に低く抑えて歩留まりを向上させるには、基板内に同時に形成される複数の薄膜インダクタに対して、上述した突起部と磁性層間の微細なギャップ制御を正確に行う（基板面内のギャップ寸法のばらつきを十分に抑える）必要がある。しかし、突起部と磁性層間のギャップを、例えば、機械的な加工を用いた寸法制御によって数μｍオーダーで制御することは極めて困難である。

そこで、本発明は、かかる事情に鑑みてなされたものであり、突起部を有する薄膜インダクタに対して要求される精度の高いギャップ制御を実現できる薄膜インダクタの製造方法、及び、そのように高い精度で形成されたギャップ構造を有する薄膜インダクタを提供することを目的とする。

上記課題を解決するために、本発明による薄膜インダクタの製造方法は、磁性基板上に第１の絶縁層を形成する工程と、その第１の絶縁層が形成された磁性基板の一部を研削することにより、磁性基板上にギャップ層が積層された突起部を形成する工程と、突起部を巻回するように導体コイルを形成する工程と、その導体コイルの周回間に第２の絶縁層を充填する工程と、導体コイル、第２の絶縁層、及び、ギャップ層が積層された突起部上に磁性層を形成する工程とを含む。

このような薄膜インダクタの製造方法においては、まず、磁性基板上に、例えば、液状の樹脂又は樹脂組成物を塗布し、それを硬化させることにより第１の絶縁層を形成する。次に、第１の絶縁層が形成された磁性基板の一部を研削することにより、研削されなかった部分を突起部として突設させる。このとき、磁性基板の切削された部位上に形成されていた第１の絶縁層も同時に研削されるので、第１の絶縁層は突起部上にのみ残り、その残存する第１の絶縁層がギャップ層として突起上に積層された構造が形成される。このように、ギャップ層の前駆体（前駆層）に相当する第１の絶縁層が、薄膜インダクタにおける素子構造が全く形成されていない状態の磁性基板上に、上述の如く塗布等によって均一な厚さで形成され得るので、ギャップ層を均一に平坦化され易く、所望の厚さに制御し易い。

それから、突起部の周囲に突起部を巻回するように導体コイルを形成し、さらに、その周回間（導体間）に樹脂又は樹脂組成物等を充填して第２の絶縁層を形成する。このとき、導体コイルの高さがギャップ層の高さと同一又は略同一となるように導体コイルを形成すると好ましい。次いで、必要に応じて第２の絶縁層面とギャップ層の上面とが同じ高さになるように平坦化、すなわち、平坦化面を形成した後、その上、つまり、導体コイル、第２の絶縁層、及び、ギャップ層が積層された突起部上に磁性層を形成することにより、厚さが精度良く制御されたギャップ層を有する薄膜インダクタの素子構造が形成される。

或いは、本発明による薄膜インダクタの製造方法は、磁性基板の一部を研削することにより、その磁性基板上に突起部を形成する工程と、突起部が形成された磁性基板上に第１の絶縁層を形成することにより、突起部上にギャップ層を積層する工程と、突起部を巻回するように導体コイルを形成する工程と、その導体コイルの周回間に第２の絶縁層を形成する工程と、導体コイル、第２の絶縁層、及び、ギャップ層が積層された突起部上に磁性層を形成する工程とを含む。

このような薄膜インダクタの製造方法では、磁性基板上に第１の絶縁層を形成する前に磁性基板の一部を切削して先に突起部を形成する。それから、その基板上に、上述したのと同様に樹脂等からなる第１の絶縁層を形成する。このとき、磁性基板の全面上に第１の絶縁層を形成した場合、第１の絶縁層のうち突起部上に積層された部分がギャップ層となる。或いは、磁性基板の全面ではなく突起部上にのみ第１の絶縁層を形成してもよく、この場合、第１の絶縁層がギャップ層となる。そして、第１の絶縁層は、周囲に素子構造が形成されていない突起部上、及び切削された部位（溝部）上に形成されるので、厚さが均一化され、これにより、ギャップ層も均一な厚さで平坦に形成され易く、その厚さも制御し易い。その後は、先述したのと同様にして、導体コイルを形成し、その周回間に樹脂等を充填して第２の絶縁層を形成し、必要に応じてそれらの上面を平坦化した後、その上に磁性層を形成することにより、薄膜インダクタの構造を得る。

ここで、磁性基板の全面上に第１の絶縁層を形成する場合、導体コイルを形成する前に、突起部上に積層されたギャップ層以外の第１の絶縁層を除去してもよい。こうすれば、そのように第１の絶縁層の一部を除去しない場合に比して、導体コイルを厚くしてコイル抵抗の低下を抑止できるので、薄膜インダクタの特性上好ましい。

また、本発明による薄膜インダクタは、本発明の薄膜インダクタの製造方法によって有効に製造されるものであって、磁性基板上に形成された突起部と、その突起部上にのみ積層されており、かつ、第１の絶縁層からなるギャップ層と、突起部を巻回するように形成された導体コイルと、導体コイルの周回間（導体間）に形成された第２の絶縁層と、導体コイル、第２の絶縁層、及び、ギャップ層が積層された突起部上に形成された磁性層とを備える。

本発明によれば、薄膜インダクタの素子構造の一部である導体コイルやその周回間に設けられる第２の絶縁層を形成する前に、磁性基板の突起部上に予めギャップ層を積層させるので、所望の均一な厚さのギャップ層を形成し易く、これにより、突起部を有する薄膜インダクタに対して要求される精度の高いギャップ距離の制御を実現でき、その結果、そのように高い精度で形成されたギャップ構造を有する薄膜インダクタを簡易にかつ確実に得ることができるので、インダクタンス特性と直流重畳特性に優れた薄膜インダクタを、高い歩留まりで製造することが可能となる。

以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

図１（Ａ）〜（Ｅ）は、本発明による薄膜インダクタの製造方法によって薄膜インダクタを形成している状態を模式的に示す工程図である。ここでは、本発明の理解を容易にするべく、手順の概略を簡明に説明し、より詳細かつ具体的な内容については後述する。

まず、磁性基板Ｗ上の全面に、例えば、液状の樹脂又は樹脂組成物をスピンコート等で塗布し、それを硬化させることにより、絶縁層４（第１の絶縁層）を形成する（図１（Ａ））。次に，その磁性基板Ｗの一部（図示周縁部）を絶縁層４とともに研削することにより、突起部１１を形成する。突起部１１上の絶縁層４はそのまま残留し、突起部１１上にギャップ層４０が積層された構造を得る（図１（Ｂ））。次いで、磁性基板Ｗにおいて切削されて形成された溝部１２上に、導体リード配線３０を形成した後、突起部１１の周囲に突起部１１を巻回するように一本のコイル２２（導体コイル）を形成する（図１（Ｃ））。このとき、コイル２２の高さがギャップ層４０の高さと同一又は略同一となるようにコイル２２を形成する。さらに、コイル２２の周回間（導体間）に樹脂又は樹脂組成物を充填して絶縁層２０（第２の絶縁層）を形成する（図１（Ｄ））。こうして、平坦化された磁性基板Ｗのコイル２２、絶縁層２０、及び、ギャップ層４０が積層された突起部１１上に上部磁性層５０を形成することにより、薄膜インダクタ１００の素子構造を得る。

次に、図２は、本発明による薄膜インダクタを複数形成するための磁性基板Ｗの一例を示す平面図である。磁性基板Ｗは、薄膜インダクタの磁性コアの一部を構成するフェライト基板であり、図示一点鎖線で示す仮想切断線Ｃで囲まれた複数の領域Ｒのそれぞれに薄膜インダクタの素子構造が形成された後、ダイシングブレードを用いたダイシングプロセスによって、仮想切断線Ｃに沿って機械的に切断され、薄膜インダクタの個片が得られる。なお、図示においては、領域Ｒの大きさを誇張して示している。

図３は、本発明による薄膜インダクタの好適な一実施形態の構成を示す概略断面図（鉛直断面図）である。また、図４は、図３におけるＩＶ−ＩＶ線断面図（水平断面図）である。なお、図４においては、便宜上、後記の外部端子Ｇの図示を省略した。

薄膜インダクタ１は、上述のとおり、図２に示す磁性基板Ｗ上に複数形成された単位構造がダイシングによって個片化されたものであり、図３は、薄膜インダクタ１の側面Ｓと上下両面の周縁部を覆うように外部端子Ｇが形成された状態を示している。この薄膜インダクタ１は、面内中央部に磁心として機能する突起部１１が突設された磁性基板Ｗの環状の溝部１２上に、絶縁層２０内に埋め込まれるように、かつ、突起部１１の周囲を巻回するように設けられた１本のスパイラル状をなすコイル２２が形成されたものである。

絶縁層２０は、コイル２２の周回間を絶縁する層として機能する。また、コイル２２における図示向かって左側の部位の絶縁層２０上には、導体リード配線３０が形成されている。導体リード配線３０は、一方端がコイル２２の内側端部２４に接続されており、他方端が薄膜インダクタ１の側面Ｓに露出して外部端子Ｇに接続されるように面方向に延在している。この導体リード配線３０は、平面視において櫛状をなしており（図４参照）、コイル２２の内側端部２４に接続された矩形状の基部３１から、側面Ｓに沿って幅広に延在する櫛部３２が延出している。櫛部３２は、櫛歯状に分割された複数のサブ電極３５を有しており、それらのサブ電極３５が、平面方向に所定間隔で並置されるように側面Ｓにおいて外部へ露出している。

さらに、絶縁層２０及び導体リード配線３０上には、上述した絶縁層４（図１（Ａ））からなるギャップ層４０、上部磁性層５０（磁性層）、及び保護層６０がこの順に積層形成されている。ギャップ層４０は、突起部１１と上部磁性層５０とのギャップ距離（間隔）を制御（調節）するためのものである。また、櫛歯状のサブ電極３５間の間隙には、絶縁層２０が充填されている。さらに、上部磁性層５０は、例えば、フェライト又はフェライト粉末を含む樹脂組成物等の絶縁性磁性材料で形成されており、その上面が保護層６０で覆われている。保護層６０はなくともよいが、上部磁性層５０の表層として金属磁性薄膜が形成されている場合には有用である。

このように構成された薄膜インダクタ１を製造する手順としては、例えば、以下に示す方法が挙げられる。まず、図２に示す磁性基板Ｗ（フェライト基板）上の全面に、未硬化の樹脂又は樹脂組成物を供給し、スピンコート等によって薄膜状に塗布した後、その樹脂又は樹脂組成物を硬化させてギャップ層４０の前駆層（第１の絶縁層）を形成する。

ここで、フェライト基板である磁性基板Ｗは、下部磁性層１０として用いることができるものであれば成分は特に制限されず、例えば、少なくとも酸化鉄を含有し、酸化ニッケル、酸化マンガン又は酸化亜鉛を更に含む主成分と、酸化ビスマス、酸化バナジウム、酸化リン及び酸化ホウ素の１種又は２種以上からなる添加物と、酸化シリコンからなる副成分と、酸化マグネシウム、酸化カルシウム、酸化バリウム及び酸化ストロンチウムの１種又は２種以上からなる副成分とを含有するものが挙げられる（例えば、本出願人による特開２００４−３４９４６８号等参照）。

また、樹脂としては、熱硬化性樹脂及び熱可塑性樹脂のいずれを用いてもよく、より具体的には、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂等を単独で或いは２種以上混合して用いる例が挙げられる。

さらに、樹脂組成物としては、フェライト粉体と樹脂とが混合された磁性樹脂組成物が挙げられ、フェライト粉体としては、例えば、Ｎｉ／Ｚｎ系、Ｍｎ／Ｚｎ系、プラナー系またはＮｉ／Ｃｕ／Ｚｎ系のフェライト等が挙げられる（例えば、本出願人による特開２００３−２２６５２５号、特開２００１−２１０９４２号公報等参照）。

またさらに、樹脂組成物は、上記の樹脂又は磁性樹脂組成物に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等、さらに、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末、またさらには、ガラス繊維、アラミド繊維等の樹脂繊維等といった無機フィラーを添加したものであってもよい。

次に、ギャップ層４０の前駆層である絶縁層が全面に形成された磁性基板Ｗに対し、例えば、ダイヤモンドホイール砥石等の砥石を用いた高精度スライサーにより、突起部１１を残して溝部１２の肉厚を薄くするような研削加工を施し、各領域Ｒの中央部に突起部１１を形成し、その周囲に溝部１２を形成する。これにより、突起部１１の上面以外の部位の絶縁層も除去され、突起部１１の上面にのみギャップ層４０が積層された構造が形成される。

次に、下部磁性層１０の溝部１２上に、フォトリソグラフィとめっきにより、コイル２２を形成する。より具体的には、例えば、溝部１２面上に、シード層としての下地導体層を無電解めっきにて形成し、その上に、フォトレジストを成膜し、それをフォトリソグラフィによって、コイル２２のパターンに対応した選択めっき用のマスクレジストにパターニングする。それから、そのマスクレジストをめっきマスクとして下地導体層が露呈している部分に、選択的に電気（電解）めっきを施し、コイル２２用の電気めっき導体層を電着形成する。次いで、マスクレジストを除去した後、電気めっき導体層が形成されていない部分の下地導体層をエッチングにより除去する。その後、マスクレジストを用いることなく、電気めっきを更に施すことにより、電気めっき導体層を電着成長させて所望の十分な厚さを有するコイル２２を得る。

それから、コイル２２上に未硬化の樹脂組成物を供給し、コイル２２を埋め込むように層形成した後、その樹脂組成物を硬化させて絶縁層２０（第２の絶縁層）を形成する。ここで、絶縁層２０に用いる樹脂組成物は、上述したギャップ層４０の前駆層である絶縁層（図１に示す絶縁層４に相当）に用いられるフェライト粉体と絶縁樹脂とが混合された磁性樹脂組成物が好ましいものとして例示できる。

次に、絶縁層２０上に、フォトリソグラフィとめっきにより、導体リード配線３０を形成する。より具体的には、例えば、図４に示す導体リード配線３０を形成する絶縁層２０上に、フォトレジストを成膜し、それをフォトリソグラフィによって、導体リード配線３０のパターンに対応した選択めっき用のマスクレジストにパターニングする。それから、そのマスクレジストをエッチマスクとして使用し、そのエッチマスクがない部分の絶縁層２０をエッチングして除去する。次いで、マスクレジストを除去した後、その面上に、シード層としての下地導体層を無電解めっきにて形成した後、さらにその上に、電気（電解）めっきを施し、導体リード配線３０用の電気めっき導体層を電着し、それを成長させて所望の厚さを有する導体リード配線３０を得る。

次に、コイル２２、ギャップ層４０、及び導体リード配線３０上に、上部磁性層５０を形成する。上部磁性層５０の材料としては、例えば、フェライト、又は、上述したようなフェライト粉末を含む樹脂組成物等の絶縁性磁性材料が挙げられ、その上に、金属磁性薄膜を更に成膜してもよい。金属磁性薄膜としては、Ｃｏ系非晶質合金層と酸化膜とが交互に積層された多層膜、絶縁材料とその絶縁材料の混入によって軟磁性化する磁性材料を含む組成物等が挙げられる（材料及び成膜方法については、本出願人による特開２００６−１５６８５５号、特開２００５−１０９２４６号、特開２００４−２３５３５５号公報等参照）。

その後、上部磁性層５０上に、未硬化の樹脂又は樹脂組成物を供給し、それを硬化させて保護層６０を成膜し、ダイシングプロセスを施して個片化した後、さらに、通常は、めっき等により外部端子Ｇを形成して薄膜インダクタ１を得る。保護層６０を形成するための樹脂又は樹脂組成物としては、上述したギャップ層４０の前駆層としての絶縁層と同様の樹脂又は樹脂組成物を用いることができる。

図５は、本発明による薄膜インダクタの好適な他の一実施形態の構成を示す概略断面図（鉛直断面図）である。薄膜インダクタ２は、導体リード配線３０が設けられた部位が、図２に示す薄膜インダクタ１と異なること以外は、薄膜コンダクタ１と同様に構成されたものである。すなわち、薄膜インダクタ２では、磁性基板Ｗに形成された溝部１２上の図示向かって左側面上に、導体リード配線３０が設けられている。つまり、薄膜インダクタ１では、導体リード配線３０がコイル２２の図示上側から側面Ｓに引き出されているのに対し、薄膜インダクタ２では、導体リード配線３０がコイル２２の図示下側から側面Ｓに引き出されている点で、両者は相違する。なお、導体リード配線３０の平面形状は、図４に示すものと同様、櫛形状をなしている（図４は、図５におけるＩＶ−ＩＶ線断面図でもある。）。

このように構成された薄膜インダクタ１，２及びその製造方法によれば、ギャップ層４０の前駆層である絶縁層が、磁性基板Ｗ上の全面に、未硬化の樹脂又は樹脂組成物をスピンコート等によって薄膜状に塗布・硬化して形成されるので、その厚さを均一にすることができ、厚さの調節も簡易に行うことができる。これにより、所望の均一な厚さのギャップ層４０を確実に形成することができるので、突起部１１を有する薄膜インダクタ１，２に対して要求される数μｍ以下の寸法精度でギャップ距離の制御を実現できる。その結果、そのように高い寸法精度で形成されたギャップ構造を有する薄膜インダクタ１，２を簡易にかつ確実に製造することができるので、インダクタンス特性と直流重畳特性に優れた薄膜インダクタ１，２の生産性を向上させることが可能となる。

ここで、図６は、図３に示す薄膜コンダクタ１と同様に製造された製品サンプルの一例の断面を示す写真であり、図７は、図６において白枠線（一点鎖線付き）で囲まれた部分を示す拡大写真である。この例では、突起部１１上に積層されたギャップ層４０は、約４μｍの極めて均一な厚さで形成されていることが確認された。

また、本発明によれば、磁性基板Ｗの全面に、均一な厚さの絶縁層（ギャップ層４０の前駆層）を形成できるので、磁性基板Ｗ上に形成される薄膜インダクタ１，２の個片間の特性のばらつきがを格段に低減でき、歩留まりを増大させて生産性を更に向上させることができる。

さらに、磁性基板Ｗにギャップ層４０の前駆層である絶縁層を塗布形成することなく突起部１１を形成し、溝部１２にコイル２２及び絶縁層２０を形成した後、その上にさらに絶縁層を形成して、言わば、それらの構造の全面にギャップ層４０を形成する場合（従来の方法）、絶縁層２０の一部が突起部１１上に残渣として残ってしまう傾向にあり、その影響によりギャップ制御が困難となり、インダクタ特性が劣化してしまうおそれがある。また、この場合、コイル２２を所望の高さに形成するとギャップ層４０に段差が生じてしまうことがあり、こうなると、その上に積層する磁性層の特性劣化が発生することがある。また、コイル２２の高さを調節しようとして、コイル２２の高さが、突起部１１の高さ＋ギャップ層４０の厚さより低くなると、コイル２２の抵抗が増大してしまうといった不都合が想起される。これに対し、本発明の如く、磁性基板Ｗに予めギャップ層４０の前駆層である絶縁層を塗布形成し、突起部１１上にギャップ層４０を予め先に設けておくことにより、上述した、ギャップ層４０の段差による磁性層の特性劣化やコイル２２の抵抗増大といった不都合を解消できる。

ここで、図１に示す手順で磁性基板Ｗ上に薄膜インダクタを形成したとき（実施例）と、磁性基板Ｗにギャップ層４０の前駆層である絶縁層を塗布形成することなく突起部１１を形成し、溝部１２にコイル２２及び絶縁層２０を形成した後、その上に絶縁層を形成してそれらの構造の全面にギャップ層４０を形成することにより薄膜インダクタを形成したとき（比較例）の基板面内における個片間の特性のばらつきを評価した。評価した特性はインダクタンスであり、以下の式に基づいてばらつきσを算定した。
σ＝（Ｌmax−Ｌmin）／（Ｌmax＋Ｌmin）×１００（％）
ここで、Ｌmaxは、個片サンプル中の最大インダクタンスを示し、Ｌminは、個片サンプル中の最小インダクタンスを示す。その結果、本発明の実施例による薄膜インダクタの製造方法では、σが４．３８％であり、従来の比較例による薄膜インダクタの製造方法では、σが１０．４６％であった。このことから、本発明の薄膜インダクタの製造方法によれば、基板面内における薄膜インダクタの個片間の特性のばらつきを格段に（半分以下に）改善できることが確認された。

なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、磁性基板Ｗにギャップ層４０の前駆層である絶縁層を塗布形成する前に、磁性基板Wに先に突起部１１を形成し、その後、磁性基板Ｗの全面上（突起部１１上及び溝部１２上）にギャップ層４０の前駆層（第１の絶縁層）を形成してもよい。この場合、第１の絶縁層のうち突起部１１上に積層された部分がギャップ層４０として機能する。或いは、磁性基板Ｗの全面ではなく突起部１１上にのみ第１の絶縁層を形成してもよく、この場合、第１の絶縁層がギャップ層として機能する。

前者の如く、突起部１１及び溝部１２の全面上に第１の絶縁層を形成する場合、コイル２２の高さが突起部１１の高さ＋ギャップ層４０の厚さより低くなり、コイル抵抗が増大してしまったり、絶縁層２０の厚さの制御が困難なことがあるので、コイル２２を形成する前に、突起部１１上に積層された部分以外の第１の絶縁層を除去すると好適である。一方、後者の如く、突起部１１上にのみ第１の絶縁層を形成する場合、スピンコート等による樹脂又は樹脂組成物の塗布が難しく、また、アライメント誤差が不可避的に存在するため、突起部１１と同等サイズのギャップ層４０を形成し難いことがあるので、この観点から、突起部１１形成前に第１の絶縁層を塗布する図１に示す方法がより有利である。

また、絶縁層２０及びギャップ層４０は、磁性粉末や無機フィラーを含有していなくてもよい。さらに、導体リード配線３０のサブ電極３５は、複数の部位に分割されていなくてもよく、導体リード配線３０をコイル２２と一体に形成してもよい。またさらに、磁性基板Ｗは板状でなくてもよく、例えばシート状の部材であってもよい。

以上説明した通り、本発明の薄膜インダクタ及びその製造方法は、突起部を有する薄膜インダクタに対して要求される精度の高いギャップ距離の制御を実現できるので、種々の電子部品を搭載する機器、装置、モジュール、システム、デバイス等、特に小型化及び高性能化が要求されるもの、特にそれらに備わる電源回路に広く且つ有効に利用することができる。

（Ａ）〜（Ｅ）は、本発明による薄膜インダクタの製造方法によって薄膜インダクタを形成している状態を模式的に示す工程図である。 本発明による薄膜インダクタを複数形成するための磁性基板Ｗの一例を示す平面図である。 本発明による薄膜インダクタの好適な一実施形態の構成を示す概略断面図である。 図３におけるＩＶ−ＩＶ線断面図である。 本発明による薄膜電子部品の好適な他の一実施形態の構成を示す概略断面図である。 図２に示す薄膜コンダクタ１と同様に製造された製品サンプルの一例の断面を示す写真である。図６において白線で囲んだ部分を示す拡大写真である。 図６において白線で囲まれた部分を示す拡大写真である。

符号の説明

１，２，１００…薄膜インダクタ、４…絶縁層（第１の絶縁層）、１０…下部磁性層、１１…突起部、１２…溝部、２０…絶縁層（第２の絶縁層）、２２…コイル（導体コイル）、２４…内側端部、３０…導体リード配線、３１…基部、３２…櫛部、３５…サブ電極、４０…ギャップ層、５０…上部磁性層、６０…保護層、Ｃ…仮想切断線、Ｇ…外部端子、Ｒ…領域、Ｓ…側面、Ｗ…磁性基板。

Claims (1)

1. 磁性基板上に形成された突起部と、
   前記突起部上にのみ積層されており、かつ、第１の絶縁層からなるギャップ層と、
   前記突起部を巻回するように形成された導体コイルと、
   前記導体コイルの周回間に充填された第２の絶縁層樹脂と、
   前記導体コイル、前記第２の絶縁層、及び、前記ギャップ層が積層された突起部上に形成された磁性層と、
   を備え、
   前記導体コイルの高さと前記ギャップ層の高さが、同一又は略同一に形成されている、
   薄膜インダクタ。