JP5193452B2 - パワー半導体素子とハウジングとを備えた装置の製造方法 - Google Patents

パワー半導体素子とハウジングとを備えた装置の製造方法 Download PDF

Info

Publication number
JP5193452B2
JP5193452B2 JP2006272883A JP2006272883A JP5193452B2 JP 5193452 B2 JP5193452 B2 JP 5193452B2 JP 2006272883 A JP2006272883 A JP 2006272883A JP 2006272883 A JP2006272883 A JP 2006272883A JP 5193452 B2 JP5193452 B2 JP 5193452B2
Authority
JP
Japan
Prior art keywords
power semiconductor
metal
semiconductor element
layer
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006272883A
Other languages
English (en)
Other versions
JP2007103949A (ja
Inventor
ハイデンライヒ ディルク
シュトックマイアー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2007103949A publication Critical patent/JP2007103949A/ja
Application granted granted Critical
Publication of JP5193452B2 publication Critical patent/JP5193452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20Conductive package substrates serving as an interconnection, e.g. metal plates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads
    • H10W72/01904Manufacture or treatment of bond pads using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07636Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07637Techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07651Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H10W72/07653Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5434Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/641Dispositions of strap connectors
    • H10W72/646Dispositions of strap connectors the connected ends being on auxiliary connecting means on bond pads, e.g. on a bump connector
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/926Multiple bond pads having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、例えば、ハウジング内に備わっている個々のパワー半導体素子(パワー半導体構成品)として、又はハウジング内で回路に適して接続されている複数のパワー半導体素子を備えたパワー半導体モジュールとして構成されている、少なくとも1つのパワー半導体素子と、ハウジングとを有する装置製造方法に関する。
例えば特許文献1及び特許文献2から知られているようなパワー半導体モジュールが本発明の出発点である。この種のパワー半導体モジュールは、ハウジングと、このハウジング内に配置されていて好ましくは冷却体上に直接的に取り付ける電気絶縁式の少なくとも1つの基板とを有する。この基板は絶縁材料ボディを有し、この絶縁材料ボディは、この絶縁材料ボディ上に設けられていて互いに絶縁されている金属性の複数の接続パス(接続トラック)と、これらの接続パス上に設けられていて回路に適してこれらの接続パスと接続されている複数のパワー半導体素子とを備えている。更にこのパワー半導体モジュールは、外部負荷接触部及び外部補助接触部用の端子要素(ターミナル要素)と、パワー半導体モジュールの内部に配置されている接続要素とを有する。パワー半導体モジュールの内部における回路に適した接続部用のこれらの接続要素は、多くの場合、ワイヤボンディング接続部(特許文献1に従う)又はパワー半導体素子上にロウ付けされた打ち抜き曲げ部材(特許文献2に従う)として形成されている。
特に単位面積あたり高い電流容量を有するパワー半導体素子用のワイヤボンディング接続部において、ボンディング接続部の必須の電流容量を達成するために単位面積が多数のボンディングワイヤを有し且つ各ボンディングワイヤが複数のボンディングフットを有する必要があることは短所である。更にボンディング接続部において、電気接続が互いに離間されている複数のボンディングフットを介して確立され、それによりパワー半導体素子の接触面に対する電流入力が均一に行なわれないことは短所である。
ロウ付け接続部はパワー半導体素子の接触面に対する均一の電流入力にとって適しているが、そのためにロウ付け接続部は接触面の大部分を覆わなくてはならない。この際、パワー半導体素子及び接続要素の異なる熱膨張が短所であると分かっている。この短所は、好ましくは鉛を多く含んだロウから成る比較的厚いロウ層、及びトリメタル接続要素の使用により軽減されるが、その際にこの種の接続部は高い電気抵抗と高い熱抵抗を有することになる。
同様に例えば特許文献3から知られているように押圧力接触式(プレッシャコンタクト式)のパワー半導体モジュールが知られている。この際、ベースプレートと押圧力を導入する要素との間にパワー半導体素子が配置されている。押圧力が直接的にパワー半導体素子上に導入される押圧力接触式の構造は、目下、特にパワーダイオード及びパワーサイリスタにおいて知られている。この種の構造において、押圧力が選択的に各パワー半導体素子に対して別個に導入されることは短所である。
特許文献4は、加圧焼結技術による接続部のための基礎的な従来技術を示している。特許文献4は、以下の本質的な処理ステップにより特徴付けられている方法を開示している:
・ 金属粉及び溶剤から成るペースト状の層を、個々の素子の接続すべき接触面上に塗布するステップ;
・ 基板上にその素子を取り付けるステップ。この際、そのペースト状の層が素子と基板との間に配置される;
・ 素子とペースト状の層と基板とから成る結合体から溶剤を追い出すステップ;
・ 追加的な加圧のもと、焼結温度に結合体を加熱するステップ。
更に特許文献5に従う方法が知られていて、この方法は、複数のパワー半導体素子に対し、加圧焼結接続の準備ステップを同時に実施し得るという長所を有する。実際の焼結接続は、更に選択的に各パワー半導体素子に対して個々に実施される。この方法は次のステップを有する:
・ 金属粉及び溶剤から成るペースト状の層を支持フォイル上に塗布するステップ;
・ ペースト状の層を乾燥させるステップ;
・ 乾燥された層上に少なくとも1つの素子を取り付けるステップ;
・ 少なくとも1つの素子と、乾燥された層を有する支持フォイルとから成る結合体を加圧するステップ。それによりその層と素子との間の付着力がその層と支持フォイルとの間の付着力よりも大きくなる;
・ 付着する層を備えた少なくとも1つの素子を支持フォイルから取り外すステップ;
・ 付着する層を備えたその素子を基板上に位置決めするステップ;
・ 基板及び素子の装置を加圧及び加熱し、それらを焼結接続させるステップ。
DE19719703A1 EP0513410B1 DE10360573A1 DE3414065C2 DE102004019567A1
本発明の基礎を成す課題は、パワー半導体素子において基板とは反対側の電流導入が完全に均一に行なわれる、少なくとも1つのパワー半導体素子と、ハウジングとを備えた装置が効率よく経済的に製造され得る製造方法を紹介することである。
前記の課題は、本発明に従い、請求項1構成要件の措置により解決される。有利な実施形態は下位請求項に記載されている。
本発明の思想は、少なくとも1つのパワー半導体素子と、電気絶縁式のハウジングとを備えた装置に関する。この装置は、更に外側に通じる端子要素と、ハウジングにより少なくとも部分的に包囲されている少なくとも1つの基板とを有する。基板の第1主面上には少なくとも1つのパワー半導体素子の第2主面が配置されていて電導接続されている。
少なくとも1つのパワー半導体素子は、基板とは反対側のその第1主面上に、金属被覆層を備えた少なくとも1つの接触面を有している。この金属被覆層は加圧焼結接続のための貴金属層として形成されている。この装置は更に金属成形体を有し、この金属成形体の第2主面は同様に貴金属層を有する。この金属成形体はパワー半導体素子の前記の接触面と加圧焼結接続部を用いて接続されている。
本発明の装置の製造方法はウェーハ結合体としての複数のパワー半導体素子から出発し、このウェーハ結合体は、各々パワー半導体素子ごとに少なくとも1つの接触面を有し、この接触面は、第1主面上で貴金属から成る金属被覆層を備えている。本方法は少なくとも次のステップを有する:
・ 金属粉(好ましくは銀)と溶剤とから成るペースト状の層をパワー半導体素子の接触面上に選択的に塗布するステップ;
・ そのペースト状の層を乾燥させるステップ;
金属成形体の第2主面が接触面に向くように、少なくとも第2主面上に同様に貴金属層を有する各々の金属成形体を接触面上の乾燥された各々の層上に取り付けるステップ;
・ 金属成形体の配置された複数のパワー半導体素子、それらの焼結接続のために加圧するステップ;
・ ウェーハ結合体からパワー半導体素子及びこれと接続された金属成形体を個別化するステップ;
少なくとも1つの金属成形体を備えた少なくとも2つのパワー半導体素子を基板上に配置された導体パス上に配置するステップ;
少なくとも1つの金属成形体の配置されたパワー半導体素子を端子要素回路に適して接続するステップ;
・ ハウジングを配置するステップ。
次に本発明の解決策を図1〜図5の実施例に基づいて更に説明する。
図1は、ハウジング(3)を有する装置(1)、ここではパワー半導体モジュールであり、ハウジング(3)は、フレーム状のハウジング部分(32)と、このフレーム状のハウジング部分(32)とスナップ・ロック・接続するためのロックノーズ(36)を有するカバー(34)とを有している。フレーム状のハウジング部分(32)は基板(5)を包囲している。基板(5)は、好ましくは酸化アルミニウム又は窒化アルミニウムのような絶縁セラミックである絶縁材料ボディ(52)と、パワー半導体モジュールの内部側に設けられている絶縁材料ボディ(52)の第1主面上にそれ自体が構造化(パターン化)されている銅積層部とを有する。この銅積層部の個々の部分はパワー半導体モジュールの導体パス(導電トラック、54)を形成している。
これらの導体パス(54)上には、パワー半導体素子(70)と、負荷端子用の端子要素(42、44、46)と、接続要素(40)とが配置されている。これらのコンポーネントは全て接続部(60)を用いて導体パス(54)と接続されている。負荷端子要素(42、44、46)はパワー半導体素子(70)の外部接続のために用いられ、接続要素(40)はパワー半導体素子(70)の回路に適した内部接続のために用いられる。
ここではパワーダイオード及びパワーサイリスタであるパワー半導体素子(70)は、基板(5)とは反対側のそれらの第1主面上に電気接触接続のための接触面(図3及び図4参照)を有する。これらの接触面は、加圧焼結接続に適していて好ましくは金から成る貴金属表面(62)を有する。この接触面上にはこの接触面と加圧焼結接続部を用いて電導接続され、金属成形体(76)が配置されている。
この金属成形体(76)は好ましくは銅から成り、加圧焼結接続部の領域において電気的に塗布された貴金属表面をもっている。この金属成形体(76)は接続要素(40)とロウ付け技術により接続されている。これには、例えば300℃付近の領域における比較的高い温度においても永続的に確実な電気接続部を高い機械的安定性と同時に可能とする加圧焼結接続部の特別な長所がある。従って、パワー半導体素子(70)と金属成形体(76)とから成る結合体との、ロウ付け接続部(60)、ボンディング接続部、又は他の加圧焼結接続部のような後から実施される接続部も可能である。
パワー半導体素子(70)と金属成形体(76)とから成るこの結合体は特に有利であり、その理由は、ボンディング接続部又は平面的には形成されていないロウ付け接続部(60)の場合、この金属成形体(76)を用い、パワー半導体素子(70)内への電流の取り込みが全接触面に渡って均質に行なわれ、それによりパワー半導体素子(70)がその膨張に関して均一に負荷されるためであり、このことはより良い出力性能とより高い信頼性に寄与する。
図2は、例えば所謂「TO」ハウジング内に備えられた個々のパワー半導体素子(70)の形態における本発明に従う装置(1)を示している。ここでは同時に負荷端子要素(42)として形成されている平たい金属体としての基板(5)と、パワー半導体素子(70)と、他の端子要素(44)と、基板(5)を覆うハウジング(3)とが図示されている。
基板(5)は加圧焼結接続部を用いてパワー半導体素子(70)と電導接続されている。同様の接続部を用い、パワー半導体素子(70)において基板(5)とは反対側の第1主面上には金属成形体(76)が配置されている。この金属成形体(76)上には再び第3の加圧焼結接続部を用いて又はロウ付け接続部又は接着接続部を用いて第2の負荷端子要素(44)が接続されている。
図3は、ここではパワーダイオードである非制御式のパワー半導体素子(70)上の金属成形体(76)の第1配置構成を3次元図として示している。そのためにパワーダイオード(70)はその第1主面上に接触面(72)を有する。この接触面(72)は多層の金属被覆構造を有し、この際、最も上の層は、加圧焼結接続部用に必須であるため、貴金属から成っている。
このパワー半導体素子(70)上には、図面の見易さのために離間して描かれているが、横方向(ラテラル)に広がる接触面(76)を有する金属成形体(76)が配置されていて、加圧焼結接続部を用いてこの接触面(76)と電導接続されている。この加圧焼結接続部の構成に関しては図5が参照とされる。金属成形体(76)は、銅、又はモリブデン、又は100のうち少なくとも80の体積部分の割合でこれらの両方の金属を含む合金から成る直方体として形成されている。金属成形体(76)は、パワー半導体素子(70)の方を向いたその第2側面上に貴金属層を有し、この貴金属層は少なくともパワー半導体素子(70)の接触面(72)の大きさに対応する。好ましくは全金属成形体(76)が電気的に塗布された貴金属層で被覆されている。
平らであり直方体形状に形成されている金属成形体(76)は、その横方向の最大の広がりを100としたときの最大で50の厚さを有する。パワー半導体素子(70)と、加圧焼結法を用いて配置された金属成形体(76)との結合体は、押圧力接触接続部、ロウ付け接続部、接着接続部、又は他の加圧焼結接続部との配置構成において、回路に適して接続され得る。
図4は、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)である制御式のパワースイッチとしてのパワー半導体素子(70)上の金属成形体(76)の第2配置構成を3次元図として示している。この際、パワー半導体素子(70)の第1主面は、2つの接触面(72、74)、即ち、負荷接続のための大きな面の接触面(72)と、制御接続のためのより小さな広がりの他の接触面(74)とである。制御接続のための接触面(74)は、この際、対応する金属成形体(76)により被覆されず、それにより例えば従来技術によるワイヤボンディング技術を用いて接続され得る。従って金属成形体(76)は角に切欠き部をもって形成されている。
図5は、本発明に従う製造方法のステップを示している。この際、出発点は、フレーム(92)内に配置された支持フォイル(90)上のウェーハ結合体内の複数のパワー半導体素子(70)である。各パワー半導体素子(70)は、支持フォイル(90)とは反対側の第1主面上に少なくとも1つの接触面を有する。この接触面の方は、貴金属から成る最も上の金属被覆層を有する。
第1ステップでは、選択的に、パワー半導体素子の複数の接触面上に、金属粉及び溶剤から成るペースト状の層が塗布される。この際、吹き付けマスクを通じるペーストの吹き付け(80)又はペーストのスクリーンプリンティングが特に有利である。
更なるステップではパワー半導体素子(70)の接触面上に金属成形体(76)が配置される。この際、金属成形体(76)が、結合体として、即ち複数が同時に配置されると特に有利である。そのために金属成形体(76)は例えばバー(78)を用いて互いに接続され得る、又は金属成形体(76)が、単独で、パワー半導体素子(70)の支持フォイル(90)に類似する支持マテリアル上に配置され得る。
ペースト状の層の乾燥は、金属成形体(76)を取り付けるこの製造ステップの前か後に行なわれる。
引き続き、各々の焼結接続のために、金属成形体(76)の配置された複数のパワー半導体素子(70)上に同時の加圧(82)が行なわれる。更なるプロセスステップでは、金属成形体(76)の配置されたパワー半導体素子(70)が、好ましくは鋸引きで別々に個別化され(84)、周知の方法(86)で支持フォイルから取り外され、例えばパワー半導体モジュール内に配置される。
パワー半導体モジュールの形態における本発明に従う装置を示す図である。 備えられた個々のパワー半導体素子の形態における本発明に従う装置を示す図である。 パワー半導体素子上の金属成形体の第1配置構成を示す3次元図である。 パワー半導体素子上の金属成形体の第2配置構成を示す3次元図である。 本発明に従う製造方法のステップを示す図である。
1 本発明に従う装置
3 ハウジング
32 ハウジング部分
34 カバー
36 ロックノーズ
40 接続要素
42、44、46 端子要素
5 基板
52 絶縁材料ボディ
54 導体パス
70 パワー半導体素子
72 接触面
74 接触面
76 金属成形体/接触面
78 バー
80 ペーストの吹き付け
82 加圧
84 鋸引き
86 取り外し
90 支持フォイル
92 フレーム

Claims (4)

  1. 少なくとも2つのパワー半導体素子(70)と、電気絶縁式のハウジング(3)とを備えた装置の製造方法であって、
    この装置が、パワー半導体素子の回路に適した内部接続のために用いられる少なくとも1つの接続要素(40)と、外側に通じる端子要素(42、44、46)と、ハウジング(3)により少なくとも部分的に包囲されている少なくとも1つの電気絶縁式の基板(5)とを備え、
    少なくとも2つのパワー半導体素子(70)は基板(5)上に配置された導体パス上に配置されており、
    a) ウェーハ結合体としての複数のパワー半導体素子(70)を準備し、このウェーハ結合体の一方の側では、各々パワー半導体素子(70)が第1主面上に、貴金属から成る金属被覆層(72)を備えた少なくとも1つの接触面を有し
    b) 金属粉と溶剤とから成るペースト状の層パワー半導体素子(70)の接触面上に選択的に塗布(80)し、
    c) そのペースト状の層乾燥させ
    d) 少なくとも第2主面上に同様に貴金属層を有する各々の金属成形体(76)を準備し、
    e) 金属成形体の第2主面が前記接触面に向くように、貴金属層を有する各々の金属成形体(76)を前記接触面上の乾燥された各々の層上に取り付け
    f) 金属成形体(76)の配置された複数のパワー半導体素子(70)、それらの焼結接続のために加圧(82)し、
    g) ウェーハ結合体からパワー半導体素子(70)及びこれと接続された金属成形体(76)を個別化(84)し、
    h) 少なくとも1つの金属成形体(76)にそれぞれ接続された少なくとも2つのパワー半導体素子(70)を導体パス(54)上に配置し、各々の金属成形体(76)は基板(5)とは反対側の各々のパワー半導体素子の側に配置され、
    i) 少なくとも1つの金属成形体(76)にそれぞれ接続されたパワー半導体素子(70)を端子要素回路に適して接続し、
    j) ハウジングを配置する、各ステップを順に有することを特徴とする方法。
  2. ステップb)がスクリーンプリンティング法を用いて実施されることを特徴とする、請求項に記載の方法。
  3. 個々の金属成形体(76)がステップe)において結合体として配置されていることを特徴とする、請求項に記載の方法。
  4. ステップg)が鋸引き法を用いて実施されることを特徴とする、請求項に記載の方法。
JP2006272883A 2005-10-05 2006-10-04 パワー半導体素子とハウジングとを備えた装置の製造方法 Expired - Fee Related JP5193452B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005047566.3 2005-10-05
DE102005047566A DE102005047566C5 (de) 2005-10-05 2005-10-05 Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu

Publications (2)

Publication Number Publication Date
JP2007103949A JP2007103949A (ja) 2007-04-19
JP5193452B2 true JP5193452B2 (ja) 2013-05-08

Family

ID=37603438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272883A Expired - Fee Related JP5193452B2 (ja) 2005-10-05 2006-10-04 パワー半導体素子とハウジングとを備えた装置の製造方法

Country Status (5)

Country Link
EP (1) EP1772900B1 (ja)
JP (1) JP5193452B2 (ja)
AT (1) ATE555498T1 (ja)
DE (1) DE102005047566C5 (ja)
DK (1) DK1772900T3 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164176B2 (en) 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
DE102007022336A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
DE102007022338B4 (de) * 2007-07-26 2013-12-05 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
DE102007037538A1 (de) 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie Herstellung einer Baugruppe
EP2144284A1 (de) * 2008-07-11 2010-01-13 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Anschlusskontaktes an einem Halbleiterbauelement für die Leistungselektronik und elektronisches Bauteil mit einem auf diese Weise an einem Halblei-terbauelement hergestellten Anschlusskontakt
DE102008033410B4 (de) * 2008-07-16 2011-06-30 SEMIKRON Elektronik GmbH & Co. KG, 90431 Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu
DE102008055134A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102008055137A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
JP5664028B2 (ja) * 2010-08-31 2015-02-04 富士通株式会社 電子装置の製造方法
DE102011115886B4 (de) * 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
DE102012212249B4 (de) * 2012-07-12 2016-02-25 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Halbleitermoduls
WO2014080449A1 (ja) 2012-11-20 2014-05-30 トヨタ自動車株式会社 半導体装置
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102014117246B4 (de) * 2014-11-25 2018-11-15 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102014117245B4 (de) * 2014-11-25 2018-03-22 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
DE102015205704B4 (de) * 2015-03-30 2024-07-11 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
CN109643661B (zh) 2016-08-05 2022-09-09 三菱电机株式会社 功率半导体装置
EP3523821B1 (en) 2016-10-06 2022-03-09 Agile POWER SWITCH 3D - INTEGRATION aPSI3D A method of determining thermal impedance of a sintering layer and a corresponding measurement system
DE102016121801B4 (de) * 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102023113073B4 (de) 2023-05-17 2025-12-24 Semikron Danfoss Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Kontakteinrichtung und Herstellungsverfahren hierfür

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1263190B (de) * 1961-07-12 1968-03-14 Siemens Ag Halbleiteranordnung mit einem in ein Gehaeuse eingeschlossenen Halbleiterkoerper
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE4040753A1 (de) * 1990-12-19 1992-06-25 Siemens Ag Leistungshalbleiterbauelement
EP0513410B1 (de) * 1991-05-15 1993-12-15 IXYS Semiconductor GmbH Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
US5499178A (en) 1991-12-16 1996-03-12 Regents Of The University Of Minnesota System for reducing harmonics by harmonic current injection
DE4300516C2 (de) * 1993-01-12 2001-05-17 Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE19612838A1 (de) * 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
DE19719703C5 (de) * 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JP3220900B2 (ja) * 1997-06-24 2001-10-22 三菱電機株式会社 パワー半導体モジュール
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10222609B4 (de) * 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10303103B4 (de) * 2003-01-28 2009-07-09 Ixys Semiconductor Gmbh Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
DE10360573B4 (de) * 2003-12-22 2008-02-14 Infineon Technologies Ag Leistungshalbleitermodul
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Also Published As

Publication number Publication date
ATE555498T1 (de) 2012-05-15
EP1772900A3 (de) 2008-07-16
DK1772900T3 (da) 2012-07-23
EP1772900B1 (de) 2012-04-25
DE102005047566A1 (de) 2007-04-12
JP2007103949A (ja) 2007-04-19
DE102005047566C5 (de) 2011-06-09
DE102005047566B4 (de) 2009-05-14
EP1772900A2 (de) 2007-04-11

Similar Documents

Publication Publication Date Title
JP5193452B2 (ja) パワー半導体素子とハウジングとを備えた装置の製造方法
JP5656962B2 (ja) 電子部品モジュール
US9887173B2 (en) Method for producing structured sintered connection layers, and semiconductor element having a structured sintered connection layer
JP5183294B2 (ja) 焼結されたパワー半導体基板並びにそのための製造方法
US8552306B2 (en) Assembly and production of an assembly
CN101593709B (zh) 含烧结接头的模块
US20210013175A1 (en) Method of assembling a semiconductor power module component and a semiconductor power module with such a module component and manufacturing system therefor
CN104465566B (zh) 半导体装置、制造多个芯片组件和制造半导体装置的方法
JP6643975B2 (ja) 半導体装置の製造方法
JP7123688B2 (ja) 半導体装置及びその製造方法
JP5291872B2 (ja) 絶縁中間層を備えたパワー半導体モジュールの製造方法
JP2004014599A (ja) 半導体装置およびその製造方法
JP5119039B2 (ja) 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
CN104867863B (zh) 电子模块的制造
WO2007057954A1 (ja) 半導体装置及びその製造方法
JP2016025237A (ja) 電力用半導体モジュール及びその実装方法
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JP7682126B2 (ja) 半導体装置の製造方法及び成型プレス機
JP2004134703A (ja) 端子付き回路基板
JP2833901B2 (ja) 半導体装置
JP2007250807A (ja) 電子部品搭載回路基板の製造方法およびそれを用いたモジュールの製造方法
JPH03108365A (ja) 混成集積回路基板
JP2003168752A (ja) 半導体装置及びその製造方法
JPH0525722U (ja) 半導体素子収納用パツケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees