JP5200372B2 - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5200372B2
JP5200372B2 JP2006331076A JP2006331076A JP5200372B2 JP 5200372 B2 JP5200372 B2 JP 5200372B2 JP 2006331076 A JP2006331076 A JP 2006331076A JP 2006331076 A JP2006331076 A JP 2006331076A JP 5200372 B2 JP5200372 B2 JP 5200372B2
Authority
JP
Japan
Prior art keywords
layer
electron
high concentration
region
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006331076A
Other languages
English (en)
Other versions
JP2008147311A (ja
Inventor
友義 三島
徹 中村
政孝 佐藤
一貴 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006331076A priority Critical patent/JP5200372B2/ja
Priority to US11/902,964 priority patent/US7786509B2/en
Publication of JP2008147311A publication Critical patent/JP2008147311A/ja
Application granted granted Critical
Publication of JP5200372B2 publication Critical patent/JP5200372B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、窒化物系化合物半導体内に形成された電界効果トランジスタに係り、特に、ソースおよびドレイン寄生抵抗値が著しく低く、ドレイン飽和電流が非常に高く、かつ相互コンダクタンスを非常に高く設計できる電界効果トランジスタおよびその製造方法に関するものである。
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどのワイドバンドギャップ窒化物系化合物半導体は、高耐圧・高出力のＨＥＭＴを含む電界効果トランジスタの材料として注目を集めている。
半導体装置には通常オーム性電極と非オーム性電極がある。
一般にワイドバンドギャップ系半導体結晶を用いて電界効果トランジスタを形成、例えばサファイア基板上に電子走行層としてのアンドープＧａＮ層、電子供給層としての高抵抗またはｎ型ＡｌＧａＮを形成し、この電子供給層上にソース電極、ドレイン電極を形成すると、これらオーム性電極の直列抵抗が高くなり、性能が劣化する。
従来、電子装置形成用エピタキシャル結晶成長法等を用いて、Ｓｉ等のイオン注入により高濃度領域を形成し、その高濃度領域上に電極を形成してオーム性電極の直列抵抗を減少させたリセス型電界効果トランジスタが提案されている（特許文献１）。
特開平１０−２２３６５３号公報
しかしながら、リセス型電界効果トランジスタには、非オーム性電極も設けることが必須で、その電極を形成すべき領域を確保するには、当該高濃度領域はエッチングなどの技術を用いて除去しなければならなかった。その結果、製造工程の難しさに加え形成された電界効果トランジスタの表面凹凸が大きくなり、電極配線等に著しく不利であった。
本発明の目的は、ワイドバンドギャップ系半導体結晶内に形成する電界効果トランジスタに用いられるオーム性電極の直列抵抗を著しく減少させ、性能を向上できる電界効果トランジスタおよびその製造方法を提供することにある。
上記目的を達成するために請求項１の発明は、基板上に窒化物半導体からなる電子走行層と電子供給層が順次形成され、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成した電界効果トランジスタにおいて、ソース電極およびドレイン電極直下の深さ方向に、電子供給層と電子走行層間の２次元電子ガスの層を挟むように２重の不純物の高濃度領域が形成され、それぞれの高濃度領域は、ゲート電極直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成されており、かつソース電極とゲート電極の間およびドレイン電極とゲート電極の間の半導体層の表面が平坦であり、前記２次元電子ガスの層の不純物濃度は、前記２重の不純物の高濃度領域のどちらよりも低いことを特徴とする電界効果トランジスタである。
請求項２の発明は、前記２重の不純物の高濃度領域は、第１の高濃度領域と第２の高濃度領域とからなり、電子供給層内に形成される前記第１の高濃度領域のキャリア濃度が１×１０18〜１０20ｃｍ-3 、電子走行層内に形成される前記第２の高濃度領域のキャリア濃度１×１０18 〜１０19ｃｍ-3 で、かつ前記第１の高濃度領域のキャリア濃度が前記第２の高濃度領域のキャリア濃度より高くなるように形成されている請求項１記載の電界効果トランジスタである。
請求項３の発明は、基板上に窒化物半導体からなる電子走行層と電子供給層を順次形成し、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成する電界効果トランジスタの製造方法において、ソース電極およびドレイン電極直下の電子供給層と電子走行層に２段階で不純物を注入して、その深さ方向に、電子供給層と電子走行層間の２次元電子ガスの層を挟むように２重の不純物の高濃度領域を形成し、それぞれの高濃度領域がゲート電極直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成したと共に、前記２次元電子ガスの層の不純物濃度は、前記２重の不純物の高濃度領域のどちらよりも低くなるように形成したことを特徴とする電界効果トランジスタの製造方法である。
請求項４の発明は、前記２重の不純物の高濃度領域は、第１の高濃度領域と第２の高濃度領域とからなり、電子供給層内に形成される前記第１の高濃度領域のキャリア濃度が１×１０18〜１０20ｃｍ-3 、電子走行層内に形成される前記第２の高濃度領域のキャリア濃度１×１０18〜１０19ｃｍ-3 で、かつ前記第１の高濃度領域のキャリア濃度が前記第２の高濃度領域のキャリア濃度より高くなるように注入不純物イオンの加速エネルギとドーズ量が調整される請求項３記載の電界効果トランジスタの製造方法である。
本発明によれば、オーム性電極であるソース電極、ドレイン電極下の電子供給層と電子走行層に、第１及び第２の高濃度領域を形成することにより、直列抵抗の著しく小さな電極が形成できる。イオン注入を用いた製造方法を活用すれば表面の凹凸の少ない電界効果トランジスタが製造可能となる。
以下、本発明の好適な一実施の形態を添付図面に基づいて詳述する。
本発明は、電界効果トランジスタに用いられるオーム性電極を形成するにあたり、電極下のみに選択的に高濃度層を形成することによって達成される。
以下にこれを詳しく説明する。
図１に示すようにＭＯＣＶＤ法で、サファイヤ（Ａｌ2Ｏ3）や炭化珪素（ＳｉＣ）基板１上に電子走行層としてのアンドープＧａＮ層２を形成し、その上部に高抵抗またはｎ型ＡｌＧａＮ層３を形成するとその界面に２次元電子ガスの層９が形成される。
この２次元電子ガスの層９を応用して、電界効果トランジスタが形成できる。
ＡｌＧａＮ層３は高抵抗のため、表面に堆積したオーム性電極（ドレイン電極）６との抵抗は大きい。
しかし、高抵抗またはｎ型ＡｌＧａＮ層３に第１の高濃度領域７をイオン注入法で形成すると高濃度領域７と電極６との接触になるため接触抵抗は著しく小さくなる。
また、第２の高濃度領域８をＡｌＧａＮ／ＧａＮ界面より深く形成すると、アンドープＧａＮ層２内に選択的に高濃度領域８が形成できるので、シート抵抗の減少が可能となる。そのため、矢印で示したようにＡｌＧａＮ／ＧａＮ界面の２次元電子ガスの層９に沿って流れる電子は、矢印のように高濃度領域８，７のみを通過し、オーム性電極６の抵抗は減少する。
図２はオーム性電極の直下の深さ方向の不純物濃度分布を示したもので、高抵抗またはｎ型ＡｌＧａＮ層に、キャリア濃度のピーク値が１×１０18〜１０20ｃｍ-3の第１の高濃度領域７が形成され、２次元電子ガスの層９を介してキャリア濃度のピーク値が１×１０18〜１０19ｃｍ-3の第２の高濃度領域８が形成される。
このように本発明は、オーム性電極となるソース電極５（またはドレイン電極６）の直下の電子供給層としての高抵抗またはｎ型ＡｌＧａＮ層３と電子走行層としてのアンドープＧａＮ層２内に、Ｓｉ等の不純物の高濃度領域７，８を形成し、そのｎ型ＡｌＧａＮ層３にゲート電極４（図３）を形成することで、これら電極４，５，６が同一平面上に形成でき、従来のリセス型電界効果トランジスタのような表面に凹凸がなくなり、電極配線が容易となり、しかも高性能の電界効果トランジスタとすることができる。
次に、図３により、本発明のより具体的な実施の形態を説明する。
周知のＭＯＣＶＤ法によりサファイア基板または半絶縁性ＳｉＣ基板１上にアンドープＧａＮ（厚さ２０００ｎｍ）２と高抵抗またはＳｉドープｎ形ＡｌＧａＮ（厚さ３０ｎｍ）３を順に成長したウェハを用意する。
原料ガスには一般に用いられるトリメチルガリウム、トリメチルアルミニウム、アンモニア、ジシランを使用した。成長時の温度と圧力はそれぞれ１１００℃と常圧である。このウェハの電気伝導度を計測したところ約５００オームのシート抵抗値が得られた。
さらに、ソース電極５およびドレイン電極６を形成する箇所に加速エネルギー８０ｋｅＶ、ドーズ量１Ｅ１５ｃｍ-2でシリコンイオンを注入し、さらに加速エネルギー３０ｋｅＶ、ドーズ量１Ｅ１５ｃｍ-2でシリコンイオンを注入して２段階でイオン注入を行った。その後、このウェハを窒素雰囲気中で１２００℃で３分間加熱した。
次にこのウェハ上にＮｉＡｕゲート電極４とＴｉＡｌソース電極５およびＴｉＡｌドレイン電極６を形成した。
このようにして製作した電界効果トランジスタと従来のリセス型電界効果トランジスタの性能を比較すると、ターンオン抵抗が４分の１に、また、飽和ドレイン電流が４倍、相互コンダクタンスは２倍、遮断周波数は４倍に向上した。その原因は、オーム性電極であるソース電極及びドレイン電極の直列抵抗が１０分の１に減少したためであった。
以上、本実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。また、第１および第２の高濃度領域７，８はそれらが重なっていてもよくまた離れていても同様の効果が得られる。
本発明の一実施の形態を示す概略図である。 本発明において、低抵抗オーム性電極を実現する深さ方向の不純物濃度分布を示す図である。 本発明の一実施の形態を示す電界効果トランジスタの構造図である。
符号の説明
１ サファイアまはた半絶縁性ＳｉＣ基板
２ アンドープＧａＮ層（電子走行層）
３ 高抵抗またはｎ形ＡｌＧａＮ層（電子供給層）
４ ゲート電極
５ ソース電極
６ ドレイン電極
７ 第１の高濃度領域
８ 第２の高濃度領域
９ ２次元電子ガスの層

Claims (4)

  1. 基板上に窒化物半導体からなる電子走行層と電子供給層が順次形成され、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成した電界効果トランジスタにおいて、
    ソース電極およびドレイン電極直下の深さ方向に、電子供給層と電子走行層の間の２次元電子ガスの層を挟むように２重の不純物の高濃度領域が形成され、
    それぞれの高濃度領域は、ゲート電極直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成されており、かつソース電極とゲート電極の間およびドレイン電極とゲート電極の間の半導体層の表面が平坦であり、
    前記２次元電子ガスの層の不純物濃度は、前記２重の不純物の高濃度領域のどちらよりも低いことを特徴とする電界効果トランジスタ。
  2. 前記２重の不純物の高濃度領域は、第１の高濃度領域と第２の高濃度領域とからなり、
    電子供給層内に形成される前記第１の高濃度領域のキャリア濃度が１×１０18〜１０20ｃｍ-3、電子走行層内に形成される前記第２の高濃度領域のキャリア濃度１×１０18〜１０19ｃｍ-3で、かつ前記第１の高濃度領域のキャリア濃度が前記第２の高濃度領域のキャリア濃度より高くなるように形成されている請求項１記載の電界効果トランジスタ。
  3. 基板上に窒化物半導体からなる電子走行層と電子供給層を順次形成し、電子供給層上にゲート電極、ソース電極およびドレイン電極を形成する電界効果トランジスタの製造方法において、
    ソース電極およびドレイン電極直下の電子供給層と電子走行層に２段階で不純物を注入して、その深さ方向に、電子供給層と電子走行層間の２次元電子ガスの層を挟むように２重の不純物の高濃度領域を形成し、それぞれの高濃度領域がゲート電極直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成したと共に、
    前記２次元電子ガスの層の不純物濃度は、前記２重の不純物の高濃度領域のどちらよりも低くなるように形成したことを特徴とする電界効果トランジスタの製造方法。
  4. 前記２重の不純物の高濃度領域は、第１の高濃度領域と第２の高濃度領域とからなり、
    電子供給層内に形成される前記第１の高濃度領域のキャリア濃度が１×１０18〜１０20ｃｍ-3、電子走行層内に形成される前記第２の高濃度領域のキャリア濃度１×１０18〜１０19ｃｍ-3で、かつ前記第１の高濃度領域のキャリア濃度が前記第２の高濃度領域のキャリア濃度より高くなるように注入不純物イオンの加速エネルギとドーズ量が調整される請求項３記載の電界効果トランジスタの製造方法。
JP2006331076A 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法 Expired - Fee Related JP5200372B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006331076A JP5200372B2 (ja) 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法
US11/902,964 US7786509B2 (en) 2006-12-07 2007-09-26 Field-effect transistor and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006331076A JP5200372B2 (ja) 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008147311A JP2008147311A (ja) 2008-06-26
JP5200372B2 true JP5200372B2 (ja) 2013-06-05

Family

ID=39607178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006331076A Expired - Fee Related JP5200372B2 (ja) 2006-12-07 2006-12-07 電界効果トランジスタおよびその製造方法

Country Status (2)

Country Link
US (1) US7786509B2 (ja)
JP (1) JP5200372B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US8159004B2 (en) * 2008-08-26 2012-04-17 Sanken Electric Co., Ltd. Compound semiconductor device having dopant concentration gradient
JP5737948B2 (ja) * 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP5568891B2 (ja) * 2009-06-03 2014-08-13 日本電気株式会社 ヘテロ接合電界効果トランジスタ、その製造方法
JP5587564B2 (ja) * 2009-06-19 2014-09-10 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2010151857A2 (en) * 2009-06-26 2010-12-29 Cornell University Method for forming iii-v semiconductor structures including aluminum-silicon nitride passivation
KR101779497B1 (ko) 2010-08-26 2017-09-18 엘지이노텍 주식회사 나노입자가 도핑된 열전소자를 포함하는 열전모듈 및 그 제조 방법
US10134727B2 (en) * 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9064709B2 (en) * 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
JP6623691B2 (ja) 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691249B2 (ja) * 1991-01-10 1994-11-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 変調ドープ形ｍｉｓｆｅｔ及びその製造方法
JP3767759B2 (ja) 1997-02-07 2006-04-19 株式会社村田製作所 電界効果型半導体素子
JP3733420B2 (ja) * 2002-03-01 2006-01-11 独立行政法人産業技術総合研究所 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP2005116858A (ja) * 2003-10-09 2005-04-28 Furukawa Electric Co Ltd:The 半導体電子デバイス及び半導体電子デバイスの製造方法
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same

Also Published As

Publication number Publication date
US7786509B2 (en) 2010-08-31
US20090001423A1 (en) 2009-01-01
JP2008147311A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
US7821035B2 (en) ED inverter circuit and integrate circuit element including the same
US8436399B2 (en) Semiconductor device
US7786509B2 (en) Field-effect transistor and method of making same
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US8330187B2 (en) GaN-based field effect transistor
WO2010084727A1 (ja) 電界効果トランジスタ及びその製造方法
CN106783960A (zh) 一种阶梯p‑GaN增强型AlGaN/GaN异质结场效应晶体管
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
CN110299407A (zh) 功率器件及其制备方法
US7635877B2 (en) Nitride semiconductor device and manufacturing method thereof
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
US8614464B2 (en) Nitride-based semiconductor device and method for manufacturing the same
JP5871785B2 (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
KR101200274B1 (ko) 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
JP2011129607A (ja) ＧａＮ系ＭＯＳ型電界効果トランジスタ
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2006059956A (ja) 半導体装置の製造方法
CN110518067B (zh) 基于沟道阵列的异质结场效应晶体管及其制作方法和应用
JP2005116858A (ja) 半導体電子デバイス及び半導体電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees