JP5240983B2

JP5240983B2 - スイッチングレギュレータおよびそれを作動させるための方法

Info

Publication number: JP5240983B2
Application number: JP2007203075A
Authority: JP
Inventors: ジェイソン・レオナルド; ジョーイ・マーティン・エステベス
Original assignee: Linear Technology LLC
Current assignee: Linear Technology LLC
Priority date: 2006-08-04
Filing date: 2007-08-03
Publication date: 2013-07-17
Anticipated expiration: 2027-08-03
Also published as: TW200827969A; CN101123395A; TWI396953B; US20080030178A1; US7990120B2; KR101379627B1; KR20080012809A; JP2008043195A; CN101123395B

Description

発明の分野
この発明は、BURST MODE（登録商標）（以降、「バーストモード（Burst Mode）」）での作動時に、スイッチングレギュレータの最小ピークインダクタ電流レベルおよびヒステリシスを調整する能力をユーザに提供するための回路および方法に関する。

発明の背景
この発明は、電圧レギュレータに関する。より特定的に、この発明は、電流モードＤＣ−ＤＣレギュレータ（すなわち、出力電流の測定値か、または出力電流を示す信号の測定値に応答するレギュレータ）において、バーストモードに対する最小ピークインダクタ電流レベルおよびヒステリシスを調整する能力を提供する回路および方法に関する。

電圧レギュレータは、仕様が厳密に定められていないか、または変動し得る入力電圧源を用いながらも、閉ループ設計を用いることにより、実質的に一定の、予め定められた出力電圧を提供する電源回路である。さらに、多くの電子製品は、入力電圧よりも高いか、または低いことが考えられる安定化出力電圧に入力電圧を変換するために電圧レギュレータを用いる。したがって、電圧レギュレータは、電圧安定装置に加え、電圧変換器としても機能する。

レギュレータには主に２つの種類、すなわち、線形レギュレータおよびスイッチングレギュレータが存在する。一般的な線形レギュレータでは、受動素子（可変抵抗器等）を調整して電圧源から負荷への電流の連続流を制御することにより、出力電圧が調節される。

一方、スイッチングレギュレータは、電流をオンとオフとに切換えて出力電圧を制御することにより作動する、本質的にＤＣ−ＤＣ変換器である。スイッチング電圧レギュレータは一般に、エネルギを蓄積して当該エネルギを負荷に移送するために、インダクタおよびコンデンサとともに１つ以上のスイッチング装置を使用する。これらのレギュレータは、不連続な電流パルスの形でインダクタを経由して伝送されている電力の量を、スイッチング素子をオンおよびオフにすることによって制御することにより、負荷に供給されている電圧を調節することができる。インダクタおよびコンデンサは、供給された電流パルスを定常負荷電流に変換し、それにより、負荷電圧が調節される。最終的に、出力電圧の調節は、出力電圧および負荷電流を示すフィードバック信号に基づき、スイッチのオン−オフのタイミングを調整することによって行なわれる。

電流モードで作動するスイッチングレギュレータが特に望ましい。これらのスイッチングレギュレータは、良好な線および負荷に過渡信号が提供されるのを阻止し、故障状態（出力短絡等）において固有の限流機能を有する。多くの電流モードスイッチングレギュレータは、インダクタ電流をモニタし、その電流をピークインダクタ電流レベルと比較して、メインスイッチング素子をいつオフにすると適切であるかを判断し、それによって過剰な電流の供給をなくす。

多くの電流モードスイッチングレギュレータ回路は、以下のもの、すなわち、論理部と、当該論理部により制御される出力スイッチと、メインスイッチをオンにするために周期的なタイミング信号を提供する発振器と、インダクタ電流に依存するセンス電圧を中継する電流増幅器と、負荷の状態に依存してその出力電圧を調整するエラー増幅器と、センス電圧が当該エラー増幅器から出現する電圧と予め定められた態様で比較されるときに、当
該理論部にメインスイッチをオフにさせる信号を生成する電流比較器とを含む。

上述の電流モードで作動することが多い、特定の種類のレギュレータは、同期スイッチングレギュレータである。これらのレギュレータは、調整済みの電圧で負荷に電流を供給するために互いに位相をずらして駆動される、メインスイッチング素子および同期スイッチング素子を有する。同期スイッチングレギュレータは、ダイオードの代わりに同期スイッチング素子が使用され、その結果、一般にスイッチングレギュレータにおける電力損失が減少する点で、非同期スイッチングレギュレータとは異なる。

同期スイッチングレギュレータ等のスイッチングレギュレータの主な利点は、これらのレギュレータが一般に、線形レギュレータで見受けられるよりも高い効率（ここで効率とは、レギュレータに提供された電力に対する、レギュレータにより提供される電力の比として規定される）を呈示し、それにより、所望しない放熱の著しい減少を生じる点である。その結果、多くのスイッチングレギュレータは、等価の線形設計が必要とするヒートシンクの使用を省くことができる。

特に、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）スイッチを使用する同期スイッチングレギュレータは、可搬であって電池式の電子製品と、限られた発熱にしか耐えることのできない製品とにおいて広く使用されている。これらの電圧レギュレータは、より高い効率を呈示することから、発熱がほとんどない状態で相対的に長い電池寿命をもたらす。このため、これらのレギュレータは、セルラー式電話、コードレス電話、個人用ページャ、ラップトップコンピュータ、および無線モデム等のシステムでしばしば使用される。

しかしながら、スイッチングレギュレータの効率は、常に最大になるわけではなく、負荷のサイズに比例して変化する。この効率は、出力電流の関数であり、一般に、スイッチングレギュレータが少量の電流を負荷に提供している際に下がる。このことが生じるのは、負荷が下がっても、この負荷のサイズに関係なく、決まった量の電力が駆動回路素子で損失されるためである。

より軽負荷時における上述の効率の損失は、強制連続動作モードで作動するスイッチングレギュレータにおいて一般的に見られる。スイッチングレギュレータに関し、より軽負荷時における効率の損失は、強制連続モードにおいて一層大きなものとなる。なぜなら、動作状態に関係なく、メインスイッチが周期的にオンおよびオフにされるためである。したがって、これらのレギュレータは、負荷の状態に関係なくメインスイッチおよび同期スイッチを常にオンおよびオフに切換えるために必要とされるゲート電荷の形のエネルギにより、負荷が小さくなるほど効率が下がることが考えられる。

強制連続モードでの動作に対する効果的な代替例は、レギュレータがバーストモード動作に入り得るようにすることである。レギュレータは、このモードで作動すると、軽負荷時にスイッチング周期を無視することができ、それにより、トランジスタのゲート電荷の損失を減じる。このことが可能であるのは、バーストモードで作動すると、負荷電流が指定された値よりも下降するのに伴い、能動スイッチング素子（スイッチングトランジスタ等）、および任意に、レギュレータ回路の他の不必要な部分がオフの状態にされるためである。能動スイッチング素子がオフの状態にされたときの動作モードを、本明細書ではスリープモードとも称する。同期スイッチングレギュレータにおいて、メインスイッチング素子および同期スイッチング素子はいずれも、スリープモード中にオフの状態にされる。非同期スイッチングレギュレータでは、メインスイッチング素子のみがオフの状態にされる。当業者が理解するように、異なるスイッチングレギュレータには、バーストモード動作の異なる実現例が存在し得る。たとえば、異なる実現例には、（１）スイッチングレギ
ュレータがスリープモードにいつ入るかを判断するための、および／または、（２）出力コンデンサを充電するための、異なる回路および方法が含まれ得る。バーストモード動作は、スイッチングレギュレータにおけるスイッチング損失を減じるため、および、低出力電流レベルにおいて動作効率を上げるために使用される。

バーストモードで作動することのできる利用可能なレギュレータは、本質的に、バーストしきい値レベルを提供するバースト比較器および回路素子の増設以外は、一般的なスイッチングレギュレータに関して上で記載したものと同一の回路素子を用いる。この付加的な回路素子は、指定された条件下においてレギュレータ回路の一部をシャットダウンして消費電力を減じるために使用され得る。バーストモードおよび強制連続モードを使用するレギュレータの例は、カリフォルニア州（California）ミルピタス（Milpitas）のリニアーテクノロジーコーポレイション（Linear Technology Corporation）により販売されており、ＬＴＣ１４３５およびＬＴＣ１７３５シリーズの製品を含む。

いくつかのバーストモードタイプのレギュレータの欠点は、最小ピークインダクタ電流レベルを設定するバーストしきい値レベルを外部から制御できないことにより生じる。バーストしきい値レベルが一層高くなると、より大きな出力電圧リップル（所望しない特性）を生じる代わりに、軽負荷時の効率が高くなる。バーストしきい値レベルが一層低くなると、軽負荷に対する効率がわずかに下がる代わりに、出力電圧リップルが小さくなる。したがって、バーストモードで作動する電流レギュレータでは、最小ピークインダクタ電流レベルを設定するバーストしきい値レベルが内部で固定されているために、レギュレータの出力電圧リップルおよび効率を、異なる用途の要件に適合するように適応させることができない。

異なる用途の要件に適合するようにレギュレータの出力電圧リップルおよび効率を調整する１つの方法は、エステベス（Esteves）他への米国特許第６，７２４，１７４号に記載されるように、バーストしきい値レベルを外部から設定することによるものである。これにより、最小ピークインダクタ電流レベルが設定され、それにより、出力電圧リップルおよび効率が、さまざまな用途の要件に沿うように調整され得る。より高いバーストしきい値レベルにおいて、より大きな出力電圧リップル（これは、用途に依存して、所望されない特性となる）が生じる代わりに、軽負荷時の効率が一層高くなる。より低いバーストしきい値レベルにおいて、軽負荷に対する効率がわずかに下がる代わりに、出力電圧リップルが一層小さくなる。バーストしきい値レベルを外部から設定することにより、スイッチングレギュレータの出力電圧リップルおよび効率を、特定の用途の必要性に適応させることができる。

バーストしきい値レベルを外部から設定することを可能にする、利用可能なバーストモードレギュレータは、調整可能なバーストクランプを増設することで、バーストモードおよび強制連続モードを使用するレギュレータについて上で記載したものと同一の回路素子を本質的に使用することができる。この回路素子は、外部から設定されるバーストしきい値レベルに応じて最小ピークインダクタ電流レベルを設定する。調整可能なバーストクランプを使用するバーストモードレギュレータの例は、カリフォルニア州ミルピタスのリニアーテクノロジーコーポレイションが販売する、ＬＴＣ３４１２、ＬＴＣ３４１４、およびＬＴＣ３４１８シリーズの製品である。
米国特許第６，７２４，１７４号

調整可能なバーストクランプを使用するバーストモードレギュレータにおいて、バースト比較器のヒステリシスは、スイッチングレギュレータ内で内部から固定されている。調
整可能なバーストクランプを使用するバーストモードレギュレータにおいて出力電圧リップルの振幅および周波数を調整する唯一の方法が、最小ピークインダクタ電流を変化させることによるものであるため、ユーザは、各用途の異なる要件に適合するように出力電圧リップルおよび効率を適応させる際に、当該出力電圧リップルおよび効率に対して１制御度しか有さない。

さらに、バーストしきい値レベルが一層高くなると、調整可能なバーストクランプを使用するバーストモードレギュレータについては、より大きな出力電圧リップルの代わりに、軽負荷時の効率が全般に一層高くなるものの、出力電圧リップルが或る大きさを超えると、伝導経路におけるＤＣ損失により、このようなレギュレータに効率損失が生じる。

上記の内容に鑑みて、最小ピークインダクタ電流レベルをユーザが外部から設定することを可能にするための回路および方法を提供することが望ましい。

また、レギュレータの効率を上げるために、スイッチングレギュレータのバーストモード比較器のヒステリシスをユーザが外部から設定することを可能にするための回路および方法を提供することが望ましい。

さらに、連続した範囲の値にわたり、レギュレータの安定化出力電圧の電圧リップルをユーザがより十分に調整することを可能にするための回路および方法を提供することが望ましい。

発明の概要
したがって、この発明の目的は、バーストしきい値レベルをユーザが変化させることを可能にし、それにより、バーストモードで作動するスイッチングレギュレータにおいて所望の最小ピークインダクタ電流レベルの選択を可能にするための回路および方法を提供することである。

また、この発明の目的は、バーストモードで作動するスイッチングレギュレータにおいて、バースト比較器のヒステリシスをユーザが変化させることを可能にするための回路および方法を提供することである。

さらに、この発明の目的は、連続した範囲の値にわたり、レギュレータの安定化出力電圧の電圧リップルが一層十分に調節され得ることを可能にし、それにより、さまざまな用途の要件に沿うように当該電圧リップルを一層細かく適応させ得るための回路および方法を提供することである。

この発明のこれらの目的および他の目的に従い、バーストモードに対して外部から調整可能な最小ピークインダクタ電流レベルおよびヒステリシスを有するスイッチング電圧レギュレータ回路素子が記載される。この回路素子は、バーストモード動作を利用する任意のレギュレータにおいて、ステップアップ（ブースト）構成、ステップダウン（バック）構成、またはバック−ブースト構成のいずれかで作動し得る。

この発明の一実施例は、レギュレータの動作モード（強制連続モードまたはバーストモードのいずれか）を選択して、バーストモード動作中にバーストしきい値レベルを設定して、バーストモード動作中にバースト比較器のヒステリシスを設定するために使用される１つのピンを組込む。

この発明の別の実施例は、２つのピンを使用することにより、可変の最小ピークインダ
クタ電流レベルおよびバースト比較器のヒステリシスを実現する代替的な方法を提供する。一方のピンは、強制連続モードとバーストモードとのいずれかを選択するために使用され、他方のピンは、バーストモード動作中にバーストしきい値レベルおよびバースト比較器のヒステリシスを設定するために使用される。

この発明の別の実施例は、３つのピンを使用することにより、可変の最小ピークインダクタ電流レベルおよびバースト比較器のヒステリシスを実現する代替的な別の方法を提供する。１つのピンは、強制連続モードとバーストモードとのいずれかを選択するために使用され、第２のピンは、バーストしきい値レベルを設定するために使用され、第３のピンは、バーストモード動作中にバースト比較器のヒステリシスを設定するために使用される。

上述の好ましい実施例は、固定された最小ピークインダクタ電流レベルおよびバーストヒステリシスを使用することにまつわる問題を軽減する。したがって、この発明は、スイッチングレギュレータの出力電圧リップルおよび効率が、異なる用途の要件に適合するように一層十分に調整され得ることを可能にする。さらにこの発明は、効率の損失なく、大きな出力電圧リップルに対処することが可能である。なぜなら、ヒステリシスの増大により、それに対応して電流の大きさの増大が生じないためである。

この発明の上記の利点および他の利点は、添付の図面とともに以下の詳細な説明を考察すると明らかになるであろう。これらの図面では、同じ参照符号が図面全体にわたって同じ部品を指す。

発明の詳細な説明
多くの電子製品は、入力電圧を、当該入力電圧よりも高いか、または低いことが考えられる安定化出力電圧に変換するために、ＤＣ−ＤＣスイッチングレギュレータを使用する。スイッチングレギュレータは、１つ以上の能動スイッチング装置と、インダクタまたは変圧器と、エネルギを蓄積し、そのエネルギを負荷に移送するためのコンデンサとを使用する。

図１は、一定周波数の電流モード制御アーキテクチャを使用する、従来のステップダウンスイッチング電圧レギュレータを示す。この回路は以下のように作動する。

図１の電圧レギュレータ１００は、制御回路素子１１０を含む。この制御回路素子１１０は、（一定周波数で狭パルスを生成することにより）回路に切換えのタイミングを提供することのできる発振器１１１または他の任意の適切な装置を組込む。各周期の開始時に、この発振器のパルスは、論理１１２に伝播し、この論理１１２は次に、メインスイッチドライバ１１４にメインスイッチ１２０をオンにさせる。論理１１２は、スイッチドライバ１１４および１２９を駆動してメイン電力スイッチ１２０のデューティサイクル（すなわち、オン／オフ周期の期間に対する、スイッチ１２０がオンである時間量）を制御することのできる、パルス幅変調（ＰＷＭ）回路または他の任意の適切な回路を含み得る。このことは、インダクタ１２５の両端に約Ｖ_IN−Ｖ_OUTの電圧を生じさせる。その結果、インダクタ１２５を通る電流は線形に増大し、より多くの量の電流がコンデンサ１２７および負荷（抵抗器１２８によりモデル化されている）に供給される。メインスイッチ１２０がオンのとき、インダクタ電流はセンス抵抗器１２４を通って流れ、センス抵抗器１２４の両端に、インダクタ電流とセンス抵抗器の値との積にほぼ等しいセンス電圧を生じる。次に、この電圧は、電流増幅器１１８により増幅される。この増幅されたセンス電圧が、電流比較器１１５の反転入力（すなわち、バッファされたＩ_TH入力）における電圧よりも
増大すると、電流比較器１１５が始動して（trip）、論理１１２に信号送信して、ドライバ１１４および１２９にそれぞれ、メインスイッチ１２０をオフにさせ、同期スイッチ１２１をオンにさせる。これにより、インダクタ１２５の両端の電圧が約−Ｖ_OUTに変化し、次の発振器のパルスが再びメインスイッチ１２０をオンにして同期スイッチ１２１をオフにするまでインダクタ電流を下げる。なお、この発明では、スイッチング素子としてＭＯＳＦＥＴが使用されているが、この発明の原理から逸脱することなく他の任意の種類の適切なスイッチング素子を使用してよい。

バッファされたＩ_TH入力における電圧は、電流比較器１１５がメインスイッチ１２０をオフに遮断するときの最小ピークインダクタ電流を制御する。エラー増幅器１１９は、差動増幅器、相互コンダクタンス増幅器、または他の任意の適切な増幅器を含み得、抵抗分割器１２６からのフィードバック信号と基準電圧Ｖ_REFとを比較することにより、Ｉ_THにおける電圧を調整する。次に、Ｉ_TH信号は、補償回路１１３により安定化される。この補償回路１１３は、好ましくは抵抗器およびコンデンサを含み、電圧バッファ１３０経由で電流比較器１１５の反転入力に結合される。大きな負荷ステップが電圧レギュレータ１００に加えられると、レギュレータ１００から引込まれる負荷電流が増大する。これにより、Ｖ_REFに対するフィードバック電圧Ｖ_FBの低下が生じる。エラー増幅器１１９は、平均インダクタ電流が新規の負荷電流に合致するまでＩ_TH電圧を上昇させる。反対に、負荷電流が下がった場合、それにより、Ｖ_REFに対するフィードバック電圧Ｖ_FBの上昇が生じる。これにより、エラー増幅器１１９はＩ_TH電圧を下げる。その結果、メインスイッチ１２１が同じ頻度で（すなわち、各周期の開始時に）スイッチをオンにし続けるにもかかわらず、そのデューティサイクルが減少し、したがって、負荷電流の減少に伴い、メインスイッチが伝導する電流が少なくなる。この過程は、平均インダクタ電流が新規の負荷電流に等しくなるまで続く。

図１のレギュレータは、外部のモード選択入力ピン１３４を使用することにより、スイッチングレギュレータに対して２つの動作モードのいずれかをユーザが選択することを可能にする。第１の動作モードは強制連続動作であり、これは、雑音、ＲＦ干渉、および出力電圧リップルを減じる。強制連続において、インダクタ電流は負になることが許可される。メインスイッチ１２０がオフに遮断されると、同期スイッチ１２１がオンになる。同期スイッチは、次の発振器のパルスがメインスイッチをトリガしてオンにするまでオンの状態である。第２の動作モードはバーストモードであり、ここでは、メインスイッチ１２０および同期スイッチ１２１が軽負荷時に断続的に作動する。これにより、軽負荷におけるトランジスタのゲート電荷の損失を減じることにより、強制連続動作よりも高い効率が提供される。

バーストモード動作において、電流反転比較器１１６はイネーブルにされ、インダクタ電流は負になることが許可されない。電流反転比較器は、同期スイッチ１２１を通って流れる電流をモニタし、インダクタ電流が電流反転状態を経たときに論理１１２に信号送信して、同期スイッチをオフに遮断する。図１の実施例において、電流反転状態は、電流がゼロ電流レベルを超えたときを示す。しかしながら、当業者は、この発明の範囲が、たとえば電流がゼロ電流レベルを超えようとしていること、または電流がゼロ電流レベルを既に超えたことを示すために他の電流反転状態を含むことも認識するであろう。たとえば、比較器１１６の反転入力に電圧オフセットを加えることができ、それにより、インダクタまたはスイッチ電流がゼロ電流しきい値を超える直前に比較器１１６は始動する。

バーストモード中に、クランプ回路素子１３３のトランジスタ１２２および１２３は、バッファされたＩ_TH電圧の最小値をバーストしきい値レベルにクランプし、それにより、最小ピークインダクタ電流レベルＩ_burstを設定する。次に、このＩ_TH電圧は、スリープモードがいつ有効および無効にされたかを判断するために、バースト比較器１１７により
モニタされる。メインスイッチ１２０がオンになると、メインスイッチ１２０がオフに遮断される前に、インダクタ電流は、最小ピークインダクタ電流レベルＩ_burstまで増大しなければならない。その後、出力負荷電流が下降するのに伴い、ピークインダクタ電流は、出力電圧を調節状態に保つように下がる。求められた負荷電流が、Ｉ_burstからインダクタのリップル電流の半分を差引いた電流未満の電流にまで下降すると、バーストしきい値は、ピークインダクタ電流を、Ｉ_burstに等しい状態にさせる。平均インダクタ電流が負荷電流よりも大きいため、エラー増幅器１１９は、バースト比較器１１７が始動するまでＩ_TH電圧を下げる。バースト比較器が始動すると、スリープモードが有効となり、スイッチ１２０および１２１の両方と、それ以外の回路素子の予め定められた構成要素とがオフに遮断され、消費電力を減じる。この時点で、負荷電流は、出力コンデンサ１２７によってのみ供給される。出力電圧が下降すると、Ｉ_THにおける電圧は、バースト比較器１１７のヒステリシスにより設定されたレベルよりも上昇し、バースト比較器１１７の始動を解除する（untrip）。スリープモードがディアサートされ、すべての回路素子がオンになり、通常動作が再開される。

図１の回路の欠点は、バーストしきい値レベル（またはバーストクランプレベル）およびバースト比較器のヒステリシスが、スイッチングレギュレータ内で内部から固定されていることである。バーストクランプが、各スイッチング周期中に最小ピークインダクタ電流を固定しており、バースト比較器のヒステリシスが、レギュレータがスリープモードで作動する期間を固定していることから、出力電圧リップルもまた固定される。バーストクランプレベルが一層高くなり、バーストヒステリシスの幅が一層広くなると、より大きな出力電圧リップルの代わりに軽負荷時の効率が一層高くなる。バーストクランプレベルが一層低くなり、ヒステリシスの幅が狭くなると、軽負荷に対する効率がわずかに下がる代わりに出力電圧リップルが低下する。バーストクランプレベルおよびバースト比較器のヒステリシスが内部で固定されているために、出力電圧リップルおよび効率を、異なる用途の要件に適合するように適応させることができない。

図２は、この発明の原理に従った、調整可能な最小ピークインダクタ電流レベルと調整可能なバースト比較器のヒステリシスとを有するステップダウンスイッチング電圧レギュレータの一実施例を示す。バーストモードで作動する従来のレギュレータの上記の限界は、この発明により、以下の態様で克服される。図２のレギュレータは、好ましくは、ユーザが動作モード（バーストモードまたは強制連続モードのいずれか）を選択することだけでなく、バーストモード中にスイッチングレギュレータ２００のバーストしきい値レベルおよびバーストヒステリシスを設定することを可能にする目的のために、１つの外部ピンを組込む。

強制連続モードで作動する際に、図２は以下のように機能する。発振器２１１は、スイッチタイミング機構を提供し、各周期の開始時にメインスイッチ２２０をオンにし、同期スイッチ２２１をオフにする。抵抗器２２４経由で流れる、インダクタ電流から生じたセンス電圧は、電流増幅器２１８により増幅され、この電流増幅器２１８の出力は、電流比較器２１５への入力の１つとして使用される。エラー増幅器２１９は、フィードバック電圧と基準電圧とを比較して、必要に応じてＩ_TH電圧を上昇または下降させる。バッファされたＩ_TH電圧は、第２の入力を電流比較器２１５に提供し、電流比較器２１５は、バッファされたＩ_TH信号により設定された電流レベルよりもインダクタ電流が高いレベルまで増大すると、メインスイッチ２２０に信号送信してオフにするように働く。図２の制御回路２１０は、エラー増幅器２１９の出力Ｉ_THが電流比較器２１５に送信される前にバッファ２３０によりバッファされることを示しているが、当業者は、バッファ２３０が任意であること（たとえば図５の制御回路５１０を参照）を理解するであろう。本明細書で使用する、信号Ｉ_THおよびバッファされたＩ_THはいずれも、エラー増幅器の出力信号と考えられる。

図２において、スイッチングレギュレータが強制連続モードまたはバーストモードのどちらで作動すべきかを論理２１２に伝えるために、ＦＣＯＮＴ信号が使用される。ＦＣＯＮＴが論理ハイであるとき、動作モードは強制連続である。ＦＣＯＮＴが論理ローであるとき、動作モードはバーストモードである。電圧Ｖ_Burstは、バーストクランプ２３３のバーストしきい値レベルおよびバースト比較器２１７のバースト比較器のヒステリシスを設定するために使用される。Ｖ_Burstがゼロボルトに設定されると、最小ピークインダクタ電流レベルおよびバーストヒステリシスは、その最小値に設定される。Ｖ_Burstの値が上昇すると、最小ピークインダクタ電流レベルおよびバーストヒステリシスは、Ｖ_Burstの関数として線形に増大する。当業者は、図２の実施例の最小ピークインダクタ電流レベルおよびバーストヒステリシスがＶ_Burstの関数として線形に増大するものの、それらの一方または両方がＶ_Burstの関数として非線形に増大することもこの発明の範囲内に入ることを理解するであろう。バースト比較器においてヒステリシスがどのように調整されるかについての詳細な説明については、図３の考察を参照されたい。

モード比較器２３１と、トランジスタ２３４および２３５を含む送信ゲートと、トランジスタ２３６と、インバータ２３２および２３９とは、モード選択回路素子２３７を構成する。モード選択入力ピン２３８における電圧がしきい値電圧Ｖ_THを超えるとき、モード比較器２３１の出力はローである。これにより、インバータ２３９の出力は、ＦＣＯＮＴにおける信号を論理ハイにする。モード比較器２３１の出力における論理ロー信号は、ＮＭＯＳトランジスタ２３４およびＰＭＯＳトランジスタ２３５も遮断する。また、ＮＭＯＳトランジスタ２３６のゲートは、バーストしきい値レベルを０ボルトにするためにハイに駆動される。

モード選択入力ピン２３８における電圧がしきい値電圧Ｖ_TH未満のとき、モード比較器２３１の出力はハイである。これにより、インバータ２３９の出力は、ＦＣＯＮＴにおける信号を論理ローにする。この状態で、ＮＭＯＳトランジスタ２３４およびＰＭＯＳトランジスタ２３５はオンにされ、ＮＭＯＳトランジスタ２３６はオフにされる。送信ゲートがオンにされているため、電圧Ｖ_Burstは、モード選択入力ピン２３８における電圧と実質的に等価となる。バーストモード中に、モード選択入力ピン２３８における電圧は、バーストしきい値レベルおよびバースト比較器のヒステリシスを所望のレベルに調整するために変化させることができる。これにより、異なる要件を有する異なる用途に見合うように出力電圧リップルの振幅および周波数、ならびに軽負荷時の効率を設定する能力がユーザに与えられる。このことは、スイッチング周波数を可聴帯域外に維持することが重要な用途、または、従来のバーストモード変換器の電圧リップルを容認することができない用途において重要であると考えられる。さらに、ユーザは効率の損失なく、出力電圧リップルを大きく設定することができる。なぜなら、電流がヒステリシスの変化により影響を受けず、したがって伝導損による効率の損失が減じられるためである。

低出力電圧リップルおよび効率の両方を兼ね備えるために、バーストモード中にパルススキップ挙動を生じることも可能である。これは、モード選択入力ピンを接地に接続することにより行なわれ得る。これにより、バーストしきい値レベルは０ボルトに設定され、Ｉ_burstは０アンペアに設定される。この状態で、ピークインダクタ電流は、電流比較器の最小オン時間により制限される。負荷需要が最小オン時間インダクタ電流の平均未満である場合、出力電圧を調節状態に保つためにスイッチング周期がスキップされる。

図３は、図２のバースト比較器２１７においてヒステリシスがどのように加えられて調整されるかをより詳細に示す。特に、エラー増幅器２１９により出力されたＩ_TH信号は、比較器３０１の反転入力に結合される。この電圧は、比較器３０１の非反転入力におけるバースト比較器しきい値レベルと比較される。このバースト比較器しきい値レベルは、し
きい値電圧Ｖ_TH2と、抵抗器３０４の両端の電圧（以下により詳細に説明するように、後者がゼロボルトよりも大きなとき）との和を含む。抵抗器３０４の両端の電圧は、ヒステリシスのレベルを設定し、電圧制御電流源３０３により制御される。モード選択回路素子２３７からのＶ_Burst信号は、電圧制御電流源３０３の電流振幅を制御し、Ｖ_Burstの電圧レベルに比例してヒステリシスを変化させる。

レギュレータの通常動作において、Ｉ_THの電圧がＶ_TH2よりも大きいとき、比較器３０１の出力はローである。インバータ３０７はロー信号を反転し、スイッチ３０５に抵抗器３０４を短絡させる。好ましい一実施例において、スイッチ３０５はトランジスタを含む。抵抗器３０４が短絡すると、比較器３０１の非反転入力における基準電圧またはバースト比較器しきい値レベルが電圧源３０２によってのみ供給される。Ｉ_THにおける電圧がＶ_TH2よりも下がると、比較器３０１の出力はハイに遷移し、スリープモードが有効となり、スイッチ３０５がオフに遮断される。これにより、比較器３０１の非反転入力における電圧は、Ｖ_TH2に抵抗器３０４の両端の電圧を加えた電圧まで上昇する。すなわち、ヒステリシスが追加される。抵抗器３０４の両端の電圧がＶ_Burstの関数であり、このＶ_Burstが次いでユーザにより設定されるため、ユーザは、バースト比較器のヒステリシスを効果的に制御する。Ｉ_THの電圧が新規のバースト比較器のしきい値レベル（すなわち、Ｖ_TH2に抵抗器３０４の両端の電圧を加えたもの）の電圧よりも上昇すると、比較器３０１はロー信号を出力し、それによりスリープモードがディアサートされ、抵抗器３０４が短絡される。

当業者は、図３に示す回路が比較器にヒステリシスを追加し、比較器においてヒステリシスを調節する１つの方法のみを示していることを理解するであろう。当該技術等で公知の他のヒステリシス比較器を使用してもよい。さらに、図３のバースト比較器を図２の制御回路２１０に対して説明したが、図４−８のヒステリシスバースト比較器も同様に作動し得る。

この発明の別の実施例を図４に示す。ここでは、バーストモードに対して可変のバーストしきい値レベルおよびバースト比較器のヒステリシスを実現するために、２つのピンが使用される。図４に示すレギュレータは、図２に示すものと同様に機能するが、レギュレータが強制連続モードまたはバーストモードのどちらで作動するかの制御、ならびに、バーストモード動作中におけるバーストしきい値レベルおよびバースト比較器のヒステリシスの設定を司る回路の一部が異なる。

しきい値電圧Ｖ_THを超える電圧が、モード選択回路素子４３７のモード比較器４３１に対し、モード選択入力ピン４３４において印加されるとき、モード比較器４３１の出力はローである。この信号は論理４１２に伝わり、レギュレータを強制連続モードで作動させる。代替的に、モード選択入力ピン４３４に印加される電圧がＶ_TH未満である場合、モード比較器４３１の出力はハイであり、レギュレータはバーストモードで作動する。

図４のピン４３５（すなわち、Ｖ_BURST選択入力）は、図２および図３に関して上で説明したように、バーストしきい値レベルおよびバースト比較器のヒステリシスを（それぞれ）ユーザが設定するために、バーストクランプ回路素子４３３およびバースト比較器４１７へのユーザアクセス可能な外部接続を提供する。この態様で、モード選択入力ピン４３４に加えられた信号がバーストモードでレギュレータを作動させると、バーストしきい値レベルおよびバースト比較器のヒステリシスは、最小ピークインダクタ電流レベルおよびバースト比較器のヒステリシスを操作するために、モード選択入力ピン４３４に加えられた信号から独立して調整され得る。このことはやはり、先行技術に優る実質的な改良点を提供し、ユーザは、特定の用途の要件を満たすようにレギュレータ４００の出力電圧リップルおよび効率をより良好に調整することが可能になる。さらに、この発明は、効率の
損失なく、より大きな出力電圧リップルに対処することができる。なぜなら、出力電流の振幅が、ヒステリシスの変化により影響を受けないためである。

図４のその他の素子は、図２を参照して上で説明した対応する素子と、実質的に同じ目的を果たす。

この発明の別の実施例を図５に示す。ここでは、バーストモードに対して可変のバーストしきい値レベルおよび可変のバースト比較器のヒステリシスを実現するために、３つのピンが使用される。図５に示すレギュレータは、図２に示すものと同様に機能するが、レギュレータが強制連続モードまたはバーストモードのどちらで作動するかの制御、ならびに、バーストモード動作中におけるバーストしきい値レベルおよびバースト比較器のヒステリシスの設定を司る回路の一部が異なる。

しきい値電圧Ｖ_THを超える電圧が、モード選択回路素子５３２のモード比較器５３１に対し、モード選択入力ピン５３４において印加されるとき、モード比較器５３１の出力はローである。この信号は論理５１２に伝わり、レギュレータを強制連続モードで作動させる。代替的に、モード選択入力ピン５３４に印加された電圧がＶ_TH未満である場合、モード比較器５３１の出力はハイであり、レギュレータはバーストモードで作動する。

図５におけるピン５３５（すなわち、Ｖ_BURST選択入力）は、ユーザがバーストしきい値レベルを設定するように、バーストクランプ回路素子５３３に対するユーザアクセス可能な外部接続を提供する。この態様で、モード選択入力ピン５３４において加えられた信号がレギュレータをバーストモードで作動させると、バーストしきい値レベルは、図２および図３に関して上で説明したように、バーストモードに対して最小ピークインダクタ電流レベルを操作するために、ピン５３５を介してユーザにより調整され得る。ここでもまた、このことは、先行技術に優る実質的な改良点を提供し、ユーザは、特定の用途の要件を満たすようにレギュレータ５００の出力電圧リップルおよび効率をより良好に調整することが可能になる。さらに、この発明は、効率の損失なく、より大きな出力電圧リップルに対処することができる。なぜなら、出力電流の振幅が、ヒステリシスの変化により影響を受けないためである。

図５のピン５３６（すなわち、Ｖ_HYSTERESIS選択入力）は、ユーザがバースト比較器のヒステリシスを設定するように、バースト比較器５１７に対するユーザアクセス可能な外部接続を提供する。この態様で、モード選択入力ピン５３４に加えられた信号がレギュレータをバーストモードで作動させると、図２および図３に関して上で説明したように、バーストモードに対するヒステリシスを操作するために、バースト比較器のヒステリシスは、ピン５３６を介してユーザにより調整され得る。ここでもまた、このことは、先行技術に優る実質的な改良点を提供し、ユーザは、特定の用途の要件を満たすようにレギュレータ５００の出力電圧リップルおよび効率をより良好に調整することが可能になる。さらに、この発明は、効率の損失なく、より大きな出力電圧リップルに対処することができる。なぜなら、出力電流の振幅が、ヒステリシスの変化により影響を受けないためである。

図５のその他の素子は、図２を参照して上で説明した対応する素子と、実質的に同じ目的を果たす。

なお、図２、図４および図５の各々がステップダウン同期スイッチングレギュレータの実施例を示しているが、この発明はその点において限定されない。この発明の利点は、ステップアップ同期スイッチングレギュレータ、ステップアップおよびステップダウン非同期スイッチングレギュレータ、または他の任意の適切な種類のレギュレータ等の他の種類のレギュレータにも同じく適用可能である。

図６は、この発明の原理に従った、バーストモードに対する調整可能な最小ピークインダクタ電流レベルおよび調整可能なバーストヒステリシスを有するステップアップスイッチング電圧レギュレータの例示的な一実施例の回路図である。図６は、図２に示すステップダウンレギュレータに存在する同じ素子のうちの多くを用いる。図６はまた、コンデンサ６２７が接地に放電することを防止するために、ダイオード６１６を利用する。図６に示すステップアップレギュレータ６００の制御回路６１０は、以下のように機能する。

回路状態によりメインスイッチ６２１が閉じられると、インダクタ６２５の両端に入力電圧が印加される。この充電段階中に、電流がインダクタ６２５を通って流れ始め、ダイオード６１６はコンデンサ６２７が接地に放電することを防止し、コンデンサ６２７は、負荷に電流を供給することを司る。

スイッチ６２１が一旦開くと、コンデンサ６２７は、インダクタ６２５に蓄積されたエネルギにより充電される。このとき、過剰な電流が負荷を通って流れ始め、それにより、出力電圧を上昇させる（また、ダイオード６１６に順方向バイアスがかけられる限り、エネルギは、入力源から直接供給される）。何らかの期間の後にスイッチ６２１は再び閉じられる。この周期が繰返され、必要とされる出力電圧レベルを維持し、必要に応じて必要な電流が負荷に供給される。

図６の回路構成要素のうちのその他のものは、図２に見られる同等の回路構成要素についてこれまで説明してきたように作動する。電流比較器６１５は、メインスイッチ６２１がいつオフにされるべきかを決定するために、電流増幅器６１８およびエラー増幅器６１９からの出力を比較する。

さらに、モード選択入力６３８への入力信号は、レギュレータ６００が強制連続モードまたはバーストモードのどちらで作動するかを判断し、また、バーストモードが選択されたときにバーストしきい値レベルおよびバーストヒステリシスを設定する。モード比較器６３１と、トランジスタ６３４および６３５を含む送信ゲートと、トランジスタ６３６と、インバータ６３２および６３３とは、モード選択回路素子６３７を構成する。モード選択回路素子６３７は、ＦＣＯＮＴおよびＶ_BURSTにおいて信号を提供し、これらの信号はそれぞれ、レギュレータ６００の動作モードと、（適切な場合に）バーストしきい値レベルおよびバースト比較器のヒステリシスとを決定する。図６に示すように、モード比較器６３１は、モード選択入力６３８における信号と、しきい値電圧Ｖ_THとを比較する。モード選択入力ピン６３８における電圧がＶ_THを超えると、モード比較器６３１の出力はローである。このことは次いで、ＦＣＯＮＴにおける信号をインバータ６３３の出力により論理ハイにし、また、強制連続モードでレギュレータを作動させる。加えて、モード比較器６３１のローの出力はまた、ｎチャネルトランジスタ６３４およびｐチャネルトランジスタ６３５をオフに遮断し、ｎチャネルトランジスタ６３６のゲートをハイに駆動してバーストしきい値レベルを０ボルトにする。

代替的に、モード選択入力の電圧がＶ_TH未満であるとき、モード比較器６３１の出力はハイになる。この場合、インバータ６３３の出力は、ＦＣＯＮＴにおける信号を論理ローにし、それにより、レギュレータをバーストモードにする。この状態で、ｎチャネルトランジスタ６３４およびｐチャネルトランジスタ６３５を含む送信ゲートはオンにされ（両方のトランジスタがオンである）、ｎチャネルトランジスタ６３６がオフにされる。その結果、Ｖ_BURSTは、モード選択入力に印加されている電圧に実質的に等価となる。モード選択入力ピン６３８における電圧は、図２および図３に関して上で説明したように、バーストしきい値レベルおよびバースト比較器のヒステリシスを調整するために、バーストモード中に変化させることができる。この態様で、必要に応じて最小ピークインダクタ電流
レベルおよびバースト比較器のヒステリシスを調整して、所望のとおりにレギュレータ６００の出力電圧リップルおよび効率を適応させることができる。さらに、効率の損失なく、先行のレギュレータよりも大きな出力電圧リップルを使用することができる。なぜなら、電流が、ヒステリシスの変化により影響を受けないためである。

調整可能な最小ピークインダクタ電流レベルおよびバースト比較器のヒステリシスを有するステップアップスイッチング電圧レギュレータの別の実施例を図７に示す。図７に示す回路のほとんどは、上で説明した、図６に示す回路と同様に作動する。この発明の原理に従い、図７は、（１）レギュレータの動作モードを選択するために、ならびに（２）バーストしきい値レベルおよびバースト比較器のヒステリシスを設定するためにそれぞれ使用される２つのピンを示す。

強制連続モードまたはバーストモードのいずれかにおけるレギュレータ７００の動作は、モード選択入力７３４に電圧を供給することにより選択される。しきい値電圧Ｖ_THを超える電圧がモード選択入力７３４に印加された場合、モード比較器７３１の出力はローであり、したがって、インバータ７３３の出力（すなわち、ＦＣＯＮＴにおける信号）はハイである。これにより、レギュレータ７００は強制連続モードで作動する。代替的に、モード選択入力に印加される電圧がＶ_TH未満である場合、ＦＣＯＮＴにおける信号はローであり、レギュレータはバーストモードで作動する。

図７に示すピン７３５（すなわち、Ｖ_BURST選択入力）は、バーストしきい値レベルおよびバースト比較器のヒステリシスを設定する能力をユーザに提供する。モード選択入力７３４に加えられる信号がレギュレータをバーストモードで作動させると、バーストしきい値レベルおよびバーストヒステリシスは、図２から図６に関して上で説明したように、Ｖ_BURST選択入力を使用することによって調整され得る。この態様で、最小ピークインダクタ電流レベルと、レギュレータがスリープモードで作動する期間とを制御することができる。

図７のその他の素子は、図６を参照して上で説明した対応する素子と、実質的に同じ目的を果たす。

調整可能な最小ピークインダクタ電流レベルおよびバースト比較器のヒステリシスを有するステップアップスイッチング電圧レギュレータの別の実施例を図８に示す。図８に示す回路のほとんどは、上で説明した、図６に示す回路と同様に作動する。この発明の原理に従い、図８は、（１）レギュレータの動作モードを選択するために、（２）バーストしきい値レベルを設定するために、および、（３）バースト比較器のヒステリシスを設定するためにそれぞれ使用される３つのピンを示す。

強制連続モードまたはバーストモードのいずれかであるレギュレータ８００の動作は、モード選択入力ピン８３４において電圧を供給することにより選択される。しきい値電圧Ｖ_THを超える電圧がモード選択入力８３４に印加される場合、モード比較器８３１の出力はローであり、したがって、インバータ８３３の出力（すなわち、ＦＣＯＮＴにおける信号）はハイである。これにより、レギュレータ８００は強制連続モードで作動する。代替的に、モード選択入力において印加される電圧がＶ_TH未満である場合、ＦＣＯＮＴにおける信号はローであり、レギュレータはバーストモードで作動する。

ピン８３５（すなわち、Ｖ_BURST選択入力）は、バーストしきい値レベルを設定する能力をユーザに提供する。モード選択入力において加えられた信号が、レギュレータをバーストモードで作動させるとき、バーストしきい値レベルは、図２から図６に関して上で説明したように、Ｖ_BURST選択入力を使用することによって調整され得る。この態様で、最
小ピークインダクタ電流レベルを制御することが可能になる。

ピン８３６（すなわち、Ｖ_HYSTERESIS選択入力）は、バースト比較器のヒステリシスを設定する能力をユーザに提供する。モード選択入力に加えられた信号がレギュレータをバーストモードで作動させるとき、バーストヒステリシスは、図２から図６に関して上で説明したように、Ｖ_HYSTERESIS選択入力を使用することによって調節され得る。この態様で、バースト周期とバースト周期との間の期間を制御することができる。

図８のその他の素子は、図６を参照して上で説明した対応する素子と、実質的に同じ目的を果たす。

図２および図６に関して上で説明したモード選択回路の素子の別の実施例を図９に示す。電圧比較器９３１と、トランジスタ９３４、９３５、９３６および９４０と、抵抗器９４２、９４３および９４４とは、モード選択回路素子９３７の一実施例を構成する。

図９に示す実施例において、モード選択入力ピン９３８における電圧は、電圧−電流変換回路素子９４１により、電流に変換される。この電圧−電流変換回路素子９４１は、電圧比較器９３１、トランジスタ９３６、および抵抗器９４２を含む。トランジスタ９３４および９３５はカレントミラーとして作用し、トランジスタ９３４および９３６ならびに抵抗器９４２を通って流れる電流に比例する電流が、抵抗器９４３およびトランジスタ９３５を通って流れるようにする。結果的に得られる出力電圧Ｖ_CLAMPは、レギュレータのバーストクランプに送信されてバーストしきい値レベルとして働き、それにより、上で説明したように、最小ピークインダクタ電流を制御する。同様に、トランジスタ９３４および９４０もまたカレントミラーとして作用し、トランジスタ９３４および９３６ならびに抵抗器９４２を通って流れる電流に比例する電流が、抵抗器９４４およびトランジスタ９４０を通って流れるようにする。結果的に得られる出力電圧Ｖ_HYSTERESISは、レギュレータのバースト比較器に送信され、図３に関して上で説明したように、電圧制御電流源３０３を制御する。この実施例は、抵抗器９４２、９４３および９４４の抵抗値および／またはトランジスタ９３４、９３５および９４０のサイズを変えることにより、バーストモード中にバーストクランプおよびバースト比較器に送られる電圧を個々に変更できるという利点を有する。これにより、それぞれＶ_CLAMPおよびＶ_HYSTERESISによって制御されるバーストしきい値レベルおよびバースト比較器のヒステリシスを設定する際に、より大きなユーザの融通性が得られ、異なる要件を有する異なる用途を満たすことができる。図９はＭＯＳＦＥＴを用いて作動するカレントミラーを示しているが、当業者は、バイポーラトランジスタ等を用いるカレントミラー等の、当該技術で公知の他の任意の種類のカレントミラーがこの発明の原理に従って代用され得ることを認識するであろう。

なお、図２から図９の各々は、この発明の原理に従ったレギュレータの特定の実施例を示しているが、この発明がこの点に関して何ら限定されないことに注意されたい。この発明の原理は、任意の種類のレギュレータ（たとえば、ステップアップ同期スイッチング電圧レギュレータ）に適用可能であり、そのように適用する利点は、当業者により認識されるはずである。さらに、上で説明したように、この発明の原理に従ってバーストしきい値レベルおよびバーストヒステリシスを設定するために使用される回路素子が単なる例示であり、この発明がこの態様で限定されないことを当業者は認識されたい。また、図２および図４から図９に記載する実施例は、バーストしきい値レベルおよびバーストヒステリシスの両方がユーザにより調整されることを可能にするが、（固定されたバーストクランプを保ったまま）バーストヒステリシスのみをユーザが調整することを可能にするレギュレータが、この発明の原理に従い、電圧リップルおよび効率の両方を兼ね備え得るという同様の利点の多くを有することも当業者は認識されたい。

従来のステップダウンスイッチング電圧レギュレータの例示的な回路図である。この発明の原理に従った、調整可能な最小ピークインダクタ電流レベルおよび調整可能なバースト比較器のヒステリシスを有するステップダウンスイッチング電圧レギュレータの一実施例の例示的な回路図である。図２および図４から図８に示すバースト比較器の一実施例の例示的な回路図である。この発明の原理に従った、調整可能な最小ピークインダクタ電流レベルおよび調整可能なバースト比較器のヒステリシスを有するステップダウンスイッチング電圧レギュレータの代替的な一実施例の例示的な回路図である。この発明の原理に従った、調整可能な最小ピークインダクタ電流レベルおよび調整可能なバースト比較器のヒステリシスを有するステップダウンスイッチング電圧レギュレータの代替的な別の実施例の例示的な回路図である。この発明の原理に従った、調整可能な最小ピークインダクタ電流レベルおよび調整可能なバースト比較器のヒステリシスを有するステップアップスイッチング電圧レギュレータの一実施例の例示的な回路図である。この発明の原理に従った、調整可能な最小ピークインダクタ電流レベルおよび調整可能なバースト比較器のヒステリシスを有するステップアップスイッチング電圧レギュレータの代替的な一実施例の例示的な回路図である。この発明の原理に従った、調整可能な最小ピークインダクタ電流レベルおよび調整可能なバースト比較器のヒステリシスを有するステップアップスイッチング電圧レギュレータの代替的な別の実施例の例示的な回路図である。図２および図４から図８に示すモード選択回路素子の代替的な一実施例の例示的な回路図である。

符号の説明

２００スイッチングレギュレータ、２１０制御回路、２１１発振器、２１２論理、２１５電流比較器、２１７バースト比較器、２１８電流増幅器、２１９エラー増幅器、２２０メインスイッチ、２２１同期スイッチ、２２４抵抗器、２３０バッファ、２３１モード比較器、２３２、２３９インバータ、２３３バーストクランプ、２３４、２３５、２３６トランジスタ、２３７モード選択回路素子、２３８モード選択入力ピン。

Claims

負荷に対し、安定化電圧で出力電流を供給するスイッチングレギュレータであって、前記スイッチングレギュレータは、バーストモードで作動することができ、前記バーストモードは、前記負荷の状態に依存した、能動スイッチング素子がオフの状態にされる少なくとも或る長さの時間を有する動作モードであり、
前記スイッチングレギュレータは、
入力端子と、
前記負荷に結合された出力端子と、
前記入力端子および前記出力端子に結合された制御回路とを備え、前記制御回路は、前記負荷に供給される電流を調節し、前記スイッチングレギュレータはさらに、
前記制御回路に結合され、前記スイッチングレギュレータがバーストモードで作動するときに、前記スイッチングレギュレータのバーストしきい値レベルおよびヒステリシスをユーザが設定することを可能にするための調整回路とを備える、スイッチングレギュレータ。
前記スイッチングレギュレータはステップダウンレギュレータである、請求項１に記載のスイッチングレギュレータ。
前記スイッチングレギュレータは非同期スイッチングレギュレータである、請求項１に記載のスイッチングレギュレータ。
前記スイッチングレギュレータは同期スイッチングレギュレータである、請求項１に記載のスイッチングレギュレータ。
前記制御回路は、
論理部と、
インダクタと、
前記論理部に結合されたメインスイッチとを含み、前記メインスイッチは前記論理部により制御される、請求項１に記載のスイッチングレギュレータ。
前記制御回路はさらに、前記論理部に結合された発振器を含み、前記発振器は、前記論理部に振動信号を提供する、請求項５に記載のスイッチングレギュレータ。
前記制御回路はさらに、前記出力端子に結合されたエラー増幅器を含み、前記エラー増幅器は、エラー増幅器出力信号を有し、前記エラー増幅器は、前記負荷の状態に依存して前記エラー増幅器出力信号を調整する、請求項５に記載のスイッチングレギュレータ。
前記制御回路はさらに、
前記論理部に結合された電流比較器を含み、前記電流比較器は、センス信号が前記エラー増幅器出力信号と予め定められた態様で比較されるときに、前記論理部に前記メインスイッチをオフにするよう指示する電流比較器信号を生成し、前記制御回路はさらに、
前記電流比較器に結合された電流増幅器を含み、前記電流増幅器は、前記インダクタを通って流れる電流を示す前記センス信号を前記電流比較器に提供する、請求項７に記載のスイッチングレギュレータ。
前記制御回路はさらに、前記論理部に結合されたバースト比較器を含み、前記バースト比較器は、前記バースト比較器を始動させるレベルを前記エラー増幅器出力信号が超えたときに、前記スイッチングレギュレータをスリープモードに入らせるバースト比較器信号を生成する、請求項７に記載のスイッチングレギュレータ。
前記制御回路はさらに、前記論理部および前記メインスイッチに結合された同期スイッチを含み、前記同期スイッチは、前記メインスイッチとは逆に切換わる、請求項５に記載のスイッチングレギュレータ。
前記制御回路はさらに、前記論理部に結合された電流反転比較器を含み、前記電流反転比較器は、前記同期スイッチを通る電流が電流反転状態を経たときに前記論理部に前記同期スイッチをオフにさせる電流反転比較器信号を、前記スイッチングレギュレータがバーストモードで作動するときに生成する、請求項１０に記載のスイッチングレギュレータ。
前記調整回路は、
ユーザが前記スイッチングレギュレータに対して動作モードを選択して前記バーストしきい値レベルを設定することを可能にするモード選択入力ピンと、
前記モード選択入力ピンからモード選択信号を受取るモード比較器とを含み、前記モード比較器は、前記モード選択信号を示すモード比較器出力信号を提供し、前記モード比較器出力信号は、前記論理部に供給され、前記調整回路はさらに、
トランジスタを含む送信ゲートを含み、前記送信ゲートは前記モード選択入力ピンおよびクランプ回路に結合され、前記送信ゲートは、前記モード比較器出力信号に依存した信号を受取り、前記送信ゲートは、前記スイッチングレギュレータがバーストモードで作動するときに前記クランプ回路に前記バーストしきい値レベルを提供する、請求項５に記載のスイッチングレギュレータ。
前記送信ゲートはさらに、バースト比較器に結合され、前記送信ゲートは、前記スイッチングレギュレータがバーストモードで作動するときに、前記モード選択入力ピンからの前記モード選択信号に関連する信号を前記バースト比較器に提供して前記ヒステリシスを設定する、請求項１２に記載のスイッチングレギュレータ。
前記調整回路は、
ユーザが前記スイッチングレギュレータに対して動作モードを選択することを可能にするモード選択入力ピンを含み、前記モード選択入力ピンはモード選択信号を提供し、前記調整回路はさらに、
前記モード選択信号を受けるモード比較器を含み、前記モード比較器は、前記モード選択信号を示すモード比較器出力信号を提供し、前記モード比較器出力信号は前記論理部に供給され、前記調整回路はさらに、
前記スイッチングレギュレータがバーストモードで作動するときに、前記ユーザが前記スイッチングレギュレータの前記バーストしきい値レベルおよび前記ヒステリシスを設定することを可能にするバーストしきい値レベル選択ピンおよびヒステリシス選択ピンを含み、前記バーストしきい値レベル選択ピンおよび前記ヒステリシス選択ピンは、クランプ回路に結合される、請求項５に記載のスイッチングレギュレータ。
前記調整回路は、
ユーザが前記スイッチングレギュレータに対して動作モードを選択することを可能にするモード選択入力ピンを含み、前記モード選択入力ピンはモード選択信号を提供し、前記調整回路はさらに、
前記モード選択信号を受取るモード比較器を含み、前記モード比較器は、前記モード選択信号を示すモード比較器出力信号を提供し、前記モード比較器出力信号は前記論理部に供給され、前記調整回路はさらに、
前記スイッチングレギュレータがバーストモードで作動するときに、前記ユーザが前記スイッチングレギュレータの前記バーストしきい値レベルを設定することを可能にするバーストしきい値レベル選択ピンと、
前記スイッチングレギュレータがバーストモードで作動するときに、前記ユーザが前記スイッチングレギュレータの前記ヒステリシスを設定することを可能にするバーストヒステリシス選択ピンとを含む、請求項５に記載のスイッチングレギュレータ。
前記スイッチングレギュレータはステップアップレギュレータである、請求項１に記載のスイッチングレギュレータ。
前記制御回路はさらに、前記インダクタと前記出力端子との間に配設されたダイオードを含む、請求項５に記載のスイッチングレギュレータ。
負荷に対し、安定化電圧で出力電流を提供するスイッチングレギュレータにおいて、バーストモードで前記スイッチングレギュレータを作動させるための方法であって、
前記バーストモードは、前記負荷の状態に依存した、能動スイッチング素子がオフの状態にされる少なくとも或る長さの時間を有する動作モードであり、
前記方法は、
入力電圧の源に入力端子を結合するステップと、
前記負荷に出力端子を結合するステップと、
調整可能なバーストしきい値レベルを提供するステップとを含み、前記バーストしきい値レベルは、前記スイッチングレギュレータの最小ピークインダクタ電流レベルを制御し、前記方法はさらに、
前記スイッチングレギュレータがバーストモードで作動するときに、調整可能なヒステリシスをユーザが設定できるようにするステップと、
前記負荷への出力電流を調節するステップと、
バースト比較器を始動することによりスリープモードを有効にするステップと、
前記バースト比較器を始動解除することによりスリープモードをディアサートするステップとを含み、前記ヒステリシスは、前記バースト比較器がいつ始動解除されるかを制御する、方法。
前記方法はさらに、
信号入力ピンからの入力信号に基づき、前記スイッチングレギュレータに対して動作モードを設定するステップと、
前記入力信号に基づき、前記スイッチングレギュレータの前記バーストしきい値レベルおよび前記ヒステリシスを設定するステップとを含む、請求項１８に記載の方法。
前記方法はさらに、モード選択入力ピンからのモード選択信号に基づき、前記スイッチングレギュレータに対して動作モードを設定するステップと、
バーストしきい値レベル選択入力ピンおよびヒステリシス選択入力ピンからの入力信号に基づき、前記スイッチングレギュレータの前記バーストしきい値レベルおよび前記ヒステリシスを設定するステップとを含む、請求項１８に記載の方法。
前記方法はさらに、
モード選択入力ピンからのモード選択信号に基づき、前記スイッチングレギュレータに対して動作モードを設定するステップと、
バーストしきい値レベル選択入力ピンからの信号に基づき、前記バーストしきい値レベルを設定するステップと、
ヒステリシス選択入力ピンからの信号に基づき、前記スイッチングレギュレータの前記ヒステリシスを設定するステップとを含む、請求項１８に記載の方法。
負荷に対し、安定化電圧で出力電流を供給するスイッチングレギュレータであって、前記スイッチングレギュレータはバーストモードで作動することができ、前記バーストモードは、前記負荷の状態に依存した、能動スイッチング素子がオフの状態にされる少なくとも或る長さの時間を有する動作モードであり、
前記スイッチングレギュレータは、
入力端子と、
前記負荷に結合された出力端子と、
前記入力端子および前記出力端子に結合された制御回路とを含み、前記制御回路は前記出力電流を調節し、前記スイッチングレギュレータはさらに、
前記制御回路に結合され、前記スイッチングレギュレータがバーストモードで作動するときに、前記スイッチングレギュレータの少なくともヒステリシスをユーザが設定することを可能にするための調整回路を含む、スイッチングレギュレータ。
前記調整回路はさらに、前記スイッチングレギュレータがバーストモードで作動するときに、前記スイッチングレギュレータのバーストしきい値レベルをユーザが設定することを可能にする、請求項２２に記載のスイッチングレギュレータ。
前記調整回路はさらに、前記スイッチングレギュレータに対してユーザが動作モードを選択することを可能にし、前記動作モードは、強制連続モードまたはバーストモードのいずれかである、請求項２３に記載のスイッチングレギュレータ。
負荷に対し、安定化電圧で出力電流を供給するスイッチングレギュレータであって、前記スイッチングレギュレータは、前記負荷の状態に依存した少なくとも或る長さの時間を有し、かつ、能動スイッチング素子がオフの状態にされる第１の動作モードで作動することができ、前記スイッチングレギュレータは、
入力端子と、
前記負荷に結合された出力端子と、
前記入力端子および前記出力端子に結合された制御回路とを含み、前記制御回路は、前記負荷に供給される電流を調節し、前記スイッチングレギュレータはさらに、
前記制御回路に結合され、前記スイッチングレギュレータが前記第１の動作モードで作動するときに、前記スイッチングレギュレータのバーストしきい値レベルおよびヒステリシスをユーザが設定することを可能にするための調整回路をさらに含む、スイッチングレギュレータ。
前記制御回路は、前記能動スイッチング素子がオフの状態にされる間、前記スイッチングレギュレータのさらに別の構成要素をオフにするように構成される、請求項２５に記載のスイッチングレギュレータ。