JP5242898B2

JP5242898B2 - スイッチング・レギュレータのデジタル制御のための方法および装置

Info

Publication number: JP5242898B2
Application number: JP2006230371A
Authority: JP
Inventors: アレックス・ビイ・ジェンゲリアン; アンドリュー・ジェイ・モリッシュ; アーサー・ビイ・オデル; ケント・ウォン
Original assignee: パワー・インテグレーションズ・インコーポレーテッド
Priority date: 2005-08-26
Filing date: 2006-08-28
Publication date: 2013-07-24
Anticipated expiration: 2026-08-28
Also published as: US20170025959A1; EP1758236B1; US8654547B2; US20140126246A1; US20070047268A1; US20070217232A1; US10224820B2; CN103762847A; US8194422B2; CN103762847B; US7755917B2; US7233504B2; US9484824B2; US20110019441A1; US20120218788A1; EP1758236A3; US7830678B2; CN1937384A; JP2007068395A; EP1758236A2

Description

本発明の諸実施形態は、全体として電源に関し、より具体的には、電源出力の調整に関する。

電子デバイスは、調整された電力を使用して動作する。スイッチング電源が効率が高く、出力調整が良好であるために、今日の電子デバイスの多くに電力を供給するために一般に使用されている。知られているスイッチング電源では、低周波数（例えば、５０Ｈｚもしくは６０Ｈｚのメイン周波数）高電圧の交流（ＡＣ）が、スイッチング電源の制御回路を使用して、高周波数（例えば、３０ないし３００ｋＨｚ）のＡＣに変換される。電圧を、通常、より低い電圧に変換し、安全に絶縁するために、高周波数高電圧のＡＣが変圧器に印加される。電子デバイスに電力を供給するために用いられる調整されたＤＣ出力を得るために変圧器の出力が整流される。スイッチング電源の制御回路は、通常、出力を感知し、閉ループで出力を制御することによって、出力を調整する。

スイッチング電源は、集積回路スイッチング・レギュレータを含むことが可能であり、レギュレータは、変圧器の１次巻線に結合されたパワー・スイッチ、またはパワー・トランジスタを含むことが可能である。スイッチング・レギュレータによって制御された形でパワー・トランジスタをオン／オフさせることにより、エネルギーが、変圧器の２次巻線に伝達されて、ＤＣ出力において、クリーンで安定した電源が供給される。

例えば、カリフォルニア州サンノゼ所在のパワー・インテグレーションズ（ＰｏｗｅｒＩｎｔｅｇｒａｔｉｏｎｓ）の米国特許第６２２６１９０号において説明される実施形態などの、知られているスイッチング・レギュレータでは、電源のＤＣ出力の出力からフィードバック電流がサンプリングされる。フィードバック電流が、調整しきい値を下回っている場合、パワー・スイッチは一定の周波数でスイッチングされる。フィードバック電流が調整しきい値を超えている場合、スイッチング・レギュレータはディセーブルにされ、パワー・スイッチのサイクルが飛ばされることになる。これを行う際に、より少ない数のコンポーネントを利用する電源が可能であり、低電力ソリューションのための費用対効果が大きい電源が可能になる。説明する電源の諸実施形態は、出力調整を失うことなしに、負荷過渡現象に迅速に応答することができる電源を提供する。

しかし、前述したとおり、スイッチング・レギュレータがサイクルを飛ばすと、スイッチング・レギュレータの動作によって生じる周波数が低減される。このため、スイッチング・レギュレータの動作の周波数は、電源のＤＣ出力を調整するようにサイクルが飛ばされるにつれて変化し、周波数は、ＤＣ出力に結合された負荷が減少するにつれて減少する。一般に、このタイプの電源の動作の周波数が、２０Ｈｚないし２０ｋＨｚの範囲内のような、可聴周波数範囲内の周波数まで低下すると、電源の変圧器は望ましくない可聴雑音を生成する。

この問題に対処するため、カリフォルニア州サンノゼ所在のパワー・インテグレーションズは、例えば、自社の米国特許第６５２５５１４号で説明される諸実施形態などのように、オン／オフ制御を利用するとともに、スイッチング・レギュレータの電流制限を調整して、軽い負荷における可聴雑音を低減させた電源レギュレータを投入した。一実施形態では、説明されているスイッチング・レギュレータは、駆動信号の先行するＮ回のサイクルに関する電源の出力からのフィードバック信号値のパターンに基づき、スイッチング・レギュレータの電流制限を調整する状態マシンを含む。状態マシンは、変圧器を流れる磁束密度が、可聴雑音の生成を低減するだけ十分に低くなるまで、軽い負荷において電流制限をより低く調整して、サイクルが飛ばされて、スイッチング・レギュレータの動作周波数が可聴周波数範囲まで低減されることがないようにしている。
米国特許第６２２６１９０号米国特許第６５２５５１４号

本発明を、例として、限定としてではなく、添付の図に詳細に示す。

電源において利用することができる電源レギュレータの諸実施形態を開示する。以下の説明では、本発明の徹底的な理解を与えるために、多数の特定の詳細を提示する。しかし、その特定の詳細が、本発明を実施するのに使用されなくてもよいことが当業者には明白となろう。実施に関連する周知の方法は、本発明を不明瞭にするのを避けるために、詳細に説明していない。

本明細書全体で、「一実施形態」または「実施形態」について述べることは、その実施形態に関連して説明される特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。このため、本明細書全体の様々な箇所における「一実施形態の場合」または「実施形態では」という句の出現は、必ずしもすべて、同一の実施形態について述べていない。さらに、特定の特徴、構造、または特性は、１つまたは複数の実施形態において、任意の適切な形で組み合わせられることが可能である。

図１は、本発明の教示による、電源レギュレータ１０３内部の調整回路１０５の実施形態を含む電源１０１の実施形態を示すブロック図である。図示するとおり、電圧Ｖ_IN１１３が、電源１０１の入力の両端に結合され、エネルギー伝達要素１０７の１次巻線１０９に結合されている。一実施形態では、クランプ１１５が、１次巻線１０９の両端に結合されて、１次巻線１０９の両端の電圧をクランプする。図示した実施形態では、電源レギュレータ１０３の第１の端子１１７が、エネルギー伝達要素１０７に結合され、第２の端子１１９が電源１０１の入力に結合される。動作の際、電源レギュレータ１０３内部に含まれるパワー・スイッチ１２３が、電源レギュレータ１０３の制御回路１３５によって生成される制御信号１２５に応答して、第１の端子１１７を第２の端子１１９に対して結合する、または切り離すようにスイッチングされる。図示した実施形態では、パワー・スイッチ１２３のスイッチングにより、エネルギー伝達要素１０７の１次巻線１０９から２次巻線１１１へのエネルギーの伝達が調整される。図示した実施形態では、ダイオード１２７とキャパシタ１２９が電源１０１の出力で２次巻線１１１に結合されて、電源１０１の出力に結合された負荷１３１が、出力電圧Ｖ_Oと出力電流Ｉ_Oを受けることにより、電源を供給される。

図示した実施形態に示されるとおり、フィードバック回路１３３が電源１０１の出力に結合されて、電源１０１の出力レベルを表すフィードバック信号１３７を生成する。本開示では、電源１０１の出力レベルは、電圧、電流、または電圧と電流の両方の組み合わせであることが可能である。一実施形態では、電源レギュレータ１０３の第３の端子１２１が、フィードバック信号１３７を受け取るように結合されている。

図１に示すとおり、電源レギュレータ１０３は、入力１４１と入力１４５の比較の結果を生成する出力１４３を有する比較器１３９の一実施形態も含む。図示した実施形態では、入力１４１は、しきい値Ｕ_THを受け取るように結合され、入力１４５は、フィードバック信号１３７に応答するように結合される。以下に説明するとおり、一実施形態では、しきい値Ｕ_THは、ターンオフしきい値である。動作の際、比較器１３９の出力１４３は、フィードバック状態信号１２４であり、この信号１２４は、一実施形態では、制御回路１３５に対するデジタル・オン／オフ信号またはイネーブル信号として機能する。このため、電源１０１の出力レベルを表す入力１４５における信号が、しきい値Ｕ_THより大きい場合、出力１４３におけるフィードバック状態信号１２４は第１の状態である。しかし、入力１４５における信号が、しきい値Ｕ_TH未満である場合、出力１４３におけるフィードバック状態信号１２４は第２の状態である。一実施形態では、フィードバック状態信号１２４の第１の状態と第２の状態の１つは論理高値であり、フィードバック状態信号１２４の第１の状態と第２の状態のもう１つは論理低値である。フィードバック状態信号１２４は、電源１０１の調整を制御するのに役立つ制御回路１３５によって受け取られるように結合される。一実施形態では、制御回路１３５は、パワー・スイッチ１２３から電流感知信号１４７を受け取るように結合される電流制限回路も含む。一実施形態では、電流感知信号１４７は、パワー・スイッチ１２３を流れる電流Ｉ_D１２６を表し、制御回路１３５も、電流感知信号１４７を利用して、電源１０１の調整を制御するのに役立てる。

一実施形態では、フィードバック信号１３７は、比較器１３９の入力１４１と入力１４５を比較することにより、電源１０１の出力が、所望される値をどれだけ超えているか、またはどれだけ下回っているかも示すことができる。入力１４５がターンオフしきい値Ｕ_TH未満である場合、比較器１３９の出力１４３におけるフィードバック状態１２４はデジタル高値であり、制御回路１３５は、パワー・スイッチ１２３を動作させる。入力１４５が、ターンオフしきい値Ｕ_THより大きい場合、比較器１３９の出力１４３におけるフィードバック状態１２４は、デジタル低値であり、制御回路１３５は、パワー・スイッチ１２３を閉じることができない。

一実施形態では、制御回路１３５は、スイッチング期間を決めるクロック信号１８１を生成する発振器を含む。制御回路１３５は、クロック周期中、パワー・スイッチ１２３を閉じることが許されるか否かを判定する。制御回路１３５によって受け取られたフィードバック状態信号１２４が論理高値であった場合、制御回路１３５は、スイッチング期間の始めにパワー・スイッチ１２３を閉じる。以上に要約したとおり、制御回路１３５は、電流感知信号１４７で、パワー・スイッチ１２３を流れる電流Ｉ_D１２６を感知する。一実施形態では、最大オン時間の後か、またはパワー・スイッチ１２３を流れる電流Ｉ_D１２６が最大値Ｉ_MAXに達すると、パワー・スイッチ１２３が開く。図２は、パワー・スイッチ１２３を流れる電流Ｉ_D１２６の通常の波形の実施形態を示す図である。一実施形態では、制御回路１３５は、あるスイッチング期間の間、パワー・スイッチ１２３をオフに保つことにより、供給スイッチ１０１の出力を調整する。

例示すると、図３は、本発明の教示による、制御回路内部のクロック信号１８１、フィードバック信号１３７、電源レギュレータのスイッチ電流Ｉ_D１２６に関する波形の実施形態を示す図である。図３に示した実施形態では、フィードバック回路１３３は、変調信号１２８が実質的に０であるような理想的な特性を有するものと想定される。詳細には、図３は、変調信号１２８が実質的に０であって、フィードバック回路１３３が高利得であり、高帯域幅であり、遅延が全くないという理想的な特性を有する場合のクロック信号１８１、フィードバッグ信号１３７、スイッチ電流Ｉ_D１２６に関する典型的な波形を示す。パワー・スイッチ１２３がオフのままであるクロック周期の間隔によって隔てられている、パワー・スイッチ１２３がオンであるクロック周期の規則的な短い間隔で特徴付けられたパターンでパワー・スイッチ１２３が動作する。入力条件と出力条件の任意のセットに関して、パワー・スイッチ１２３がオンであるクロック周期の数と、クロック周期の総数との間に、電源１０１に関する所望される調整された出力を与える比が存在する。望ましい動作モードは、高い基本周波数を有するオンとオフのクロック周期の繰り返しパターンである。なぜなら、最も高い基本周波数が、最低の大きさの出力リップルを与え、可聴雑音の可能性を小さくするからである。

実際には、フィードバック回路１３３の特性は理想的ではないことが多い。例えば、フィードバック回路１３３における低利得、低帯域幅、遅延が、フィードバック信号１３７を歪ませて、オン・サイクルとオフ・サイクルの望ましくないパターンを生じさせることがある。例示すると、図４は、歪んだフィードバック信号１３７となり、かつスイッチ電流Ｉ_D１２６の望ましくないパターンとなる、理想的でないフィードバック回路１３７を備えたクロック信号１８１に対する波形の実施形態を示す図である。図４では、変調信号１２８は、実質的に０であるものと想定される。図示するとおり、パワー・スイッチ１２３のスイッチングは、パワー・スイッチ１２３がオンしているクロック・サイクルの長い間隔の後に、パワー・スイッチ１２３がオフのままであるクロック・サイクルの長い間隔が続くように行われる。グループ化されたパルスのそのようなパターンは、大きい出力リップルと可聴雑音を生成させる可能性があるため、望ましくない。

本発明の様々な実施形態では、理想的ではないフィードバック回路を使用するスイッチング・レギュレータのオン／オフ制御が、本発明の教示に従って改良される。本発明の諸実施形態によって使用される原理は、フィードバック信号、またはフィードバック信号が比較されるしきい値レベルを適宜、０ではない変調信号１２８で一時的に変更して、低利得、低帯域幅、遅延によって生じさせられる歪みを補償することである。理想的な条件下におけるフィードバック信号のタイミングと、予期される特性の知識が、この補償を可能にする。

例示するため、図１の電源レギュレータ１０３内部に含まれる調整回路１０５に再び注意を向ける。図示した実施形態に示されるとおり、調整回路１０５は、変調源１５１に結合された状態マシン１４９を含む。一実施形態では、調整回路１０５は、さらに、変調源１５１に結合され、第３の端子１２１からフィードバック信号１３７を受け取るように結合された素子１５３も含む。一実施形態では、素子１５３は、変調源１５１から出力される変調信号１２８を、比較器１３９の入力１４５へのフィードバック信号１３７と合成するように結合される。その結果、素子１５３から出力され、入力１４１のしきい値レベルＵ_THと比較されるフィードバック信号は、本発明の教示によれば、変調信号１２８で調整される。例えば、一実施形態では、この調整は、フィードバック信号の高い値と低い値の間の差が、低い値の約８０パーセントになるようにする。その結果、一実施形態では、制御回路１３５へのデジタル・オン／オフ信号、またはイネーブル信号として機能する、比較器１３９の出力１４３におけるフィードバック状態１２４信号が、本発明の教示に従って調整される。一実施形態では、フィードバック状態１２４信号に対する調整は、本発明の教示によれば、フィードバック状態１２４信号が、調整時の状態から、調整直前の状態に戻るようにさせる傾向がある。

動作の際、一実施形態における状態マシン１４９は、制御回路１３５からのクロック信号１８１からのタイミング情報を受け取るように結合される。さらに、一実施形態における状態マシン１４９は、比較器１３９の出力１４３に生成されたフィードバック状態信号１２４から、電源１０１の状態についての情報を受け取るようにも結合される。図示するとおり、状態マシン１４９は、本発明の教示によれば、変調信号１２８が、変調源１５１から出力されて、フィードバック信号１３７に加算されるようにする。

図５Ａは、本発明の教示によれば、制御回路１３５からのクロック信号１８１と、出力１４３からのフィードバック状態信号１２４すなわちイネーブル・イベントに関して、ＭＯＤＵＬＡＴＩＯＮ１、ＭＯＤＵＬＡＴＩＯＮ２、ＭＯＤＵＬＡＴＩＯＮ３として示される変調信号１２８の様々な実施形態の例を与える。一実施形態では、変調源１５１からの変調信号１２８は、フィードバック信号１３７から欠落している情報を人工的に復元する効果をもたらす。その結果は本発明の教示によれば、シーケンスの基本周波数を増加させるスイッチング・サイクルのパターンの向上であり、出力リップルの大きさを抑え、電源レギュレータ１０３からの可聴雑音の可能性を低下させる。

図５Ａの様々な実施形態で見て取ることができるとおり、ＭＯＤＵＬＡＴＩＯＮ１として示される変調信号１２８の実施形態は、状態マシン１４９の実施形態が、フリップ・フロップとして実施された場合に、一実施形態において生じさせられる固定振幅パルスである。これに対して、ＭＯＤＵＬＡＴＩＯＮ２のデジタル・ステップ変調は、本発明の教示によるデジタル・ステップ変調とするための、状態マシン１４９と変調源１５１内に含まれる回路を備えた別の実施形態である。さらに別の実施形態では、ＭＯＤＵＬＡＴＩＯＮ３の平滑な非線形ランプは、本発明の教示による状態マシン１４９と変調源１５１の別の実施形態によって提供されるＭＯＤＵＬＡＴＩＯＮ２のアナログ・バリエーションである。様々な実施形態では、本発明の教示によれば、異なる変調信号１２８が、フィードバック回路１３３の欠陥と、電源レギュレータ１０３の所望される性能に応じて選択される。

図５Ａの変調信号１２８の様々な実施形態は、図５Ｂに示される従来のヒステリシス信号である変調信号１２８とは異なる。図５ＢにＨＹＳＴＥＲＥＳＩＳ１変調信号１２８として示される従来のヒステリシス信号は、フィードバック状態１２４に依存して、２つの値の間で変化する。ヒステリシス信号であるＨＹＳＴＥＲＥＳＩＳ１変調信号１２８の値の変化は、スイッチング・サイクルの始めを決めるクロックと同期させられる。フィードバック信号１３７により、フィードバック状態１２４が、前の状態から現在の状態に変化させられると、ＨＹＳＴＥＲＥＳＩＳ１変調信号１２８の初期効果は、現在の状態を維持することである。現在の状態は、フィードバック信号に対する後続の変更が、ヒステリシス信号の値未満である限り、維持される。例えば、フィードバック信号１３７が、減少して、フィードバック状態１２４が、低状態から高状態に変化すると、フィードバック信号１３７が、ＨＹＳＴＥＲＥＳＩＳ１変調信号１２８の大きさに満たない量だけ増加した場合、ＨＹＳＴＥＲＥＳＩＳ１変調信号１２８とフィードバック信号１３７の加算により、フィードバック状態１２４が、高状態に留まることが生じる。従来のヒステリシス信号の変種は、複数の値を有すること、または時とともに値を変化させることが可能であるが、ヒステリシス信号の初期効果は、フィードバック状態１２４の現在の状態を維持することである。

従来のヒステリシス信号とは異なり、変調信号は、２つの値に限定されず、変調信号の値を決めるのは、単に現在のフィードバック状態１３７だけではない。変調信号の値は、前のフィードバック状態と現在のフィードバック状態によって決まる。変調信号の値は、現在の状態、または前の状態とは無関係の形で、時とともに変化することも可能である。変調信号と、従来のヒステリシス信号の根本的な違いは、変調信号１２８とフィードバック信号１３７の加算が、フィードバック状態１２４を変更する初期効果を有するのに対して、ＨＹＳＴＥＲＥＳＩＳ１変調信号１２８とフィードバック信号１３７の加算は、フィードバック状態１２４を維持する初期効果を有することである。例えば、フィードバック信号１３７が減少して、フィードバック状態１２４が低状態から高状態に変化すると、フィードバック信号１３７の最初の減少が、フィードバック状態１２４を高に保つのに十分ではなかった場合、変調信号１２８は、フィードバック状態１２４を前の低状態に戻す。変調信号の初期効果は、ヒステリシス信号の初期効果とは逆である。

図６Ａは、本発明の教示による、電源レギュレータ６０３内部の調整回路６０５の別の実施形態を含む電源６０１の別の実施形態を示すブロック図である。電源レギュレータ６０３の実施形態は、図１の電源レギュレータ１０３の実施形態と類似点を有する。図示するとおり、電圧Ｖ_IN６１３が、電源６０１の入力の両端に結合され、エネルギー伝達要素６０７の１次巻線６０９に結合される。クランプ６１５が、１次巻線６０９の両端に結合されて、１次巻線６０９の両端の電圧をクランプする。電源レギュレータ６０３の第１の端子６１７がエネルギー伝達要素６０７に結合され、第２の端子６１９が電源６０１の入力に結合される。動作の際、電源レギュレータ６０３のパワー・スイッチ６２３が、電源レギュレータ６０３の制御回路６３５によって生成される制御信号６２５に応答して、第１の端子６１７を第２の端子６１９に対して結合する、または切り離すようにスイッチングさせられる。パワー・スイッチ６２３のスイッチングにより、エネルギー伝達要素６０７の１次巻線６０９から２次巻線６１１へのエネルギーの伝達が調整される。図示した実施形態では、ダイオード６２７とキャパシタ６２９が、電源６０１の出力において２次巻線６１１に結合されて、電源６０１の出力に結合された負荷６３１が、出力電圧Ｖ_Oと出力電流Ｉ_Oを受け取ることにより、電源を供給される。

図示した実施形態に示されるとおり、フィードバック回路６３３が、電源６０１の出力に結合されて、電源６０１の出力レベルを表すフィードバック信号６３７を生成する。一実施形態では、電源レギュレータ６０３の第３の端子６２１が、フィードバック信号６３７を受け取るように結合される。

図６Ａに示すとおり、電源レギュレータ６０３は、入力６４１と入力６４５の比較の結果が生成される出力６４３を有する比較器６３９の一実施形態も含む。図１の電源レギュレータ１０３の実施形態と、図６Ａの電源レギュレータ６０３の実施形態の１つの違いは、それぞれの比較器１３９、６３９への入力に関してである。詳細には、図１を参照すると、比較器１３９の出力１４３は、入力１４１と入力１４５の差に応答するため、しきい値Ｕ_THからの変調の減算は、フィードバック信号１３７に同一の変調を加算するのと同一の効果を有する。

したがって、図６Ａに示された実施形態を再び参照すると、入力６４５が、第３の端子６２１からのフィードバック信号６３７を受け取るように結合されるのに対して、入力６４１は、しきい値レベルＵ_THを、変調源６５１からの変調信号６２８と合成するように結合される素子６５３に結合される。図６Ａに示された実施形態では、素子６５３は、本発明の教示によれば、Ｕ_THから変調信号６２８を減算するものとして示されている。一実施形態では、この調整は、Ｕ_THの高い値と低い値の差が、低い値の約８０パーセントになるようにする。動作の際、比較器６３９の出力６４３は、フィードバック状態信号６２４であり、この信号６２４は、一実施形態では、制御回路６３５に対するデジタル・オン／オフ信号またはイネーブル信号として機能する。このため、電源６０１の出力レベルを表す入力６４５における信号が、調整されたしきい値Ｕ_THより大きい場合、出力６４３におけるフィードバック状態信号６２４は第１の状態であり、入力６４５における信号が、調整されたしきい値Ｕ_TH未満である場合、出力６４３におけるフィードバック状態信号６２４は第２の状態である。一実施形態では、フィードバック状態信号６２４に対する調整は、本発明の教示によれば、フィードバック状態信号６２４が、調整時の状態から調整直前の状態に戻るようにさせる傾向がある。一実施形態では、制御回路６３５は、パワー・スイッチ６２３から電流感知信号６４７を受け取るように結合される電流制限回路を含む。一実施形態では、電流感知信号６４７は、パワー・スイッチ６２３を流れる電流Ｉ_D６２６を表し、制御回路６３５も、電流感知信号６４７を利用して、電源６０１の調整を制御するのに役立てている。

一実施形態では、図６Ａの調整回路６０５の動作と機能は、図１の調整回路１０５の動作と機能と同様であり、違いは、前述したとおり、フィードバック信号の代わりに、しきい値レベルＵ_THが調整されることである。図示するとおり、状態マシン６４９が、制御回路６３５からクロック信号６８１を受け取り、比較器６３９の出力６４３からフィードバック状態信号６２４を受け取るように結合されて、変調源６５１からの変調信号６２８を制御する。変調信号６２８の様々な実施形態が、図５にＭＯＤＵＬＡＴＩＯＮ１波形、ＭＯＤＵＬＡＴＩＯＮ２波形、ＭＯＤＵＬＡＴＩＯＮ３波形として示され、これらの波形は、本発明の教示によれば、調整回路変調源６５１の様々な実施形態によって生成させることができる。図６Ｂは、図５ＡにＭＯＤＵＬＡＴＩＯＮ１として示される形態の変調信号６２８を使用する一実施形態に関して、クロック信号６８１、比較器６３９の入力への信号６４５、６４１、スイッチ電流Ｉ_D６２６の波形を示す。図６Ｂの信号は、変調信号６２８の導入が、歪んだフィードバック信号に応答して、オン・スイッチング・サイクルとオフ・スイッチング・サイクルの望ましいパターンをどのようにもたらすかを示す。

図７Ａは、電源レギュレータ７０３の実施形態を示すブロック図であり、図７Ｂは、本発明の教示による、図７Ａで見ることができる、対応する波形の例を示す図である。図示した実施形態で示されるとおり、電源レギュレータは、ドレイン端子７１７とソース端子７１９の間に結合されたパワー・スイッチ７２３を含む。一実施形態では、パワー・スイッチ７２３は、酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む。パワー・スイッチ７２３は、ＡＮＤゲート７８５から受け取られる制御信号７２５に従ってオンとオフのスイッチングが行われる。ＡＮＤゲート７８５への入力には、ラッチ７９９の出力、不足電圧比較器７６３によって供給されるバイパス端子７５３電圧インジケータ信号７６５、熱シャットダウン回路７６１からの熱ステータス信号７８３が含まれる。発振器７８７が、電源レギュレータ７０３に含まれて、パワー・スイッチ７２３が各動作サイクルでドレイン端子７１７とソース端子７１９を結合することができる最大時間を決める最大デューティ・サイクル信号７８９を生成する。

一実施形態では、熱シャットダウン回路７６１は、電源レギュレータ７０３の温度を監視し、温度がしきい値温度を下回っている限り、熱ステータス信号７８３を供給する。一実施形態では、しきい値温度は摂氏１３５度である。

一実施形態では、ラッチ７９９への入力には、ＯＲゲート７９３出力信号７９７とＡＮＤゲート７９１出力信号７９５が含まれる。ＡＮＤゲート７９１出力信号７９５は、フィードバック端子７２１に全く電流が供給されない場合に供給される。ＡＮＤゲート７９１は、アクティブなフィードバック状態信号７２４すなわちイネーブル信号が、ノード７４３から受け取られ、発振器７８７がアクティブなクロック信号７８１を供給すると、出力を供給する。さらに、フィードバック端子７２１に供給される電流が、電流源７５９の電流に満たない場合、電流源７５９が、フィードバック状態信号７２４すなわちイネーブル信号を論理高状態にする。一実施形態では、電流源７５９の電流は、５０マイクロアンペアである。動作の際、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号が高である場合、クロック信号７８１が、ＡＮＤゲート７９１によってラッチ７９９に転送されて、ラッチ７９９が設定され、そのサイクルが行われ、パワー・スイッチ７２３をオンにすることが可能にされる。反対に、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号が低である場合、クロック信号７８１が、ラッチ７９９を設定することが阻止され、そのサイクル中、パワー・スイッチ７２３がオフにされる。このため、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号が低である場合、ＡＮＤゲート７９１出力信号７９５は、実質的に０の周波数を有する発振信号である。ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号が低でない場合、ＡＮＤゲート７９１出力信号７９５は、実質的に０ではない周波数を有する発振信号である。

一実施形態では、電流感知信号７４７が、パワー・スイッチ７２３を流れる電流Ｉ_D７２６を感知するように結合される。電流制限しきい値比較器７６７が、電流感知信号７４７を受け取り、その信号７４７をＶ_LIMIT７６９値と比較するように結合される。パワー・スイッチ７２３を流れる電流Ｉ_D７２６が電流制限より大きい場合、電流感知信号７４７で感知されるパワー・スイッチ７２３の両端の電圧はＶ_LIMIT７６９より大きく、アクティブな電流制限信号７０６が比較器７６７によって出力される。ＡＮＤゲート７０２が、その電流制限信号７０６と、立上りブランキング回路７０４からの信号を受け取るように結合される。一実施形態では、立上りブランキング回路７０４は、パワー・スイッチ７２３がオンになった後の短い時間中、ＯＲゲート７９３が、電流制限条件を感知するのをディセーブルにする。動作の際、ＡＮＤゲート７０２の出力は、電流しきい値制限信号７０６に達すると、または最大デューティ・サイクル信号７８９が、オフ状態にある時間中に、ＯＲゲート７９３によって受け取られる。動作の際、ＯＲゲート７９３出力信号７９７が、最大デューティ・サイクル信号７８９がオフである場合、または電流感知７４７によって感知される電流制限に達した場合、パワー・スイッチ７２３をオフにするために供給される。

動作の際、フィードバック端子７２１によって供給される電流が、フィードバック状態信号７２４である、ノード７４３におけるイネーブル信号を低にして、負荷に供給されるさらなる電流が全く存在しない状態を生じさせると、パワー・スイッチ７２３は、次のスイッチング・サイクル中、オフに保たれる。フィードバック端子７２１によって供給される電流が、電流源７５９電流を下回って低下すると、ノード７４３におけるイネーブル信号であるフィードバック状態信号７２４は、電流源７５９の動作に起因して高であり、パワー・スイッチ７２３は、最大デューティ・サイクル信号７８９の次のオン期間の始めに動作を再開する。

一実施形態では、電流源７５７を含むレギュレータ回路７５５が、バイパス充電回路として機能し、一実施形態では、バイパス端子７５３に外部結合されたキャパシタの５．７ボルトである電圧レベルを調整する。これは、一実施形態では、パワー・スイッチ７２３が導通していないときに、バイパス端子７５３に外部結合されたキャパシタを充電することによって行われる。不足電圧回路７６３により、バイパス端子７５３における電圧が、所望される電圧レベルに達するまで、パワー・スイッチ７２３が再び導通することが防止される。

図示した実施形態では、ノード７４３上のフィードバック状態信号７２４すなわちイネーブル信号は、状態マシン７４９に応答して、スイッチ７５３を介してノード７４３に電流源７５１をスイッチング可能な形で結合することにより、本発明の教示に従って調整される。一実施形態では、本発明の教示によれば、電流源７５１は変調源と考えられることが可能であり、スイッチ７５３は、状態マシン７４９に応答して、フィードバック信号を変調源とスイッチング可能な形で結合する素子であると考えることができる。図示するとおり、電流源７５１は、ノード７４３に供給される電流を変化させるために、電流源７５９と並列にスイッチングされる。一実施形態では、電流源７５１電流は４０マイクロアンペアであり、電流源７５９電流は５０マイクロアンペアである。一実施形態では、状態マシン７４９は、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号とクロック信号７８１を受け取る。一実施形態では、状態マシン７４９は、一実施形態ではフリップ・フロップである論理を含む。このため、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号が高であるか、低であるかを決めるフィードバック電流の値は、電流源７５１からの電流によって変調される。一実施形態では、フィードバックの電流は、パルスによって変調される。別の実施形態では、電流は、ランプによって変調される。一実施形態では、複数の電流源が、本発明の教示によれば、状態マシン７４９に個々に応答して、電流源７５９と並列にスイッチングされて、フィードバック端子７２１に供給される電流を変調することも可能である。

図８は、本発明の教示による電源レギュレータ８０３の別の実施形態を示すブロック図である。見て取ることができるとおり、図８の電源レギュレータ８０３は、図７の電源レギュレータ７０３に類似している。図示した実施形態では、電源レギュレータ８０３は、電源レギュレータ７０３と機能的に等価であり、いくつかの共通の要素を有する。電源レギュレータ８０３と電源レギュレータ７０３の違いは、図示するとおり、状態マシン８４９に応答して、ノード７４３すなわちフィードバック端子７２１から電流を取り去って、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号を調整するように、スイッチ８５３を介して電流源８５１が、スイッチング可能な形で結合されていることである。一実施形態では、電流源７５９の電流は、９０マイクロアンペアであり、電流源８５１の電流は、４０マイクロアンペアである。

詳細には、図８に示された実施形態は、ノード７４３とフィードバック端子７２１に結合され、状態マシン８４９に応答してスイッチングされる電流源８５１を示す。状態マシン８４９は、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号とクロック信号７８１を受け取る。一実施形態では、状態マシン８４９は、一実施形態ではフリップ・フロップである論理を含む。このため、フィードバック状態信号７２４すなわちイネーブル信号が高であるか、低であるかを決める、フィードバック端子７２１におけるフィードバック電流の値は、本発明の教示によれば、電流源８５１からの電流によって変調される。一実施形態では、電流源８５１は、一定の値を有し、状態マシン８４９に応答して、フィードバック端子７２１から電流パルスが取り去られる。別の実施形態では、電流源８５１は、時とともに増加または減少して、状態マシン８４９に応答して、フィードバック端子７２１からランプが取り去られる。一実施形態では、本発明の教示によれば、複数の電流源が、状態マシン８４９に応答して個々にスイッチングされて、フィードバック端子７２１に対して電流を加えること、または取り去ることが行われることが可能であり、ノード７４３からのフィードバック状態信号７２４すなわちイネーブル信号が高であるか、または低であるかを決める電流が、変調される。

図９は、本発明の教示による電源レギュレータ９０３のさらに別の実施形態を示すブロック図である。図示するとおり、スイッチング・レギュレータ回路９０３は、パワー・スイッチ９２３を含み、スイッチ９２３は、一実施形態では、ドレイン端子９１７とソース端子９１９の間に結合されたＭＯＳＦＥＴを含む。パワー・スイッチ９２３は、制御回路によって生成された制御信号９２５に従ってオンとオフのスイッチングを行う。一実施形態では、制御信号９２５は、ＡＮＤゲート９８５によってパワー・スイッチ９２３のゲートに入力される。一実施形態では、制御回路は、ＡＮＤゲート９９１、９８５、ＯＲゲート９９３、ラッチ９９９、発振器９８７、状態マシン回路９１０、電流制限調整回路９１２と、それらに関連する要素群を含む。ＡＮＤゲート９８５の入力には、ラッチ９９９の出力、不足電圧比較器９６３によって供給されるバイパス端子９５３電圧インジケータ９６５、熱シャットダウン回路９６１からの熱ステータス信号９８３が含まれる。一実施形態では、発振器９８７によって生成される最大デューティ・サイクル信号９８９により、各動作サイクルでパワー・スイッチ９２３が導通することができる最大時間が決まる。

フィードバック端子９２１から引き出される電流が、電流源９５９によって供給されるイネーブルしきい値電流より大きい場合、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号が低状態にされる。フィードバック端子９２１から引き出される電流が、電流源９５９によって供給されるイネーブルしきい値電流未満である場合、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号は高状態にされる。また、図示するとおり、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号は、状態マシン回路９１０によって受け取られるようにも結合される。状態マシン回路９１０は、電流制限（Ｉｌｉｍ）調整回路９１２に信号９１４を送り、パワー・スイッチ９２３を流れるＩ_DRAIN９１６という電流制限が、軽い負荷においてより低いか、または高い負荷においてより高いように設定する。一実施形態では、信号９１４に含まれる３つの信号９１４Ａ、９１４Ｂ、９１４Ｃが存在する。

一実施形態では、電流制限調整回路９１２は、デジタル・ステップで電流制限を調整する。より高い電流制限状態への遷移は、ノード９４３からのＮ回の連続するフィードバック状態信号９２４論理高またはイネーブル信号論理高のパターンの後、生じる。より低い電流制限状態への遷移は、ノード９４３からのＮ回の連続するフィードバック状態信号９２４論理低またはイネーブル信号論理低のパターンの後、生じる。一実施形態では、Ｎは６に等しい。

一実施形態では、ラッチ９９９への入力には、ＯＲゲート９９３出力信号９９７と、ＡＮＤゲート９９１出力信号９９５が含まれる。ＡＮＤゲート９９１出力信号９９５は、フィードバック状態９２４と、発振器９８７によって生成されるクロック信号９８１がともに高である場合にだけ、高である。このため、ＡＮＤゲート９９１は、論理高の信号９４３が受け取られ、発振器９８７によってクロック信号９８１が供給されると、出力する。動作の際、信号９４３が高である場合、クロック信号９８１が、ＡＮＤゲート９９１によってラッチ９９９に転送されて、ラッチ９９９が設定され、そのサイクルが行われて、パワー・スイッチ９２３をオンにすることが可能にされる。反対に、信号９４３が低である場合、クロック信号９８１が、ラッチ９９９を設定することが阻止され、そのサイクル中、パワー・スイッチ９２３がオフに保たれる。

一実施形態では、ＯＲゲート９９３出力信号９９７は、信号９０６によって示されるところにより、電流しきい値制限に達すると、または最大デューティ・サイクル信号９８９がオフ状態にある時間中に、供給される。動作の際、ＯＲゲート９９３出力信号９９７は、ＡＮＤゲート９０２を介して立上りブランキング回路９０４によって決められる立上りブランキング遅延の後、最大デューティ・サイクル信号９８９が低であるか、または信号９０６によって示されるところにより、電流制限に達すると、パワー・スイッチ９２３をオフにするために高になる。

一実施形態では、電流制限調整回路９１２によって生成される信号９４７は、パワー・スイッチ９２３の両端の電圧に比例する電圧レベルである。電流制限状態は、状態マシン回路９１０によって生成される信号９１４Ａ、９１４Ｂ、９１４Ｃによって決まる。より高い電流制限状態では、電流制限調整回路９１２は、パワー・スイッチ９２３の両端の電圧の、より低い割合になるように信号９４７を変更する。より低い電流制限状態では、電流制限調整回路９１２は、パワー・スイッチ９２３の両端の電圧の、より高い割合になるように信号９４７を変更する。次に、電流しきい値比較器９６７が、電流しきい値制限電圧Ｖ_ILIMIT９６９を設定電圧信号９４７と比較する。電流しきい値制限電圧Ｖ_ILIMIT９６９が、信号９４７を超えている場合、電流制限信号がトリガされ、次のオン時間の始めまで、パワー・スイッチ９２３がオフにされる。

一実施形態では、スイッチング・レギュレータ回路９０３は、信号９４３が低にされ、負荷に供給されるさらなる電力が全く存在しない状態を生じさせると、現在のオン・サイクルの後、パワー・スイッチ９２３をオフにする。したがって、電源の出力に応答する信号９４３により、制御信号９２５の現在のサイクルのオン時間が、維持されることが選択的に許され、制御信号９２５の次のサイクルのオン時間が許されない、またはディセーブルにされる。信号９４３が高にされると、パワー・スイッチ９２３は、最大デューティ・サイクル信号９８９の次のオン期間の始めに、動作を再開する。

一実施形態では、ドレイン端子９１７からバイパス端子９５３への電流源を含むバイパス充電回路または５．７Ｖレギュレータ９５５が、バイパス端子９５３に外部結合されたキャパシタの電力レベルを、一実施形態では、５．７ボルトである電圧レベルに調整する。これは、パワー・スイッチ９２３が導通していない間に、バイパス端子９５３に外部結合されたキャパシタを充電することによって行われる。一実施形態では、不足電圧比較器９６３により、バイパス端子９５３における電圧が、所望される電圧レベルに達するまで、パワー・スイッチ９２３が再び導通することが防止される。インバータ９２２が不足電圧比較器９６３の出力を反転させる。

図示した実施形態では、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号は、状態マシン９４９に応答して、スイッチ９５３を介して電流源９５１をノード９４３にスイッチング可能な形で結合することにより、本発明の教示に従って調整される。一実施形態では、本発明の教示によれば、電流源９５１は変調源と考えられ、スイッチ９５３は、状態マシン９４９に応答して、フィードバック端子９２１からのフィードバック信号を変調源とスイッチング可能な形で結合する素子であると考えることができる。図示するとおり、電流源９５１は、電流源９５９と並列にスイッチングされて、ノード９４３に供給される電流を変化させる。一実施形態では、電流源９５９の電流は５０マイクロアンペアであり、電流源９５１の電流は４０マイクロアンペアである。一実施形態では、状態マシン９４９は、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号とクロック信号９８１を受け取る。一実施形態では、状態マシン９４９は、一実施形態ではフリップ・フロップである論理を含む。このため、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号が高であるか、低であるかを決めるフィードバック電流の値は、電流源９５１からの電流によって変調される。一実施形態では、フィードバックの電流はパルスによって変調される。別の実施形態では、電流はランプによって変調される。一実施形態では、複数の電流源が、本発明の教示によれば、状態マシン９４９に個々に応答して、電流源９５９と並列にスイッチングされて、フィードバック端子９２１に供給される電流を変調することも可能である。

図１０は、本発明の教示による電源レギュレータのさらに別の実施形態を示すブロック図である。見て取ることができるとおり、図１０の電源レギュレータ１００３は、図９の電源レギュレータ９０３に類似している。図示した実施形態では、電源レギュレータ１００３は、電源レギュレータ９０３と機能的に等価であり、いくつかの共通の要素を共有する。電源レギュレータ１００３と電源レギュレータ９０３の違いは、図示するとおり、状態マシン１０４９に応答して、ノード９４３またはフィードバック端子９２１から電流を取り去って、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号を調整するように、スイッチ１０５３を介して、電流源１０５１が、スイッチング可能な形で結合されることである。一実施形態では、電流源９５９の電流は９０マイクロアンペアであり、電流源１０５１の電流は４０マイクロアンペアである。

詳細には、図１０に示された実施形態は、ノード９４３に結合され、状態マシン１０４９に応答してソース端子９１９にスイッチングされる電流源１０５１を示す。状態マシン１０４９は、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号とクロック信号９８１を受け取る。一実施形態では、状態マシン１０４９は、一実施形態ではフリップ・フロップである論理を含む。このため、フィードバック状態信号９２４すなわちイネーブル信号が高であるか、低であるかを決めるフィードバック端子９２１におけるフィードバック電流の値は、本発明の教示によれば、電流源１０５１からの電流によって変調される。一実施形態では、電流源１０５１は一定の値を有し、状態マシン１０４９に応答して、フィードバック端子９２１から電流パルスが取り去られるようになっている。別の実施形態では、電流源１０５１は、時とともに増加、または減少して、状態マシン１０４９に応答して、フィードバック端子９２１からランプが取り去られるようになっている。一実施形態では、本発明の教示によれば、複数の電流源が、状態マシン１０４９に応答して個々にスイッチングされて、フィードバック端子９２１に対して電流を加えること、または取り去ることが行われることが可能であり、ノード９４３からのフィードバック状態信号９２４すなわちイネーブル信号が高であるか、または低であるかを決める電流が、変調される。

以上の詳細な説明では、本発明の方法および装置を、本発明の特定の例示的な実施形態に関連して説明してきた。しかし、本発明のより広い趣旨および範囲を逸脱することなく、その実施形態に様々な改変および変更を加えることも可能であることが明白であろう。したがって、本明細書および図は、限定的ではなく、例示的であると見なされるものとする。

本発明の教示による、電源レギュレータ内の調整回路の実施形態を含む電源の実施形態を示すブロック図である。本発明の教示による、パワー・スイッチを流れるスイッチ電流の波形の実施形態を示す図である。本発明の教示による、電源レギュレータのクロック、フィードバック信号、およびスイッチ電流に関する波形の実施形態を示す図である。本発明の教示による、調整回路が欠落していることの結果として、電源レギュレータの歪んだフィードバック信号、およびその結果生じるスイッチ電流を伴なうクロックに関する波形の実施形態を示す図である。本発明の教示による、電源レギュレータの実施形態の変調源波形の様々な実施形態で、クロック、およびフィードバック状態イベントに関する波形の諸実施形態を示す図である。本発明の教示による、電源レギュレータの実施形態の変調源波形の様々な実施形態で、クロック、およびフィードバック状態イベントに関する波形の実施形態をさらに示す図である。本発明の教示による、電源レギュレータ内の調整回路の別の実施形態を含む電源の別の実施形態に関する波形の実施形態を示すブロック図である。本発明の教示による、変調信号を使用する信号の例示的な波形の諸実施形態を示す図である。本発明の教示による、調整回路の実施形態を含む電源レギュレータの実施形態を示すブロック図である。本発明の教示による、図７Ａで見ることができる波形の実施例を示す図である。本発明の教示による、調整回路の別の実施形態を含む電源レギュレータの別の実施形態を示すブロック図である。本発明の教示による、調整回路のさらに別の実施形態を含む電源レギュレータのさらに別の実施形態を示すブロック図である。本発明の教示による、調整回路のさらに別の実施形態を含む電源レギュレータのさらに別の実施形態を示すブロック図である。

符号の説明

１０１電源、１０３電源レギュレータ、１０５電流源、１０７エネルギー伝達要素、１０９、１１１巻線、１１５クランプ回路、１１７、１１９、１２１端子、１２３パワー・スイッチ、１２７ダイオード、１２９キャパシタ、１３１負荷、１３３フィードバック回路、１３５制御回路、１４９状態マシン、１５１変調源、１５３素子

Claims

電力変換装置の出力レベルを調整するためにオン／オフ制御を利用する回路であって、
前記電力変換装置の前記出力レベルを表すフィードバック信号を受け取るように結合された入力と、
前記フィードバック信号を受け取るように結合されて、前記出力レベルがしきい値レベルを超えることを表す第１のフィードバック状態と、前記出力レベルがしきい値レベルを下回ることを表す第２のフィードバック状態とを有するフィードバック状態信号が生成されるように、前記フィードバック信号または前記しきい値レベルの少なくともいずれかを調整して、前記フィードバック状態信号を生成するように結合された調整回路であって、前記調整により、前記フィードバック状態信号は、調整時の状態から、前記調整直前の状態に戻る、前記調整回路と、
第１の端子と、第２の端子と、制御端子とを含み、前記制御端子において受け取られた制御信号に応答して、前記第１の端子と前記第２の端子を結合するように、または減結合するように動作可能なスイッチと、
前記制御信号を生成する制御回路とを含み、前記フィードバック状態信号は前記制御回路に受取られるよう結合され、前記制御回路はいくつかのスイッチング期間の間に前記スイッチをオフに保つことによって前記電力変換装置の出力を調整し、前記制御信号は発振信号と、前記フィードバック状態信号の前記第１および第２のフィードバック状態間の変化とに応答し、
前記発振信号は第１の周波数または第２の周波数を有するように結合され、前記第１および第２の周波数のいずれかは実質的に０である、回路。
前記調整回路は、前記フィードバック信号を調整するように結合された変調源を含む、請求項１に記載の回路。
前記変調源は、デジタル源である、請求項２に記載の回路。
前記変調源は、アナログ源である、請求項２に記載の回路。
前記調整回路は、前記しきい値レベルを調整するように結合された変調源を含む、請求項１に記載の回路。
前記変調源は、デジタル源である、請求項５に記載の回路。
前記変調源は、アナログ源である、請求項５に記載の回路。
前記スイッチに結合されて、前記スイッチを通る電流を電流制限しきい値より低く制限する電流制限調整回路をさらに含む、請求項１に記載の回路。
前記電流制限調整回路は、前記電流制限しきい値を調整するように結合される、請求項８に記載の回路。
前記フィードバック信号に応答して設定され、前記発振信号に応答してリセットされる、前記制御信号を供給するラッチをさらに含む、請求項１に記載の回路。