JPH0767325A

JPH0767325A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JPH0767325A
Application number: JP5206676A
Authority: JP
Inventors: Toshiyuki Hayakawa; 俊之早川; Hidenobu Ito; 秀信伊藤; Shinichi Nakagawa; 慎一中川
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1993-08-20
Filing date: 1993-08-20
Publication date: 1995-03-10
Also published as: US5479088A

Abstract

(57)【要約】【目的】ＤＣ−ＤＣコンバータに関し、低出力電流時の
低消費電力化および大出力電流時の出力電圧のリプルを
減少させ、かつ立ち上がり時間を短くする。【構成】充放電回路２は、出力コンデンサ１への直流電
源ＶCCの供給・遮断を制御することにより、コンデンサ
の充放電を制御して、コンデンサの第１の電極から電源
ＶCCの電圧を昇圧または降圧した出力電圧ＶO を取り出
す。電流検出回路３は出力電流を検出する。電圧検出回
路４は出力電圧ＶO の変動を検出する。電圧制御回路５
は、コンデンサ１の第２の電極の電圧を電流検出回路３
が検出した出力電流及び電圧検出回路４が検出した出力
電圧ＶO の変動に基づく大きさだけ、出力電圧ＶO の変
動とは反対側に変動させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は直流電圧を昇圧または降
圧した直流電圧を出力するＤＣ−ＤＣコンバータに関す
る。

【０００２】近年、コードレス電話等の携帯用電子機器
には小型化・軽量化が求められており、電源部にはＤＣ
−ＤＣコンバータを用いるのが一般的になっている。携
帯用電子機器の性能を向上させるため、出力電圧が安定
でリプルがなく高精度な電源が必要になっている。ま
た、ＤＣ−ＤＣコンバータの低消費電力化が求められて
いる。

【０００３】

【従来の技術】図１３に、従来のチョッパ式ＤＣ−ＤＣ
コンバータの一例を示す。ＰＮＰトランジスタ６１のエ
ミッタは電源ＶCCに接続され、コレクタはフリーホイー
リング・ダイオード６２のカソードおよび誘導コイル６
３の一端に接続されている。また、ダイオード６２のア
ノードは、出力コンデンサ６４の一方の電極に接続され
ると共に、出力端子ＶOUT に接続されている。ＰＮＰト
ランジスタ６１、ダイオード６２、誘導コイル６３およ
びコンデンサ６４によりレギュレータ部が構成され、コ
ンデンサ６４におけるダイオード６２のアノード側の電
極に出力電圧ＶO （負電圧）が生成される。出力端子Ｖ
OUT とグランド間には負荷抵抗ＲＬが接続されている。

【０００４】オペアンプ６５の反転入力端子は抵抗Ｒ１
０を介して高電位側の基準電源ＶR4 に接続されると共
に、抵抗Ｒ１１を介して出力端子ＶOUT に接続されてい
る。また、オペアンプ６５の非反転入力端子はグランド
に接続されている。そして、オペアンプ６５の出力端子
は、コンデンサ６４の他方の電極に接続されると共に、
コンパレータ６６の反転入力端子に接続されている。

【０００５】コンパレータ６６の非反転入力端子はオシ
レータ６７に接続され、三角波信号が入力されている。
コンパレータ６６の出力端子はＰＮＰトランジスタ６１
のベースに接続されている。

【０００６】いま、トランジスタ６１がオフからオンに
変化すると、電源ＶCCから誘導コイル６３に電流が流れ
込む。この電流によりコイル６３の両端には正電圧が発
生するが、ダイオード６２が逆方向であるので、コンデ
ンサ６４の電荷には影響を与えない。負荷抵抗ＲＬを介
して出力端子ＶOUT から負荷電流ＩR が流れ、この負荷
電流ＩR によりコンデンサ６４は放電され、出力電圧Ｖ
O は変動する。負荷電流ＩR とコイル電流の和の電流Ｉ
１がオペアンプ６５の出力端子に流れ込む。

【０００７】次に、トランジスタ６１がオンからオフに
変化し電源ＶCCから電流が供給されなくなっても、コイ
ル６３に流入する電流は瞬間的には変化できないため、
コイル６３の両端には逆起電力による負電圧が発生す
る。その結果、ダイオード６２を介してコイル６３には
電流が流れ、コンデンサ６４が充電される。負荷電流Ｉ
R はダイオード６２およびコイル６３を介して流れ、電
流Ｉ１としてオペアンプ６５の出力端子に流れ込む。

【０００８】そして、オペアンプ６５の反転入力端子
に、基準電源ＶR4と出力端子ＶOUT の出力電圧ＶO とを
抵抗Ｒ１０，Ｒ１１によって分圧した電圧が印加され
る。また、オペアンプ６５の出力端子は、コンデンサ６
４と抵抗Ｒ１１との直列回路を介して、反転入力端子に
接続されることになる。従って、オペアンプ６５と各抵
抗Ｒ１０，Ｒ１１とコンデンサ６４とにより、反転増幅
回路が構成される。

【０００９】オペアンプ６５の非反転入力端子は常時グ
ランドレベル（＝０〔Ｖ〕）になっているため、イマジ
ナル・ショートにより、オペアンプ６５は反転入力端子
の電圧をグランドレベルにするような電圧を出力する。

【００１０】このように、出力電圧ＶO を検出してコン
デンサ６４の他方の電極の電圧ＶFに帰還をかけること
により、リップルは電圧ＶF 側に現れ、出力電圧は帰還
系のゲインをＡとすると、１／（Ａ＋１）に抑えられ
る。

【００１１】また、別の従来のチョッパ式ＤＣ−ＤＣコ
ンバータとして図１６に示すものがある。ＰＮＰトラン
ジスタ７１のエミッタは電源ＶCCに接続され、コレクタ
はフリーホイーリング・ダイオード７２のカソードおよ
び誘導コイル７３の一端に接続されている。また、ダイ
オード７２のアノードは、出力コンデンサ７４の一方の
電極に接続されると共に、出力端子ＶOUT に接続されて
いる。コンデンサ７４の他方の電極およびコイル７３の
他端はグランドに接続されている。この例でもＰＮＰト
ランジスタ７１、ダイオード７２、誘導コイル７３およ
びコンデンサ７４によりレギュレータ部が構成され、コ
ンデンサ７４におけるダイオード７２のアノード側の電
極に出力電圧ＶO （負電圧）が生成される。出力端子Ｖ
OUT とグランド間には負荷抵抗ＲＬが接続されている。

【００１２】コンパレータ７５の非反転入力端子はオシ
レータ７７に接続され、方形波信号が入力されている。
コンパレータ７５の反転入力端子は高電位側の基準電源
ＶR5に接続されている。コンパレータ７６の非反転入力
端子はオシレータ７７の方形波信号を入力する三角波発
生回路７８に接続され、三角波信号が入力されている。
コンパレータ７６の反転入力端子は出力端子ＶOUT に接
続されている。

【００１３】コンパレータ７５，７６の出力端子はそれ
ぞれインバータ７９，８０を介してＮＡＮＤ回路８１に
入力されている。ＮＡＮＤ回路８１の出力端子は前記Ｐ
ＮＰトランジスタ７１のベースに接続されている。

【００１４】図１７はインバータ７９，８０およびＮＡ
ＮＤ回路８１の詳細を示している。ＮＰＮトランジスタ
８３，８４の両コレクタは定電流源８２を介して電源Ｖ
CCに接続され、各エミッタはグランドに接続されてい
る。トランジスタ８３，８４のベースは前記コンパレー
タ７５，７６の出力端子にそれぞれ接続されている。Ｎ
ＰＮトランジスタ８５のコレクタは前記トランジスタ７
１のベースに接続され、エミッタはグランドに接続され
ている。トランジスタ８５のベースは両トランジスタ８
３，８４のコレクタに接続されている。

【００１５】コンパレータ７５，７６の出力が共にＬレ
ベルになったときのみ、定電流源８２の定電流Ｉ０によ
ってトランジスタ８５がオンする。それによって、トラ
ンジスタ８５のコレクタ電流、すなわち、トランジスタ
７１のベース電流ＩB が流れ、トランジスタ７１がオン
する。

【００１６】トランジスタ７１がオフからオンに変化す
ると、電源ＶCCから誘導コイル７３に電流Ｉc が流れ込
む。この電流Ｉc によりコイル７３の両端には正電圧が
発生するが、この正電圧に対してダイオード７２が逆方
向であるので、コンデンサ７４の電荷には影響を与えな
い。負荷抵抗ＲＬを介して出力端子ＶOUT から負荷電流
ＩR が流れ、この負荷電流ＩR によりコンデンサ７４は
放電され、出力電圧ＶO は変動する。

【００１７】次に、コンパレータ７５，７６の出力のい
ずれかがＨレベルになると、定電流源８２の定電流Ｉ０
はそのオンしたトランジスタを介して流れる。そのた
め、トランジスタ８５はオフし、トランジスタ７１のベ
ース電流ＩB が流れなくなって、トランジスタ７１がオ
フする。

【００１８】トランジスタ７１がオンからオフに変化し
電源ＶCCから電流が供給されなくなっても、コイル７３
に流入する電流は瞬間的には変化できないため、コイル
７３の両端には逆起電力による負電圧が発生する。その
結果、ダイオード７２を介してコイル７３には電流が流
れ、コンデンサ７４が充電される。負荷電流ＩR はダイ
オード７２およびコイル７３を介してグランドに流れ
る。

【００１９】

【発明が解決しようとする課題】ところが、図１３のＤ
Ｃ−ＤＣコンバータにおいては、図１４に示すように低
電流時でも電圧ＶF の平均値ＶF バーは大きく、消費電
力が大きくなるという問題がある。

【００２０】また、図１３のＤＣ−ＤＣコンバータにお
いては、図１５に示すように大電流時には電圧ＶF のリ
ップルが大きい。オペアンプ６５内の出力トランジスタ
が飽和してしまい、出力電圧ＶO 側にリップルが出ると
いう問題がある。このようなリップルの発生を防止する
ために容量の大きい出力コンデンサ６４が使用されてい
た。ところが、コンデンサ６４の容量を大きくすること
によって、出力電圧ＶO の立ち上がり時間が長くなって
いた。近年の半導体装置の省電力化の要求に対応するた
め、電源のオン・オフを繰り返すシステムが主流となり
つつあり、出力電圧ＶO の立ち上がり時間が問題となっ
てきている。

【００２１】図１６のＤＣ−ＤＣコンバータにおいて
は、ＰＮＰトランジスタ７１は定電流Ｉ０に比例したベ
ース電流ＩB （＝一定）によってオン・オフされる。ト
ランジスタ７１のオン時間は負荷抵抗ＲＬの状態による
出力電圧ＶO によって調整される。そのため、コンパレ
ータ７６の出力信号のデューティが変化する。このデュ
ーティの変化による高調波成分の変動により、他回路、
例えばラジオ周波数回路段への悪影響が生じるという問
題がある。

【００２２】また、図１６のＤＣ−ＤＣコンバータにお
いては、負荷抵抗ＲＬに流れる電流が小さい場合、トラ
ンジスタ７１がオフからオンに変化するときの電流Ｉc
も小さくなる。ところが、ベース電流ＩB は一定である
ため、ＩB ＞Ｉc となってトランジスタ７１が過飽和の
状態となる。その結果、このＤＣ−ＤＣコンバータはス
イッチング動作の遅れを生じたり、無駄な消費電力を消
費する。スイッチング速度の低下により、このＤＣ−Ｄ
Ｃコンバータはスイッチング周波数を高くできず、誘導
コイルを小さくできず、機器の小型化の妨げとなってい
た。また、トランジスタ７１を集積化した場合には、ベ
ースとしてのＮ形ウェル内にエミッタおよびコレクタと
してのＰ領域が形成されるというＰＮＰの構造上、大量
の電流がＰ形基板に流入し、消費電力が大きくなるとい
う問題がある。

【００２３】本発明は、原理的には電力消費しないＤＣ
−ＤＣコンバータにおいて、現実的には生じている電力
消費に着目し、これを検出する電流検出回路を設けるこ
とで、回路動作の向上を図るものである。

【００２４】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、低出力電流時の低消費
電力化および大出力電流時の出力電圧のリプルを減少さ
せ、かつ立ち上がり時間を短くすることができるＤＣ−
ＤＣコンバータを提供することにある。

【００２５】また、本発明の目的は、スイッチングトラ
ンジスタのデューティをほぼ一定とするとともに過飽和
を防止してスイッチング周波数を高くできるＤＣ−ＤＣ
コンバータを提供することにある。

【００２６】

【課題を解決するための手段】図１は第１発明の原理説
明図である。充放電回路２は、出力コンデンサ１への直
流電源ＶCCの供給・遮断を制御することにより、出力コ
ンデンサ１の充放電を制御して、出力コンデンサ１の第
１の電極から直流電源ＶCCの電圧を昇圧または降圧した
出力電圧ＶO を取り出す。

【００２７】電流検出回路３は出力電流を検出する。電
圧検出回路４は出力電圧ＶO の変動を検出する。電圧制
御回路５は、出力コンデンサ１の第２の電極の電圧を電
流検出回路３が検出した出力電流及び電圧検出回路４が
検出した出力電圧ＶO の変動に基づく大きさだけ、出力
電圧ＶO の変動とは反対側に変動させる。

【００２８】図２は第２発明の原理説明図である。充放
電回路７はベースに制御電流が入力されるスイッチング
トランジスタ６を備えている。充放電回路７は出力コン
デンサ１への直流電源ＶCCの供給・遮断を制御すること
により、出力コンデンサ１の充放電を制御して、出力コ
ンデンサ１の第１の電極から直流電源ＶCCの電圧を昇圧
または降圧した出力電圧ＶO を取り出す。

【００２９】電流検出回路３は出力電流を検出する。充
放電制御回路８は電流検出回路３の検出電流の大きさに
基づいてスイッチングトランジスタ６の制御電流の大き
さを制御する。

【００３０】

【作用】第１発明によれば、電圧制御回路５によって、
出力コンデンサ１の第２の電極の電圧が、出力電流及び
出力電圧ＶO の変動に基づく大きさだけ、出力電圧ＶO
の上昇または下降と反対側に変動される。そのため、出
力電流が小さいと消費電力は小さくなる。

【００３１】第２発明によれば、充放電制御回路８によ
って、出力電流の大きさに基づいてスイッチングトラン
ジスタ６の制御電流の大きさが制御されるので、スイッ
チングトランジスタ６が過飽和状態になることはなく、
スイッチングトランジスタのデューティがほぼ一定とな
る。

【００３２】

【実施例】〔第１実施例〕以下、第１発明をチョッパ式
ＤＣ−ＤＣコンバータに具体化した第１実施例を図面に
従って説明する。

【００３３】図２に、本実施例のチョッパ式ＤＣ−ＤＣ
コンバータの一例を示す。ＰＮＰトランジスタ１５，１
６のエミッタはそれぞれ直流電源ＶCCに接続されてい
る。両トランジスタ１５，１６のベースは互いに接続さ
れるとともに、ＰＮＰトランジスタ１７のエミッタに接
続されている。トランジスタ１７のコレクタはグランド
に接続され、ベースはトランジスタ１５のコレクタとと
もに定電流源１８に接続されている。従って、定電流源
１８が活性化されるとトランジスタ１７がオンし、トラ
ンジスタ１５，１６はカレントミラー回路として動作す
る。

【００３４】ＰＮＰトランジスタ１９，２０，２１の各
エミッタは直流電源ＶCCに接続され、各ベースはトラン
ジスタ１７のエミッタに接続されている。従って、これ
らのトランジスタ１９，２０，２１もカレントミラー回
路として動作する。

【００３５】オシレータ１１のコンデンサＣ１は前記ト
ランジスタ１６のコレクタとグランドとの間に接続され
ている。ＮＰＮトランジスタ２２，２３は各コレクタを
トランジスタ１６のコレクタに接続され、各エミッタを
グランドに接続されている。

【００３６】ＮＰＮトランジスタ２４，２５はコレクタ
が互いに接続されるとともに、両コレクタは前記トラン
ジスタ１９のコレクタに接続されている。トランジスタ
２４，２５のエミッタはそれぞれグランドに接続されて
いる。トランジスタ２４のベースは前記トランジスタ２
２，２３のベースに互いに接続されるとともに、トラン
ジスタ１９のコレクタに接続されている。トランジスタ
２５のベースにはヒステリシスコンパレータ２６の出力
が入力されている。ヒステリシスコンパレータ２６の非
反転入力端子には高電位側の基準電源ＶR1が入力され、
反転入力端子にはコンデンサＣ１の電圧が入力されてい
る。

【００３７】従って、ヒステリシスコンパレータ２６の
出力がＨレベルになると、トランジスタ２５がオンし、
トランジスタ２４，２２，２３がオフする。その結果、
コンデンサＣ１は充電される。コンデンサＣ１が所定値
まで充電されると、ヒステリシスコンパレータ２６の出
力がＬレベルになり、トランジスタ２５がオフし、トラ
ンジスタ２４，２２，２３がオンする。その結果、コン
デンサＣ１は放電される。コンデンサＣ１が所定値まで
放電されると、ヒステリシスコンパレータ２６の出力が
再びＨレベルになり、以後、前記の動作が繰り返し実行
されて発振する。

【００３８】レギュレータ部１３のＰＮＰトランジスタ
６のエミッタは直流電源ＶCCに接続され、コレクタはフ
リーホイーリング・ダイオード３０のカソードおよび誘
導コイル３１の一端に接続されている。また、ダイオー
ド３０のアノードは、出力コンデンサ１の一方の電極に
接続されると共に、出力端子ＶOUT に接続されている。
コンデンサ１におけるダイオード３０のアノード側の電
極に出力電圧ＶO （負電圧）が生成される。出力端子Ｖ
OUT とグランド間には負荷抵抗ＲＬが接続されている。

【００３９】検出制御回路１４を構成するオペアンプ３
４の非反転入力端子は抵抗Ｒ３を介して高電位側の基準
電源ＶR1に接続されると共に、抵抗Ｒ２を介して出力端
子ＶOUT に接続されている。従って、オペアンプ３４の
非反転入力端子には基準電源ＶR1と出力端子ＶOUT の出
力電圧ＶO とを抵抗Ｒ２，Ｒ３によって分圧した電圧が
印加される。また、オペアンプ３４の反転入力端子はグ
ランドに接続されている。そして、オペアンプ３４の出
力端子はＮＰＮトランジスタ３２，３３のベースに接続
されている。

【００４０】トランジスタ３２のコレクタは前記コンデ
ンサ１の他方（下側）の電極に接続され、エミッタはグ
ランドに接続されている。トランジスタ３３のコレクタ
は抵抗Ｒ１を介してトランジスタ３２のコレクタに接続
されている。トランジスタ３２，３３の各エミッタの面
積比はｎ：１（ｎ＞０）に設定されている。本実施例で
はトランジスタ３２，３３のエミッタの面積比は２０：
１に設定されている。トランジスタ３３のコレクタとグ
ランドとの間にはコンデンサＣ２が接続されている。ト
ランジスタ３３のコレクタにはコンデンサＣ２の電圧Ｖ
F'が印加されている。

【００４１】コンパレータ３５の非反転入力端子はトラ
ンジスタ３３のコレクタに接続され、電圧ＶF'が入力さ
れている。コンパレータ３５の反転入力端子にはコンデ
ンサＣ１の電圧が入力されている。

【００４２】制御部１２のＮＰＮトランジスタ２９のコ
レクタはトランジスタ２１のコレクタに接続され、エミ
ッタはグランドに接続されている。トランジスタ２９の
ベースにはコンパレータ３５の出力信号が入力されてい
る。ＮＰＮトランジスタ４１のコレクタはトランジスタ
６のベースに接続され、エミッタはグランドに接続さ
れ、さらにベースはトランジスタ２１のコレクタに接続
されている。

【００４３】ＮＰＮトランジスタ２７のコレクタはトラ
ンジスタ２０のコレクタに接続され、エミッタはグラン
ドに接続されている。トランジスタ２７のベースにはヒ
ステリシスコンパレータ２６の出力信号が入力されてい
る。ＮＰＮトランジスタ２８のコレクタはトランジスタ
２１のコレクタに接続され、エミッタはグランドに接続
され、さらにベースはトランジスタ２０のコレクタに接
続されている。

【００４４】従って、ヒステリシスコンパレータ２６の
出力がＨレベル、コンパレータ３５の出力がＬレベルに
なったときのみ、トランジスタ２１の電流によってトラ
ンジスタ４１がオンする。それによって、トランジスタ
４１のコレクタ電流、すなわち、トランジスタ６のベー
ス電流ＩB が流れ、トランジスタ６がオンする。

【００４５】いま、トランジスタ６がオンからオフに変
化すると、図４に示すように、電源ＶCCから電流が供給
されなくなっても、コイル３１に流入する電流は瞬間的
には変化できない。そのため、コイル３１の両端には逆
起電力による負電圧が発生する。その結果、ダイオード
３０を介してコイル３１には電流Ｉchが流れ、コンデン
サ１が充電される。負荷電流ＩR は電流Ｉ１としてダイ
オード３０およびコイル３１を流れ、電流Ｉ２，Ｉ３
（Ｉ２：Ｉ３＝ｎ：１）に分流されてトランジスタ３
２，３３を介してグランドに流れる。

【００４６】この場合、電流Ｉ２，Ｉ３は電流Ｉ１（＝
ＩR ）のそれぞれ係数倍となる。次に、トランジスタ６
がオフからオンに変化すると、図５に示すように、電源
ＶCCからコイル３１に電流ＩL が流れ込む。この電流に
よりコイル３１の両端には正電圧が発生するが、ダイオ
ード３０が逆方向であるので、コンデンサ１の電荷には
影響を与えない。負荷抵抗ＲＬを介して出力端子ＶOUT
から負荷電流ＩRが流れ、この負荷電流ＩR によりコン
デンサ１は放電され、出力電圧ＶO は変動する。負荷電
流ＩR とコイル電流ＩL との和の電流が電流Ｉ２，Ｉ３
（Ｉ２：Ｉ３＝ｎ：１）に分流されてトランジスタ３
２，３３を介してグランドに流れる。

【００４７】この場合も、電流Ｉ２，Ｉ３はそれぞれ電
流Ｉ１の係数倍である。Ｉ１＝ＩL＋ＩR となり、電流
Ｉ１はトランジスタ６がオフの場合からＩL 分だけ増加
する。

【００４８】図６にはトランジスタ６のオン／オフにつ
いての電流Ｉ１の時間経過が示されている。負荷電流Ｉ
R が小さいと電流Ｉ１は低電流となり、負荷電流ＩR が
大きいと電流Ｉ１は大電流となる。低電流時には、トラ
ンジスタ６がオンした場合、電流が若干増加し、トラン
ジスタ６のオン時間は短い。これに対して、大電流時に
は、トランジスタ６がオンした場合、電流の増加が大き
く、トランジスタ６のオン時間も長くなる。このことか
ら、電流Ｉ１と負荷電流ＩR とは、トランジスタ６のオ
ン／オフいずれの場合も比例関係にあるといってよく、
負荷電流ＩR と電流Ｉ２，Ｉ３も比例関係にあるといえ
る。従って、負荷電流ＩR に比例してコンデンサ１の他
方（下側）の電極の電圧ＶF も変化することとなる。

【００４９】そして、図７に示すように、電流Ｉ１が小
さい低電流時には、電流Ｉ３も小さいために電圧ＶF か
らＶF'への電圧降下が小さくなる。そのため、電圧ＶF
の平均値ＶF バーが小さくなり、消費電力を小さくする
ことができるとともに、電圧ＶF のリップルが小さくな
って、出力電圧ＶO 側へのリップルの発生を防止するこ
とができる。

【００５０】また、図８に示すように、電流Ｉ１が大き
い大電流時には、電流Ｉ２，Ｉ３も大きくなる。電流Ｉ
３が大きくなるために電圧ＶF からＶF'への電圧降下が
大きくなる。しかしながらトランジスタ３２のエミッタ
面積はｎ倍となっているため、トランジスタ３２は飽和
せず、電流Ｉ２を流すことができる。そのため、大電流
時には電圧ＶF の平均値ＶF バーが大きくなって消費電
力が大きくなるが、出力電圧ＶO 側へのリップルの発生
を防止することができる。

【００５１】また、大電流時においても出力電圧ＶO 側
にリップルが発生しない。そのため、コンデンサ１を容
量の小さいものとすることができ、出力電圧ＶO の立ち
上がりを高速化することができる。

【００５２】なお、レギュレータ部は図９，図１０に示
すような構成のものを使用してもよい。図９のレギュレ
ータ部はステップダウン形式であり、前記実施例におけ
るダイオード３０とコイル３１とを入れ換えている。こ
のレギュレータ部は電源ＶCCよりも低い正の出力電圧Ｖ
O1を得ることができる。

【００５３】図１０のレギュレータ部はステップアップ
形式であり、電源ＶCCにコイル３１の一端を接続し、コ
イル３１の他端をダイオード３０のアノードに接続して
いる。ダイオード３０のカソードにコンデンサ１を接続
している。トランジスタ６′のコレクタはダイオード３
０のアノードに接続され、エミッタはグランドに接続さ
れている。このレギュレータ部は電源ＶCCよりも高い正
の出力電圧ＶO2を得ることができる。

【００５４】また、検出制御回路を図１１に示す構成と
してもよい。この検出制御回路においては、コンパレー
タ３５の非反転入力端子は抵抗Ｒ４を介して所定周期の
発振器４０に接続されている。また、コンパレータ３５
の非反転入力端子にはカレントミラー回路を構成するＰ
ＮＰトランジスタ３６が接続されている。発振器４０に
はＮＰＮトランジスタ３８のコレクタが接続されてい
る。コンパレータ３５の反転入力端子とグランドとの間
にはコンデンサＣ２が接続されるとともに、抵抗Ｒ１を
介してＮＰＮトランジスタ３２のコレクタに接続され、
電圧ＶF'が入力されている。

【００５５】トランジスタ３６と共にカレントミラー回
路を構成するＰＮＰトランジスタ３７のコレクタにはＮ
ＰＮトランジスタ３９のコレクタが接続されている。そ
して、オペアンプ３４の出力端子はトランジスタ３２，
３８，３９のベースにそれぞれ接続されている。

【００５６】この例では、オペアンプ３４の出力電圧に
よってトランジスタ３９が定電流源として動作し、トラ
ンジスタ３６，３７には等しい電流が流れる。トランジ
スタ３６の電流は抵抗Ｒ４を介してトランジスタ３８に
流れる。この電流によって抵抗Ｒ４には電圧降下が発生
する。従って、発振器４０が電圧ＶＡの発振信号を出力
しているとすると、コンパレータ３５の非反転入力端子
にはシフトした電圧ＶＡ′（＝ＶＡ＋抵抗Ｒ４の電圧降
下）を入力することができる。

【００５７】〔第２実施例〕次に、第２発明をチョッパ
式ＤＣ−ＤＣコンバータに具体化した第２実施例を図１
２に従って説明する。なお、説明の便宜上、図３と同一
構成については同一の符号を付して説明を一部省略す
る。

【００５８】コンパレータ４４の非反転入力端子はオシ
レータ４２に接続され、方形波信号が入力されている。
コンパレータ４４の反転入力端子は高電位側の基準電源
ＶR2に接続されている。コンパレータ４５の非反転入力
端子はオシレータ４２の方形波信号を入力する三角波発
生回路４３に接続され、三角波信号が入力されている。
コンパレータ４５の反転入力端子はコンデンサ１の他方
（下側の電極）に接続されている。

【００５９】検出制御回路５５を構成するオペアンプ３
４の非反転入力端子は抵抗Ｒ３を介して高電位側の基準
電源ＶR1に接続されると共に、抵抗Ｒ２を介して出力端
子ＶOUT に接続されている。従って、オペアンプ３４の
非反転入力端子には基準電源ＶR1と出力端子ＶOUT の出
力電圧ＶO とを抵抗Ｒ２，Ｒ３によって分圧した電圧が
印加される。また、オペアンプ３４の反転入力端子はグ
ランドに接続されている。そして、オペアンプ３４の出
力端子はＮＰＮトランジスタ５２，５３のベースに接続
されている。オペアンプ３４は負荷抵抗ＲＬの負荷電流
ＩR の増加または減少に基づいて出力電圧ＶO が増加ま
たは減少しようとすると、その出力を増加または減少さ
せる。言い換えると、オペアンプ３４は負荷電流ＩR の
大きさを検出し、負荷電流ＩR に比例した出力電圧を出
力する。

【００６０】トランジスタ５２のコレクタはコンデンサ
１の他方（下側）の電極に接続され、エミッタはグラン
ドに接続されている。トランジスタ５２はトランジスタ
６がオンしているとき、負荷電流ＩR に比例した電流Ｉ
１を流す。

【００６１】本実施例において、トランジスタ５３はオ
ペアンプ３４の出力電圧に基づいて動作する定電流源で
ある。オペアンプ３４の出力電圧が増加すると、トラン
ジスタ５３の定電流値は増加する。また、オペアンプ３
４の出力電圧が減少すると、トランジスタ５３の定電流
値も減少する。

【００６２】制御部５４を構成するＰＮＰトランジスタ
４７，４８はベースが互いに接続され、エミッタはそれ
ぞれ電源ＶCCに接続されている。また、トランジスタ４
７，４８のベースは共にトランジスタ４７のコレクタに
接続され、トランジスタ４７，４８によりカレントミラ
ー回路４６が構成されている。トランジスタ４７のコレ
クタはトランジスタ５３のコレクタに接続されている。
従って、カレントミラー回路４６を流れる電流値はトラ
ンジスタ５３の定電流値の増加または減少、すなわち、
負荷電流ＩR の増加または減少に応じて変化する。

【００６３】ＮＰＮトランジスタ５０，５１のコレクタ
は共にトランジスタ４８のコレクタに接続され、各エミ
ッタはグランドに接続されている。トランジスタ５０，
５１のベースは前記コンパレータ４４，４５の出力端子
にそれぞれ接続されている。ＮＰＮトランジスタ４９の
コレクタはトランジスタ６のベースに接続され、エミッ
タはグランドに接続されている。トランジスタ４９のベ
ースはトランジスタ４８のコレクタに接続されている。

【００６４】従って、コンパレータ４４，４５の出力が
共にＬレベルになったときのみ、トランジスタ４８の電
流によってトランジスタ４９がオンする。それによっ
て、トランジスタ４９のコレクタ電流、すなわち、トラ
ンジスタ６のベース電流ＩB が流れ、トランジスタ６が
オンする。

【００６５】いま、トランジスタ６がオンからオフに変
化し電源ＶCCから電流が供給されなくなっても、コイル
３１に流入する電流は瞬間的には変化できない。そのた
め、コイル３１の両端には逆起電力による負電圧が発生
する。その結果、ダイオード３０を介してコイル３１に
は電流が流れ、コンデンサ１が充電される。負荷電流Ｉ
R は電流Ｉ１としてダイオード３０およびコイル３１を
流れ、トランジスタ５２を介してグランドに流れる。

【００６６】次に、トランジスタ６がオフからオンに変
化すると、電源ＶCCからコイル３１に電流が流れ込む。
この電流によりコイル３１の両端には正電圧が発生する
が、ダイオード３０が逆方向であるので、コンデンサ１
の電荷には影響を与えない。負荷抵抗ＲＬを介して出力
端子ＶOUT から負荷電流ＩR が流れ、この負荷電流ＩR
によりコンデンサ１は放電され、出力電圧ＶO は変動す
る。負荷電流ＩR とコイル電流との和の電流がトランジ
スタ５２を介してグランドに流れる。

【００６７】このように、本実施例では負荷電流ＩR が
小さい場合、トランジスタ６のコレクタ電流も小さくな
り、オペアンプ３４の出力電圧が減少してトランジスタ
５３の定電流値が減少し、カレントミラー回路４６の電
流値が小さくなる。これに応じて、トランジスタ６のベ
ース電流ＩB が小さくなるため、トランジスタ６が過飽
和状態になることがなくなり、トランジスタ６のスイッ
チングの遅れが防止される。また、トランジスタ６のコ
レクタ電流は負荷電流ＩR の変化に比例して変わるた
め、トランジスタ６のデューティはほぼ一定となり、デ
ューティの変化によって生じる高調波成分の変動を防止
して、他回路（例えばラジオ周波数回路段）への悪影響
をなくすことができる。また、負荷電流ＩR が小さい場
合、トランジスタ６のベース電流ＩB を小さくできるた
め、電力のロスを低減することができる。

【００６８】また、本実施例はトランジスタ６の動作遅
れを防止できるので、スイッチングの高速化を図ること
ができ、コイル３１を小さくして機器の小型化を図るこ
とができる。

【００６９】なお、本実施例におけるレギュレータ部１
３を、図９または図１０に示すレギュレータ部に置き換
えて実施してもよい。

【００７０】

【発明の効果】以上詳述したように本発明によれば、Ｄ
Ｃ−ＤＣコンバータにおいて、低出力電流時の低消費電
力化および大出力電流時の出力電圧のリプルを減少さ
せ、かつ立ち上がり時間を短くすることができる優れた
効果がある。

【００７１】また、本発明によれば、ＤＣ−ＤＣコンバ
ータにおいて、スイッチングトランジスタのデューティ
をほぼ一定とするとともに過飽和を防止してスイッチン
グ周波数を高くできる優れた効果がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の原理説明図である。

【図３】本発明を具体化した一実施例のチョッパ式ＤＣ
−ＤＣコンバータを示す回路図である。

【図４】トランジスタ６がオフのときの電流経路を示す
説明図である。

【図５】トランジスタ６がオンのときの電流経路を示す
説明図である。

【図６】ＤＣ−ＤＣコンバータの出力電流の時間変移を
示す図である。

【図７】一実施例のＤＣ−ＤＣコンバータにおける低電
流時の出力波形図である。

【図８】一実施例のＤＣ−ＤＣコンバータにおける大電
流時の出力波形図である。

【図９】レギュレータ回路の別例を示す回路図である。

【図１０】レギュレータ回路の別例を示す回路図であ
る。

【図１１】制御検出回路の別例を示す回路図である。

【図１２】第２実施例のチョッパ式ＤＣ−ＤＣコンバー
タを示す回路図である。

【図１３】従来例のチョッパ式ＤＣ−ＤＣコンバータを
示す回路図である。

【図１４】従来例における低電流時の出力波形図であ
る。

【図１５】従来例における大電流時の出力波形図であ
る。

【図１６】従来のチョッパ式ＤＣ−ＤＣコンバータを示
す回路図である。

【図１７】図１６のＮＡＮＤ回路の詳細を示す回路図で
ある。

【符号の説明】

１出力コンデンサ２，７充放電回路３電圧制御回路４電圧検出回路５電圧制御回路６スイッチングトランジスタ８充放電制御回路ＶCC 直流電源ＶO 出力電圧

フロントページの続き (72)発明者中川慎一愛知県春日井市高蔵寺町２丁目1844番２富士通ヴィエルエスアイ株式会社内

Claims

【特許請求の範囲】

【請求項１】出力コンデンサ（１）への直流電源（Ｖ
CC）の供給・遮断を制御することにより、出力コンデン
サ（１）の充放電を制御して、出力コンデンサ（１）の
第１の電極から直流電源（ＶCC）の電圧を昇圧または降
圧した出力電圧（ＶO ）を取り出す充放電回路（２）
と、出力電流を検出する電流検出回路（３）と、出力電圧（ＶO ）の変動を検出する電圧検出回路（４）
と、出力コンデンサ（１）の第２の電極の電圧を電流検出回
路（３）が検出した出力電流及び電圧検出回路（４）が
検出した出力電圧（ＶO ）の変動に基づく大きさだけ、
出力電圧（ＶO ）の変動とは反対側に変動させる電圧制
御回路（５）とを備えることを特徴とするＤＣ−ＤＣコ
ンバータ。
【請求項２】ベースに制御電流が入力されるスイッチ
ングトランジスタ（６）を備え、出力コンデンサ（１）
への直流電源（ＶCC）の供給・遮断を制御することによ
り、出力コンデンサ（１）の充放電を制御して、出力コ
ンデンサ（１）の第１の電極から直流電源（ＶCC）の電
圧を昇圧または降圧した出力電圧（ＶO ）を取り出す充
放電回路（７）と、出力電流を検出する電流検出回路（３）と、電流検出回路（３）の検出電流の大きさに基づいてスイ
ッチングトランジスタ（６）の制御電流の大きさを制御
する充放電制御回路（８）とを備えることを特徴とする
ＤＣ−ＤＣコンバータ。
【請求項３】出力コンデンサ（１）への直流電源（Ｖ
CC）の供給・遮断を制御することにより、出力コンデン
サ（１）の充放電を制御して、出力コンデンサ（１）の
第１の電極から直流電源（ＶCC）の電圧を昇圧または降
圧した出力電圧（ＶO ）を取り出す充放電回路（２）
と、出力電流を検出する電流検出回路（３）とを備えること
を特徴とするＤＣ−ＤＣコンバータ。