JP5248412B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5248412B2
JP5248412B2 JP2009127681A JP2009127681A JP5248412B2 JP 5248412 B2 JP5248412 B2 JP 5248412B2 JP 2009127681 A JP2009127681 A JP 2009127681A JP 2009127681 A JP2009127681 A JP 2009127681A JP 5248412 B2 JP5248412 B2 JP 5248412B2
Authority
JP
Japan
Prior art keywords
organic resin
layer
paste
resin layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009127681A
Other languages
English (en)
Other versions
JP2010015550A5 (ja
JP2010015550A (ja
Inventor
章裕 千田
貴章 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009127681A priority Critical patent/JP5248412B2/ja
Publication of JP2010015550A publication Critical patent/JP2010015550A/ja
Publication of JP2010015550A5 publication Critical patent/JP2010015550A5/ja
Application granted granted Critical
Publication of JP5248412B2 publication Critical patent/JP5248412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/699—Insulating or insulated package substrates; Interposers; Redistribution layers for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/241—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for passive devices or passive elements
    • H10W44/248—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for passive devices or passive elements for antennas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H10W74/473—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins containing a filler

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその作製方法に関し、特に、非接触で外部と信号の送受信を行う半導体装置及びその作製方法に関する。
アンテナを介した無線通信により信号の送受信を行う半導体装置（非接触信号処理装置、半導体集積回路チップ）において、静電気放電による半導体装置の破壊（静電気破壊）問題は、半導体装置の作製工程時から、検査、製品としての使用に至るまで信頼性や生産性の低下を招く重要な問題であり、その対策が重要となっている。
例えば、静電気破壊の対策として、上記半導体装置において基板や接着剤に導電性ポリマー層を用いることが提案されている（例えば、特許文献１）。
また、静電気破壊の対策と共に小型化及び薄膜化が求められている半導体装置の外的ストレスに対する強度を向上させることが求められている。
特開２００７−２４１９９９号公報
半導体装置の市場が拡大するに伴い、その形状や必要とされる特性の要求は様々である。また、市場の拡大により様々な場面での使用を想定すると、さらに静電気破壊に対する高い耐性を有すると共に、外的ストレスに対する耐性を備えた半導体装置が求められている。
本発明の一態様は、静電気破壊に対する耐性を向上させると共に、外部ストレスに対する耐性を向上させることを目的とする。又は、本発明の一態様は、作製工程を簡略化し低コスト化を図ることを目的とする。
本発明の一態様は、表面に第１の導電膜が形成された第１の有機樹脂層と表面に第２の導電膜が形成された第２の有機樹脂層の間に素子形成層を設け、当該第１の導電膜と第２の導電膜を有機樹脂層内に形成された導電体を用いて電気的に接続させる工程において、当該第１の有機樹脂層及び第２の有機樹脂層内に設ける導電体を、有機樹脂を硬化させる前にペーストを浸透させ、その後有機樹脂層を硬化させることにより作製する。
また、本発明の一態様は、基板上に剥離層を形成し、剥離層上に半導体集積回路及びアンテナを有する素子形成層を形成し、素子形成層を覆うように第１の有機樹脂層を形成し、第１の有機樹脂層を硬化させる前に、導電体を有する第１のペーストを、第１の有機樹脂層の第１の面上であって少なくとも素子形成層と重ならない領域に形成し、第１のペーストを第１の有機樹脂層内に浸透させた後に第１の有機樹脂層を硬化させることにより、第１の有機樹脂層の第１の面から該第１の面と反対側の第２の面に達する第１の導電体を形成し、第１の導電体と電気的に接続し且つ素子形成層と重なるように第１の有機樹脂層上に第１の導電膜を形成し、基板から素子形成層を剥離し、剥離面において第１の有機樹脂層に形成された第１の導電体を露出させ、剥離面に第２の有機樹脂層を形成し、第２の有機樹脂層を硬化させる前に、導電体を有する第２のペーストを、第２の有機樹脂層の第１の面上であって少なくとも剥離面において露出した第１の導電体と重なる領域に形成し、第２のペーストを第２の有機樹脂層内に浸透させた後に第２の有機樹脂層を硬化させることにより、第２の有機樹脂層の第１の面から該第１の面と反対側の第２の面に達し、且つ第１の導電体と電気的に接続する第２の導電体を形成し、第２の導電体と電気的に接続し且つ素子形成層と重なるように第２の有機樹脂層上に第２の導電膜を形成することを特徴としている。
また、本発明の一態様は、基板上に剥離層を形成し、剥離層上に第１の保護膜を形成し、第１の保護膜上に半導体集積回路及びアンテナを有する素子形成層を形成し、素子形成層上に第２の保護膜を形成し、第２の保護膜を覆うように第１の有機樹脂層を形成し、第１の有機樹脂層を硬化させる前に、導電体を有する第１のペーストを、第１の有機樹脂層の第１の面上に網目状に形成し、第１のペーストを第１の有機樹脂層内に浸透させた後に第１の有機樹脂層を硬化させることにより、第１の有機樹脂層の第１の面から第１の面と反対側の第２の面に達する第１の導電体を形成し、基板から素子形成層を剥離し、剥離面において第１の保護膜及び第２の保護膜を選択的に除去することにより、第１の有機樹脂層に形成された第１の導電体を露出させ、剥離面に第２の有機樹脂層を形成し、第２の有機樹脂層を硬化させる前に、導電体を有する第２のペーストを、第２の有機樹脂層の第１の面上に網目状に形成し、第２のペーストを第２の有機樹脂層内に浸透させた後に第２の有機樹脂層を硬化させることにより、第２の有機樹脂層の第１の面から該第１の面と反対側の第２の面に達し、且つ第１の導電体と電気的に接続する第２の導電体を形成することを特徴としている。
また、本発明の一態様は、互いに対向するように設けられた第１の有機樹脂層及び第２の有機樹脂層と、第１の有機樹脂層と第２の有機樹脂層との間に設けられた半導体集積回路及びアンテナを有する素子形成層と、第１の有機樹脂層の第１の面に設けられた第１の導電膜と、第２の有機樹脂層の第１の面に設けられた第２の導電膜と、第１の導電膜と電気的に接続され第１の有機樹脂層の第１の面から該第１の面の反対側の第２の面に達する第１の導電体と、第２の導電膜と電気的に接続され第２の有機樹脂層の第１の面から該第１の面の反対側の第２の面に達する第２の導電体とを有し、少なくとも第１の有機樹脂層は繊維体に有機樹脂が含浸された構造体を有し、第１の導電体は、繊維体を破壊せずに繊維体の隙間を介して第１の有機樹脂層内に設けられており、第１の導電膜と第２の導電膜は、第１の導電体と第２の導電体を介して電気的に接続されていることを特徴としている。
なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
本発明の一態様によれば、素子形成層を挟持する第１の有機樹脂層と第２の有機樹脂層上にそれぞれ設けられた導電膜を当該第１の有機樹脂層及び第２の有機樹脂層内に設けられたコンタクト用の導電体を介して電気的に接続することにより、静電気破壊に対する耐性を向上させることができる。また、有機樹脂層に貫通孔を設けずに当該有機樹脂層内に導電体を設けることができるため、外部ストレスに対する耐性を向上させることができる。
本発明の一態様によれば、素子形成層を挟持する第１の有機樹脂層と第２の有機樹脂層上にそれぞれ形成された導電膜を当該第１の有機樹脂層と第２の有機樹脂層内に設けられた導電体を用いて電気的に接続する場合であっても、第１の有機樹脂層及び第２の有機樹脂層に貫通孔を設ける工程を省略することができるため作製工程を簡略化することができる。
半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の作製方法の一例を説明する図。 半導体装置の使用形態を説明する図。 半導体装置の使用形態を説明する図。 繊維体に有機樹脂が含浸された構造体内に導電膜を設けた場合の断面ＳＥＭ像。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の作製方法及び当該作製方法により形成された半導体装置の一例に関し図面を参照して説明する。
まず、基板１０１上に剥離層１０２を介して半導体集積回路及びアンテナを有する素子形成層１０３を形成する（図１（Ａ）参照）。
基板１０１としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。また、基板１０１として、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
剥離層１０２は、後に基板１０１から素子形成層１０３を剥離する際に用いられる膜であり、例えば、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。
なお、後の工程において、基板１０１から素子形成層１０３を分離できるのであれば、剥離層１０２を設けなくてもよい。
素子形成層１０３には、トランジスタや容量素子等の半導体集積回路が設けられている。また、素子形成層１０３に設けられるアンテナの形状や長さは用いる周波数等に基づいて選択すればよい。また、半導体集積回路上に形成した導電膜をアンテナとしてもよく、この場合、半導体集積回路上に設けられたアンテナをオンチップアンテナとも呼ぶ。
次に、素子形成層１０３を覆うように第１の有機樹脂層１０４を形成する（図１（Ｂ）参照）。
第１の有機樹脂層１０４は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を用いて形成することができる。また、第１の有機樹脂層１０４として、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂又はフッ素樹脂等の熱可塑性樹脂を用いてもよい。第１の有機樹脂層１０４は、素子形成層１０３を基板１０１から剥離する際の支持体として機能すると共に、外的ストレスが加わることによる素子形成層１０３の破損を抑制する保護層として機能する。
次に、第１の有機樹脂層１０４を硬化させる前に、当該第１の有機樹脂層１０４の表面（第１の面）上に導電性を有するペースト１０５を選択的に形成し（図１（Ｃ）参照）、少なくともペースト１０５の一部を第１の有機樹脂層１０４に浸透させた（しみこませた）後、当該第１の有機樹脂層１０４を硬化する（図１（Ｄ）参照）。その結果、第１の有機樹脂層１０４内に第１の導電体１０６を設けることができる。
なお、ペースト１０５は、第１の有機樹脂層１０４の表面において素子形成層１０３と重ならない領域に形成し、第１の有機樹脂層の下方の面（第２の面（第１の面と反対側の面））まで浸透させる。したがって、第１の導電体１０６は、第１の有機樹脂層１０４の第１の面から第２の面まで達した（連続して設けられた）構造となる。また、第１の導電体１０６は、コンタクト用導電体として機能する。
導電性を有するペースト１０５は、スクリーン印刷法等の印刷法や液滴吐出法を用いて第１の有機樹脂層１０４上に選択的に形成することができる。本実施の形態では、素子形成層１０３を避けた領域にペースト１０５を形成する場合を示したが、素子形成層１０３上に保護膜等が設けられている場合には素子形成層１０３の上方（例えば、第１の有機樹脂層１０４の全面）にペースト１０５形成してもよい。また、ペースト１０５を設ける箇所は１つでもよいし、複数箇所にペースト１０５を設けてもよい。
導電性を有するペースト１０５としては、少なくとも導電体粒子、当該導電体粒子を溶解又は分散させる有機樹脂及び硬化前の第１の有機樹脂層１０４を溶解させる溶剤を有する導電性ペーストを用いることができる。硬化前の第１の有機樹脂層１０４を溶解させる溶剤をペースト１０５に含有させることにより、第１の有機樹脂層１０４内にペースト１０５を効果的にしみこませることができる。
導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。
また、ペースト１０５に含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。
また、硬化する前の第１の有機樹脂層１０４を溶解させる溶剤として、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等を当該第１の有機樹脂層１０４の材料を考慮して、適宜選択して用いることができる。
また、第１の有機樹脂層１０４内にペースト１０５を浸透させた後、第１の有機樹脂層１０４の硬化前、硬化と同時又は硬化後に焼成を行うことによりペーストを硬化させることが好ましい。
一例として、第１の有機樹脂層１０４として熱硬化性樹脂であるエポキシ樹脂を用いる場合、ペースト１０５として銀ペースト（銀粉、酢酸２−（２−ブトキシエトキシ）エチル、エポキシ樹脂）を用いることができる。この場合、第１の有機樹脂層１０４が硬化する前（仮硬化状態時）に当該第１の有機樹脂層１０４上にペースト１０５を形成すると、ペースト１０５に含まれる酢酸２−（２−ブトキシエトキシ）エチルが硬化前の第１の有機樹脂層１０４を溶解し、ペースト１０５を第１の有機樹脂層１０４内に浸透させることができる。その後、加熱処理を行うことにより、第１の有機樹脂層１０４を硬化すると共に、ペースト１０５に含まれる銀を硬化させ、第１の有機樹脂層１０４内に銀を含有する導電体１０６を設けることができる。
このように、第１の有機樹脂層１０４として、熱硬化性樹脂を用いた場合、加熱処理により、第１の有機樹脂層１０４の硬化とペースト１０５の焼成を同時に行うことができるため、工程を簡略化することができる。なお、加熱処理の際に圧力を加えても（加圧しても）よい。
次に、第１の有機樹脂層１０４の第１の面に第１の導電膜１０７を形成する（図１（Ｅ）参照）。第１の導電膜１０７は、第１の導電体１０６と電気的に接続するように設ける。
第１の導電膜１０７は、例えば、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料を用いて形成すればよい。
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
第１の導電膜１０７を設けることによって、静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐ（半導体装置上で局部的な電位差が発生しないようにする）ことができるため、素子形成層１０３を構成する半導体集積回路の静電気破壊を抑制することができる。
そのため、第１の導電膜１０７は、少なくとも素子形成層１０３と重なる領域に設ければよい。一例として、図１（Ｅ）に示すように、第１の有機樹脂層１０４の表面の全面に第１の導電膜１０７を設けた構成とすることができる。全面に設けた場合、静電気に対して広い領域にわたって保護することができる。
また、本実施の形態で示す半導体装置は、外部からの電磁波により誘導起電力を発生させて動作を行う（無線機能を有する）ものである。このため、第１の導電膜１０７は、静電気による半導体集積回路の破壊を防ぐと共に、電磁波を透過させる導電材料を用いて形成する必要がある。
一般に、電磁波は物質中において減衰することが知られており、この減衰は、特に導電材料において顕著となる。このため、第１の導電膜１０７を電磁波が透過できるように膜厚を十分に薄くする。第１の導電膜１０７の膜厚は、通信に利用される電磁波の周波数、第１の導電膜１０７として用いる導電材料の抵抗率や透磁率に基づいて定めればよい。
一例として、電磁波の周波数を１３．５６ＭＨｚとして、第１の導電膜１０７としてチタン（抵抗率ρ：５．５×１０−７（Ω・ｍ））を用いる場合には、膜厚を少なくとも５００ｎｍ以下程度とする。これにより、静電気放電に起因する半導体装置の破壊を抑制するとともに、外部との通信を良好に行うことが可能となる。
また、チタンより抵抗率が高い酸化珪素を含むインジウム錫酸化物（ＩＴＳＯとも呼ぶ）を用いる場合には、膜厚が少なくとも７００ｎｍ以下程度の厚さとなるように形成すればよい。
また、第１の導電膜１０７の膜厚の下限は、抵抗率に基づいて決めることが好ましい。第１の導電膜１０７として用いる導電材料の抵抗率が高い場合には、静電気を効果的に拡散させるために、第１の導電膜１０７を厚く形成することが好ましい。
静電気による半導体装置の破壊を効果的に防止するためには、第１の導電膜１０７のシート抵抗が１．０×１０７Ω／□以下、好ましくは１．０×１０４Ω／□以下、より好ましくは１．０×１０２Ω／□以下となるように第１の導電膜１０７の膜厚を定めることが好ましい。
つまり、静電気破壊を抑制するという観点からは第１の導電膜１０７の抵抗率を低減することが好ましく、電磁波を透過させるという観点からは第１の導電膜１０７の膜厚を小さくすることが好ましい。そのため、第１の導電膜１０７のシート抵抗が上述の範囲となるのであれば、膜厚をできるだけ小さくすることが好ましい。
なお、導電材料として抵抗率が低いチタン等を用いる場合には、膜厚を極めて薄く設けた場合であっても、シート抵抗を十分に小さくし且つ電磁波を透過しやすくすることができるが、作製プロセス等を考慮すると、第１の導電膜１０７の膜厚を少なくとも１ｎｍ以上（好ましくは３ｎｍ以上）とすればよい。また、比較的抵抗率が高いインジウム錫酸化物等を用いる場合には、少なくとも５ｎｍ以上の厚さとすることが好ましい。
上述のように、静電気破壊を抑制するという観点及び電磁波を透過させる観点を考慮して、第１の導電膜１０７に用いる材料と膜厚を制御することにより、静電気放電に起因する半導体装置の破壊を効果的に抑制するとともに、外部との通信を良好に行うことができる半導体装置を得ることができる。
次に、剥離層１０２を用いて、素子形成層１０３及び第１の有機樹脂層１０４を基板１０１から剥離する（図２（Ａ）参照）。その結果、素子形成層１０３は、第１の有機樹脂層１０４側に設けられた構造となる。また、剥離工程により、剥離された面（以下、「剥離面１１５」と記す）において、第１の有機樹脂層１０４の第２の面（ここでは、剥離面１１５）に達した第１の導電体１０６が露出する。なお、第１の導電体１０６が第２の面まで達していない場合や、剥離層１０２が剥離面１１５に残存する等により第１の導電体１０６が露出していない場合には、剥離面１１５側からエッチング、研磨又はレーザー光を照射して第１の導電体１０６を露出させればよい。
次に、剥離面１１５に接するように第２の有機樹脂層１０８を形成する（図２（Ｂ）参照）。
第２の有機樹脂層１０８は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を用いて形成することができる。また、第２の有機樹脂層１０８として、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂又はフッ素樹脂等の熱可塑性樹脂を用いてもよい。また、第１の有機樹脂層１０４と第２の有機樹脂層１０８を同じ材料を用いて形成してもよい。
次に、第２の有機樹脂層１０８を硬化させる前に、当該第２の有機樹脂層１０８の表面（第１の面）上に導電性を有するペースト１０９を選択的に形成し（図２（Ｃ）参照）、少なくともペースト１０９の一部を第２の有機樹脂層１０８に浸透させた後、当該第２の有機樹脂層１０８を硬化する（図２（Ｄ）参照）。その結果、第２の有機樹脂層１０８内に第２の導電体１１０を設けることができる。
また、ペースト１０９は、剥離面１１５において露出した第１の導電体１０６と重なる領域に形成し、第２の有機樹脂層１０８の第２の面（第１の有機樹脂層１０４と接する面）まで浸透させる。したがって、第２の導電体１１０は、第２の有機樹脂層１０８の第１の面から第２の面まで達した（連続して設けられた）構造となり、且つ第１の導電体１０６と電気的に接続される。また、第２の導電体１１０は、コンタクト用導電体として機能する。
本実施の形態では、素子形成層１０３を避けた領域にペースト１０９を形成する場合を示したが、素子形成層１０３上に保護膜等が設けられている場合には素子形成層１０３の上方（例えば、第２の有機樹脂層１０８の全面）にもペースト１０９を形成してもよい。
ペースト１０９の材料や作製方法は、上記ペースト１０５の説明で例示したいずれかの材料や作製方法を用いることができる。もちろん、ペースト１０５と同じ材料を用いてもよい。
次に、第２の有機樹脂層１０８の第１の面に第２の導電膜１１１を形成する（図２（Ｅ）参照）。第２の導電膜１１１は、第２の導電体１１０と電気的に接続するように設ける。その結果、第１の導電膜１０７と第２の導電膜１１１は、第１の導電体１０６と第２の導電体１１０を介して電気的に接続された構成となる。
第２の導電膜１１１の材料や作製方法は、上記第１の導電膜１０７の説明で例示したいずれかの材料や作製方法を用いることができる。もちろん、第１の導電膜１０７と同じ材料を用いてもよい。
第２の導電膜１１１を設けることによって、静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐ（半導体装置上で局部的な電位差が発生しないようにする）ことができるため、素子形成層１０３を構成する半導体集積回路の静電気破壊を抑制することができる。
そのため、第２の導電膜１１１は、少なくとも素子形成層１０３と重なる領域に設ければよい。一例として、図２（Ｅ）に示すように、第２の有機樹脂層１０８の表面の全面に第２の導電膜１１１を設けた構成とすることができる。全面に設けた場合、静電気に対して広い領域にわたって保護することができる。
特に、第１の有機樹脂層１０４上に設けられた第１の導電膜１０７と第２の有機樹脂層１０８上に設けられた第２の導電膜１１１を電気的に接続し等電位面とすることにより、第１の導電膜１０７と第２の導電膜１１１を電気的に接続しないで設けた場合や、第１の有機樹脂層１０４又は第２の有機樹脂層１０８の一方にだけ導電膜を設けた場合と比較して、静電気の拡散を効果的に行い、電荷の局在化を効果的に防ぐことができる。その結果、半導体集積回路の静電気破壊をより効果的に抑制することができる。
また、第２の導電膜１１１も第１の導電膜と同様に、電磁波が透過できるように膜厚を十分に薄く形成する。
以上の工程により、半導体装置が得られる。本実施の形態で示した作製方法を用いることにより、第１の有機樹脂層１０４と第２の有機樹脂層１０８を介して電気的な接続を行う場合であっても、第１の有機樹脂層１０４と第２の有機樹脂層１０８に貫通孔を形成するためのエッチング工程が不要となるため、作製工程を簡略化することができる。
また、本実施の形態では、第１の導電膜１０７と第２の導電膜１１１との電気的な接続を、第１の有機樹脂層１０４内に設けられた第１の導電体１０６と第２の有機樹脂層１０８内に設けられた第２の導電体１１０を用いて行うため、摩擦等により半導体装置の側面や端部が選択的に摩耗した場合であっても、第１の導電膜１０７と第２の導電膜１１１の電気的な接続不良を抑制することができる。
また、第１の有機樹脂層１０４が硬化する前に当該第１の有機樹脂層１０４にペースト１０５を浸透させ、その後硬化することにより第１の有機樹脂層１０４に貫通孔を設ける工程が不要となる。その結果、第１の導電膜１０７と第２の導電膜１１１の電気的な接続を、第１の有機樹脂層１０４内に設けられた第１の導電体１０６と第２の有機樹脂層１０８内に設けられた第２の導電体１１０を用いて行う場合であっても、第１の有機樹脂層１０４、第２の有機樹脂層１０８にクラック等の亀裂が生じることを抑制できる。また、作製工程を簡略化することができる。
なお、本実施の形態では、基板１０１上に剥離層１０２を介して素子形成層１０３を設ける場合を示したが、剥離工程にかえて基板１０１を研磨することにより除去してもよい。この場合、基板１０１上に剥離層１０２を設けずに素子形成層１０３を設け、その後基板１０１を選択的に除去すればよい。
本実施の形態は、本明細書の他の実施の形態で示した構成又は作製方法と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態１で示した構成において、第１の有機樹脂層と第２の有機樹脂層に代えて、繊維体に有機樹脂が含浸された構造体を用いる場合に関し図面を参照して説明する。
まず、図３（Ａ）を参照して、構造体の構成について説明する。
構造体は、一定間隔をあけた経糸と一定間隔をあけた緯糸とで織られた繊維体１６０に、有機樹脂１６１を含浸させた構成とすることができる（図３（Ａ）参照）。図３（Ａ）で示す構造体は、繊維体１６０に当該経糸及び緯糸が存在しない領域を有しており、当該領域に有機樹脂１６１を形成することができる。
繊維体１６０は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布であり、部分的に重なるように配置する。高強度繊維としては、具体的には引張弾性率またはヤング率の高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。なお、繊維体１６０は、一種類の上記高強度繊維で形成されてもよい。また、複数の上記高強度繊維で形成されてもよい。
また、繊維体１６０として、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布を用いることができる。織布の場合、平織り、綾織り、しゅす織り等を適宜用いることができる。
糸束の断面は、円形でも楕円形でもよい。繊維糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維糸束を用いてもよい。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束として低撚糸を用いることで、糸束が扁平化やすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体１６０を薄くすることが可能となり、結果的に薄型の半導体装置を作製することができる。
また有機樹脂１６１として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を用いて形成することができる。また、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂又はフッ素樹脂等の熱可塑性樹脂を用いて形成してもよい。上記有機樹脂を用いることで、熱処理により繊維体を半導体集積回路に固着することができる。なお、有機樹脂１６１はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
有機樹脂１６１又は繊維の糸束内に、高熱伝導性フィラーを分散させてもよい。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等が挙げられる。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。導電性フィラーが有機樹脂または繊維糸束内に含まれることにより半導体集積回路での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。
また、繊維体１６０に有機樹脂１６１が含浸された構造体は、プリプレグとも呼ばれる。プリプレグは、具体的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。
上記実施の形態において、第１の有機樹脂層と第２の有機樹脂層に代えて、繊維体に有機樹脂が含侵された構造体を用いる場合、当該構造体の厚さは、１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍ以下とすることが好ましい。このような厚さの構造体を用いることで、薄型で湾曲することが可能な半導体装置を作製することができる。例えば、弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係数１４０ＭＰａの構造体を用いることができる。
次に、第１の有機樹脂層と第２の有機樹脂層に代えて、繊維体に有機樹脂が含浸された構造体を用いる場合に関して図３（Ｂ）〜図３（Ｄ）を参照して説明する。
まず、基板１０１上に剥離層１０２を介して半導体集積回路及びアンテナを有する素子形成層１０３を形成し、当該素子形成層１０３を覆うように第１の構造体２０４を形成する（図３（Ｂ）参照）。
第１の構造体２０４としては、繊維体１６０に有機樹脂１６１が含浸された構造体を用いることができる。
次に、繊維体１６０に含浸された有機樹脂１６１を硬化させる前に、当該第１の構造体２０４の表面（第１の面）上に導電性を有するペースト１０５を選択的に形成し（図３（Ｃ）参照）、少なくともペースト１０５の一部を第１の構造体２０４に浸透させた後、当該第１の構造体２０４における有機樹脂１６１を硬化する（図３（Ｄ）参照）。
有機樹脂１６１を硬化する前の状態では、ペースト１０５が繊維体１６０の隙間を通り抜けて有機樹脂１６１に浸透する。つまり、本実施の形態では、ペースト１０５を浸透させた後に加熱処理により有機樹脂１６１を硬化することによって、繊維体１６０に貫通孔を設けずに（繊維体１６０を破壊せずに）、第１の構造体２０４の第１の面から第２の面に達する第１の導電体１０６を設けることができる。その結果、第１の構造体２０４内に第１の導電体１０６を設けたとしても、第１の構造体２０４の強度を維持することが可能となる。
その後、第２の有機樹脂層１０８に代えて繊維体に有機樹脂が含浸された第２の構造体を用いて、上記図１（Ｅ）〜図２（Ｅ）と同様の工程を経ることによって、繊維体に有機樹脂が含浸された構造体により素子形成層１０３が保護される構成とすることができる。なお、第２の構造体も繊維体に有機樹脂が含浸された構造体で設けることができる。
このように、素子形成層１０３を覆うように繊維体に有機樹脂が含浸された構造体を設けることによって、半導体装置に局所的荷重（点圧、線圧等）がかかっても、繊維体で圧力が分散されるため、実装工程や湾曲による破壊を低減することができる。また、本実施の形態を適用することによって、繊維体１６０を破壊（断線）せずに第１の導電体１０６と第２の導電体１１０を設けることができるため、第１の構造体と第２の構造体の強度を維持しつつ、第１の導電膜１０７と第２の導電膜１１１を電気的に接続することができる。
また、通常、繊維体に有機樹脂が含浸された構造体に貫通孔を設ける場合には、有機樹脂と繊維体を除去する必要があるが、本実施の形態では、エッチング等により貫通孔を設ける必要がないため、作製工程を簡略化することができる。
なお、本実施の形態は、本明細書の他の実施の形態で示した構成又は作製方法と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態と異なる半導体装置の作製方法及び当該作製方法により得られる半導体装置の一例に関し図面を参照して説明する。具体的には、第１の有機樹脂層と第２の有機樹脂層上に形成する第１の導電膜と第２の導電膜を導電性ペーストで形成する場合について示す。
まず、基板１０１上に剥離層１０２及び第１の保護膜１２１を介して半導体集積回路及びアンテナを有する素子形成層１０３を形成した後、当該素子形成層１０３を覆うように第２の保護膜１２２を形成する（図４（Ａ）参照）。
第１の保護膜１２１、第２の保護膜１２２は、無機材料を有する絶縁層で形成することができる。例えば、第１の保護膜１２１、第２の保護膜１２２として、酸化珪素、酸化窒化珪素、窒化珪素、窒化酸化珪素等を用いて形成することができる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質のことを指す。例えば、酸化窒化珪素膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
次に、第２の保護膜１２２を覆うように第１の有機樹脂層１０４を形成する（図４（Ｂ）参照）。
第１の有機樹脂層１０４に代えて、上記実施の形態２で示したように繊維体に有機樹脂が含浸された第１の構造体を用いてもよい。
次に、第１の有機樹脂層１０４を硬化させる前に、当該第１の有機樹脂層１０４の表面（第１の面）上に導電性を有するペースト１０５を選択的に形成し（図４（Ｃ）参照）、少なくともペースト１０５の一部を第１の有機樹脂層１０４に浸透させた後、当該第１の有機樹脂層１０４を硬化する（図４（Ｄ）参照）。その結果、第１の有機樹脂層１０４内に第１の導電体１０６を設けることができる。
本実施の形態では、ペースト１０５を、第１の有機樹脂層１０４の表面において素子形成層１０３と重ならない領域及び素子形成層１０３と重なる領域に形成し、第１の有機樹脂層１０４の下方の面（第２の面（第１の面と反対側の面））まで浸透させる。したがって、第１の導電体１０６は、第１の有機樹脂層１０４の第１の面から第２の面に連続した構造となる。
例えば、第１の有機樹脂層１０４上にペースト１０５を網目状に形成することができる（図６（Ａ）参照）。この場合、素子形成層１０３上の第１の有機樹脂層１０４にもペースト１０５が浸透するが、第２の保護膜１２２を設けることによって、素子形成層１０３にペースト１０５が浸透することを防止できる。
本実施の形態において、第１の有機樹脂層１０４の表面及び内部において網目状に設けられた第１の導電体１０６は、コンタクト用導電体として機能すると共に、静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐ導電体として機能する。また、網目状に形成することによって、第１の導電体１０６を厚く形成した場合であっても、電磁波を十分に透過させることができる。
また、第１の導電体１０６は、コンタクト用導電体として機能すると共に、静電気放電により印加される静電気を拡散して逃がし、電荷の局在化を防ぐ膜として機能する。
次に、剥離層１０２を用いて、素子形成層１０３を基板１０１から剥離する（図４（Ｅ）参照）。その結果、素子形成層１０３は、第１の有機樹脂層１０４側に設けられた構造となる。
次に、剥離面１１５側からレーザー光を照射して第１の保護膜１２１及び第２の保護膜１２２を選択的に除去し、第１の有機樹脂層１０４内に設けられた第１の導電体１０６を露出させる開口部１２３を形成する（図５（Ａ）参照）。なお、レーザー光を用いて第１の保護膜１２１及び第２の保護膜１２２を除去する代わりに、エッチングや研磨を行うことにより第１の導電体１０６を露出させる開口部１２３を形成してもよい。
次に、剥離面１１５側に第２の有機樹脂層１０８を形成する（図５（Ｂ）参照）。
第２の有機樹脂層１０８に代えて、上記実施の形態２で示したように繊維体に有機樹脂が含浸された第２の構造体を用いてもよい。
次に、第２の有機樹脂層１０８を硬化させる前に、当該第２の有機樹脂層１０８の表面（第１の面）上に導電性を有するペースト１０９を選択的に形成し（図５（Ｃ）参照）、少なくともペースト１０９の一部を第２の有機樹脂層１０８に浸透させた後、当該第２の有機樹脂層１０８を硬化する（図５（Ｄ）参照）。その結果、第２の有機樹脂層１０８内に第２の導電体１１０を設けることができる。
本実施の形態では、ペースト１０９を、剥離面１１５において露出した第１の導電体１０６と重なる領域及び素子形成層１０３と重なる領域にも形成し、第２の有機樹脂層１０８の下方の面（第２の面（第１の面と反対側の面））まで浸透させる。したがって、第２の導電体１１０は、第２の有機樹脂層１０８の第１の面から第２の面に達した構造となり、素子形成層１０３が重ならない領域において第１の導電体１０６と電気的に接続される。
例えば、第２の有機樹脂層１０８上にペースト１０９を網目状に形成することができる（図６（Ｂ）参照）。この場合、素子形成層１０３上の第２の有機樹脂層１０８にもペースト１０９が浸透されるが、保護膜１２１を設けることによって、素子形成層１０３にペースト１０９が浸透することを防止できる。
第２の導電体１１０は、コンタクト用導電体として機能すると共に、静電気放電により印加される静電気を拡散して逃がし、電荷の局在化を防ぐ膜として機能する。
以上の工程により、半導体装置が得られる。本実施の形態で示した作製方法を用いることにより、第１の有機樹脂層１０４、第２の有機樹脂層１０８を硬化させた後に当該第１の有機樹脂層１０４と第２の有機樹脂層１０８の表面に導電膜を設ける工程を省略することができるため、作製工程を簡略化することができる。
なお、上記説明では、ペースト１０５、ペースト１０９を網目状に設ける場合を示したが、ペースト１０５、ペースト１０９の形状はこれに限られない。例えば、第１の有機樹脂層１０４、第２の有機樹脂層１０８の全面にペースト１０５、ペースト１０９を形成してもよい。
また、第１の有機樹脂層１０４、第２の有機樹脂層１０８の領域毎に形成するペースト１０５、ペースト１０９の量を制御してもよい。この場合について図７を参照して説明する。
まず、基板１０１上に剥離層１０２を介して半導体集積回路及びアンテナを有する素子形成層１０３を形成し、当該素子形成層１０３を覆うように第１の有機樹脂層１０４を形成する。続いて、第１の有機樹脂層１０４を硬化させる前に、当該第１の有機樹脂層１０４の表面（第１の面）上に導電性を有するペースト１０５を形成する（図７（Ａ）参照）。
ここでは、ペースト１０５を、第１の有機樹脂層１０４の表面において素子形成層１０３と重なる領域１１９の全面と、素子形成層１０３と重ならない領域１１８に形成する。また、素子形成層１０３と重なる領域１１９に形成する単位面積当たりのペースト１０５の量を素子形成層１０３と重ならない領域１１８に形成する単位面積当たりのペースト１０５量より少なくする。つまり、素子形成層１０３と重ならない領域１１８においては、ペースト１０５を第１の有機樹脂層１０４の下方の面（第２の面）まで浸透させ、素子形成層１０３と重なる領域１１９においては、ペースト１０５を第１の有機樹脂層１０４の下方の面（第２の面）まで浸透させない。
その結果、素子形成層１０３と重ならない領域１１８においては、第１の導電体１０６が第１の有機樹脂層１０４の第１の面から第２の面に達し、素子形成層１０３と重なる領域１１９においては、第１の導電体１０６が第１の有機樹脂層１０４の表面（第１の面）側に設けられた構造となる（図７（Ｂ）参照）。
その後、剥離層１０２を用いて、素子形成層１０３及び第１の有機樹脂層１０４を基板１０１から剥離し（図７（Ｃ）参照）、剥離面１１５側に第２の有機樹脂層１０８を形成した後、第２の有機樹脂層１０８の表面においても、素子形成層１０３と重なる領域１１９に形成する単位面積当たりのペースト１０９の量を素子形成層１０３と重ならない領域１１８に形成する単位面積当たりのペースト１０９の量より少なくする（図７（Ｄ）参照）。
その結果、素子形成層１０３と重ならない領域１１８においては、第２の導電体１１０が第２の有機樹脂層１０８の第１の面から第２の面に達して第１の導電体１０６と電気的に接続し、素子形成層１０３と重なる領域１１９においては、第２の導電体１１０が第２の有機樹脂層１０８の表面（第１の面）側に設けられた構造となる（図７（Ｅ）参照）。
図７に示すように、ペーストを形成する領域によって量を制御することによって、有機樹脂層に浸透させるペーストの位置を制御することができる。
なお、本実施の形態は、本明細書の他の実施の形態で示した構成又は作製方法と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、同一基板上に半導体集積回路及びアンテナを有する素子形成層を複数設け、一枚の基板から複数（ここでは、縦４×横３）の半導体装置（半導体集積回路チップ）を作製する方法に関して図面を参照して説明する。以下の説明において、図８、図９は上面図の模式図であり、図１０〜図１５は図８、図９におけるＡ−Ｂ間の断面図の模式図である。
まず、基板７０１の一表面に剥離層７０２を形成し、続けて下地となる絶縁膜７０３および非晶質半導体膜７０４（例えば非晶質珪素を含む膜）を形成する（図８（Ａ）、図１０（Ａ）参照）。剥離層７０２、絶縁膜７０３および非晶質半導体膜７０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。なお、以下の工程において、図８（Ａ）に示された複数の点線の領域７５０にそれぞれ半導体集積回路部及びアンテナを有する素子形成層が形成される。
基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、半導体集積回路部を大きく形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現することができる。
なお、本工程では、剥離層７０２を基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層７０２を選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層７０２を形成してもよい。
剥離層７０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
絶縁膜７０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
半導体膜７０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜７０４としては、例えば、非晶質珪素膜を形成すればよい。
次に、半導体膜７０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜７０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜７０４ａ〜７０４ｄを形成し、当該半導体膜７０４ａ〜７０４ｄを覆うようにゲート絶縁膜７０５を形成する（図１０（Ｂ）参照）。
結晶質半導体膜７０４ａ〜７０４ｄの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー発振器からレーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜７０４ａ〜７０４ｄを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
次に、結晶質半導体膜７０４ａ〜７０４ｄを覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層又は積層して形成する。
また、ゲート絶縁膜７０５は、半導体膜７０４ａ〜７０４ｄに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜７０５は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処理により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
また、半導体膜に対し、連続発振レーザー光若しくは１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜７０４ａ〜７０４ｄは、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
次に、ゲート絶縁膜７０５上に、導電膜を積層して形成する。ここでは、プラズマＣＶＤ法やスパッタ法等により、２０〜１００ｎｍの厚さで形成した導電膜上に、１００〜４００ｎｍの厚さで形成した導電膜を積層して形成する。用いる導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。積層させる導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜７０４ａ〜７０４ｄの上方にゲート電極７０７を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜７０４ａ〜７０４ｄに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、ゲート絶縁膜７０５とゲート電極７０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極７０７の側面に接する絶縁膜７０８（サイドウォールともよばれる）を形成する。絶縁膜７０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極７０７および絶縁膜７０８をマスクとして用いて、結晶質半導体膜７０４ａ〜７０４ｄにｎ型を付与する不純物元素を添加して、チャネル形成領域７０６ａと、第１の不純物領域７０６ｂと、第２の不純物領域７０６ｃを形成する（図１０（Ｃ）参照）。第１の不純物領域７０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域７０６ｃはＬＤＤ領域として機能する。第２の不純物領域７０６ｃが含む不純物元素の濃度は、第１の不純物領域７０６ｂが含む不純物元素の濃度よりも低い。
続いて、ゲート電極７０７、絶縁膜７０８等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜７３１を形成する。（図１０（Ｄ）参照）。なお、薄膜トランジスタ等の素子は、領域７５０の全面に設けた構成としても良いし、上記実施の形態で示したように、領域７５０の一部（例えば、中心部）を除いた部分に設けた構成としても良い。
絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、絶縁膜を２層で設けた例を示しており、１層目の絶縁膜７０９として窒化酸化珪素膜で形成し、２層目の絶縁膜７１０として酸化窒化珪素膜で形成することができる。
なお、絶縁膜７０９、７１０を形成する前、または絶縁膜７０９、７１０のうちの一方又は両方を形成した後に、半導体膜７０４の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
導電膜７３１は、フォトリソグラフィ法により絶縁膜７０９、７１０等をエッチングして、第１の不純物領域７０６ｂを露出させるコンタクトホールを形成した後、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜７０４ａ〜７０４ｄの表面にシリサイドを形成してもよい。
また、導電膜７３１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。
次に、導電膜７３１を覆うように、絶縁膜７１１を形成し、当該絶縁膜７１１上に開口部７１２ａ、７１２ｂを形成する（図１１（Ａ）参照）。ここでは、薄膜トランジスタ７３０ｂ、７３０ｄのソース電極又はドレイン電極として機能する導電膜７３１が露出するように開口部７１２ａ、７１２ｂを形成する。絶縁膜７１１は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７１１は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
次に、絶縁膜７１１上にアンテナとして機能する導電膜７１３を形成し、当該導電膜７１３上に絶縁膜７１４を形成する（図１１（Ｂ）参照）。その結果、薄膜トランジスタ及びアンテナを含む素子形成層７５１が得られる（図８（Ｂ）参照）。ここでは、半導体集積回路上に導電膜を直接作り込んでアンテナ（オンチップアンテナ）を形成した場合を示している。
導電膜７１３は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等から選択された元素、又は元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を単層又は積層して形成する。
また、導電膜７１３の形状は、伝送方式に応じて適宜選択すればよい。ここでは、導電膜７１３をコイル状として電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合を示しているがこれに限られない。
絶縁膜７１４は、酸化珪素、酸化窒化珪素、窒化珪素、窒化酸化珪素等を用いることができる。
次に、絶縁膜７０３、７０９、７１１、７１４を選択的に除去することにより開口部７１５を形成し、剥離層７０２又は基板７０１を露出させる（図８（Ｃ）、図１１（Ｃ）参照）。開口部７１５は、半導体集積回路及びアンテナが設けられた領域を避けた領域に形成する。
次に、絶縁膜７１４を覆うように第１の構造体７２１を形成する（図１２（Ａ）参照）。
第１の構造体７２１は、繊維体７２１ａに有機樹脂７２１ｂが含浸された構造とすることができる。
有機樹脂７２１ｂは、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を用いて形成することができる。また、有機樹脂７２１ｂとして、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂又はフッ素樹脂等の熱可塑性樹脂を用いてもよい。
図１２（Ａ）では、開口部７１５に有機樹脂７２１ｂが充填されるように設ける。
次に、有機樹脂７２１ｂを硬化させる前に、第１の構造体７２１の表面（第１の面）上に導電性を有するペーストを選択的に形成し、少なくともペーストの一部を有機樹脂７２１ｂに浸透させた後、当該有機樹脂７２１ｂを硬化する（図９（Ａ）、図１２（Ｂ）参照）。その結果、第１の構造体７２１内に第１の導電体７２２を設けることができる。
ここでは、ペーストを第１の構造体７２１の第１の面上において開口部７１５と重なる領域に選択的に形成し、開口部７１５に設けられた有機樹脂７２１ｂまで浸透させる。
ペーストの材料や作製方法は、上記実施の形態１においてペースト１０５の説明で例示したいずれかの材料や作製方法を用いることができる。
また、有機樹脂７２１ｂ内にペーストを浸透させた後、有機樹脂７２１ｂの硬化と同時又は硬化の前後に焼成を行うことによりペーストを硬化させることが好ましい。なお、有機樹脂７２１ｂとしてエポキシ樹脂等の熱硬化性樹脂を用いた場合、ペーストを浸透させた後、加熱処理を行うことにより、有機樹脂７２１ｂを硬化すると共に、ペーストに含まれる導電体を硬化させることができる。有機樹脂７２１ｂとして、熱硬化性樹脂を用いた場合、加熱処理により、有機樹脂７２１ｂの硬化とペーストの焼成を同時に行うことができるため、工程を簡略化することができる。
次に、第１の構造体７２１の第１の面に第１の導電膜７２３を形成する（図９（Ｂ）、図１３（Ａ）参照）。第１の導電膜７２３は、第１の導電体７２２と電気的に接続するように設ける。
第１の導電膜７２３の材料や作製方法は、上記実施の形態１において第１の導電膜１０７の説明で例示したいずれかの材料や作製方法を用いることができる。
第１の導電膜７２３を設けることによって、静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐことができるため、半導体集積回路の静電気破壊を防ぐことができる。
そのため、第１の導電膜７２３は、少なくとも半導体集積回路と重なる領域に設ければよく、例えば、図１３（Ａ）に示すように、第１の構造体７２１の表面の全面に第１の導電膜７２３を設けた構成とすることができる。全面に設けた場合、静電気に対して広い領域にわたって保護することができる。
また、本実施の形態で示す半導体装置は、外部からの電磁波により誘導起電力を発生させて動作を行う（無線機能を有する）ものである。このため、第１の導電膜７２３は、静電気による半導体集積回路の破壊を防ぐと共に、電磁波を透過させる導電材料を用いて形成する必要がある。
本実施の形態では、第１の導電膜７２３を電磁波が透過できるように十分に薄くする。第１の導電膜７２３の膜厚は、通信に利用される電磁波の周波数、第１の導電膜７２３として用いる導電材料の抵抗率や透磁率に基づいて定めればよい。
例えば、第１の導電膜７２３として、チタンを用い、膜厚を５ｎｍ〜１００ｎｍ、好ましくは１０ｎｍ〜３０ｎｍで形成する。
次に、薄膜トランジスタ７３０ａ〜７３０ｄやアンテナとして機能する導電膜７１３等を含む素子形成層７５１を基板７０１から剥離する（図１３（Ｂ）参照）。
剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによって、薄膜トランジスタ７３０ａ〜薄膜トランジスタ７３０ｄ等の素子が静電気等によって破壊されることを防止できる。また、素子形成層が剥離された基板７０１を再利用することによって、低コスト化を実現することができる。
次に、剥離により露出した面（絶縁膜７０３の表面）を覆うように、第２の構造体７２５を形成する（図１４（Ａ）参照）。
第２の構造体７２５は、繊維体７２５ａに有機樹脂７２５ｂが含浸された構造とすることができる。
有機樹脂７２５ｂは、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を用いて形成することができる。また、有機樹脂７２５ｂとして、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂又はフッ素樹脂等の熱可塑性樹脂を用いてもよい。
次に、有機樹脂７２５ｂを硬化させる前に、第２の構造体７２５の表面（第１の面）上に導電性を有するペーストを選択的に形成し、少なくともペーストの一部を有機樹脂７２５ｂに浸透させた後、有機樹脂７２５ｂを硬化する（図１４（Ｂ）参照）。その結果、有機樹脂７２５ｂ内に第２の導電体７２６を設けることができる。
ペーストは、剥離面において露出した第１の導電体７２２と重なる領域に形成し、第２の構造体７２５の第２の面（剥離により露出した面（絶縁膜７０３の表面）と接する面）まで浸透させる。したがって、第２の導電体７２６は、第２の構造体７２５の第１の面から第２の面に達した構造となり、第１の導電体７２２と電気的に接続される。
次に、第２の構造体７２５の第１の面に第２の導電膜７２７を形成する（図１５（Ａ）参照）。第２の導電膜７２７は、第２の導電体７２６と電気的に接続するように設ける。その結果、第１の導電膜７２３と第２の導電膜７２７は、第１の導電体７２２と第２の導電体７２６を介して電気的に接続された構成となる。
第２の導電膜７２７を設けることによって、静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐことができるため、半導体集積回路の静電気破壊を防ぐことができる。
そのため、第２の導電膜７２７は、少なくとも半導体集積回路と重なる領域に設ければよく、例えば、図１５（Ａ）に示すように、第２の構造体７２５の表面の全面に第２の導電膜７２７を設けた構成とすることができる。全面に設けた場合、静電気に対して広い領域にわたって保護することができる。
特に、第１の構造体７２１上に設けられた第１の導電膜７２３と第２の構造体７２５上に設けられた第２の導電膜７２７を電気的に接続し等電位面とすることにより、第１の導電膜７２３と第２の導電膜７２７を電気的に接続しないで設けた場合や、第１の構造体７２１又は第２の構造体７２５の一方にだけ導電膜を設けた場合と比較して、静電気の拡散を効果的に行い、電荷の局在化を効果的に防ぐことができる。その結果、静電気による半導体集積回路の破壊をより効果的に防ぐことができる。
また、第２の導電膜７２７も第１の導電膜７２３と同様に、電磁波が透過できるように膜厚を十分に薄く形成する。
次に、第１の導電膜７２３が設けられた第１の構造体７２１と第２の導電膜７２７が設けられた第２の構造体７２５に挟まれた複数の半導体集積回路及びアンテナをダイシング、スクライビング又はレーザーカット法等により選択的に分断することによって、複数の半導体装置を得ることができる（図９（Ｃ）、図１５（Ｂ）参照）。
なお、上記説明では、第１の構造体７２１を形成する前に開口部７１５を設けた場合を示したが、これに限られない。例えば、図１６〜図１８に示すように形成してもよい。
まず、図１１（Ｂ）まで形成した後、絶縁膜７１４上に第１の構造体７２１を形成し（図１６（Ａ）参照）、有機樹脂７２１ｂにペーストを浸透させて第１の導電体７２２を形成する（図１６（Ｂ）参照）。続いて、第１の導電体７２２と電気的に接続するように第１の構造体７２１上に第１の導電膜７２３を形成した後、薄膜トランジスタ７３０ａ〜７３０ｄやアンテナとして機能する導電膜７１３等を含む素子形成層を基板７０１から剥離する（図１７（Ａ）参照）。
次に、剥離面側からレーザー光を選択的に照射して、第１の導電体７２２を露出させる（図１７（Ｂ）参照）。
次に、剥離により露出した面（絶縁膜７０３の表面）を覆うように、第２の構造体７２５を形成し（図１８（Ａ）参照）、有機樹脂７２５ｂにペーストを浸透させて第２の導電体７２６を形成し、当該第２の導電体７２６と電気的に接続するように第２の構造体７２５上に第２の導電膜７２７を形成する（図１８（Ｂ）参照）。
その後、第１の導電膜７２３が設けられた第１の構造体７２１と第２の導電膜７２７が設けられた第２の構造体７２５に挟まれた複数の半導体集積回路及びアンテナをダイシング、スクライビング又はレーザーカット法等により選択的に分断することによって、複数の半導体装置を得ることができる。
本実施の形態で示した半導体装置の作製方法は、本明細書の他の実施の形態で示した半導体装置の作製に適用することができる。
（実施の形態５）
本実施の形態では、上記実施の形態を用いて形成された非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテナ８９０を有している（図１９（Ａ）参照。）。高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回路８３０はリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
このように、通信装置から半導体装置８００に信号を送り、当該半導体装置８００から送られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信装置３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１９（Ｂ））。品物３２２０が含む半導体装置３２３０に通信装置３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、通信装置３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１９（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
以上の様に、上記実施の形態で示した半導体装置の適用範囲は極めて広く、広い分野の電子機器に用いることが可能である。
（実施の形態６）
上記実施の形態で示した半導体装置は、プロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として利用することができる。上記実施の形態で示した半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図２０を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１９０を設けることができる（図２０（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１９１を設けることができる（図２０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１９７を設けることができる（図２０（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１９３を設けることができる（図２０（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１９４を設けることができる（図２０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、プロセッサ回路を有するチップ１９５を設けることができる（図２０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１９６を設けることができる（図２０（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
本実施例では、繊維体に有機樹脂が含浸された構造体に、導電性を有するペーストを浸透させることにより、当該構造体内に導電体を設けた場合について説明する。
まず、プリプレグを２枚用意した。プリプレグとして、ガラス繊維体に臭素化エポキシ樹脂が含浸されたものを用いた。
次に、プリプレグを２枚重ねた後、プリプレグに含まれる臭素化エポキシ樹脂を硬化させる前に、プリプレグの表面にスクリーン印刷法を用いて銀ペーストを形成し、当該プリプレグの内部に銀ペーストを浸透させた。銀ペーストとして、銀粉、酢酸２−（２−ブトキシエトキシ）エチル、エポキシ樹脂が含まれているものを用いた。
その後、３ＭＰａの圧力を加えながら１９５℃で６０分間の熱処理を行った後、構造体の断面から査電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察を行った。
図２１に査電子顕微鏡で観察した構造体の断面を示す。
図２１に示すように、２枚貼り合わされた構造体の上面から下面に渡って銀が設けられていることが観察された。また、繊維体が破壊されておらず、銀ペーストが繊維体の隙間を通り抜けて臭素化エポキシ樹脂内に浸透したことが確認できた。つまり、有機樹脂を硬化させる前にペーストを浸透させ、その後に有機樹脂を硬化させることによって、繊維体を破壊することなく構造体の内部に導電体を設けることができることが確認できた。
１０１ 基板
１０２ 剥離層
１０３ 素子形成層
１０４ 有機樹脂層
１０５ ペースト
１０６ 導電体
１０７ 導電膜
１０８ 有機樹脂層
１０９ ペースト
１１０ 導電体
１１１ 導電膜
１１５ 剥離面
１１８ 領域
１１９ 領域
１２１ 保護膜
１２２ 保護膜
１２３ 開口部
１６０ 繊維体
１６１ 有機樹脂
１９０ チップ
１９１ チップ
１９３ チップ
１９４ チップ
１９５ チップ
１９６ チップ
１９７ チップ
２０４ 構造体
７０１ 基板
７０２ 剥離層
７０３ 絶縁膜
７０４ 半導体膜
７０５ ゲート絶縁膜
７０７ ゲート電極
７０８ 絶縁膜
７０９ 絶縁膜
７１０ 絶縁膜
７１１ 絶縁膜
７１３ 導電膜
７１４ 絶縁膜
７１５ 開口部
７２１ 構造体
７２２ 導電体
７２３ 導電膜
７２５ 構造体
７２６ 導電体
７２７ 導電膜
７３１ 導電膜
７５０ 領域
７５１ 素子形成層
８００ 半導体装置
８１０ 高周波回路
８２０ 電源回路
８３０ リセット回路
８４０ クロック発生回路
８５０ データ復調回路
８６０ データ変調回路
８７０ 制御回路
８８０ 記憶回路
８９０ アンテナ
９１０ コード抽出回路
９２０ コード判定回路
９３０ ＣＲＣ判定回路
９４０ 出力ユニット回路
３２００ 通信装置
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２４０ 通信装置
３２５０ 半導体装置
３２６０ 商品
７０４ａ 半導体膜
７０６ａ チャネル形成領域
７０６ｂ 不純物領域
７０６ｃ 不純物領域
７１２ａ 開口部
７２１ａ 繊維体
７２１ｂ 有機樹脂
７２５ａ 繊維体
７２５ｂ 有機樹脂
７３０ａ 薄膜トランジスタ
７３０ｂ 薄膜トランジスタ
７３０ｄ 薄膜トランジスタ

Claims (8)

  1. 基板上に剥離層を形成し、
    前記剥離層上に、半導体集積回路とアンテナとを有する素子形成層を形成し、
    前記素子形成層の側面及び上面を覆うように、前記剥離層上及び前記素子形成層上に未硬化の有機樹脂層を設け、
    前記未硬化の有機樹脂層の上面である第１の面上であって少なくとも前記素子形成層と重ならない領域に、前記未硬化の有機樹脂層を溶解させることができる溶剤と、導電物と、を有するペーストを設け、
    前記ペーストを、前記未硬化の有機樹脂層の前記第１の面から、該第１の面と反対側の前記未硬化の有機樹脂層の第２の面まで、前記未硬化の有機樹脂層内に浸透させ、
    前記未硬化の有機樹脂層及び前記ペーストを硬化させ、
    前記硬化させた有機樹脂層中に、前記第１の面から、前記第２の面まで達する導電体を形成し、
    前記導電体と電気的に接続し且つ前記素子形成層と重なるように、前記硬化させた有機樹脂層の前記第１の面上に導電膜を形成することを特徴とする半導体装置の作製方法。
  2. 基板上に剥離層を形成し、
    前記剥離層上に、半導体集積回路とアンテナとを有する素子形成層を形成し、
    前記素子形成層の側面及び上面を覆うように、前記剥離層上及び前記素子形成層上に未硬化の第１の有機樹脂層を設け、
    前記未硬化の第１の有機樹脂層の上面である第１の面上であって少なくとも前記素子形成層と重ならない領域に、前記未硬化の第１の有機樹脂層を溶解させることができる溶剤と、第１の導電物と、を有する第１のペーストを設け、
    前記第１のペーストを、前記未硬化の第１の有機樹脂層の前記第１の面から、該第１の面と反対側の前記未硬化の第１の有機樹脂層の第２の面まで、前記未硬化の第１の有機樹脂層内に浸透させ、
    前記未硬化の第１の有機樹脂層及び前記第１のペーストを硬化させ、
    前記硬化させた第１の有機樹脂層中に、前記硬化させた第１の有機樹脂層の前記第１の面から、前記硬化させた第１の有機樹脂層の前記第２の面まで達する第１の導電体を形成し、
    前記第１の導電体と電気的に接続し且つ前記素子形成層と重なるように、前記硬化させた第１の有機樹脂層の前記第１の面上に第１の導電膜を形成し、
    前記剥離層において、前記基板から、前記素子形成層、前記硬化させた第１の有機樹脂層、前記第１の導電体及び前記第１の導電膜を剥離し、
    前記素子形成層、前記硬化させた第１の有機樹脂層及び前記第１の導電体の剥離した側の面に、未硬化の第２の有機樹脂層を設け、
    前記未硬化の第２の有機樹脂層の上面である第１の面上であって前記第１の導電体と重なる領域に、前記未硬化の第２の有機樹脂層を溶解させることができる溶剤と、第２の導電物と、を有する第２のペーストを設け、
    前記第２のペーストを、前記未硬化の第２の有機樹脂層の前記第１の面から、該第１の面と反対側の前記未硬化の第２の有機樹脂層の第２の面まで、前記未硬化の第２の有機樹脂層内に浸透させ、
    前記未硬化の第２の有機樹脂層及び前記第２のペーストを硬化させ、
    前記硬化させた第２の有機樹脂層中に、前記硬化させた第２の有機樹脂層の前記第１の面から、前記硬化させた第２の有機樹脂層の前記第２の面まで達し、且つ前記第１の導電体と電気的に接続する第２の導電体を形成し、
    前記第２の導電体と電気的に接続し且つ前記素子形成層と重なるように前記硬化させた第２の有機樹脂層の前記第１の面上に第２の導電膜を形成することを特徴とする半導体装置の作製方法。
  3. 基板上に剥離層を形成し、
    前記剥離層上に第１の保護膜を形成し、
    前記第１の保護膜上に、半導体集積回路とアンテナとを有する素子形成層を形成し、
    前記素子形成層の側面及び上面を覆うように、前記第１の保護膜上及び前記素子形成層上に第２の保護膜を形成し、
    前記第２の保護膜上面を覆うように未硬化の第１の有機樹脂層を設け、
    前記未硬化の第１の有機樹脂層の上面である第１の面上に、前記未硬化の第１の有機樹脂層を溶解させることができる溶剤と、第１の導電物と、を有する第１のペーストを設け、
    前記第１のペーストを、前記未硬化の第１の有機樹脂層の前記第１の面から、該第１の面と反対側の前記未硬化の第１の有機樹脂層の第２の面まで、前記未硬化の第１の有機樹脂層内に浸透させ、
    前記未硬化の第１の有機樹脂層及び前記第１のペーストを硬化させ、
    前記硬化させた第１の有機樹脂層中に、前記硬化させた第１の有機樹脂層の前記第１の面から、前記硬化させた第１の有機樹脂層の前記第２の面まで達する第１の導電体を形成し、
    前記剥離層において、前記基板から、前記第１の保護膜、前記素子形成層、前記第２の保護膜、前記第１の有機樹脂層及び前記第１の導電体を剥離し、
    前記第１の保護膜及び前記第２の保護膜を選択的に除去することにより、前記硬化させた第１の有機樹脂層の前記第２の面において前記第１の導電体の一部を露出させ、
    前記第１の保護膜の剥離した側の面及び前記露出した第１の導電体の面に、未硬化の第２の有機樹脂層を設け、
    前記未硬化の第２の有機樹脂層の上面である第１の面上に、前記未硬化の第２の有機樹脂層を溶解させることができる溶剤と、第２の導電物と、を有する第２のペーストを設け、
    前記第２のペーストを、前記未硬化の第２の有機樹脂層の前記第１の面から、該第１の面と反対側の前記未硬化の第２の有機樹脂層の第２の面まで、前記未硬化の第２の有機樹脂層内に浸透させ、
    前記未硬化の第２の有機樹脂層及び前記第２のペーストを硬化させ、
    前記硬化させた第２の有機樹脂層中に、前記硬化させた第２の有機樹脂層の前記第１の面から、前記硬化させた第２の有機樹脂層の前記第２の面まで達し、且つ前記第１の導電体と電気的に接続する第２の導電体を形成することを特徴とする半導体装置の作製方法。
  4. 請求項３において、
    前記第１のペーストを設ける際、前記第１の有機樹脂層の前記第１の面上に、前記第１のペーストを網目状に設け、
    前記第２のペーストを設ける際、前記第２の有機樹脂層の前記第１の面上に、前記第２のペーストを網目状に設けることを特徴とする半導体装置の作製方法。
  5. 基板上に剥離層を形成し、
    前記剥離層上に、半導体集積回路とアンテナとを有する素子形成層を形成し、
    前記素子形成層の側面及び上面を覆うように、前記剥離層上及び前記素子形成層上に有機樹脂を含む物を設け、
    前記有機樹脂を含む物の上面である第１の面上であって少なくとも前記素子形成層と重ならない領域に、前記有機樹脂を溶解させることができる溶剤と、導電物と、を有するペーストを設け、
    前記ペーストを、前記有機樹脂を含む物の前記第１の面から、該第１の面と反対側の前記有機樹脂を含む物の第２の面まで、前記有機樹脂を含む物内に浸透させ、
    前記有機樹脂及び前記ペーストを硬化させ、
    前記硬化させた有機樹脂を含む物中に、前記第１の面から、前記第２の面まで達する導電体を形成し、
    前記導電体と電気的に接続し且つ前記素子形成層と重なるように、前記硬化させた有機樹脂を含む物の前記第１の面上に導電膜を形成し、
    前記有機樹脂を含む物は、繊維体に未硬化の有機樹脂を含浸させ有機溶剤を揮発させた構造体であることを特徴とする半導体装置の作製方法。
  6. 基板上に剥離層を形成し、
    前記剥離層上に、半導体集積回路とアンテナとを有する素子形成層を形成し、
    前記素子形成層の側面及び上面を覆うように、前記剥離層上及び前記素子形成層上に第１の有機樹脂を含む物を設け、
    前記第１の有機樹脂を含む物の上面である第１の面上であって少なくとも前記素子形成層と重ならない領域に、前記第１の有機樹脂層を溶解させることができる溶剤と、第１の導電物と、を有する第１のペーストを設け、
    前記第１のペーストを、前記第１の有機樹脂を含む物の前記第１の面から、該第１の面と反対側の前記第１の有機樹脂を含む物の第２の面まで、前記第１の有機樹脂を含む物内に浸透させ、
    前記第１の有機樹脂及び前記第１のペーストを硬化させ、
    前記硬化させた第１の有機樹脂を含む物中に、前記硬化させた第１の有機樹脂を含む物の前記第１の面から、前記硬化させた第１の有機樹脂を含む物の前記第２の面まで達する第１の導電体を形成し、
    前記第１の導電体と電気的に接続し且つ前記素子形成層と重なるように、前記硬化させた第１の有機樹脂を含む物の前記第１の面上に第１の導電膜を形成し、
    前記剥離層において、前記基板から、前記素子形成層、前記硬化させた第１の有機樹脂を含む物、前記第１の導電体及び前記第１の導電膜を剥離し、
    前記素子形成層、前記硬化させた第１の有機樹脂を含む物及び前記第１の導電体の剥離した側の面に、第２の有機樹脂を含む物を設け、
    前記第２の有機樹脂を含む物の上面である第１の面上であって前記第１の導電体と重なる領域に、前記第２の有機樹脂層を溶解させることができる溶剤と、第２の導電物と、を有する第２のペーストを設け、
    前記第２のペーストを、前記第２の有機樹脂を含む物の前記第１の面から、該第１の面と反対側の前記第２の有機樹脂を含む物の第２の面まで、前記第２の有機樹脂を含む物内に浸透させ、
    前記第２の有機樹脂及び前記第２のペーストを硬化させ、
    前記硬化させた第２の有機樹脂を含む物中に、前記硬化させた第２の有機樹脂を含む物の前記第１の面から、前記硬化させた第２の有機樹脂を含む物の前記第２の面まで達し、且つ前記第１の導電体と電気的に接続する第２の導電体を形成し、
    前記第２の導電体と電気的に接続し且つ前記素子形成層と重なるように前記硬化させた第２の有機樹脂を含む物の前記第１の面上に第２の導電膜を形成し、
    前記第１の有機樹脂を含む物又は前記第２の有機樹脂を含む物の少なくとも一方は、繊維体に未硬化の有機樹脂を含浸させ有機溶剤を揮発させた構造体であることを特徴とする半導体装置の作製方法。
  7. 基板上に剥離層を形成し、
    前記剥離層上に第１の保護膜を形成し、
    前記第１の保護膜上に、半導体集積回路とアンテナとを有する素子形成層を形成し、
    前記素子形成層の側面及び上面を覆うように、前記第１の保護膜上及び前記素子形成層上に第２の保護膜を形成し、
    前記第２の保護膜上面を覆うように第１の有機樹脂を含む物を設け、
    前記第１の有機樹脂を含む物の上面である第１の面上に、前記第１の有機樹脂を溶解させることができる溶剤と、第１の導電物と、を有する第１のペーストを設け、
    前記第１のペーストを、前記第１の有機樹脂を含む物の前記第１の面から、該第１の面と反対側の前記第１の有機樹脂を含む物の第２の面まで、前記第１の有機樹脂を含む物内に浸透させ、
    前記第１の有機樹脂及び前記第１のペーストを硬化させ、
    前記硬化させた第１の有機樹脂を含む物中に、前記硬化させた第１の有機樹脂を含む物の前記第１の面から、前記硬化させた第１の有機樹脂を含む物の前記第２の面まで達する第１の導電体を形成し、
    前記剥離層において、前記基板から、前記第１の保護膜、前記素子形成層、前記第２の保護膜、前記硬化させた第１の有機樹脂層及び前記第１の導電体を剥離し、
    前記第１の保護膜及び前記第２の保護膜を選択的に除去することにより、前記硬化させた第１の有機樹脂を含む物の前記第２の面において前記第１の導電体の一部を露出させ、
    前記第１の保護膜の剥離した側の面及び前記露出した第１の導電体の面に、第２の有機樹脂を含む物を設け、
    前記第２の有機樹脂を含む物の上面である第１の面上に、前記第２の有機樹脂を溶解させることができる溶剤と、第２の導電物と、を有する第２のペーストを設け、
    前記第２のペーストを、前記第２の有機樹脂を含む物の前記第１の面から、該第１の面と反対側の前記第２の有機樹脂を含む物の第２の面まで、前記第２の有機樹脂を含む物内に浸透させ、
    前記第２の有機樹脂及び前記第２のペーストを硬化させ、
    前記硬化させた第２の有機樹脂を含む物中に、前記硬化させた第２の有機樹脂を含む物の前記第１の面から、前記硬化させた第２の有機樹脂を含む物の前記第２の面まで達し、且つ前記第１の導電体と電気的に接続する第２の導電体を形成し、
    前記第１の有機樹脂を含む物又は前記第２の有機樹脂を含む物の少なくとも一方は、繊維体に未硬化の有機樹脂を含浸させ有機溶剤を揮発させた構造体であることを特徴とする半導体装置の作製方法。
  8. 請求項７において、
    前記第１のペーストを設ける際、前記第１の有機樹脂を含む物の前記第１の面上に、前記第１のペーストを網目状に設け、
    前記第２のペーストを設ける際、前記第２の有機樹脂を含む物の前記第１の面上に、前記第２のペーストを網目状に設けることを特徴とする半導体装置の作製方法。
JP2009127681A 2008-06-06 2009-05-27 半導体装置の作製方法 Expired - Fee Related JP5248412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009127681A JP5248412B2 (ja) 2008-06-06 2009-05-27 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008149535 2008-06-06
JP2008149535 2008-06-06
JP2009127681A JP5248412B2 (ja) 2008-06-06 2009-05-27 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013081777A Division JP5427308B2 (ja) 2008-06-06 2013-04-10 半導体装置

Publications (3)

Publication Number Publication Date
JP2010015550A JP2010015550A (ja) 2010-01-21
JP2010015550A5 JP2010015550A5 (ja) 2012-06-14
JP5248412B2 true JP5248412B2 (ja) 2013-07-31

Family

ID=40933697

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009127681A Expired - Fee Related JP5248412B2 (ja) 2008-06-06 2009-05-27 半導体装置の作製方法
JP2013081777A Expired - Fee Related JP5427308B2 (ja) 2008-06-06 2013-04-10 半導体装置
JP2013247344A Expired - Fee Related JP5675939B2 (ja) 2008-06-06 2013-11-29 構造体の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013081777A Expired - Fee Related JP5427308B2 (ja) 2008-06-06 2013-04-10 半導体装置
JP2013247344A Expired - Fee Related JP5675939B2 (ja) 2008-06-06 2013-11-29 構造体の作製方法

Country Status (4)

Country Link
US (1) US7888163B2 (ja)
EP (1) EP2131394A1 (ja)
JP (3) JP5248412B2 (ja)
TW (1) TWI472009B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20110027760A (ko) * 2008-06-06 2011-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8563397B2 (en) 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US9105701B2 (en) * 2013-06-10 2015-08-11 Micron Technology, Inc. Semiconductor devices having compact footprints
US10529641B2 (en) * 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) * 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2026113C (en) * 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH0585092A (ja) * 1991-09-27 1993-04-06 Sony Corp 半導体装置
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3428070B2 (ja) * 1993-06-07 2003-07-22 株式会社東芝 印刷配線板の製造方法
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH10302037A (ja) * 1997-04-23 1998-11-13 Nippon Dry Chem Co Ltd Ｉｄタグ
JP3500908B2 (ja) 1997-04-28 2004-02-23 松下電器産業株式会社 カードリーダ
JPH11317475A (ja) * 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP4802398B2 (ja) * 2001-06-08 2011-10-26 凸版印刷株式会社 非接触ｉｃカード
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6800223B2 (en) * 2001-08-24 2004-10-05 E. I. Du Pont De Nemours And Company Thermosetting electroconductive paste for electroconductive bump use
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2003261745A (ja) * 2002-03-11 2003-09-19 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP3741216B2 (ja) * 2003-03-03 2006-02-01 セイコーエプソン株式会社 配線基板の製造方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP3982479B2 (ja) * 2003-10-28 2007-09-26 松下電工株式会社 電気部品内蔵回路板及びその製造方法
EP1709688A4 (en) * 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101187403B1 (ko) * 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
EP1800348A4 (en) * 2004-08-23 2015-09-16 Semiconductor Energy Lab Wireless chip and manufacturing method thereof
JP4611766B2 (ja) * 2005-02-16 2011-01-12 トッパン・フォームズ株式会社 非接触型データ受送信体
US7342490B2 (en) * 2004-11-23 2008-03-11 Alien Technology Corporation Radio frequency identification static discharge protection
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1911090A4 (en) * 2005-07-29 2009-07-22 Foster Miller Inc COMPOUND SYSTEM WITH DOUBLE FUNCTION AND MANUFACTURING METHOD THEREFOR
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
DE602007013478D1 (de) 2006-02-08 2011-05-12 Semiconductor Energy Lab RFID-Vorrichtung
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
TWI431726B (zh) * 2006-06-01 2014-03-21 半導體能源研究所股份有限公司 非揮發性半導體記憶體裝置
CN101479747B (zh) * 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4833904B2 (ja) * 2007-04-12 2011-12-07 富士通株式会社 Ｒｆｉｄタグホルダ
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2014112678A (ja) 2014-06-19
JP5675939B2 (ja) 2015-02-25
TW201013884A (en) 2010-04-01
JP2013229023A (ja) 2013-11-07
TWI472009B (zh) 2015-02-01
JP5427308B2 (ja) 2014-02-26
US20090302455A1 (en) 2009-12-10
JP2010015550A (ja) 2010-01-21
US7888163B2 (en) 2011-02-15
EP2131394A1 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
JP5248412B2 (ja) 半導体装置の作製方法
JP5464914B2 (ja) 半導体装置の作製方法
JP5315134B2 (ja) 半導体装置
JP5380154B2 (ja) 半導体装置
JP5779272B2 (ja) 半導体装置
TW200903720A (en) Method for manufacturing semiconductor device
JP5415713B2 (ja) 半導体装置
JP5877814B2 (ja) 半導体装置
JP5268459B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees