JP5282660B2 - スイッチング電源 - Google Patents

Description

この発明は、交流電源から安定な直流電源をつくり、チョッパ回路の入力電圧と入力電流とがほぼ同位相で相似形となるように動作させる力率改善方式のスイッチング電源に関する。

この種のスイッチング電源の制御方式には、インダクタ電流が０になったときにスイッチ素子をオンさせるように制御する臨界モード制御方式と、インダクタ電流が０にならないように制御する電流連続モード制御方式とがある。
一般に、臨界モード制御方式は、インダクタ電流が０の時にスイッチングするため、スイッチングノイズが低く、低ノイズ化には有利である。しかしながら、電流リップルが大きくなるため、インダクタやダイオードにかかるストレスが大きく、負荷が大きい用途には適用が困難である。

一方、後者の電流連続モード制御方式は、臨界モード制御方式に比べてスイッチングノイズが大きいが、電流リップルが小さく、インダクタやダイオードにかかるストレスが小さいため、負荷が大きい用途でも使用可能である。そこで、１００ワット程度までの負荷であれば臨界モード制御方式を使用し、負荷が１００ワット程度以上の場合は電流連続モード制御方式を使用するのが一般的である。

図６に、例えば特許文献１に開示された、電流連続モード制御方式のスイッチング電源の従来例を示す。同図において、１は交流電源、２はダイオードブリッジからなる整流回路、３，６はコンデンサ、４はインダクタ、５はダイオード、７はＭＯＳＦＥＴ（金属酸
化膜電界効果トランジスタ）などのスイッチング素子、８は電圧誤差増幅器（エラーアンプ）、９は乗算器、１０は比較器、１１は単安定マルチバイブレータ、１２は電流検出用抵抗、１３は駆動回路をそれぞれ示す。

交流電源１は、整流回路２で全波整流され、コンデンサ３により高周波ノイズを除去され、インダクタ４とダイオード５を介して、コンデンサ６に電流が供給されて、平滑化された直流電圧Ｖｏｕｔが出力される。ＭＯＳＦＥＴなどのスイッチング素子７は一端がインダクタ４とダイオード５の間に接続され、スイッチング素子７がオンしてインダクタ４のインダクタ電流が当該スイッチング素子７に流れるとインダクタ４にエネルギが蓄積され、スイッチング素子７がオフするとインダクタ電流がダイオード５に転流されてインダクタ４に蓄積されたエネルギを出力側に放出する。
電圧誤差増幅器８は出力電圧Ｖｏｕｔと出力基準電圧Ｖｒｅｆとの差を増幅した誤差電圧Ｖｅｒｒを乗算器９に出力し、乗算器９は誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎとを乗算して、入力電圧Ｖｉｎと同位相かつ相似形で、誤差電圧Ｖｅｒｒに比例する振幅を持つしきい値信号Ｖｔｈを生成する。

インダクタ４を流れる電流は電流検出用抵抗１２で電流検出信号Ｖｉに変換され、比較器１０でしきい値信号Ｖｔｈと比較される。比較器１０の出力は単安定マルチバイブレータ１１のトリガ入力に入力されるので、単安定マルチバイブレータ１１はトリガ信号を入力されてから一定期間だけ出力をローレベルに保ち、その後出力をハイレベルに変化させる。単安定マルチバイブレータ１１の出力は駆動回路１３に入力され、駆動回路１３は入力がハイレベルのときにスイッチング素子７をオンさせ、ローレベルのときにオフさせる。

このような構成でスイッチング素子７がオンすると、インダクタ４からの電流が増加し、電流検出信号Ｖｉが上昇する。電流検出信号Ｖｉがしきい値信号Ｖｔｈを超えるか、もしくはＶｔｈ以上になると、比較器１０の出力がハイレベルとなり、単安定マルチバイブレータ１１にトリガ信号が入力されて、単安定マルチバイブレータ１１の出力がローレベルとなり、駆動回路１３を介してスイッチング素子７がオフされる。これにより、インダクタ４からの電流は徐々に減少する。電流が０にならないように、単安定マルチバイブレータ１１のローレベルの期間が設定されているため、電流がある程度減少した時点で単安定マルチバイブレータ１１の出力はハイレベルに変化し、駆動回路１３を介してスイッチング素子７がオンされる。

図７は上記の動作を示すもので、インダクタ４に流れる電流の検出信号のピークが、入力電圧Ｖｉｎと同位相かつ相似形のしきい値信号Ｖｔｈと一致するように制御される。オン時間が変化し、オフ時間が固定であることから、スイッチング周波数は変化し発生するノイズの周波数も変化する。このためノイズのスペクトルは分散し、電流連続モードでも低ノイズ化が可能となる。なお、図７（ａ）はしきい値信号Ｖｔｈと電流検出信号Ｖｉとの関係説明図、図７（ｂ）はスイッチング素子７のオン・オフ波形をそれぞれ示す。

力率を改善するためには、入力電流が入力電圧と同位相で相似形とする必要があり、そのためには、オン・オフのデューティ比を０％近くから１００％近くまで幅広く変化させる必要がある。インダクタの両端電圧は入力電圧が１００Ｖ系の場合と２００Ｖ系の場合とでは異なり、しかも交流入力電圧の１サイクル中でも常に変化するため、インダクタに流れる電流の変化率（ｄｉ／ｄｔ）は大きく変化する。このため一定時間での電流変化は入力電圧の値、位相および負荷の状態によって大きく変化する。したがって、従来例のようにオフ時間を固定されていると、必要な電流変化に過不足が生じ、力率改善には限界があるという問題がある。

これに対して、特許文献２では、第１のしきい値信号Ｖｔｈ１と、これに比例する第２のしきい値信号Ｖｔｈ２とを設け（Ｖｔｈ１＞Ｖｔｈ２）、インダクタを流れる電流が第１のしきい値信号Ｖｔｈ１に達したときスイッチング素子をオフにし、インダクタを流れる電流が第２のしきい値信号Ｖｔｈ２に達したとき、スイッチング素子をオンにするように制御する力率改善方法が提案されている。これによれば、オン時間、オフ時間は固定されず、入力電圧の状態、負荷の状態によって自動的に最適な時間でオン・オフを行なうようになり、力率の向上が可能となる。

特開平０４−１６８９７５号公報 特開２００７−１４３３８３号公報

スイッチング周波数（周期）は、Ｖｔｈ１とＶｔｈ２との差およびインダクタ電流の変化率で定まり、このインダクタ電流の変化率は入力電圧，出力電圧およびインダクタのインダクタンスで定まる。スイッチング周波数を決定するこれらのパラメータはさまざまに変化する。Ｖｔｈ１については、負荷の軽重が変化すると誤差電圧Ｖｅｒｒが変化することにより（軽負荷だと小、重負荷だと大）、ＶｅｒｒとＶｉｎの積であるＶｔｈ１も変化する。インダクタンスは、製造ばらつきや温度特性で変化する。入力電圧は１００Ｖ系と２００Ｖ系とで大きく異なる。出力電圧はスイッチング電源の用途によって異なり、さらに負荷の軽重でも若干変化する。このようにスイッチング周波数を決定するこれらのパラメータが変化するので、当然スイッチング周波数自体もさまざまに変化する。
しかしながら、スイッチングの平均周波数が高くなると、最大周波数が高くなりすぎるため、ノイズおよびスイッチング損失が増加する。一方、平均周波数が低くなると電源としての応答性が悪くなるという問題がある。

したがって、この発明の課題は、Ｖｔｈ１，入力電圧，出力電圧およびインダクタンスが変化しても、Ｖｔｈ２を制御することにより、スイッチングの平均周波数を一定に保つことでノイズや損失を低減して力率向上を図り、電源としての応答性を悪化させないようにすることにある。

このような課題を解決するために、請求項１の発明では、
交流電源電圧を全波整流して脈流出力を得る整流回路と、
該整流回路に一端が接続されたインダクタと、該インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタの他端に接続されて前記コンデンサへ供給される電流をオン・オフするスイッチング素子とを備えるチョッパ回路と、
該チョッパ回路の入力電圧を検出して入力電圧検出信号を出力する入力電圧検出回路と、
前記チョッパ回路の出力電圧の設定電圧に対する誤差を検出して出力電圧誤差信号を出力する出力電圧誤差検出回路と、
前記入力電圧検出信号と同位相で波形が相似形であり、かつ前記出力電圧誤差信号と比例した振幅となる第１のしきい値信号を生成する第１のしきい値信号生成回路と、
前記第１のしきい値信号と基準電位間の電位差を分圧して、第２のしきい値信号を生成する第２のしきい値信号生成回路と、
前記インダクタを流れる電流を検出して電流検出信号を出力する電流検出回路と、
前記電流検出信号と前記第１および第２のしきい値信号とを比較して、前記電流検出信号が前記第１のしきい値信号のレベル以上となったときに前記スイッチング素子をオフにし、前記電流検出信号が前記第２のしきい値信号のレベル以下となったときに前記スイッチング素子をオンにするスイッチング制御回路と、
前記スイッチング素子のスイッチング周波数を検出して周波数検出信号を出力するスイッチング周波数検出回路と、
前記周波数検出信号を基準周波数信号と比較して周波数誤差信号を出力する周波数誤差検出回路と、を備え、
前記第２のしきい値信号生成回路は、前記周波数誤差信号を基に前記周波数検出信号が略一定になるように、前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比を変化させることを特徴とする。

上記請求項１の発明においては、前記第２のしきい値信号生成回路は、前記第１のしきい値信号生成回路に一端が接続された第１の抵抗と、該第１の抵抗の他端と基準電位の間に接続されたトランジスタから構成され、前記第１の抵抗と前記トランジスタとにより前記第１のしきい値信号と基準電位間の電位差を分圧して、前記第２のしきい値信号を生成し、
前記トランジスタは、前記周波数誤差信号を基に駆動され、前記周波数検出信号が略一定になるように、前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比を変化させることができ（請求項２の発明）、
または、前記第２のしきい値信号生成回路は、前記第１のしきい値信号生成回路に一端が接続された第１の抵抗と、該第１の抵抗の他端に一端が接続された第２の抵抗と該第２の抵抗の他端と基準電位の間に接続されたトランジスタとからなる直列回路とで構成され、前記第１の抵抗と前記直列回路とにより前記第１のしきい値信号と基準電位間の電位差を分圧して、前記第２のしきい値信号を生成し、
前記トランジスタは、前記周波数誤差信号を基に駆動され、前記周波数検出信号が略一定になるように、前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比を変化させることができる（請求項３の発明）。

請求項４の発明では、
交流電源電圧を全波整流して脈流出力を得る整流回路と、
該整流回路に一端が接続されたインダクタと、該インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタの他端に接続されて前記コンデンサへ供給される電流をオン・オフするスイッチング素子とを備えるチョッパ回路と、
該チョッパ回路の入力電圧を検出して入力電圧検出信号を出力する入力電圧検出回路と、
前記チョッパ回路の出力電圧の設定電圧に対する誤差を検出して出力電圧誤差信号を出力する出力電圧誤差検出回路と、
前記入力電圧検出信号と同位相で波形が相似形であり、かつ前記出力電圧誤差信号と比例した振幅となる第１のしきい値信号を生成する第１のしきい値信号生成回路と、
前記第１のしきい値信号と基準電位間の電位差を分圧して、第２のしきい値信号を生成する第２のしきい値信号生成回路と、
前記インダクタを流れる電流を検出して電流検出信号を出力する電流検出回路と、
前記電流検出信号と前記第１および第２のしきい値信号とを比較して、前記電流検出信号が前記第１のしきい値信号のレベル以上となったときに前記スイッチング素子をオフにし、前記電流検出信号が前記第２のしきい値信号のレベル以下となったときに前記スイッチング素子をオンにするスイッチング制御回路と、
前記スイッチング素子のスイッチング周波数を検出して周波数検出信号を出力するスイッチング周波数検出回路と、を備え、
前記第２のしきい値信号生成回路は、前記スイッチング周波数検出信号が示す前記スイッチング周波数が高いほど前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比をより小さくすることを特徴とする。
上記１〜４のいずれかの発明においては、前記スイッチング周波数検出回路は微分回路、タイマー回路およびローパスフィルタ回路の縦続接続回路から構成され、前記スイッチング素子に与えられる駆動信号を入力して、スイッチング周波数に応じた電圧信号を出力することができる（請求項５の発明）。

この発明によれば、インダクタに流れる電流が、入力電圧と同位相で相似形であり、電圧誤差信号に比例する振幅の第１のしきい値と、それに比例する第２のしきい値との間になるようスイッチング素子をオン・オフさせることで、オン時間、オフ時間が固定されず、入力電圧の状態，負荷の状態によって自動的に最適な時間でオン・オフをするようになり、力率の向上が可能となる。
また、オン時間，オフ時間の変化によりスイッチング周波数が変化し、発生するノイズスペクトルが分散されるため、ノイズ低減が可能である。さらに、スイッチング周波数を検出して第１のしきい値と第２のしきい値の比例係数を変化させることで、インダクタンスのばらつきなどによるスイッチング周波数の変動が抑制され、高周波ノイズおよびスイッチング損失の低減が可能となる。

この発明の実施形態を示す構成図 図１の動作について従来例と比較して説明するための波形図 図１に示す第２のしきい値生成回路の具体例を示す構成図 図３に示すスイッチング周波数検出回路の具体例を示す回路図 図４の動作を説明するための波形図 従来例を示す構成図 図６の動作を説明するための波形図

図１はこの発明の実施形態を示す構成図である。同図において、従来例と同一の部分については同一の符号を付す。
交流電源１は、ダイオードブリッジからなる整流回路２で全波整流され、コンデンサ３により高周波ノイズを除去され、インダクタ４とダイオード５を介して、コンデンサ６に電流が供給されて、平滑化された直流電圧Ｖｏｕｔが出力される。ＭＯＳＦＥＴなどのスイッチング素子７は一端がインダクタ４とダイオード５の間に接続され、スイッチング素子７がオンしてインダクタ４のインダクタ電流が当該スイッチング素子７に流れるとインダクタ電流が増加してインダクタ４にエネルギが蓄積され、スイッチング素子７がオフするとインダクタ電流がダイオード５転流されてインダクタ４に蓄積されたエネルギを出力側に放出する。

電圧誤差増幅器８は出力電圧Ｖｏｕｔと出力基準電圧Ｖｒｅｆとの差を増幅した誤差電圧Ｖｅｒｒを乗算器９に出力し、乗算器９は誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎを乗算して、入力電圧Ｖｉｎと同位相で相似形であり、誤差電圧Ｖｅｒｒに比例した振幅を持つ第１のしきい値信号Ｖｔｈ１を生成する。また第２のしきい値信号生成回路１４は、第１のしきい値信号Ｖｔｈ１に基づいた第２のしきい値信号Ｖｔｈ２を生成する。
インダクタ４を流れる電流は電流検出用抵抗１２で電流検出信号Ｖｉに変換され、比較器１０Ａで第１のしきい値信号Ｖｔｈ１と比較され、比較器１０Ｂで第２のしきい値信号Ｖｔｈ２と比較される。比較器１０Ａの出力はフリップフロップ１５のリセット端子に接続され、比較器１０Ｂの出力はフリップフロップ１５のセット端子に接続される。フリップフロップ１５のＱ出力は駆動回路１３に入力され、駆動回路１３は入力がハイレベルの時にスイッチング素子７をオンさせ、ローレベルの時にオフさせる。但し、図１に示す構成では電流検出信号Ｖｉが負値となるので、図示しない反転増幅回路により正値に変換するか、第１のしきい値信号Ｖｔｈ１および第２のしきい値信号Ｖｔｈ２を負値にするとともに比較器１０Ａ，１０Ｂを負値が扱えるものにしておく必要がある。以下では、図示しない反転増幅回路により電流検出用抵抗１２の端部電位を反転させて、正値の電流検出信号Ｖｉを得る場合について説明する。

このような構成でスイッチング素子７がオンすると、インダクタ３からの電流が増加し、電流検出信号Ｖｉが上昇する。電流検出信号Ｖｉが第１のしきい値信号Ｖｔｈ１を超えるか、もしくはＶｔｈ１以上になると、比較器１０Ａの出力がハイレベルとなりフリップフロップ１５がリセットされ、フリップフロップ１５の出力Ｑがローレベルとなり、駆動回路１３を介して、スイッチング素子７がオフされる。これによりインダクタ４からの電流は徐々に減少し、電流検出信号Ｖｉが第２のしきい値信号Ｖｔｈ２を下回るか、もしくはＶｔｈ２以下になると、比較器１０Ｂの出力がハイレベルとなりフリップフロップ１５がセットされ、フリップフロップ１５の出力Ｑがハイレベルとなり、駆動回路１３を介して、スイッチング素子７がオンされる。

図２は図１の動作について従来例と比較して説明する波形図である。図示のように、インダクタ４に流れる電流の検出信号（図では信号Ｖｉで示す）のピークが、入力電圧Ｖｉｎと同位相で相似形の第１のしきい値信号Ｖｔｈ１と一致し、電流のボトムが第２のしきい値信号Ｖｔｈ２と一致するように制御される。ここでインダクタ電流の変化率（ｄｉ／ｄｔ）が大きくなって、同図（Ａ）に示す第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との分圧比（Ｖｔｈ２／Ｖｔｈ１）が一定の従来のスイッチング電源ではスイッチング周波数が高くなり過ぎる場合を考えると、この発明の実施形態では、第２のしきい値信号生成回路１４が上記分圧比を小さくするよう作用する。これにより第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との差が広がり、インダクタ４の電流振幅が図示のように大きくなって、スイッチング周波数が抑制されるため、ノイズおよびスイッチング損失を低減することが可能となる。また、逆に周波数が低くなりすぎる場合は、第２のしきい値信号生成回路１４が上記分圧比を大きくする（１に近づける）よう作用する。なお、第２のしきい値信号生成回路１４の応答時間は入力される交流電源の周期より長く、この発明の実施例は各スイッチング周期を全て同じにしようとするものではない。この発明の実施例は、平均スイッチング周波数を対象とするものである。

図３に、上記作用を実現する第２のしきい値信号生成回路１４の具体例を示す。第２のしきい値信号Ｖｔｈ２は、第１のしきい値信号Ｖｔｈ１と基準電位１４Ｄ間に直列に接続された、第１の抵抗１４Ａおよび第２の抵抗１４Ｂ、トランジスタ１４Ｃにより分圧されて生成され、第１の抵抗１４Ａと第２の抵抗１４Ｂとの接続点の電位が第２のしきい値信号Ｖｔｈ２となる。一端が第１の抵抗１４Ａと接続される第２の抵抗１４Ｂの他端と、例えばＮチャネル電解効果トランジスタのようなトランジスタ１４Ｃのドレイン端子とが直列に接続され、トランジスタ１４Ｃのソース端子は基準電位１４Ｄに接続される。なお、第２の抵抗１４Ｂは省略してもよい。その場合、第１の抵抗１４Ａとトランジスタ１４Ｃとの接続点の電位が第２のしきい値信号Ｖｔｈ２となる。トランジスタ１４Ｃのゲート端子はトランジスタ駆動回路１４Ｅの出力端子に接続される。トランジスタ駆動回路１４Ｅは周波数誤差検出回路１４Ｆの出力の電圧レベルを変換して、トランジスタ１４Ｃのゲート端子を駆動する駆動電圧を生成・出力する。なお、Ｖｂｉａｓは、トランジスタ駆動回路１４Ｅのリニア動作が必要なトランジスタがそのとおりリニア動作するための条件を設定するバイアス電圧である。周波数誤差検出回路１４Ｆはスイッチング周波数検出回路１４Ｇの出力と基準周波数信号Ｖｆ０との差を増幅した誤差信号を出力する。スイッチング周波数検出回路１４Ｇは、ゲート駆動信号Ｇの周波数を電圧信号に変換して、周波数誤差検出回路１４Ｆに出力する。

第２のしきい値信号Ｖｔｈ２は、例えば、インダクタ４のインダクタンスが小さく、周波数が上昇すると、スイッチング周波数検出回路１４Ｇの出力が大きくなり、周波数誤差検出回路１４Ｆの出力が大きくなる。したがって、トランジスタ駆動回路１４Ｅからの出力も高くなり、トランジスタ１４Ｃは低抵抗状態となり、第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との分圧比は小さくなる。周波数が低下する場合（括弧内参照）は、逆の動きとなる。すなわち、周波数が高くなる（低くなる）→スイッチング周波数検出回路１４Ｇの出力が大きくなる（小さくなる）→周波数誤差検出回路１４Ｆの出力が大きくなる（小さくなる）→トランジスタ駆動回路１４Ｅからの出力が高くなる（低くなる）→トランジスタ１４Ｃが低抵抗状態になる（高抵抗状態になる）→Ｖｔｈ１とＶｔｈ２との分圧比は小さくなる（大きくなる）、という負帰還動作を実現し、これにより、スイッチング周波数の変動を抑制することができる。なお、第１の抵抗１４Ａ，第２の抵抗１４Ｂおよびトランジスタ１４Ｃからなる分圧回路、もしくは、第１の抵抗１４Ａおよびトランジスタ１４Ｃからなる分圧特性の異なる複数の分圧回路を並列に接続して、入力電圧条件、負荷条件等によりその中から最適な分圧回路を選択するようにして、さまざまな状況に対応できるように構成することも可能である。

図４に図３に示すスイッチング周波数検出回路の具体例を示し、図５にその動作波形図を示す。
図４に示すように、スイッチング周波数検出回路１４Ｇは微分回路１４Ｇ１、タイマー回路１４Ｇ２およびローパスフィルタ回路１４Ｇ３等から構成される。１４Ｆは図３にも示す周波数誤差検出回路で、エラーアンプと同様に構成される。タイマー回路１４Ｇ２は例えばＣＲ積分回路とし、コンデンサＣに積分された電圧を、微分回路１４Ｇ１から出力信号が出される度に、内部のトランジスタをオンすることでリセット（ゼロクリア）する。この場合、厳密にはタイマー出力波形は図５に示すような直線ではなく、指数関数状（１−ＥＸＰ（−ｔ／ＣＲ））に比例する信号となる。なお、ＣＲは時定数を示す。

最終的なローパスフィルタ回路１４Ｇ３の出力は、微分回路１４Ｇ１に入力されるゲート駆動信号の周波数が低いほど大きくなり、逆に周波数が高いとタイマー出力が上がらないうちにリセットが掛かるので、低出力電圧となる。つまり、周波数の高低と出力電圧の大小とは、反比例もしくは単調減少の関係にある。また、ローパスフィルタ回路１４Ｇ３の出力を反転増幅回路に入力し、当該反転増幅回路の出力をスイッチング周波数検出回路とすれば、周波数の高低と出力電圧の大小とを比例もしくは単調増加の関係にすることができる。
タイマー回路１４Ｇ２の抵抗は定電流源に置き換えても良く、そうすればタイマー出力は図５にも示すような完全な直線的に増加する信号となる。また、タイマー回路とローパスフィルタ間の干渉を防ぐため、両者間にボルテージフォロアを設けても良い。さらに、ローパスフィルタは図示のものに限らず、別の形式のものでも良い。

１…交流電源
２…整流回路
３…コンデンサ
４…インダクタ
５…ダイオード
６…コンデンサ
７…スイッチング素子
８…電圧誤差増幅器
９…乗算器
１０，１０Ａ,１０Ｂ…比較器
１１…単安定マルチバイブレータ
１２…電流検出用抵抗
１３…駆動回路
１４…第２のしきい値信号生成回路
１４Ａ…第１の抵抗
１４Ｂ…第２の抵抗
１４Ｃ…トランジスタ
１４Ｄ…基準電位
１４Ｅ…トランジスタ駆動回路
１４Ｆ…周波数誤差検出回路
１４Ｇ…スイッチング周波数検出回路
１４Ｇ１…微分回路
１４Ｇ２…タイマー回路
１４Ｇ３…ローパスフィルタ回路
１５…フリップフロップ

Claims (5)

1. 交流電源電圧を全波整流して脈流出力を得る整流回路と、
   該整流回路に一端が接続されたインダクタと、該インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタの他端に接続されて前記コンデンサへ供給される電流をオン・オフするスイッチング素子とを備えるチョッパ回路と、
   該チョッパ回路の入力電圧を検出して入力電圧検出信号を出力する入力電圧検出回路と、
   前記チョッパ回路の出力電圧の設定電圧に対する誤差を検出して出力電圧誤差信号を出力する出力電圧誤差検出回路と、
   前記入力電圧検出信号と同位相で波形が相似形であり、かつ前記出力電圧誤差信号と比例した振幅となる第１のしきい値信号を生成する第１のしきい値信号生成回路と、
   前記第１のしきい値信号と基準電位間の電位差を分圧して、第２のしきい値信号を生成する第２のしきい値信号生成回路と、
   前記インダクタを流れる電流を検出して電流検出信号を出力する電流検出回路と、
   前記電流検出信号と前記第１および第２のしきい値信号とを比較して、前記電流検出信号が前記第１のしきい値信号のレベル以上となったときに前記スイッチング素子をオフにし、前記電流検出信号が前記第２のしきい値信号のレベル以下となったときに前記スイッチング素子をオンにするスイッチング制御回路と、
   前記スイッチング素子のスイッチング周波数を検出して周波数検出信号を出力するスイッチング周波数検出回路と、
   前記周波数検出信号を基準周波数信号と比較して周波数誤差信号を出力する周波数誤差検出回路と、を備え、
   前記第２のしきい値信号生成回路は、前記周波数誤差信号を基に前記周波数検出信号が略一定になるように、前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比を変化させることを特徴とするスイッチング電源。
2. 前記第２のしきい値信号生成回路は、前記第１のしきい値信号生成回路に一端が接続された第１の抵抗と、該第１の抵抗の他端と基準電位の間に接続されたトランジスタから構成され、前記第１の抵抗と前記トランジスタとにより前記第１のしきい値信号と基準電位間の電位差を分圧して、前記第２のしきい値信号を生成し、
   前記トランジスタは、前記周波数誤差信号を基に駆動され、前記周波数検出信号が略一定になるように、前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比を変化させることを特徴とする請求項１に記載のスイッチング電源。
3. 前記第２のしきい値信号生成回路は、前記第１のしきい値信号生成回路に一端が接続された第１の抵抗と、該第１の抵抗の他端に一端が接続された第２の抵抗と該第２の抵抗の
   他端と基準電位の間に接続されたトランジスタとからなる直列回路とで構成され、前記第１の抵抗と前記直列回路とにより前記第１のしきい値信号と基準電位間の電位差を分圧して、前記第２のしきい値信号を生成し、
   前記トランジスタは、前記周波数誤差信号を基に駆動され、前記周波数検出信号が略一定になるように、前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比を変化させることを特徴とする請求項１に記載のスイッチング電源。
4. 交流電源電圧を全波整流して脈流出力を得る整流回路と、
   該整流回路に一端が接続されたインダクタと、該インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタの他端に接続されて前記コンデンサへ供給される電流をオン・オフするスイッチング素子とを備えるチョッパ回路と、
   該チョッパ回路の入力電圧を検出して入力電圧検出信号を出力する入力電圧検出回路と、
   前記チョッパ回路の出力電圧の設定電圧に対する誤差を検出して出力電圧誤差信号を出力する出力電圧誤差検出回路と、
   前記入力電圧検出信号と同位相で波形が相似形であり、かつ前記出力電圧誤差信号と比例した振幅となる第１のしきい値信号を生成する第１のしきい値信号生成回路と、
   前記第１のしきい値信号と基準電位間の電位差を分圧して、第２のしきい値信号を生成する第２のしきい値信号生成回路と、
   前記インダクタを流れる電流を検出して電流検出信号を出力する電流検出回路と、
   前記電流検出信号と前記第１および第２のしきい値信号とを比較して、前記電流検出信号が前記第１のしきい値信号のレベル以上となったときに前記スイッチング素子をオフにし、前記電流検出信号が前記第２のしきい値信号のレベル以下となったときに前記スイッチング素子をオンにするスイッチング制御回路と、
   前記スイッチング素子のスイッチング周波数を検出して周波数検出信号を出力するスイッチング周波数検出回路と、を備え、
   前記第２のしきい値信号生成回路は、前記スイッチング周波数検出信号が示す前記スイッチング周波数が高いほど前記第１のしきい値信号に対する前記第２のしきい値信号の分圧比をより小さくすることを特徴とするスイッチング電源。
5. 前記スイッチング周波数検出回路は微分回路、タイマー回路およびローパスフィルタ回路の縦続接続回路から構成され、前記スイッチング素子に与えられる駆動信号を入力して、スイッチング周波数に応じた電圧信号を出力することを特徴とする請求項１ないし４のいずれか１項に記載のスイッチング電源。

Images