JP5285103B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP5285103B2
JP5285103B2 JP2011053604A JP2011053604A JP5285103B2 JP 5285103 B2 JP5285103 B2 JP 5285103B2 JP 2011053604 A JP2011053604 A JP 2011053604A JP 2011053604 A JP2011053604 A JP 2011053604A JP 5285103 B2 JP5285103 B2 JP 5285103B2
Authority
JP
Japan
Prior art keywords
transistor
nitride semiconductor
source
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011053604A
Other languages
English (en)
Other versions
JP2012191454A (ja
Inventor
健太郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011053604A priority Critical patent/JP5285103B2/ja
Priority to US13/220,005 priority patent/US8624261B2/en
Publication of JP2012191454A publication Critical patent/JP2012191454A/ja
Application granted granted Critical
Publication of JP5285103B2 publication Critical patent/JP5285103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

本発明の実施形態は、窒化物半導体装置に関する。
ＧａＮ、ＳｉＣ、ダイヤモンド及びＺｎＯなどのワイドギャップ半導体を用いた半導体装置は、Ｓｉを用いた半導体装置に比べ、高耐圧、低抵抗、高速動作である。特に、ＡｌＧａＮ／ＧａＮヘテロ構造をもつＨＥＭＴ（High Electron Mobility Transistor）では、高い電子移動度とキャリア密度とを有しているため、高周波性能が良好で、オン抵抗が低い。
このような高速スイッチング素子を実際に使用する際に、高速スイッチング素子を駆動する駆動回路の性能が高いことが望まれるが、そのような駆動回路が実際には得られない場合もある。
特開２００５−１７６２９８号公報
本発明の実施形態は、駆動回路への要求を緩和した使いやすい高速動作の窒化物半導体装置を提供する。
本発明の実施形態によれば、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、抵抗と、キャパシタと、を備えた窒化物半導体装置が提供される。前記第１トランジスタは、第１ゲートと、第１ソースと、第１ドレインと、を有し、窒化物半導体を含み、ｎチャンネル型である。前記第２トランジスタは、第２ゲートと、前記第１ゲートと電気的に接続された第２ソースと、第２ドレインと、を有し、窒化物半導体を含み、ｎチャンネル型である。前記第３トランジスタは、第３ゲートと、前記第１ソースと接続された第３ソースと、前記第１ゲート及び前記第２ソースと電気的に接続された第３ドレインと、を有し、窒化物半導体を含み、ｎチャンネル型である。前記第４トランジスタは、前記第３ゲートと電気的に接続された第４ゲートと、前記第１ソース及び前記第３ソースと電気的に接続された第４ソースと、前記第２ゲートと電気的に接続された第４ドレインと、を有し、窒化物半導体を含み、ｎチャンネル型である。前記抵抗の一端は、前記第２ドレインと電気的に接続され、前記抵抗の他端は、前記第２ゲート及び前記第４ドレインと電気的に接続される。前記キャパシタの一端は、前記第２ドレイン及び前記抵抗の前記一端と電気的に接続され、前記キャパシタの他端は、前記第１ソース、前記第３ソース及び前記第４ソースと電気的に接続される。前記第１ゲート、前記第１ソース及び前記第１ドレインは、第１の方向に伸びる。前記第３トランジスタは、前記第１の方向に沿って前記第２トランジスタと並ぶ。前記抵抗は、前記第１の方向に沿って前記第４トランジスタと並ぶ。前記第４トランジスタは、前記第１の方向と交差する第２の方向に沿って前記第３トランジスタと並ぶ。前記抵抗は、前記第２の方向に沿って前記第２トランジスタと並ぶ。前記第１トランジスタの一部と前記第２トランジスタとの間に前記第３トランジスタが配置される。前記第１トランジスタの別の一部と前記抵抗との間に前記第４トランジスタが配置される。前記キャパシタの一部と前記第３トランジスタとの間に前記第４トランジスタが配置される。前記キャパシタの別の一部と前記第２トランジスタとの間に前記抵抗が配置される。前記キャパシタ、前記第３トランジスタ及び前記第４トランジスタのそれぞれから前記第１トランジスタに向かう方向は、前記第１の方向に対して平行である。前記第１ドレインの前記キャパシタとは反対側の端は、前記第１ソースの前記キャパシタとは反対側の端よりも前記キャパシタから遠い。前記第１ソースの前記キャパシタ側の端は、前記第１ドレインの前記キャパシタ側の端よりも前記キャパシタに近い。前記第１ソースの前記キャパシタ側の前記端が、前記キャパシタの前記他端、前記第３ソース及び前記第４ソースと接続される。
第１の実施形態に係る窒化物半導体装置を示す模式図である。 第１の実施形態に係る窒化物半導体装置を示す回路図である。 第１の実施形態に係る窒化物半導体装置の一部を示す模式的断面図である。 第１の実施形態に係る窒化物半導体装置の特性を示す模式図である。 窒化物半導体装置の動作を示す模式図である。 窒化物半導体装置の動作を示す模式図である。 窒化物半導体装置を示す模式的平面図である。 窒化物半導体装置の動作を示す模式図である。 第１の実施形態に係る窒化物半導体装置の一部を示す模式的断面図である。 第２の実施形態に係る窒化物半導体装置を示す模式図である。 第２の実施形態に係る窒化物半導体装置を示す回路図である。 第２の実施形態に係る窒化物半導体装置の一部の示す模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る窒化物半導体装置の構成を例示する模式図である。
同図は、本実施形態に係る窒化物半導体装置１１１のパターンレイアウトの例を模式的に示している。
図２は、第１の実施形態に係る窒化物半導体装置の構成を例示する回路図である。
図１及び図２に表したように、実施形態に係る窒化物半導体装置１１１は、第１〜第４トランジスタ１０、２０、３０及び４０と、抵抗５１と、を備える。
第１〜第４トランジスタ１０、２０、３０及び４０は、窒化物半導体を含み、ｎチャンネル型である。すなわち、窒化物半導体装置１１１においては、ｎチャネルを有するトランジスタで回路が形成されている。
第１トランジスタ１０は、第１ゲート１０ｇと、第１ソース１０ｓと、第１ドレイン１０ｄと、を有する。
第２トランジスタ２０は、第２ゲート２０ｇと、第２ソース２０ｓと、第２ドレイン２０ｄと、を有する。第２ソース２０ｓは、第１ゲート１０ｇと電気的に接続される。
第３トランジスタ３０は、第３ゲート３０ｇと、第３ソース３０ｓと、第３ドレイン３０ｄと、を有する。第３ソース３０ｓは、第１ソース１０ｓと電気的に接続される。第３ドレイン３０ｄは、第１ゲート１０ｇ及び第２ソース２０ｓと電気的に接続される。
第４トランジスタ４０は、第４ゲート４０ｇと、第４ソース４０ｓと、第４ドレイン４０ｄと、を有する。第４ゲート４０ｇは、第３ゲート３０ｇと電気的に接続される。第４ソース４０ｓは、第１ソース１０ｓ及び第３ソース３０ｓと電気的に接続される。第４ドレイン４０ｄは、第２ゲート２０ｇと電気的に接続される。
抵抗５１の一端は、第２ドレイン２０ｄと電気的に接続される。抵抗５１の他端は、第２ゲート２０ｇ及び第４ドレイン４０ｄと電気的に接続される。
この例では、窒化物半導体装置１１１は、ドレイン電極パッド６１と、ソース電極パッド６２と、ゲート電極パッド６３と、電源電極パッド６４と、導通部６５と、をさらに備える。
ドレイン電極パッド６１は、第１ドレイン１０ｄと電気的に接続される。ソース電極パッド６２は、第１ソース１０ｓ、第３ソース３０ｓ及び第４ソース４０ｓと電気的に接続される。ゲート電極パッド６３は、第４ゲート４０ｇ及び第３ゲート３０ｇと電気的に接続される。電源電極パッド６４は、第２ドレイン２０ｄ、及び、抵抗５１の上記の一端と電気的に接続される。導通部６５は、第２ゲート３０ｇ、第４ドレイン４０ｄ、及び、抵抗５１の上記の他端と、電気的に接続される。
これにより、窒化物半導体装置１１１へのゲート信号が高速でない場合、ゲート駆動回路の出力インピーダンスが高い場合、及び、配線インダクタンスの影響が懸念される場合などにおいても、高速にスイッチングできる。すなわち、駆動回路への要求を緩和した使いやすい高速動作の窒化物半導体装置が提供できる。
発明者の検討によると、高速スイッチング素子を実際に使用する際に、高速スイッチング素子を駆動する駆動回路の性能が高いことが望まれるが、そのような駆動回路が実際には得られない場合もあることが分かった。例えば、高速スイッチング素子を駆動するゲート駆動回路や配線が高速化に対応しており、出力インピーダンスが低いことが望まれる。しかしながら、実際には、このような構成が得られない場合がある。そのため、配線インダクタや出力インピーダンスが高く、高速な信号が得られない場合でも、高速にスイッチングできるＧａＮ素子が望まれる。
実施形態によれば、このようなときにも、高速なスイッチングが確保できる。
窒化物半導体装置１１１の具体的な構成の例についてさらに説明する。第１〜第４トランジスタ１０、２０、３０及び４０の構成は、同様とすることができるので、以下では、第１トランジスタ１０の例について説明する。
図３は、第１の実施形態に係る窒化物半導体装置の一部の構成を例示する模式的断面図である。
同図は、図１のＡ１−Ａ２線断面図である。すなわち、同図は、第１トランジスタ１０の構成の例を示している。
図３に表したように、窒化物半導体装置１１１においては、窒化物半導体層７０が設けられる。窒化物半導体層７０は、ＧａＮの第１層７５と、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０＜ｙ＜１）の第２層７３と、を含む。第２層７３は、例えば、ＡｌＧａＮ層である。第２層７３は、第１層７５の上に設けられる。
第１層７５は、例えば、キャリア走行層である。第２層７３は、例えば、電子誘起層である。ＧａＮ系材料による第１層７５と、ＡｌＧａＮ系材料による第２層７３により、ヘテロ構造が形成される。
図４は、第１の実施形態に係る窒化物半導体装置の特性を例示する模式図である。
すなわち、同図は、窒化物半導体層７０におけるエネルギー状態を例示している。第１層７５（例えばキャリア走行層）と、第２層７３（例えば電子誘起層）と、によるヘテロ接合において、第１層７５と第２層７３との界面にフェルミレベル７０ａよりもエネルギー準位が低い井戸７０ｃが形成される。井戸７０ｃは、例えば、平面状に分布する量子的な井戸である。この井戸７０ｃは、フェルミレベル７０ａよりも低いエネルギー準位である。このため、電子によるチャネルが形成される。井戸７０ｃの電子を、２次元電子ガス７０ｂと言う。このチャネルにある電子（２次元電子ガス７０ｂ）の移動度は、非常に高い。ヘテロ接合を持つ窒化物半導体は、この２次元電子ガス７０ｂをチャネルとして用いる。
図３に表したように、窒化物半導体層７０に形成される２次元電子ガスチャネル７４を利用する。この２次元電子ガスチャネル７４には、大量の電子が存在し、２次元電子ガスチャネル７４は電流パスとなる。このヘテロ構造の上にソース電極７１ｓ（例えば、第１〜第４ソース１０ｓ、２０ｓ、３０ｓ及び４０ｓ）、ゲート電極７１ｇ（例えば、第１〜第４ゲート１０ｇ、２０ｇ、３０ｇ及び４０ｇ）、及び、ドレイン電極７１ｄ（例えば、第１〜第４ドレイン１０ｄ、２０ｄ、３０ｄ及び４０ｄ）を設けることで、第１〜第４トランジスタ１０、２０、３０及び４０が形成される。
このように、窒化物半導体装置１１１は、窒化物半導体層７０をさらに備え、第１、第２、第３及び第４トランジスタは、窒化物半導体層７０の一部をチャネルとして利用する。
すなわち、第１、第２、第３及び第４トランジスタ１０、２０、３０及び４０のそれぞれに含まれるチャネルのそれぞれは、窒化物半導体層７０の内部（具体的には、２次元電子ガスチャネル７４）に設けられる。
例えば、窒化物半導体層７０は、基板の上に設けられる。すなわち、窒化物半導体層１１１は、ヘテロジャンクションを有する基板をさらに備え、第１、第２、第３及び第４トランジスタ１０、２０、３０及び４０は、その基板上に設けられる。
図１及び図２に例示した窒化物半導体装置１１１においては、第１〜第４トランジスタ１０、２０、３０及び４０並びに抵抗５１は、例えば、１つのウェーハ上に形成され、ワンチップの構成を有することができる。窒化物半導体装置１１１は、外部からみると、４端子の素子として扱うことが出来る。すなわち、ドレイン電極バッド６１をドレイン端子として用い、ソース電極パッド６２をソース端子として用い、ゲート電極パッド６３をゲート端子として用い、電源電極パッド６４を電源端子として用いることができる。すなわち、電源電極パッド６４に電源電圧（例えばシステムの電源の電圧）が供給（印加）される。
以下、窒化物半導体装置１１１の動作の例について、図２を参照しつつ説明する。
電源電極パッド６４に電源電圧を供給している状態において、ゲート端子（ゲート電極パッド６３）にローレベルの信号が入力された時には、第３トランジスタ３０及び第４トランジスタ４０がオフする。このため、第２トランジスタ２０の第２ゲート２０ｇには抵抗５１を介して、高電圧が印加される。そして、第２トランジスタ２０はオン状態になる。その結果、第２トランジスタ２０のオン抵抗程度の低インピーダンスで、電源と、第１トランジスタ１０の第１ゲート１０ｇと、が接続される。これにより、第１トランジスタ１０の第１ゲート１０ｇは急速に充電される。すなわち、第１トランジスタ１０を高速にオン状態にすることができる。
一方、ハイレベルの信号がゲート端子に入力された時は、第３トランジスタ３０及び第４トランジスタ４０はオン状態となり、第２トランジスタ２０の第２ゲート２０ｇと第２ソース２０ｓとの間の電圧は０Ｖとなり、第２トランジスタ２０はオフ状態になる。その結果、第１トランジスタ１０の第１ゲート１０ｇは、オン状態の第３トランジスタ３０を介して急速に放電される。これにより、第１トランジスタ１０は高速にオフ状態にできる。
実施形態に係る窒化物半導体装置１１１の動作の特性について、参考例の窒化物半導体装置と比較して説明する。参考例の窒化物半導体装置においては、上記の第１トランジスタ１０が設けられ、第２〜第４トランジスタ２０、３０及び４０並びに抵抗５１が設けられていない。
図５及び図６は、窒化物半導体装置の動作を例示する模式図である。
これらの図は、実施形態に係る窒化物半導体装置及び参考例の窒化物半導体装置１１９の特性をシミュレーションした結果を例示している。図５は、これらの窒化物半導体装置への入力信号を例示している。図６は、シミュレーションにより得られた、これらの窒化物半導体装置の出力信号（ドレイン電流の信号波形）を例示している。これらの図の横軸は時間ｔを示す。図５の縦軸は、入力信号の電圧Ｖｉｎを示す。図６の縦軸は、出力信号の電圧Ｖｏｕｔを示す。
図５に表したように、このシミュレーションでは、入力信号として、サイン波を用いた。これは、窒化物半導体装置１１１及び１１９のゲート端子に入力されるゲート信号が高速でない場合、ゲート駆動回路の出力インピーダンスが高い場合、及び、配線インダクタンスの影響が懸念される場合などを想定している。すなわち、窒化物半導体装置を駆動するための回路の高速性が著しく阻害されている状態を想定している。
図６に表したように、参考例の窒化物半導体装置１１９においては、出力信号は台形である。窒化物半導体装置のスイッチングにおいて、出力信号（ドレイン電流波形）は矩形波であることが望ましいが、サイン波入力では、波形になまりが発生し、高速にスイッチングしていない。高速にスイッチングができていない場合には、素子の損失が増えてしまう。
これに対し、図６に表したように、実施形態に係る窒化物半導体装置１１１においては、入力信号がサイン波である場合においても、出力信号（ドレイン電流波形）は、ほぼ矩形波である。すなわち、オンとオフとの差が明確である。
このように、実施形態に係る窒化物半導体装置１１１においては、ゲート端子に入力されるゲート信号が高速でない場合、ゲート駆動回路の出力インピーダンスが高い場合、及び、配線インダクタンスの影響が懸念される場合などにおいても、高速にスイッチングできる。
そして、実施形態においては、ｐチャンネルを使用せずに、ｎチャンネルのトランジスタにより、上記のように、高速に動作する回路が得られる。ゲート駆動回路には、通常、ｐチャンネルのトランジスタが用いられる。しかしながら、窒化物半導体装置において、ｐチャンネルのトランジスタを形成することが実用上、非常に困難である。本実施形態においては、上記の構成を用いることで、ｐチャンネルのトランジスタを用いず、ｎチャンネルのトランジスタにより駆動回路を形成しており、実用性が高い。
窒化物半導体装置１１１において、第１トランジスタ１０の駆動に必要な電力のほとんどは電源端子から供給される。このため、外部に設けられるゲート駆動回路の負荷は非常に小さくてよく、ゲート駆動回路の出力インピーダンスは高くても良い。
さらに、実施形態においては、ゲート駆動回路からは小さな電力しか窒化物半導体装置１１１に加える必要が無い。このため、ゲート駆動回路と窒化物半導体装置１１１との間に流れる電流（ゲート駆動電流）を小さくできる。インダクタンスは、電流の大きさに依存するので、ゲート駆動電流を小さくすることにより、配線インダクタンスの影響を抑制できる。
以下、実施形態において、各トランジスタのサイズの例について説明する。以下では、第１トランジスタ１０のサイズについて説明する。
図７は、窒化物半導体装置の構成を例示する模式的平面図である。
図７に表したように、第１トランジスタ１０の面積Ｓ（サイズ）は、活性部１１の面積とする。活性部１１は、トランジスタの動作が実質的に行われる部分である。図７に表したように、ソース（第１ソース１０ｓ）と、ドレイン（第１ドレイン１０ｄ）と、が、ゲート（第１ゲート１０ｇ）を介して互いに対向する部分の長さＬ１と、幅Ｌ２と、の積を、面積Ｓとする。この例のように、ソースが複数の部分を有し、ドレインが複数の部分を有し、これらが櫛歯状に組み合わされている場合は、一方の端のソースまたはドレインと、他方の端のソースまたはドレインと、を含む長さが、幅Ｌ２とされる。
第２〜第４トランジスタ２０、３０及び４０の面積も同様に定義される。
コストや歩留まりの観点からは、トランジスタのチップに占める面積は小さいほうが良い。しかし、トランジスタの面積を過度に小さくすると、オン抵抗が大きくなり駆動能力が低下する。
例えば、第２〜第４トランジスタ２０、３０及び４０の面積が過度に小さい場合は、第１トランジスタ１０を十分に速く駆動することが困難になる。第２〜第４トランジスタ２０、３０及び４０の面積を大きくしてオン抵抗を小さくすると、第１トランジスタ１０を高速に駆動できるが、コストの増大と歩留まりの低下を招く。さらに、窒化物半導体装置１１１の入力容量が大きくなる。すなわち、窒化物半導体装置１１１を低インピーダンスの信号源で駆動することが困難にする。
実施形態において、第２〜第４トランジスタ２０、３０及び４０には適切な面積（サイズ）が存在する。
まず、第１トランジスタ１０を高速に駆動するために、ミラー期間を短くする必要がある。ミラー期間は、トランジスタのしきい値電圧におけるゲート入力容量の充電または放電の時間に相当する。
図８は、窒化物半導体装置の動作を例示する模式図である。
同図は、窒化物半導体のトランジスタの動作を例示している。横軸は時間ｔを示す。縦軸はゲート電圧Ｖｇを示す。
図８に表したように、初期の時刻ｔ０から第１時刻ｔ１までの期間、トランジスタのゲート電圧Ｖｇを徐々に上昇させたとき、ゲート電圧Ｖｇは上昇する。ゲート電圧Ｖｇがトランジスタのしきい値電圧Ｖｔｈに達すると、ゲート電圧Ｖｇがある期間（第１時刻ｔ１から第２時刻ｔ２までの期間）上昇しなくなる。
これは、トランジスタのゲート電圧Ｖｇがしきい値Ｖｔｈに達したため、ドレイン電流が流れ始めるのに同期してドレイン電圧が変化し、この電圧変化がトランジスタの寄生容量を介してゲート電圧Ｖｇに回り込むためである。トランジスタを高速に動作させるためには、このミラー期間を短くする。このミラー期間を脱するのに必要な電荷量を「Ｑｇｄ」という。このＱｇｄを早くゲートに与えることが、トランジスタの高速動作を可能にする。
ミラー期間をΔt（図８の例では、Δt＝ｔ２−ｔ１）とする。窒化物半導体装置１１１の電源電極パッド６４に印加する電圧をＶｉｎ１とする。第１トランジスタ１０のしきい値電圧をＶｔｈ１とする。さらに、ΔＶ＝Ｖｉｎ１−Ｖｔｈ１とする。トランジスタの面積によらないトランジスタの性能の指標であるＲｏｎＱｇｄ（Ω・Ｃの次元を有する）を用いる。そして、第１トランジスタ１０を面積Ａ１０とし、第３トランジスタ３０の面積をＡ３０とする。これらのトランジスタの面積比Ｒ１３は、

Ｒ１３＝Ａ３０／Ａ１０＝ＲｏｎＱｇｄ／（ΔＶ・Δｔ）

で表される。
ＲｏｎＱｇｄは、例えばトランジスタの耐圧などにより変化するが、約０．０５ｎΩＣ以上０．５ｎΩＣ以下程度である。
Ｖｉｎ１は使用者によって定められる電圧であるため、ΔＶも使用者によって決まる。実用的な範囲としては、ΔＶは、１Ｖ以上２０Ｖ以下が適切である。一方、Δｔは、１ｎｓ以上５０ｎｓ以下が実用的に有用な値である。
これらの適正な定数を用いると、Ｒ１３＝Ａ３０／Ａ１０＝５×１０−５〜５×１０−１となる。同様に、第２トランジスタ２０及び第４トランジスタ４０の面積比を設定できる。
すなわち、第２トランジスタ２０の活性部分の面積、第３トランジスタ３０の活性部分の面積、第４トランジスタ４０の活性部分の面積の、第１トランジスタ１０の活性部分の面積に対する比は、５×１０−５以上、５×１０−１以下であることが望ましい。これにより、ミラー期間が短い、より適正な駆動が得られる。
ただし、上記の値（面積比）は、第１トランジスタ１０と同じ耐圧で第３トランジスタ３０を形成した時の面積比である。第３トランジスタ３０の耐圧は、Ｖｉｎ１の入力電圧に耐えられれば良いので、必ずしも第１トランジスタ１０と同じ設計である必要は無い。つまり、第３トランジスタ３０の面積は、上記の面積比の値よりも小さくても良い。さらに、第３トランジスタ３０と第４トランジスタ４０と第２トランジスタ２０とは、互いに同じ面積である必要は無い。特に、第４トランジスタ４０は、第３トランジスタ３０及び第２トランジスタ２０と同じか、それらよりも小さい面積でも良い。
第４トランジスタ４０の活性部分の面積は、第２トランジスタ２０の活性部分の面積以下であり、第３トランジスタ３０の活性部分の面積以下である。これにより、適正な駆動特性を維持しつつ、第４トランジスタ４０の面積を適正に小さくでき、コストの増大、歩留まりの低下及び入力容量の増大を抑制できる。
なお、トランジスタの面積は、例えば、窒化物半導体装置の電極などを顕微鏡により観察した像などに基づいて求めることができる。
実施形態において、抵抗５１には、金属薄膜などの導電薄膜を適切な形状に加工したものを用いることができる。また、抵抗５１として、２次元電子ガス７０ｂ（２次元電子ガスチャネル７４）を利用しても良い。
図９は、第１の実施形態に係る窒化物半導体装置の一部の構成を例示する模式的断面図である。
すなわち、同図は、抵抗５１の構成を例示している。
図９に表したように、窒化物半導体層７０の第２層７３の上に、電極５１ａ及び電極５１ｂが設けられる。これらの電極は、第２層７３とオーミック性接触を形成する。すなわち、電極５１ａ及び電極５１ｂは、オーミック性接触によって、２次元電子ガスチャネル７４に電気的に接続されている。
図９に表したように、第２層７３に凹部７３ｄを設け、この凹部７３ｄの深さ（リセス量）を変えることで、２次元電子ガスチャネル２４の抵抗を変えることができる。これを利用して、適切な抵抗値を有する抵抗５１を形成することができる。
このように、実施形態において、第１層７５及び第２層７３を含む窒化物半導体層７０を設け、抵抗５１は、窒化物半導体層７０の一部（具体的は、２次元電子ガスチャネル７４）を含むことができる。
抵抗５１として金属薄膜を用いた場合に比べ、２次元電子ガスチャネル７４を用いた場合は、温度変化による抵抗値の変化が小さい。このため、抵抗５１として、２次元電子ガス７０ｂを用いことがより望ましい。
本実施形態において、窒化物半導体装置１１１の構成の例として、図１を用いて説明したが、窒化物半導体装置１１１に含まれる各要素のレイアウトは、図１に示した例に限定されず、任意である。
また、上記においては、窒化物半導体装置１１１として、図３に例示したＧａＮ−ＨＥＭＴの構成を用いる場合として説明したが、実施形態はこれに限らない。また、用いる半導体材料においても、組成比やドーパントなどを種々変形できる。
窒化物半導体装置１１１において、電源端子に印加される電圧（電源電圧）は、例えば、３Ｖ以上２０Ｖ以下程度が適切である。ただし、実施形態はこれに限らず、電源電圧は任意である。そして、窒化物半導体装置１１１を用いるシステム側の条件などに応じて、電源電圧は、適宜変更される。電源電圧が、２０Ｖを超える場合には、各トランジスタの高耐圧化のために、トランジスタの面積が大きくなり、また、消費電力が大きくなる。
一般に、高速回路は、出力インピーダンスが大きくなる傾向がある。高速回路においては、電界効果トランジスタ（ＦＥＴ）の駆動のような容量性負荷を駆動することが難しくなる。出力インピーダンスが大きいと、容量性負荷の充放電が遅くなり、結局ＦＥＴの駆動が遅くなる。
また、ＦＥＴのゲートとゲート駆動回路との間には、物理的に配線インダクタが存在する。この配線インダクタは、ＦＥＴのゲートにリンギングをもたらし、ＦＥＴを破壊することもある。また、インダクタンスにより、ゲート信号が遅延し、ＦＥＴの駆動が遅くなる。
このような現象は、信号が高速であればあるほど顕著となる。このため、高速スイッチング回路に応用が期待されるＧａＮ素子を使用する際には、これらの問題が表面化してくる。
これらの問題を解決する方法として、ＦＥＴのゲートに接続される補助用の駆動回路を、ＦＥＴと同じウェーハ上に形成することが考えられる。しかしながら、ＧａＮにおいては、ｐ形の半導体の制御が難しく、ｐチャンネルのＦＥＴを形成することが困難である。特に、ＧａＮ−ＨＥＭＴにおいては、ｐチャンネルのＦＥＴを実現することは非常に困難である。一般に、ＦＥＴの駆動回路には、ｐチャンネルのＦＥＴとｎチャンネルのＦＥＴを組み合わせる方法が用いられるが、上記のように、この方法をＧａＮに適用することは困難である。
本実施形態においては、ｐチャンネルのトランジスタを用いず、ｎチャンネルのトランジスタにより駆動回路を形成しており、実用性が高い。
（第２の実施形態）
図１０は、第２の実施形態に係る窒化物半導体装置の構成を例示する模式図である。
同図は、本実施形態に係る窒化物半導体装置１１２のパターンレイアウトの例を模式的に示している。
図１１は、第２の実施形態に係る窒化物半導体装置の構成を例示する回路図である。
図１０及び図１１に表したように、実施形態に係る窒化物半導体装置１１２は、上記の第１〜第４トランジスタ１０、２０、３０及び４０と、抵抗５１と、に加え、キャパシタ５２をさらに備える。これ以外の構成は、窒化物半導体装置１１１と同様とすることができるので説明を省略する。
キャパシタ５２の一端は、第２ドレイン２０ｄ、及び、抵抗５１の上記の一端と電気的に接続される。キャパシタ５２の他端は、第１ソース１０ｓ、第３ソース３０ｓ及び第４ソース４０ｓと電気的に接続される。

第１トランジスタ１０のゲート信号駆動に必要な電荷が、キャパシタ５２から供給される。すなわち、キャパシタ５２を設けることにより、第１トランジスタ１０をより高速に駆動することが可能となる。
また、窒化物半導体装置１１２に供給する電源から見た時の駆動負荷電流を、キャパシタ５２は平準化する。このため、例えば、外部コンデンサを省略でき、また、配線インダクタンスの影響を抑制できる。
キャパシタ５２の容量を、第１トランジスタ１０の入力容量以上に設定することで、より効果的に働く。より具体的には、キャパシタ５２の容量は、第１トランジスタ１０のしきい値電圧での入力容量以上に設定される。
キャパシタ５２の容量は大きくても良い。ただし、容量を過剰に設定すると、キャパシタ５２の面積が増大しコストが増大する。また、歩留まりの低下、耐圧の低下を引き起こす。従って、キャパシタ５２の容量は、第１トランジスタ１０のしきい値電圧での入力容量の１００倍程度以下とすることが望ましい。
キャパシタ５２は、例えば、金属または高電導ポリシリコンと、絶縁膜と、の積層構造によって形成される。また、キャパシタ５２は、例えば、後述するように、２次元電子ガス７０ｂを含んでも良い。
キャパシタ５２に含まれる絶縁膜には、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３、Ｔａ２Ｏ５、ＬｉＴａＯ３、ＨｆＯ２及びＺｒＯ２よりなる群から選択された少なくともいずれかを用いることができる。実施形態はこれに限らず、絶縁膜には任意の材料を用いることができる。
図１２は、第２の実施形態に係る窒化物半導体装置の一部の構成を例示する模式的断面図である。
すなわち、同図は、キャパシタ５２の構成を例示している。
図１２に表したように、窒化物半導体層７０の第２層７３の上に、絶縁膜７６が設けられ、絶縁膜７６の上に、キャパシタ電極５２ａが設けられている。
２次元電子ガスチャネル７４はオーミック性接触により、ソース電極パッド６２または電源電極パッド６４に電気的に接続されている。そして、キャパシタ電極５２ａは、ソース電極パッド６２または電源電極パッド６４に電気的に接続される。
このような構造を用いることで、２次元電子ガスチャネル７４とキャパシタ電極５２ａとによって、平行平板形のキャパシタが形成される。ただし、この構成は例であり、実施形態はこれに限定されない。キャパシタ５２の構成は、任意である。
本実施形態において、窒化物半導体装置１１２の構成の例として、図１０を用いて説明したが、窒化物半導体装置１１２に含まれる各要素のレイアウトは、図１０に示した例に限定されず、任意である。
実施形態によれば、駆動回路への要求を緩和した使いやすい高速動作の窒化物半導体装置が提供される。
以上、具体例を参照しつつ、本発明のいくつかの実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、窒化物半導体装置に含まれるトランジスタ、抵抗及びキャパシタなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１トランジスタ、 １０ｄ…第１ドレイン、 １０ｇ…第１ゲート、 １０ｓ…第１ソース、 １１…活性部、 ２０…第２トランジスタ、 ２０ｄ…第２ドレイン、 ２０ｇ…第２ゲート、 ２０ｓ…第２ソース、 ３０…第３トランジスタ、 ３０ｄ…第３ドレイン、 ３０ｇ…第３ゲート、 ３０ｓ…第３ソース、 ４０…第４トランジスタ、 ４０ｄ…第４ドレイン、 ４０ｇ…第４ゲート、 ４０ｓ…第４ソース、 ５１…抵抗、 ５１ａ…電極、 ５１ｂ…電極、 ５２…キャパシタ、 ５２ａ…キャパシタ電極、 ６１…ドレイン電極パッド、 ６２…ソース電極パッド、 ６３…ゲート電極パッド、 ６４…電源電極パッド、 ６５…導通部、 ７０…窒化物半導体層、 ７０ａ…フェルミレベル、 ７０ｂ…２次元電子ガス、 ７０ｃ…井戸、 ７１ｄ…ドレイン電極、 ７１ｇ…ゲート電極、 ７１ｓ…ソース電極、 ７３…第２層、 ７３ｄ…凹部、 ７４…２次元電子ガスチャネル、 ７５…第１層、 ７６…絶縁膜、 １１１、１１２、１１９…窒化物半導体装置、 Ｌ１…長さ、 Ｌ２…幅、 Ｓ…面積、 Ｖｇ…ゲート電圧、 Ｖｉｎ、Ｖｏｕｔ…電圧、 ｔ…時間、 ｔ０…時刻、 ｔ１、ｔ２…第１、第２時刻

Claims (9)

  1. 第１ゲートと、第１ソースと、第１ドレインと、を有し、窒化物半導体を含む、ｎチャンネル型の第１トランジスタと、
    第２ゲートと、前記第１ゲートと電気的に接続された第２ソースと、第２ドレインと、を有し、窒化物半導体を含む、ｎチャンネル型の第２トランジスタと、
    第３ゲートと、前記第１ソースと接続された第３ソースと、前記第１ゲート及び前記第２ソースと電気的に接続された第３ドレインと、を有し、窒化物半導体を含む、ｎチャンネル型の第３トランジスタと、
    前記第３ゲートと電気的に接続された第４ゲートと、前記第１ソース及び前記第３ソースと電気的に接続された第４ソースと、前記第２ゲートと電気的に接続された第４ドレインと、を有し、窒化物半導体を含む、ｎチャンネル型の第４トランジスタと、
    一端が前記第２ドレインと電気的に接続され、他端が前記第２ゲート及び前記第４ドレインと電気的に接続された抵抗と、
    一端が前記第２ドレイン及び前記抵抗の前記一端と電気的に接続され、他端が前記第１ソース、前記第３ソース及び前記第４ソースと電気的に接続されたキャパシタと、
    を備え、
    前記第１ゲート、前記第１ソース及び前記第１ドレインは、第１の方向に伸び、
    前記第３トランジスタは、前記第１の方向に沿って前記第２トランジスタと並び、
    前記抵抗は、前記第１の方向に沿って前記第４トランジスタと並び、
    前記第４トランジスタは、前記第１の方向と交差する第２の方向に沿って前記第３トランジスタと並び、
    前記抵抗は、前記第２の方向に沿って前記第２トランジスタと並び、
    前記第１トランジスタの一部と前記第２トランジスタとの間に前記第３トランジスタが配置され、
    前記第１トランジスタの別の一部と前記抵抗との間に前記第４トランジスタが配置され、
    前記キャパシタの一部と前記第３トランジスタとの間に前記第４トランジスタが配置され、
    前記キャパシタの別の一部と前記第２トランジスタとの間に前記抵抗が配置され、
    前記キャパシタ、前記第３トランジスタ及び前記第４トランジスタのそれぞれから前記第１トランジスタに向かう方向は、前記第１の方向に対して平行であり、
    前記第１ドレインの前記キャパシタとは反対側の端は、前記第１ソースの前記キャパシタとは反対側の端よりも前記キャパシタから遠く、
    前記第１ソースの前記キャパシタ側の端は、前記第１ドレインの前記キャパシタ側の端よりも前記キャパシタに近く、
    前記第１ソースの前記キャパシタ側の前記端が、前記キャパシタの前記他端、前記第３ソース及び前記第４ソースと接続されることを特徴とする窒化物半導体装置。
  2. ＧａＮの第１層と、
    前記第１層の上に設けられＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０＜ｙ＜１）の第２層と、
    を含む窒化物半導体層をさらに備え、
    前記キャパシタは、前記窒化物半導体層の一部を含むことを特徴とする請求項１記載の窒化物半導体装置。
  3. 前記キャパシタは、２次元電子ガスを含むことを特徴とする請求項１または２に記載の窒化物半導体装置。
  4. 前記第２トランジスタの活性部分の面積、前記第３トランジスタの活性部分の面積、前記第４トランジスタの活性部分の面積の、前記第１トランジスタの活性部分の面積に対する比は、５×１０−５以上、５×１０−１以下であることを特徴とする請求項１〜３のいずれか１つに記載の窒化物半導体装置。
  5. 前記第４トランジスタの前記活性部分の前記面積は、前記第２トランジスタの前記活性部分の前記面積以下であり、前記第３トランジスタの前記活性部分の前記面積以下であることを特徴とする請求項４記載の窒化物半導体装置。
  6. 窒化物半導体層をさらに備え、
    前記第１、第２、第３及び第４トランジスタのそれぞれに含まれるチャネルのそれぞれは、前記窒化物半導体層の内部に設けられることを特徴とする請求項１〜５のいずれか１つに記載の窒化物半導体装置。
  7. ヘテロジャンクションを有する基板をさらに備え、
    前記第１、第２、第３及び第４トランジスタは、前記基板上に設けられることを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体装置。
  8. ＧａＮの第１層と、
    前記第１層の上に設けられＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０＜ｙ＜１）の第２層と、
    を含む窒化物半導体層をさらに備え、
    前記抵抗は、前記窒化物半導体層の一部を含むことを特徴とする請求項１〜７のいずれか１つに記載の窒化物半導体装置。
  9. 前記抵抗は、２次元電子ガスを含むことを特徴とする請求項１〜８のいずれか１つに記載の窒化物半導体装置。
JP2011053604A 2011-03-10 2011-03-10 窒化物半導体装置 Active JP5285103B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011053604A JP5285103B2 (ja) 2011-03-10 2011-03-10 窒化物半導体装置
US13/220,005 US8624261B2 (en) 2011-03-10 2011-08-29 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011053604A JP5285103B2 (ja) 2011-03-10 2011-03-10 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2012191454A JP2012191454A (ja) 2012-10-04
JP5285103B2 true JP5285103B2 (ja) 2013-09-11

Family

ID=46794720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011053604A Active JP5285103B2 (ja) 2011-03-10 2011-03-10 窒化物半導体装置

Country Status (2)

Country Link
US (1) US8624261B2 (ja)
JP (1) JP5285103B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12273101B2 (en) 2022-09-16 2025-04-08 Kabusbiki Kaisha Toshiba Semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9064709B2 (en) * 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
JP2014078570A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 整流回路及び半導体装置
JP6331471B2 (ja) * 2014-02-28 2018-05-30 パナソニック株式会社 窒化物半導体装置
CN104617092B (zh) * 2014-11-06 2018-06-22 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
US9548731B2 (en) 2015-06-16 2017-01-17 Tagore Technology, Inc. High performance radio frequency switch
EP3193364B1 (en) 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method
US9843322B2 (en) * 2016-03-11 2017-12-12 Texas Instruments Incorporated Integrated high-side driver for P-N bimodal power device
GB2564482B (en) * 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
WO2019053905A1 (ja) * 2017-09-15 2019-03-21 サンケン電気株式会社 半導体装置
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
US12382651B2 (en) 2019-05-07 2025-08-05 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
JP7319614B2 (ja) * 2020-01-09 2023-08-02 株式会社東芝 半導体装置
CN115172359B (zh) * 2022-05-27 2024-12-27 无锡芯朋微电子股份有限公司 半导体装置及其版图结构、制作方法
US20240162224A1 (en) * 2022-11-14 2024-05-16 Cambridge Gan Devices Limited Current sensing in power semiconductor devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194825A (ja) * 1984-03-16 1985-10-03 Ricoh Co Ltd 半導体装置
JPS6387770A (ja) * 1986-09-30 1988-04-19 Aisin Seiki Co Ltd 半導体装置
JPS63234622A (ja) * 1987-03-23 1988-09-29 Toshiba Corp デ−タ出力回路
JPH0834419B2 (ja) * 1987-05-18 1996-03-29 住友電気工業株式会社 短絡保護機能付集積回路
JP2637773B2 (ja) * 1987-07-10 1997-08-06 日本電気株式会社 相補型ｍｏｓ集積回路
JPH01175335A (ja) * 1987-12-29 1989-07-11 Nec Corp ドライバ回路
JPH065221U (ja) * 1992-06-18 1994-01-21 シャープ株式会社 パワーｍｏｓｆｅｔ駆動回路
JPH0685250A (ja) * 1992-09-03 1994-03-25 Toshiba Corp 半導体集積回路
JPH07321621A (ja) * 1994-05-27 1995-12-08 Toshiba Micro Comput Eng Corp 半導体集積回路
JPH08264762A (ja) * 1995-03-28 1996-10-11 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2002290224A (ja) 2001-03-23 2002-10-04 Tdk Corp 半導体素子
JP4569210B2 (ja) 2003-07-30 2010-10-27 富士電機システムズ株式会社 表示装置駆動回路
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2007228299A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Works Ltd データ伝送装置およびデータ伝送システム
JP2007324363A (ja) * 2006-05-31 2007-12-13 Ritsumeikan 半導体装置
WO2008096521A1 (ja) * 2007-02-07 2008-08-14 Nec Corporation 半導体装置
JP4946572B2 (ja) * 2007-03-30 2012-06-06 株式会社日立製作所 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12273101B2 (en) 2022-09-16 2025-04-08 Kabusbiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2012191454A (ja) 2012-10-04
US8624261B2 (en) 2014-01-07
US20120228625A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5285103B2 (ja) 窒化物半導体装置
JP6738407B2 (ja) 双方向スイッチ
JP5767811B2 (ja) Ｉｉｉ族窒化物双方向スイッチ
TWI422152B (zh) Composite semiconductor device
US8368084B2 (en) Semiconductor device with capacitor disposed on gate electrode
JP2012517699A (ja) Ｉｉｉ族窒化物デバイスおよび回路
US9123796B2 (en) Semiconductor device
JP2012009863A (ja) ハイパワーＧａＮベースＦＥＴ用のレイアウトデザイン
US9369121B2 (en) Driving method and driving circuit for power switching device
JPWO2013027722A1 (ja) 半導体装置
US8519442B2 (en) High electron mobility transistor having a high speed switching function
US10340252B2 (en) High voltage device with multi-electrode control
JP2015042079A (ja) ダイオード回路およびｄｃ−ｄｃコンバータ
US20110079848A1 (en) Semiconductor device with dummy gate electrode and corresponding integrated circuit and manufacturing method
CN111916450A (zh) 级联电路及级联器件
JP5737509B2 (ja) スイッチング回路
CN108735730B (zh) 电力开关及其半导体装置
JP2016174240A (ja) 半導体スイッチ
JP7141046B2 (ja) 窒化物半導体トランジスタ装置
CN202772139U (zh) 一个击穿电压可以调整rf-ldmos器件
CN115172359B (zh) 半导体装置及其版图结构、制作方法
CN110047925B (zh) 一种半导体开关器件
CN102856372B (zh) 双栅四端iii族氮化物增强型hemt器件的封装结构
CN102856371A (zh) 新型双栅三端ⅲ族氮化物增强型hemt器件

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130530

R151 Written notification of patent or utility model registration

Ref document number: 5285103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151