JP5366235B2 - 半導体装置の製造方法、半導体製造装置及び記憶媒体 - Google Patents
半導体装置の製造方法、半導体製造装置及び記憶媒体 Download PDFInfo
- Publication number
- JP5366235B2 JP5366235B2 JP2008217257A JP2008217257A JP5366235B2 JP 5366235 B2 JP5366235 B2 JP 5366235B2 JP 2008217257 A JP2008217257 A JP 2008217257A JP 2008217257 A JP2008217257 A JP 2008217257A JP 5366235 B2 JP5366235 B2 JP 5366235B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- substrate
- barrier film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
- C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
- C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
- C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
- C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
- H10P14/432—Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/055—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition
- H10W20/0552—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition by diffusing metallic dopants to react with dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
なお酸化マンガンは、Mnの価数によってMnO、Mn3O4、Mn2O3、MnO2等の種類が存在するが、ここではそれらを総称してMnOx(x:任意の正数)と記述する。
凹部が形成された層間絶縁膜と、第1の金属を主成分とし凹部の底面に露出した下層金属配線と、を有する基板に対し、
第2の金属を含む有機金属化合物の蒸気を供給して、前記層間絶縁膜の成分の一部によって前記有機金属化合物を分解させて前記成分の一部と前記第2の金属とが反応することにより、前記第2の金属の化合物であり第1の金属の拡散を防ぐバリア膜を、前記下層金属配線への成膜を抑えながら前記層間絶縁膜の露出面に選択的に形成する工程(a)と、
その後、前記凹部内に第1の金属を主成分とする金属配線を埋め込む工程(b)と、を含み、
前記バリア膜を形成する工程(a)に先立ち、前記下層金属配線の表面の処理を行って、当該下層金属配線の表面における前記有機金属化合物と反応する反応種を除去又は低減する工程(c)を行い、
前記形成する工程(a)は、前記バリア膜を形成している間に亘って、前記基板が置かれる雰囲気中に前記有機金属化合物と反応するガスを供給せずに行われることを特徴とする。
前記層間絶縁膜は、酸素又は炭素を含むことが好ましい。
前記層間絶縁膜の表面近傍又は前記層間絶縁膜中の成分の一部は、酸素原子を含んだ化合物、又は炭素であることが好ましい。
前記第1の金属は、Al,Cu,Agよりなる群から選択される1以上の金属であることが好ましい。
前記第2の金属は、Mg,Al,Ti,V,Cr,Mn,Ni,Ge,Y,Zr,Nb,Tc,Rh,Pd,Sn,Re,Ptよりなる群から選択される1以上の金属のうち、前記第1の金属とは種別の異なる金属であることが好ましい。
前記第2の金属を含む有機金属化合物は、酸素を含まないことが好ましい。
前記第2の金属を含む有機金属化合物は、酸素の存在により分解反応を起こすことが好ましい。
前記層間絶縁膜は、SiO膜とSiOF膜とSiC膜とSiOC膜とSiCOH膜とSiCN膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とSiLK(登録商標)膜とフロロカーボン膜とよりなる群から選択される1つ以上の膜よりなることが好ましい。
前記第1の金属は、Cuであり、前記第2の金属は、Mnであることが好ましい。
前記反応種が金属酸化物である場合には、前記反応種を除去又は低減する工程(c)は、前記凹部に対して有機酸を供給して前記金属酸化物を還元する工程であるか、あるいは前記凹部に対して水素を供給して前記金属酸化物を還元する熱処理工程、又はアルゴンスパッタエッチング工程により前記金属酸化物を除去する工程であることが好ましい。前記有機酸は、蟻酸であることが好ましい。
前記バリア膜を形成する工程(a)は、前記基板を100℃以上500℃未満に加熱する工程を含んでいても良い。
前記バリア膜は、アモルファス状であることが好ましく、また膜厚が5nm以下であることが好ましい。
上記の製造方法を実施するための半導体製造装置において、
基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を備えた真空搬送室モジュールと、
前記真空搬送室モジュールに気密に接続され、基板を載置する載置台が内部に設けられた処理容器と、第2の金属を含む有機金属化合物の蒸気を前記基板に供給する手段と、を備え、前記基板上の層間絶縁膜の成分の一部によって前記有機金属化合物を分解させて前記成分の一部と前記第2の金属とが反応することにより、前記第2の金属の化合物であり第1の金属の拡散を防ぐバリア膜を、前記下層金属配線への成膜を抑えながら当該層間絶縁膜の露出面に選択的に形成するバリア膜形成モジュールと、
前記真空搬送室モジュールに気密に接続され、基板を載置する載置台が内部に設けられた処理容器と、前記基板を加熱する手段と、第1の金属を主成分とする原料の蒸気を前記基板に供給し、前記凹部内に前記第1の金属を主成分とする原料を埋め込む第1の金属配線形成手段と、を備えた第1の金属配線形成モジュールと、
前記真空搬送室モジュールに気密に接続され、前記下層金属配線の表面における前記有機金属化合物と反応する反応種の処理手段を内部に備えた前処理モジュールと、
前記真空搬送室モジュールに搬入された基板を前記前処理モジュールに搬送し、次いで前記バリア膜形成モジュール及び前記第1の金属配線形成モジュールに前記真空搬送室モジュールを介して前記基板をこの順番で搬送するように、前記基板搬送手段を制御する制御部と、を備え、
前記制御部は、前記バリア膜を形成している間に亘って、前記バリア膜形成モジュールにおける前記処理容器内に前記有機金属化合物と反応するガスを供給せずに当該バリア膜を形成するように制御信号を出力することを特徴とする。
前記制御部は、前記基板を前記バリア膜形成モジュールに搬送した後、前記第1の金属配線形成モジュールに搬送する前に、前記真空搬送室モジュールを介して前記シード層形成モジュールに前記基板を搬送するように、前記基板搬送手段を制御することが好ましい。
前記バリア膜形成モジュールの処理容器は、前記第1の金属配線形成モジュールの処理容器を兼用していても良い。
前記層間絶縁膜は、酸素又は炭素を含むことが好ましい。
前記第1の金属は、Al,Cu,Agよりなる群から選択される1以上の金属であることが好ましい。
前記第2の金属は、Mg,Al,Ti,V,Cr,Mn,Ni,Ge,Y,Zr,Nb,Tc,Rh,Pd,Sn,Re,Ptよりなる群から選択される1以上の金属のうち、前記第1の金属とは種別の異なる金属であることが好ましい。
前記バリア膜形成モジュールは、基板を加熱する手段を備えていても良い。
前記第2の金属を含む有機金属化合物は、酸素を含まないことが好ましく、また酸素の存在により分解反応を起こすことが好ましい。
前記第2の金属を含む有機金属化合物は、Cp2Metal[=Metal(C5H5)2],(MeCp)2Metal[=Metal(CH3C5H4)2],(Me5Cp)2Metal[=Metal((CH3)5C5H4)2],(EtCp)2Metal[=Metal(C2H5C5H4)2],(i−PrCp)2Metal[=Metal(C3H7C5H4)2],(t−BuCp)2Metal[=Metal(C4H9C5H4)2],Metal(DMPD)(EtCp)[=Metal(C7H11C2H5C5H4)](ここで、Metalは前記第2の金属元素をあらわす)よりなる群から選択される1つ以上の有機金属化合物よりなることが好ましい。
前記第1の金属は、Cuであり、前記第2の金属は、Mnであることが好ましい。
前記真空搬送室モジュールには、基板を加熱する加熱手段を内部に備えたアニールユニットが気密に接続され、
前記制御部は、前記基板を前記第1の金属配線形成モジュールに搬送した後、前記真空搬送室モジュールを介して前記アニールユニットに前記基板を搬送するように、前記基板搬送手段を制御することが好ましい。
前記バリア膜形成モジュールは、前記基板を100℃以上500℃未満に加熱する加熱手段を備えていても良い。
前記バリア膜は、アモルファス状であることが好ましく、また膜厚が5nm以下であることが好ましい。
基板に対して処理を行う半導体製造装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、上記の半導体装置の製造方法を実施するようにステップ群が組まれていることを特徴とする。
本発明の半導体装置の製造方法の実施の形態について、VFTL(Via First Trench Last)のDD(Dual Damascene)工程に対応した、図1及び図2を参照して説明する。先ず、本発明の製造方法に用いられる基板である半導体ウェハ(以下「ウェハ」という)Wについて説明する。図1(a)に示すように、このウェハWに設けられた下層側の配線層10には、例えばシリコンと酸素とを含むシリコン酸化膜11が層間絶縁膜として形成されており、このシリコン酸化膜11内には、バリア膜12を介して例えば第1の金属である銅を主成分とする銅配線13が埋め込まれている。尚、図中17は、エッチングストップ膜である。
先ず、図1(b)に示すように、犠牲膜16を利用した例えばデュアルダマシン法によって、トレンチの溝21aとビアホール21bとからなる凹部21をエッチングにより形成する。このエッチングは、例えば公知の平行平板型のプラズマ処理装置において、処理ガス例えばCF4ガス及びO2ガスなどをプラズマ化して行われる。次いで、例えば上記のプラズマ処理装置において、例えばO2ガスなどのプラズマをウェハWに供給してアッシング処理などを行うことによって犠牲膜16を除去する。ここで、ビア底に残っているCu拡散バリア兼エッチングストップ膜14をエッチング処理によって除去し、下層側の配線層10の銅配線13の表面を露出させる。
図2(a)は、この時の銅酸化物13a及び凹部21の様子を模式的に示した図であり、実際の凹部21のアスペクト比は例えば2〜5程度となっている。尚、同図において、既述のエッチングストップ膜14、24については省略しており、また以下に説明する図2(b)〜(d)についても同様にエッチングストップ膜14、24については省略している。
(反応式)
Cu2O+HCOOH→2Cu+H2O+CO2
尚、このドライプロセスの半導体製造装置内における一連の処理においては、ウェハWは真空雰囲気において搬送される。
次に、上記の半導体装置の製造方法に用いられる半導体製造装置について、図3〜図5を参照して説明する。
図3は、例えばマルチチャンバシステムなどと呼ばれる半導体製造装置であり、同図中手前側から順に、大気雰囲気である第1の搬送室72、真空雰囲気と大気雰囲気とを切り替えてウェハWを待機させるための例えば左右に並ぶロードロック室73a、73b及び真空搬送室モジュールである第2の搬送室74がゲートGを介して気密に接続されている。第1の搬送室72の正面側には、複数枚例えば25枚のウェハWが収納された密閉型のキャリア1が載置されるロードポート71が横方向に例えば3カ所に設けられている。また、第1の搬送室72の正面壁には、ロードポート71に載置されたキャリア1が接続されて、このキャリア1の蓋と共に開閉されるゲートドアGTが設けられている。この第1の搬送室72の側面には、ウェハWの向きや偏心の調整を行うためのアライメント室77が接続されている。
第1の搬送室72及び第2の搬送室74には、それぞれ基板搬送手段である第1の搬送手段75及び第2の搬送手段76が設けられている。第1の搬送手段75は、ロードポート71、ロードロック室73及びアライメント室77の間においてウェハWの受け渡しを行うための搬送アームであり、鉛直軸回りに回転自在、進退自在及びロードポート71の並びに沿って移動自在に構成されている。第2の搬送手段76は、ロードロック室73と蟻酸処理モジュール3、Cu−MnOxCVDモジュール5及びプラズマ処理装置6との間でウェハWの受け渡しを行うための搬送アームであり、鉛直軸回りに回転自在、進退自在及び第2の搬送室74内をロードポート71側から見て手前側と奥側との間において移動自在に構成されている。
処理容器31の上部には、載置台32に対向するようにガスシャワーヘッド41が設けられており、このガスシャワーヘッド41における下面には、多数のガス供給孔42が形成されている。また、ガスシャワーヘッド41の上面側には、既述の銅酸化物13aを還元するための還元剤例えば有機酸であるカルボン酸例えば蟻酸の蒸気を供給するための第1のガス供給路43の一端側が接続されている。
ガスシャワーヘッド55の上面には、銅(Cu)の原料ガスをガス室56Aに導入するための銅原料供給路61Aの一端側と、マンガン(Mn)の原料ガスをガス室56Bに導入するためのマンガン原料供給路61Bの一端側と、が接続されている。これらの銅原料供給路61A及びマンガン原料供給路61Bには、内部を通流する原料の蒸気が凝縮しないように、ヒーター59が設けられている。
先ず、例えば既述のプラズマ処理装置6などにおいて予めウェハWにプラズマ処理を行ってエッチングやアッシングにより凹部21を形成した後、例えばウェット洗浄を行う。次いで、図示しない搬送手段によりこのウェハWが格納されたキャリア1を半導体製造装置に搬送して、ロードポート71に載置する。その後、キャリア1内のウエハWを第1の搬送室72を介してアライメント室77に搬送し、向きや偏心の調整を行った後、ロードロック室73に搬送する。このロードロック室73内の圧力を調整して、ウエハWを第2の搬送室74を介して蟻酸処理モジュール3に搬入する。
更に、バリア膜26の表面つまり金属銅27の内部には余分な金属マンガンが含まれていないか、あるいは極めて少なくなっているので、配線抵抗の上昇を抑えることができ、またマンガンを排出するためのアニール処理を省略することができるので、スループットを高めることができる。
また、ここでは第2の金属としてマンガン(Mn)を用いた場合を例にとって説明したが、これに限定されず、他の金属、例えばMg,Al,Ti,V,Cr,Ni,Ge,Y,Zr,Nb,Tc,Rh,Pd,Sn,Re,Ptよりなる群から選択される1以上の金属を用いてもよい。従って、既述の有機化合物としては、Cp2Metal[=Metal(C5H5)2],(MeCp)2Metal[=Metal(CH3C5H4)2],(Me5Cp)2Metal[=Metal((CH3)5C5H4)2],(EtCp)2Metal[=Metal(C2H5C5H4)2],(i−PrCp)2Metal[=Metal(C3H7C5H4)2],(t−BuCp)2Metal[=Metal(C4H9C5H4)2],Metal(DMPD)(EtCp)[=Metal(C7H11C2H5C5H4)](ここで、Metalは上記の第2の金属元素をあらわす)よりなる群から選択される1つ以上の化合物を用いるようにしても良い。
更に、ここでは被処理体として半導体ウェハを例にとって説明したが、これに限定されず、ガラス基板、LCD基板、セラミック基板、プラスチック等の有機基板等にも本発明を適用することができる。
プリカーサ(原料):(EtCp)2Mn
ヒーター83の設定温度:70℃
キャリアガス:H2、25sccm
成膜温度:300、400、500℃
処理圧力:133Pa(1Torr)
成膜時間:30分
(アニール条件)
供給ガス:Ar、50sccm
ウェハWの加熱温度:400℃
アニール時の圧力:667Pa(5Torr)
アニール時間:20分(昇温時間)+40分(温度保持時間)
上記の3種類のウェハWの切断面をTEM(Transmission Electron Microscopy)を用いて観察した。その結果、300℃及び400℃において成膜したウェハWにおいては、図9及び図11に示すように、シリコン酸化膜91と銅膜93との間には、極めて薄い5nm程度の酸化マンガン層92が確認された。この膜は、界面が凹凸の無い滑らかな連続膜となっており、かつアモルファス状となっていて結晶粒界のような亀裂が全く見られない。また、シリコン酸化膜91と銅膜93との間には、余剰のマンガンが残留したり偏析したりしたような部分は見られていない。図示はしていないが、100℃及び200℃において成膜したウェハWにおいても上述のような実験結果を確認した。このときに得られた酸化マンガン層92の膜厚はさらに薄く、2〜3nm程度であった。
次に、上記の各ウェハWに対して、EDX(Energy Dispersive X−ray Analysis)を用いて断面の組成分析を行った。尚、いずれのウェハWにおいても、分析のために、銅膜93の表面に接着剤を塗布してある。
300℃及び400℃で成膜したウェハWでは、図13及び図14に示すように、マンガンからの信号はシリコン酸化膜91と銅膜93との間に形成された極めて薄い層92においてのみ確認されている。このことから、この極めて薄い層92には確実にマンガンが含まれており、後述のSIMSの結果を考慮すると、酸化マンガンになっていると考えられる。また、シリコン酸化膜91の部分からはCuの信号は検出されておらず、Cuがシリコン酸化膜91に染み出している様子はみられなかった。
一方、500℃で成膜したウェハWについては、既述のアイランド状の粒成長部分にはマンガンが多く含まれており、異常成長していることが分かった。従って、実験1において観察された現象がマンガンの異常粒成長によるものだということが再確認された。
上記の各ウェハWに対して、SIMS(Secondary Ion Mass Spectrometry)を用いて膜厚方向にエッチングを行いながら深さ方向の元素分析を行った。また測定に際しては、表面側(図15及び図16におけるCu膜側)から膜をエッチングすると、酸化マンガン層92及びシリコン酸化膜91の成分分析中に上層のCu原子が混入することから、シリコン基板の裏面側からエッチングをおこなった。図15及び図16に示すように、300℃及び400℃で成膜したウェハWでは、上側から下側に向かうにつれて、酸化マンガン層92において銅のピークが急激に減少し、シリコン酸化膜91の上端(酸化マンガン層92の下端)ではほとんどピークが見られなかった(ここでみられているピーク値は検出限界程度の信号でノイズレベルであることから、シリコン酸化膜91内におけるCuの存在は略ゼロとみなすことができる)。
また、実験2の結果に対応するように、マンガンのピークは極めてシャープとなっている。またこのマンガンのピークに重なるように、炭素のピークが確認されていることから、マンガンの有機金属化合物中に含まれていた炭素をマンガン原子が取り込んでいることが確認できた。このことから、マンガン原子による不純物スカベンジング効果が期待できるので、同様の有機金属化合物、例えばCuプリカーサ(原料)を用いてCVD成膜させたときに、Cuの有機金属化合物中に含まれている炭素や弗素などの不純物とマンガンが反応して酸化マンガン層92に取り込むことにより銅膜93中の不純物を低減させることができると期待できる。あるいは、電解めっき法や無電解めっき法によってCuを成膜させたときに、Cu膜に含まれている、めっき液由来の塩素などの不純物とマンガンが反応して酸化マンガン層92に取り込むことにより銅膜93中の不純物を低減させることができると期待できる。
上記の3種類のウェハWとは別に、図8(b)に示す、堆積膜のステップカバレージ確認のためのウェハWを用いてステップカバレージの検証をおこなった。このウェハWはシリコン基板上に膜厚510nmのプラズマTEOSからなるシリコン酸化膜91を堆積し、このプラズマTEOS膜に対して微細孔がパターニングされている。このシリコン酸化膜91の上に記述のCu−MnOxCVDモジュール5において既述の成膜条件(ただし、成膜温度は200℃及び400℃である)において酸化マンガン92を成膜した。このようにして作成したウェハWの切断面をTEM(Transmission Electron Microscopy)を用いて観察した。
本発明において用いたマンガンの有機金属化合物は、既述のように酸素が含まれている膜に対しては比較的短い時間で反応して酸化マンガン25を生成し、一方酸素が含まれていない膜に対しては比較的短い時間では反応しないという特徴がある。そこで、その特徴を確認するために、以下の参考実験を行った。
実験には、ウェハWとして以下の3種類のサンプルを用いた。また、既述のCu−MnOxCVDモジュール5において、以下の成膜条件で酸化マンガンの成膜処理を行った。その後、各サンプルに対してマンガンの付着膜厚を算出した。
1.既述のTEOSを用いたプラズマCVD法により成膜したシリコン酸化膜
2.ベアシリコンを酸化性雰囲気において熱処理を行ったシリコン酸化膜
3.未処理のベアシリコン
(成膜条件)
プリカーサ(原料):(EtCp)2Mn
キャリアガス:H2、25sccm
成膜温度:500℃
処理圧力:133Pa(1Torr)
成膜時間:30分
図17に示すように、酸素を含むサンプル1.2.についてはマンガンの付着量が多くなっていたが、酸素を含まないサンプル3.についてはマンガンの付着量が少なくなっていた。これにより既述のマンガンの有機金属化合物の特徴が確認された。尚、酸素を含まないサンプル3.についてもマンガンが付着していた理由としては、異常粒成長するほどに成膜温度が高いことがその一因として挙げられる。
また、同じシリコン酸化膜であっても、成膜方法の違い(サンプル1.と2.)によって、マンガンの付着量に差が生じていた。これは、成膜方法の違いによって、シリコン酸化膜中の酸素の量に差があるからではないかと考えられる。
A.実験手順、実験条件
(1)デュアルダマシン試料
SEMATECHから図18に示すデュアルダマシン構造のサンプルを購入した。120はシリコン酸化物からなる層間絶縁膜、121はCu配線部、122はSiN膜である。
(2)CVD−Mn堆積
デュアルダマシン構造サンプルの上に、下記の条件でMnを堆積した。
成膜条件は以下の通りである。
下地:SEMATECHパターン800AZ
プリカーサ:(EtCp)2Mn
プリカーサボトル内部の温度:80℃(測定方法は熱電対)
供給方式:バブリング方式
バブリングガス:H2、25SCCM
基板温度:200℃
プロセス圧力:133Pa(1torr)
成膜時間:10min
(3)PVD−Cu堆積(Cap Cu堆積)
CVD−Mnを堆積したサンプルを大気暴露せず、CVD−Mnの上に、保護膜としてCuをスパッタ法で堆積した。
成膜条件は以下の通りである。
基板温度:室温
膜厚:500nm
(4)アニール
PVD−Cuを堆積した後アニールを行った。
アニール条件は以下の通りである。
ガス流量:Ar 50SCCM
基板温度:400℃
圧力:667Pa(5Torr)
時間:20分(昇温時間)+40分(温度保持時間)
(5)測定
断面観察用測定器:透過型電子顕微鏡(TEM)
元素分析用測定器:エネルギー分散型X線分光器(EDX)
図19は上述のように処理を行ったサンプルのTEM写真であり、図19(a)はビアホール及びトレンチ部分、図19(b)はビアホールの底部付近、図19(c)はビアホールの側壁からトレンチの底部に亘る領域を拡大して示している。また図20は、下層のCu配線を含む、ビアホール及びトレンチ全体を示している。
銅と層間絶縁膜(シリコン酸化膜)との界面には、膜厚3〜4nmのMn化合物膜が存在していることがわかった。このMn化合物膜の連続薄膜は層間絶縁膜の最上面、ビアホール内壁のいずれでも3〜4nmの膜厚であり、良好なステップカバレージを有する。
下層銅配線(M1−Cu)とPVD−Cu(M2−Cu)の界面に存在するMn層は連続薄膜ではなく、上下の界面がぼやけた厚さ5〜10nmの不連続な層であることが判った。
すべてのビアホール底ではないが、下層銅配線(M1−Cu)からPVD−Cu(M2−Cu)にかけて、連続したCuの結晶粒が存在する界面が存在する。即ち、下層銅配線(M1−Cu)から前記Mn層を突き抜けてビアホール内の銅に達する電気的なパスが形成されていると言える。
A.実験手順、実験条件
(1)基板
Bare−Si基板の上に、p(プラズマCVD)−TEOS膜が全面に形成された基板を準備した。
(2)PVD−Cu堆積(下層)
下記の条件で下層のPVD−Cuを堆積した。
膜厚:100nm
基板温度:室温
後処理:アニールなし
(3)CVD−Mn堆積
下記の条件でCVD−Mnを堆積した。成膜条件は、下地の条件を除いて実験5の(2)に記載した条件と同じである。
(4)PVD−Cu堆積(上層)
下記の条件で上層のPVD−Cuを堆積した。
膜厚:100nm
基板温度:室温
後処理:アニールなし
(5)測定
断面観察用測定器:透過型電子顕微鏡(TEM)
元素分析用測定器:エネルギー分散型X線分光器(EDX)
図22(a)は上層のPVD−Cuと下層のPVD−Cuとの積層部分について界面が中央に位置するように撮像したTEM写真、図22(b)はMn−K線シグナルを可視化したイメージ図、図22(c)は図22(a)に示す部位において界面よりも50nm程度下方側の下層のPVD−Cuの部位についてEDXにより分析した結果である。この結果から、CVD-Mn層は、両界面が不明瞭な、厚さ5〜10nmの膜として、下層のPVD−Cuと上層のPVD−Cuの界面に沿って存在していることがわかった。下層のPVD−Cuから上層のPVD−Cuにかけて、連続したCuの結晶粒が存在している。このことは、CVD−Mn膜が連続膜ではなく、不連続であり、下層銅配線からCVD−Mn膜を突き抜けて上層銅配線に達する電気的な通路が形成されていることを示している。EDXのデータから、下層Cu/上層Cuの界面の不明瞭な層と、PVD−Cu/p−TEOS界面にはMnが含まれていることがわかった。このことから、Mnの成膜中に下層のPVD−Cuに付着した(堆積した)Mnは、Cuに固溶して拡散し、Cu/p−TEOS界面に析出(偏析)したと考えられる。
以上の結果から、下層Cu/上層Cuの界面にCVD−Mn膜が存在していたとしても、電気的抵抗としての作用が極めて小さくなっているか、あるいはほとんど抵抗とはならないと考えられる。
この実験では銅膜の上にマンガン化合物膜が形成されないことが示された。前述の実験1,2,3ではシリコン酸化膜上にマンガン化合物膜が形成されることが示された。両者を比較すると、ダマシン構造の絶縁膜上へのマンガン化合物の選択成長が可能であることが示された。
A.実験手順、実験条件
(1)サンプル準備
サンプルとして、絶縁膜(p−TEOS膜)が全面に成膜された基板を準備した。
(2)CVD−Mn堆積
下記の条件でMnを堆積した。
基板温度:200℃
圧力:133Pa(1torr)
キャリアガス流量:H2 25SCCM
成膜時間:0.3分(20秒)〜30分
(3)膜厚測定
測定方法:蛍光X線分析(XRF)
B.実験結果
p−TEOS膜上では、成膜時間に依存せず、成膜時間は20秒程度で十分であり、マンガン化合物の膜厚はほぼ一定である。膜厚の増加にセルフリミットがかかっている。
A.実験手順、実験条件
(1)サンプル準備
サンプルとして、Cu膜が全面に成膜された基板を準備した。
(2)CVD−Mn堆積
下記の条件でMnを堆積した。
基板温度:200℃
圧力:133Pa(1torr)
キャリアガス流量:H2 25SCCM
成膜時間:0.3分(20秒)〜30分
(3)比抵抗測定
4端子法により、銅膜の比抵抗を測定した。
B.実験結果
図23に示すように、成膜時間が増えても比抵抗はほぼ一定である。このことは、Cu層中にMnが固溶・拡散した結果、Cu中からMnが排除されたものと推定される。既述の図22(c)の結果から、排除されたMnはCu/p−TEOS界面に偏析しているものと推定される。そのため、Cuの比抵抗が純Cu並みに低く抑えられていると考えられる。尚、Cu中にMnのような不純物があると、比抵抗が高くなる。
以上の結果は、CVD−Mn工程はCu配線の電気抵抗上昇を引き起こさないことを示しており、半導体デバイスへの適用が期待される。
5 Cu−MnOxCVDモジュール
13 銅配線
13a 銅酸化物
15 シリコン酸化膜
21 凹部
25 酸化マンガン
26 バリア膜
27 金属銅
45 還元剤供給源
62A 銅原料貯留部
62B マンガン原料貯留部
Claims (43)
- 凹部が形成された層間絶縁膜と、第1の金属を主成分とし凹部の底面に露出した下層金属配線と、を有する基板に対し、
第2の金属を含む有機金属化合物の蒸気を供給して、前記層間絶縁膜の成分の一部によって前記有機金属化合物を分解させて前記成分の一部と前記第2の金属とが反応することにより、前記第2の金属の化合物であり第1の金属の拡散を防ぐバリア膜を、前記下層金属配線への成膜を抑えながら前記層間絶縁膜の露出面に選択的に形成する工程(a)と、
その後、前記凹部内に第1の金属を主成分とする金属配線を埋め込む工程(b)と、を含み、
前記バリア膜を形成する工程(a)に先立ち、前記下層金属配線の表面の処理を行って、当該下層金属配線の表面における前記有機金属化合物と反応する反応種を除去又は低減する工程(c)を行い、
前記形成する工程(a)は、前記バリア膜を形成している間に亘って、前記基板が置かれる雰囲気中に前記有機金属化合物と反応するガスを供給せずに行われることを特徴とする半導体装置の製造方法。 - 前記バリア膜を形成する工程(a)と前記第1の金属を主成分とする金属配線を埋め込む工程(b)との間に、前記層間絶縁膜の表面及び前記凹部内に前記第1の金属からなるシード層を成膜する工程を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記層間絶縁膜は、酸素又は炭素を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記層間絶縁膜の表面近傍又は前記層間絶縁膜中の成分の一部は、酸素原子を含んだ化合物、又は炭素であることを特徴とする請求項1ないし3のいずれか一つに記載の半導体装置の製造方法。
- 前記第1の金属は、Al,Cu,Agよりなる群から選択される1以上の金属であることを特徴とする請求項1ないし4のいずれか一つに記載の半導体装置の製造方法。
- 前記第2の金属は、Mg,Al,Ti,V,Cr,Mn,Ni,Ge,Y,Zr,Nb,Tc,Rh,Pd,Sn,Re,Ptよりなる群から選択される1以上の金属のうち、前記第1の金属とは種別の異なる金属であることを特徴とする請求項1ないし5のいずれか一つに記載の半導体装置の製造方法。
- 前記バリア膜を形成する工程(a)において、前記基板を加熱することを特徴とする請求項1ないし6いずれか一つに記載の半導体装置の製造方法。
- 前記第2の金属を含む有機金属化合物は、酸素を含まないことを特徴とする請求項1ないし7のいずれか一つに記載の半導体装置の製造方法。
- 前記第2の金属を含む有機金属化合物は、酸素の存在により分解反応を起こすことを特徴とする請求項1ないし8のいずれか一つに記載の半導体装置の製造方法。
- 前記層間絶縁膜は、SiO膜とSiOF膜とSiC膜とSiOC膜とSiCOH膜とSiCN膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とSiLK(登録商標)膜とフロロカーボン膜とよりなる群から選択される1つ以上の膜よりなることを特徴とする請求項1ないし9のいずれか一つに記載の半導体装置の製造方法。
- 前記第2の金属を含む有機金属化合物は、Cp2Metal[=Metal(C5H5)2],(MeCp)2Metal[=Metal(CH3C5H4)2],(Me5Cp)2Metal[=Metal((CH3)5C5H4)2],(EtCp)2Metal[=Metal(C2H5C5H4)2],(i−PrCp)2Metal[=Metal(C3H7C5H4)2],(t−BuCp)2Metal[=Metal(C4H9C5H4)2],Metal(DMPD)(EtCp)[=Metal(C7H11C2H5C5H4)](ここで、Metalは前記第2の金属元素をあらわす)よりなる群から選択される1つ以上の有機金属化合物よりなることを特徴とする請求項1ないし10のいずれか一つに記載の半導体装置の製造方法。
- 前記第1の金属は、Cuであり、前記第2の金属は、Mnであることを特徴とする請求項1ないし11のいずれか一つに記載の半導体装置の製造方法。
- 前記バリア膜を形成する工程(a)の後に、前記基板を加熱すると共に、前記第2の金属を含む有機金属化合物の蒸気を前記基板に供給しながら前記基板への前記第1の金属を含む有機金属化合物の蒸気の供給を開始して、当該第1の金属を含む有機金属化合物の蒸気の供給量を増やしていくことによって、前記第2の金属に対する前記第1の金属の割合が表層に向かって徐々に増えていく密着層を前記バリア膜の上層に形成する工程を行うことを特徴とする請求項1ないし12のいずれか一つに記載の半導体装置の製造方法。
- 前記反応種は、前記基板を大気搬送した時に生成した金属酸化物であることを特徴とする請求項1ないし13のいずれか一つに記載の半導体装置の製造方法。
- 前記反応種は、前記反応種を除去又は低減する工程(c)の前に行われ、前記層間絶縁膜に対して酸素を含む処理ガスのプラズマを供給して凹部を形成するエッチング処理により生成した金属酸化物であることを特徴とする請求項1ないし13のいずれか一つに記載の半導体装置の製造方法。
- 前記反応種は、金属酸化物であり、
前記反応種を除去又は低減する工程(c)は、前記凹部に対して有機酸を供給して前記金属酸化物を還元する工程であることを特徴とする請求項1ないし15のいずれか1つに記載の半導体装置の製造方法。 - 前記反応種は、金属酸化物であり、
前記反応種を除去又は低減する工程(c)は、前記凹部に対して水素を供給して前記金属酸化物を還元する熱処理工程、又はアルゴンスパッタエッチング工程により前記金属酸化物を除去する工程であることを特徴とする請求項1ないし15のいずれか1つに記載の半導体装置の製造方法。 - 前記有機酸は、蟻酸であることを特徴とする請求項16に記載の半導体装置の製造方法。
- 金属配線を埋め込む工程(b)の後に、熱処理(アニール)工程(d)を行うことを特徴とする請求項1ないし18のいずれか一つに記載の半導体装置の製造方法。
- 前記バリア膜を形成する工程(a)は、前記基板を100℃以上500℃未満に加熱する工程を含むことを特徴とする請求項1ないし19のいずれか一つに記載の半導体装置の製造方法。
- 前記バリア膜は、アモルファス状であることを特徴とする請求項1ないし20のいずれか一つに記載の半導体装置の製造方法。
- 前記バリア膜は、膜厚が5nm以下であることを特徴とする請求項1ないし21のいずれか一つに記載の半導体装置の製造方法。
- 請求項1の製造方法を実施するための半導体製造装置において、
基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を備えた真空搬送室モジュールと、
前記真空搬送室モジュールに気密に接続され、基板を載置する載置台が内部に設けられた処理容器と、第2の金属を含む有機金属化合物の蒸気を前記基板に供給する手段と、を備え、前記基板上の層間絶縁膜の成分の一部によって前記有機金属化合物を分解させて前記成分の一部と前記第2の金属とが反応することにより、前記第2の金属の化合物であり第1の金属の拡散を防ぐバリア膜を、前記下層金属配線への成膜を抑えながら当該層間絶縁膜の露出面に選択的に形成するバリア膜形成モジュールと、
前記真空搬送室モジュールに気密に接続され、基板を載置する載置台が内部に設けられた処理容器と、前記基板を加熱する手段と、第1の金属を主成分とする原料の蒸気を前記基板に供給し、前記凹部内に前記第1の金属を主成分とする原料を埋め込む第1の金属配線形成手段と、を備えた第1の金属配線形成モジュールと、
前記真空搬送室モジュールに気密に接続され、前記下層金属配線の表面における前記有機金属化合物と反応する反応種の処理手段を内部に備えた前処理モジュールと、
前記真空搬送室モジュールに搬入された基板を前記前処理モジュールに搬送し、次いで前記バリア膜形成モジュール及び前記第1の金属配線形成モジュールに前記真空搬送室モジュールを介して前記基板をこの順番で搬送するように、前記基板搬送手段を制御する制御部と、を備え、
前記制御部は、前記バリア膜を形成している間に亘って、前記バリア膜形成モジュールにおける前記処理容器内に前記有機金属化合物と反応するガスを供給せずに当該バリア膜を形成するように制御信号を出力することを特徴とする半導体製造装置。 - 前記真空搬送室モジュールには、前記層間絶縁膜の表面及び前記凹部内に前記第1の金属を主成分とするシード層を成膜するためのシード層形成手段を内部に備えたシード層形成モジュールが気密に接続され、
前記制御部は、前記基板を前記バリア膜形成モジュールに搬送した後、前記第1の金属配線形成モジュールに搬送する前に、前記真空搬送室モジュールを介して前記シード層形成モジュールに前記基板を搬送するように、前記基板搬送手段を制御することを特徴とする請求項23に記載の半導体製造装置。 - 前記バリア膜形成モジュールの処理容器は、前記第1の金属配線形成モジュールの処理容器を兼用していることを特徴とする請求項23または24に記載の半導体製造装置。
- 前記層間絶縁膜は、酸素又は炭素を含むことを特徴とする請求項23ないし25のいずれか一つに記載の半導体製造装置。
- 前記層間絶縁膜の表面近傍又は前記層間絶縁膜中の成分の一部は、酸素原子を含んだ化合物、又は炭素であることを特徴とする請求項23ないし26のいずれか一つに記載の半導体製造装置。
- 前記第1の金属は、Al,Cu,Agよりなる群から選択される1以上の金属であることを特徴とする請求項23ないし27のいずれか一つに記載の半導体製造装置。
- 前記第2の金属は、Mg,Al,Ti,V,Cr,Mn,Ni,Ge,Y,Zr,Nb,Tc,Rh,Pd,Sn,Re,Ptよりなる群から選択される1以上の金属のうち、前記第1の金属とは種別の異なる金属であることを特徴とする請求項23ないし28のいずれか一つに記載の半導体製造装置。
- 前記バリア膜形成モジュールは、基板を加熱する手段を備えたことを特徴とする請求項23ないし29のいずれか一つに記載の半導体製造装置。
- 前記第2の金属を含む有機金属化合物は、酸素を含まないことを特徴とする請求項23ないし30のいずれか一つに記載の半導体製造装置。
- 前記第2の金属を含む有機金属化合物は、酸素の存在により分解反応を起こすことを特徴とする請求項23ないし31のいずれか一つに記載の半導体製造装置。
- 前記層間絶縁膜は、SiO膜とSiOF膜とSiC膜とSiOC膜とSiCOH膜とSiCN膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とSiLK(登録商標)膜とフロロカーボン膜とよりなる群から選択される1つ以上の膜よりなることを特徴とする請求項23ないし32のいずれか一つに記載の半導体製造装置。
- 前記第2の金属を含む有機金属化合物は、Cp2Metal[=Metal(C5H5)2],(MeCp)2Metal[=Metal(CH3C5H4)2],(Me5Cp)2Metal[=Metal((CH3)5C5H4)2],(EtCp)2Metal[=Metal(C2H5C5H4)2],(i−PrCp)2Metal[=Metal(C3H7C5H4)2],(t−BuCp)2Metal[=Metal(C4H9C5H4)2],Metal(DMPD)(EtCp)[=Metal(C7H11C2H5C5H4)](ここで、Metalは前記第2の金属元素をあらわす)よりなる群から選択される1つ以上の有機金属化合物よりなることを特徴とする請求項23ないし33のいずれか一つに記載の半導体製造装置。
- 前記第1の金属は、Cuであり、前記第2の金属は、Mnであることを特徴とする請求項23ないし34のいずれか一つに記載の半導体製造装置。
- 前記処理手段は、前記凹部に対して有機酸を供給して、前記下層金属配線の表面に形成された金属酸化物を還元する手段であることを特徴とする請求項23ないし35のいずれか一つに記載の半導体製造装置。
- 前記処理手段は、前記凹部に対して水素を供給して、前記下層金属配線の表面に形成された金属酸化物を還元する手段、又はアルゴンスパッタエッチングにより前記金属酸化物を除去する手段であることを特徴とする請求項23ないし35のいずれか一つに記載の半導体製造装置。
- 前記有機酸は、蟻酸であることを特徴とする請求項36に記載の半導体製造装置。
- 前記真空搬送室モジュールには、基板を加熱する加熱手段を内部に備えたアニールユニットが気密に接続され、
前記制御部は、前記基板を前記第1の金属配線形成モジュールに搬送した後、前記真空搬送室モジュールを介して前記アニールユニットに前記基板を搬送するように、前記基板搬送手段を制御することを特徴とする請求項23ないし38のいずれか一つに記載の半導体製造装置。 - 前記バリア膜形成モジュールは、前記基板を100℃以上500℃未満に加熱する加熱手段を備えたことを特徴とする請求項23ないし39のいずれか一つに記載の半導体製造装置。
- 前記バリア膜は、アモルファス状であることを特徴とする請求項23ないし40のいずれか一つに記載の半導体製造装置。
- 前記バリア膜は、膜厚が5nm以下であることを特徴とする請求項23ないし41のいずれか一つに記載の半導体製造装置。
- 基板に対して処理を行う半導体製造装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、請求項1ないし22のいずれか一つに記載の半導体装置の製造方法を実施するようにステップ群が組まれていることを特徴とする記憶媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008217257A JP5366235B2 (ja) | 2008-01-28 | 2008-08-26 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
| US12/864,824 US8247321B2 (en) | 2008-01-28 | 2009-01-20 | Method of manufacturing semiconductor device, semiconductor device, electronic instrument, semiconductor manufacturing apparatus, and storage medium |
| CN200980101317.1A CN101897016A (zh) | 2008-01-28 | 2009-01-20 | 半导体装置的制造方法、半导体装置、电子机器、半导体制造装置及存储介质 |
| KR1020107016843A KR101178650B1 (ko) | 2008-01-28 | 2009-01-20 | 반도체 장치의 제조 방법, 반도체 장치, 전자 기기, 반도체 제조 장치 및 기억 매체 |
| PCT/JP2009/050753 WO2009096264A1 (ja) | 2008-01-28 | 2009-01-20 | 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体 |
| TW98103131A TWI469218B (zh) | 2008-01-28 | 2009-01-23 | Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008015803 | 2008-01-28 | ||
| JP2008015803 | 2008-01-28 | ||
| JP2008217257A JP5366235B2 (ja) | 2008-01-28 | 2008-08-26 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009206472A JP2009206472A (ja) | 2009-09-10 |
| JP5366235B2 true JP5366235B2 (ja) | 2013-12-11 |
Family
ID=40912617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008217257A Expired - Fee Related JP5366235B2 (ja) | 2008-01-28 | 2008-08-26 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8247321B2 (ja) |
| JP (1) | JP5366235B2 (ja) |
| KR (1) | KR101178650B1 (ja) |
| CN (1) | CN101897016A (ja) |
| TW (1) | TWI469218B (ja) |
| WO (1) | WO2009096264A1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7883745B2 (en) | 2007-07-30 | 2011-02-08 | Micron Technology, Inc. | Chemical vaporizer for material deposition systems and associated methods |
| JP5133013B2 (ja) * | 2007-09-10 | 2013-01-30 | 東京エレクトロン株式会社 | 成膜装置の排気系構造、成膜装置、および排ガスの処理方法 |
| KR20100090974A (ko) * | 2009-02-09 | 2010-08-18 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
| JP5307072B2 (ja) * | 2009-06-17 | 2013-10-02 | 東京エレクトロン株式会社 | 金属酸化物膜の形成方法及び成膜装置 |
| US8653664B2 (en) * | 2009-07-08 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layers for copper interconnect |
| JP5585909B2 (ja) * | 2010-02-16 | 2014-09-10 | 合同会社先端配線材料研究所 | コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法 |
| US8531033B2 (en) * | 2009-09-07 | 2013-09-10 | Advanced Interconnect Materials, Llc | Contact plug structure, semiconductor device, and method for forming contact plug |
| JP5653018B2 (ja) * | 2009-09-24 | 2015-01-14 | 東京エレクトロン株式会社 | 酸化マンガン膜の成膜方法 |
| US8653663B2 (en) * | 2009-10-29 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for copper interconnect |
| US8361900B2 (en) | 2010-04-16 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for copper interconnect |
| JP5429078B2 (ja) | 2010-06-28 | 2014-02-26 | 東京エレクトロン株式会社 | 成膜方法及び処理システム |
| JP5510657B2 (ja) * | 2010-07-15 | 2014-06-04 | 合同会社先端配線材料研究所 | コンタクトプラグ形成方法 |
| JP2012204522A (ja) * | 2011-03-24 | 2012-10-22 | Tokyo Electron Ltd | 成膜方法およびCu配線の形成方法 |
| US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
| US9965850B2 (en) * | 2012-07-05 | 2018-05-08 | Bernard Fryshman | Object image recognition and instant active response with enhanced application and utility |
| US8691709B2 (en) * | 2011-09-24 | 2014-04-08 | Tokyo Electron Limited | Method of forming metal carbide barrier layers for fluorocarbon films |
| KR101348010B1 (ko) * | 2012-03-20 | 2014-01-08 | 한국산업기술대학교산학협력단 | 기판 배선전극 형성방법 및 이에 의해 제조된 기판 |
| US9054109B2 (en) * | 2012-05-29 | 2015-06-09 | International Business Machines Corporation | Corrosion/etching protection in integration circuit fabrications |
| US10521896B2 (en) * | 2012-07-05 | 2019-12-31 | Bernard Fryshman | Object image recognition and instant active response with enhanced application and utility |
| US12412414B2 (en) * | 2012-07-05 | 2025-09-09 | Bernard Fryshman | Insect and other small object image recognition and instant active response with enhanced application and utility |
| US8871639B2 (en) | 2013-01-04 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
| US9343400B2 (en) * | 2013-03-13 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene gap filling process |
| US9142488B2 (en) | 2013-05-30 | 2015-09-22 | International Business Machines Corporation | Manganese oxide hard mask for etching dielectric materials |
| US9064937B2 (en) | 2013-05-30 | 2015-06-23 | International Business Machines Corporation | Substrate bonding with diffusion barrier structures |
| JP6318744B2 (ja) * | 2014-03-18 | 2018-05-09 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US9613906B2 (en) * | 2014-06-23 | 2017-04-04 | GlobalFoundries, Inc. | Integrated circuits including modified liners and methods for fabricating the same |
| US9418889B2 (en) * | 2014-06-30 | 2016-08-16 | Lam Research Corporation | Selective formation of dielectric barriers for metal interconnects in semiconductor devices |
| US9508545B2 (en) * | 2015-02-09 | 2016-11-29 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
| JP2016167545A (ja) * | 2015-03-10 | 2016-09-15 | 東京エレクトロン株式会社 | ビアホール底のクリーニング方法および半導体装置の製造方法 |
| US9564356B2 (en) * | 2015-04-16 | 2017-02-07 | International Business Machines Corporation | Self-forming metal barriers |
| US9412654B1 (en) * | 2015-04-27 | 2016-08-09 | International Business Machines Corporation | Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step |
| CN106328513B (zh) * | 2015-07-02 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| JP6506702B2 (ja) | 2016-01-04 | 2019-04-24 | 株式会社日立ハイテクノロジーズ | 磁気抵抗素子の製造方法および真空処理装置 |
| KR102496037B1 (ko) | 2016-01-20 | 2023-02-06 | 삼성전자주식회사 | 플라즈마 식각 방법 및 장치 |
| KR20170110332A (ko) * | 2016-03-23 | 2017-10-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102616489B1 (ko) | 2016-10-11 | 2023-12-20 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| PT3309279T (pt) * | 2016-10-14 | 2020-09-08 | Atotech Deutschland Gmbh | Método, aparelho de processamento de substrato do tipo bolacha e sua utilização |
| US10760156B2 (en) | 2017-10-13 | 2020-09-01 | Honeywell International Inc. | Copper manganese sputtering target |
| US10566428B2 (en) * | 2018-01-29 | 2020-02-18 | Raytheon Company | Method for forming gate structures for group III-V field effect transistors |
| US11035036B2 (en) | 2018-02-01 | 2021-06-15 | Honeywell International Inc. | Method of forming copper alloy sputtering targets with refined shape and microstructure |
| US11152294B2 (en) | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
| US10741442B2 (en) | 2018-05-31 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer formation for conductive feature |
| WO2020061437A1 (en) | 2018-09-20 | 2020-03-26 | Industrial Technology Research Institute | Copper metallization for through-glass vias on thin glass |
| DE102018131694B4 (de) | 2018-09-28 | 2025-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum bilden einer integrierten schaltungsstruktur |
| US11398406B2 (en) * | 2018-09-28 | 2022-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective deposition of metal barrier in damascene processes |
| EP3880865A2 (en) * | 2018-11-13 | 2021-09-22 | Corning Incorporated | 3d interposer with through glas vias-method of increasing adhesion between copper and class surfaces and articles therefrom |
| WO2020171940A1 (en) | 2019-02-21 | 2020-08-27 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
| WO2021007319A1 (en) * | 2019-07-09 | 2021-01-14 | Entegris, Inc. | Porous carbonaceous vacuum chamber liners |
| JP7486123B2 (ja) * | 2020-07-02 | 2024-05-17 | パナソニックIpマネジメント株式会社 | ガスセンサ装置 |
| EP4288999A4 (en) * | 2021-02-08 | 2025-01-15 | MacDermid Enthone Inc. | Method and wet chemical compositions for diffusion barrier formation |
| CN115226325A (zh) * | 2021-04-14 | 2022-10-21 | 鹏鼎控股(深圳)股份有限公司 | 电路板的制作方法以及电路板 |
| EP4476187A1 (en) * | 2022-02-10 | 2024-12-18 | Pilkington Group Limited | Process for forming a coating |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3840650B2 (ja) | 1998-01-21 | 2006-11-01 | 株式会社トリケミカル研究所 | 配線用銅合金膜形成材料および配線用銅合金膜形成方法 |
| US6271136B1 (en) * | 2000-04-04 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | Multi-step plasma process for forming TiSiN barrier |
| US6797608B1 (en) * | 2000-06-05 | 2004-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming multilayer diffusion barrier for copper interconnections |
| KR100407678B1 (ko) * | 2000-06-15 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속배선 형성 방법 |
| JP2002057126A (ja) * | 2000-08-10 | 2002-02-22 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US20020089063A1 (en) * | 2001-01-08 | 2002-07-11 | Ahn Kie Y. | Copper dual damascene interconnect technology |
| JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| US6589887B1 (en) * | 2001-10-11 | 2003-07-08 | Novellus Systems, Inc. | Forming metal-derived layers by simultaneous deposition and evaporation of metal |
| US6905964B2 (en) * | 2003-01-09 | 2005-06-14 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer |
| WO2004112114A1 (ja) * | 2003-06-16 | 2004-12-23 | Tokyo Electron Limited | 成膜方法、半導体装置の製造方法、半導体装置および成膜装置 |
| JP2005050954A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7030023B2 (en) * | 2003-09-04 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for simultaneous degas and baking in copper damascene process |
| KR100588665B1 (ko) * | 2003-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 장벽금속층 형성 방법 |
| US7176571B2 (en) * | 2004-01-08 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure |
| JP2005228818A (ja) * | 2004-02-10 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4478038B2 (ja) * | 2004-02-27 | 2010-06-09 | 株式会社半導体理工学研究センター | 半導体装置及びその製造方法 |
| JP4523535B2 (ja) * | 2005-08-30 | 2010-08-11 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4236201B2 (ja) | 2005-08-30 | 2009-03-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007157959A (ja) | 2005-12-05 | 2007-06-21 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP4816052B2 (ja) * | 2005-12-13 | 2011-11-16 | 東京エレクトロン株式会社 | 半導体製造装置及び半導体装置の製造方法 |
| JP2007173511A (ja) | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
| JP5076482B2 (ja) * | 2006-01-20 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2007287816A (ja) * | 2006-04-14 | 2007-11-01 | Sony Corp | 半導体装置の製造方法 |
| JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
| JP5275553B2 (ja) * | 2006-06-27 | 2013-08-28 | スリーエム イノベイティブ プロパティズ カンパニー | 分割チップの製造方法 |
| KR100769144B1 (ko) * | 2006-07-24 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 에스아이피 구조의 반도체 장치 및 그 제조방법 |
| JP5343369B2 (ja) * | 2008-03-03 | 2013-11-13 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
-
2008
- 2008-08-26 JP JP2008217257A patent/JP5366235B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-20 WO PCT/JP2009/050753 patent/WO2009096264A1/ja not_active Ceased
- 2009-01-20 CN CN200980101317.1A patent/CN101897016A/zh active Pending
- 2009-01-20 KR KR1020107016843A patent/KR101178650B1/ko not_active Expired - Fee Related
- 2009-01-20 US US12/864,824 patent/US8247321B2/en not_active Expired - Fee Related
- 2009-01-23 TW TW98103131A patent/TWI469218B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100093138A (ko) | 2010-08-24 |
| JP2009206472A (ja) | 2009-09-10 |
| KR101178650B1 (ko) | 2012-08-30 |
| CN101897016A (zh) | 2010-11-24 |
| TW200949948A (en) | 2009-12-01 |
| TWI469218B (zh) | 2015-01-11 |
| US8247321B2 (en) | 2012-08-21 |
| WO2009096264A1 (ja) | 2009-08-06 |
| US20110049718A1 (en) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5366235B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
| TWI627706B (zh) | Semiconductor device manufacturing method, semiconductor device, and semiconductor manufacturing device | |
| CN101715602B (zh) | 成膜方法和成膜装置 | |
| CN101911266B (zh) | 半导体装置的制造方法、半导体制造装置及存储介质 | |
| US8440563B2 (en) | Film forming method and processing system | |
| CN100477158C (zh) | 半导体器件的制造方法以及半导体器件 | |
| KR101291821B1 (ko) | CVD-Ru막의 형성 방법 및 반도체 장치의 제조 방법 | |
| KR101739613B1 (ko) | Cu 배선의 형성 방법 | |
| TWI374482B (ja) | ||
| JP2005347472A (ja) | 基板処理方法および半導体装置の製造方法 | |
| KR20080100153A (ko) | 낮은 K 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Co 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법 | |
| US9153481B2 (en) | Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device | |
| JP2014236192A (ja) | 酸化マンガン膜の形成方法 | |
| US8936829B2 (en) | Method of aftertreatment of amorphous hydrocarbon film and method for manufacturing electronic device by using the aftertreatment method | |
| KR20100024416A (ko) | 성막 방법 및 처리 시스템 | |
| CN101548375A (zh) | 半导体装置以及其制造方法 | |
| TW201114942A (en) | Film forming method and plasma film forming apparatus | |
| JP2006024668A (ja) | 半導体装置の製造方法 | |
| TW202333223A (zh) | 用於氧化鎢移除之氟化鎢浸泡及處理 | |
| JP2006024667A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5366235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |