JP5381268B2 - 受信装置と、これを用いた受信モジュール及び電子機器 - Google Patents
受信装置と、これを用いた受信モジュール及び電子機器 Download PDFInfo
- Publication number
- JP5381268B2 JP5381268B2 JP2009098679A JP2009098679A JP5381268B2 JP 5381268 B2 JP5381268 B2 JP 5381268B2 JP 2009098679 A JP2009098679 A JP 2009098679A JP 2009098679 A JP2009098679 A JP 2009098679A JP 5381268 B2 JP5381268 B2 JP 5381268B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- oscillator
- output
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
以下、実施の形態1のシンセサイザについて図1を用いて説明する。図1において、シンセサイザ1は、発振信号を出力する発振器5と、この発振器5の出力信号を制御部7からの制御に基づいて分周する分周器6と、基準発振器2から第2の分周器3を介して出力された基準発振信号と分周器6からの出力信号とを比較してこの比較結果を示す信号を出力する比較器4と、この比較器4から出力された比較結果に基づいた信号を電流成分に変換するチャージポンプ18と、このチャージポンプ18から出力された電流により電荷を蓄積し、この蓄積した電荷に基づいた電圧を発振器5に出力するループフィルタ17とを備え、ここで説明した発振器5は、直流電圧により周波数がスイープするVCO(Voltage Control Oscillator)であり、発振器5はループフィルタ17から出力された電圧に基づいて発振信号の周波数を決定する。ここで、制御部7は、ループフィルタ17に蓄積された電荷を予め設定された値に強制的に戻すことなく、温度を検出する温度検出部8の出力信号に基づいて分周器6の分周比を変化させる。
2 基準発振器
3 第2の分周器
4 比較器
5 発振器
6 分周器
7 制御部
8 温度検出部
9 アキュムレータ
14 加算器
15 可変分周器
17 ループフィルタ
18 チャージポンプ
22 シンセサイザモジュール
29 混合器
30 電流源
34 リセット部
35 リセット制御部
50 受信装置
Claims (8)
- 発振信号を出力する発振器と、
前記発振器の出力信号を制御部からの制御に基づいて分周する分周器と、
基準発振器から出力された基準発振信号と前記分周器からの出力信号とを比較してこの比較結果を示す信号を出力する比較器と、
前記比較器から出力された比較結果に基づいて電荷を蓄積して前記発振器に電圧を出力する平滑回路とを備え、
前記発振器は前記平滑回路から出力された電圧に基づいて前記発振信号の周波数を決定すると共に、
前記制御部は、前記平滑回路に蓄積された残留電荷を保持した状態で、温度を検出する温度検出部の出力信号に基づいて前記分周器の分周比を変化させるシンセサイザと、
前記シンセサイザからの前記発振信号に基づいて受信信号の周波数を変換する混合器とを備えた受信装置であって、
前記制御部が所望のデータを受信していないと判断した期間は前記平滑回路に蓄積された残留電荷を所定値に初期化して、前記分周器の分周比を変化させ、前記制御部が所望のデータを受信していると判断した期間は前記平滑回路に蓄積された残留電荷を保持した状態で、前記分周器の分周比を変化させる受信装置。 - 請求項1に記載の受信装置と、
MEMS素子からなる振動子により構成された基準発振器とを有し、
この基準発振器の出力信号が前記比較器に入力される受信モジュール。 - 前記受信装置と前記振動子とが同一の半導体基板上に形成された請求項2に記載の受信モジュール。
- 前記温度検出部は、温度センサーである請求項2に記載の受信モジュール。
- 前記温度検出部は、前記基準発振器を構成する振動子の使用温度を間接的に検知する請求項2に記載の受信モジュール。
- 前記受信装置の受信信号の周波数を切り替える場合、前記制御部は、前記平滑回路に蓄積された残留電荷を所定値に初期化して、前記分周器の分周比を変化させる請求項1に記載の受信装置。
- 前記制御部が所望なデータを受信していないと判断した期間は、ガードインターバル期間である請求項1に記載の受信装置。
- 請求項1に記載の受信装置と、
前記混合器の出力側に接続された信号処理部と、
前記信号処理部の出力側に接続された表示部とを備えた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009098679A JP5381268B2 (ja) | 2009-04-15 | 2009-04-15 | 受信装置と、これを用いた受信モジュール及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009098679A JP5381268B2 (ja) | 2009-04-15 | 2009-04-15 | 受信装置と、これを用いた受信モジュール及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010252009A JP2010252009A (ja) | 2010-11-04 |
| JP5381268B2 true JP5381268B2 (ja) | 2014-01-08 |
Family
ID=43313853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009098679A Expired - Fee Related JP5381268B2 (ja) | 2009-04-15 | 2009-04-15 | 受信装置と、これを用いた受信モジュール及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5381268B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101515A (ja) * | 1990-08-21 | 1992-04-03 | Fujitsu Ltd | 電圧制御発振器の制御回路 |
| JP2765443B2 (ja) * | 1993-08-05 | 1998-06-18 | 日本電気株式会社 | 位相同期ループ回路 |
| WO2004100380A1 (en) * | 2003-05-02 | 2004-11-18 | Silicon Laboratories, Inc. | Method and apparatus for a low jitter dual-loop fractional -n synthesizer |
| JP2005318042A (ja) * | 2004-04-27 | 2005-11-10 | Seiko Epson Corp | マイクロレゾネータ及びその製造方法、並びに電子機器 |
| JP2005348222A (ja) * | 2004-06-04 | 2005-12-15 | Seiko Epson Corp | Memsデバイス及び電子機器 |
| JP4656103B2 (ja) * | 2007-07-31 | 2011-03-23 | パナソニック株式会社 | 発振器と、これを用いた受信装置及び電子機器 |
-
2009
- 2009-04-15 JP JP2009098679A patent/JP5381268B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010252009A (ja) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11258448B2 (en) | Systems and methods for digital synthesis of output signals using resonators | |
| US8384449B2 (en) | Synthesizer and reception device using the same | |
| US8594608B2 (en) | Synthesizer and reception device | |
| JP4636106B2 (ja) | Pll回路およびそのic | |
| JP4656103B2 (ja) | 発振器と、これを用いた受信装置及び電子機器 | |
| US8648632B2 (en) | Digital PLL circuit, semiconductor integrated circuit, and display apparatus | |
| JP4683153B2 (ja) | シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器 | |
| US7230496B2 (en) | Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer | |
| CN101652928A (zh) | 振荡频率控制电路 | |
| JP2010193240A (ja) | シンセサイザと、これを用いた受信装置及び電子機器 | |
| JP4811417B2 (ja) | 受信装置及び電子機器 | |
| JP5381268B2 (ja) | 受信装置と、これを用いた受信モジュール及び電子機器 | |
| WO2008015816A1 (fr) | Synthétiseur de fréquence et filtre en boucle utilisé dedans | |
| JP2007526700A (ja) | 分数周波数シンセサイザ | |
| US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
| KR100806506B1 (ko) | 위상 동기 루프 및 무선 전기 신호 수신 장치 | |
| US20090179708A1 (en) | Phase lock oscillator and wireless communications device including phase lock oscillator | |
| US10340902B1 (en) | Multiplying delay locked loops with compensation for realignment error | |
| KR20100053443A (ko) | Pll 회로 | |
| JP2009194428A (ja) | シンセサイザと、これを用いた受信装置、および電子機器 | |
| JP4835596B2 (ja) | シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器 | |
| JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
| TW200403927A (en) | Digital voltage controlled oscillator and phase locked loop circuit using digital voltage controlled oscillator | |
| JP2009194615A (ja) | シンセサイザと、これを用いた受信装置及び電子機器 | |
| JP2010166119A (ja) | Pll回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120217 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130423 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
| LAPS | Cancellation because of no payment of annual fees |
