JPH04101515A - 電圧制御発振器の制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 局部発振器用周波数シンセサイザ等の出力周波数が切替
えられる電圧制御発振器の制御回路に関し、 出力周波数の高速切替えを可能とすることを目的とし、 電圧制御発振器の出力信号を分周する可変分周器と、該
可変分周器の分周出力信号と基準信号との位相を比較す
る位相比較器と、該位相比較器の位相比較出力信号を前
記電圧制御発振器の制御電圧とする為のループフィルタ
と、前記可変分周器の分周比を制御する制御部とを備え
た電圧制御発振器の制御回路に於いて、前記制御部から
の出力周波数切替時の制御電圧データをアナログ電圧に
変換するＤＡ変換器と、該ＤＡ変換器の出力アナログ電
圧に基準電圧を加減算して、前記ループフィルタのコン
デンサに加える演算回路とを設けて構成した。

〔産業上の利用分野］ 本発明は、周波数シンセサイザ等に用いられる電圧制御
発振器の制御回路に関するものである。

自動車電話や携帯電話等の移動無線装置に於いては、指
定チャネルに切替えて通話を行う構成が一般的であり、
その為に、周波数シンセサイザにより局部発振器を構成
して、チャネルの切替えを容易にしている。この周波数
シンセサイザは、電圧制御発振器の出力周波数を用いる
ものであり、この電圧制御発振器の出力周波数の切替え
を高速且つ安定に行うことが要望されている。

〔従来の技術］ 第６図は従来例のブロック図であり、本出願人によって
先に提案された位相同期式周波数シンセサイザの一例を
示し、６１は電圧制御発振器（■Ｃｏ’）、６２は可変
分周回路、６３は位相比較器、６４はループフィルタ、
６５は制御部、６６はＤＡ変換器（Ｄ／Ａ）　、６７は
基準発振器、６８゜７７．７８は分周器（１／Ｍ、１／
Ａ、１／Ｎ）、６９はスイッチ回路、７０．７１はトラ
ンジスタ等のスイッチ素子、７３．７４は抵抗、７５は
コンデンサ、７６はプリスケーラ（１／Ｐ）である。

電圧制御発振器６１の出力信号は、可変分周回路６２に
より分周されて位相比較器６３に加えられ、又基準発振
器６７の出力信号は、分周器６８により分周されて位相
比較器６３に加えられ、位相差に対応した位相比較出力
信号は、スイッチ回路６９を介して抵抗７３．７４とコ
ンデンサ７５とからなるループフィルタ６４に加えられ
、ループフィルタ６４から電圧制御発振器６１に制御電
圧が加えられ、位相比較器６３に加えられる信号間の位
相差が零或いは所定の値となるように、電圧制御発振器
６１の出力周波数が制御される。

従って、制御部６５により、分周器６８と分周器７７．
７８との何れか一方又は両方の分周比を制御することに
より、電圧制御発振器６１の出力周波数を制御すること
ができる。又制御部６５からの制御電圧データをＤＡ変
換器６６によりアナログ電圧に変換し、スイッチ回路６
９のスイッチ素子７１をオンとして、ループフィルタ６
４のコンデンサ７５に加えることにより、電圧制御発振
器６１の制御電圧を強制的に変化させることができるか
ら、出力周波数の切替えを高速化することができる。

可変分周回路６２の分周比１／Ｄは、プリスケーラ７６
の分周比を１／Ｐ、分周器７７．７Ｂの分周比をそれぞ
れ１／Ａ、１／Ｎとすると、１／Ｄ＝　（１／Ｎ）Ｘ　
（１／Ｐ）＋　（１／Ａ）となり、分周器６８からの信
号周波数のＤ倍の周波数の信号が電圧制御発振器６１か
ら出力されることになる。従って、分周器７７．７８の
分周比を切替えることにより、出力信号周波数を切替え
ることができる。

又位相比較器６３の感度をＫｏ、電圧制御発振器６１の
感度をＫｖとした時に、電圧制御発振器６１、可変分周
回路６２２位相比較器６３．ループフィルタ６４のルー
プのゲインＫｔは、ＫＬ　＝　（Ｋｖ　　−ＫＤ　）　
／　Ｄ　　　　　　　−（２）となる。即ち、Ｄの値を
大きくすると、ループゲインＫＬが小さくなる。

又自動車電話等の移動無線システムに於いては、使用周
波数帯域が高くなる傾向にあり、それに伴って、（１）
弐のＤの値を大きくすることになる。その場合には、（
２）式から判るように、ループゲインＫＬが小さくなり
、周波数切替え時の位相引込みに要する時間が長くなる
。

そこで、制御部６５から制御電圧データをＤＡ変換器６
６に加えると共に、スイッチ回路６９のスイッチ素子７
０をオフ、スイッチ素子７１をオンとして、ループフィ
ルタ６４のコンデンサ７５に、ＤＡ変換器６６により変
換された制御電圧を加えて、電圧制御発振器６１の出力
周波数の切替えを高速化することが提案されている。

又第７図に示すように、抵抗８１〜８３と演算増幅器８
０とからなる加算回路により、ループフィルタ６４から
の制御電圧と、ＤＡ変換器６６からの制？１１電圧とを
加算して、電圧制御発振器６１の制御電圧とすることに
より、周波数切替えの高速化を図る構成が提案されてい
る。

又第６図に於ける分周器６８，７７．７８の切替え制御
を、複数段階にわたって行うことにより、周波数切替え
の高速化を図る構成が提案されている。第８図はその一
例を示し、８００ＭＨｚ以下の出力周波数から８００．
０８１２５ＭＨｚ（７）出力周波数に切替える場合、基
準発振器６７の発振周波数を８ＭＨｚとした時に、第６
図に於ける分周器６８，７７．７８の分周比を制御部６
５がら制御し、それぞれＭ、Ａ、Ｈの値を時間の経過と
共に第１表のように切替えた場合の出力周波数の変化を
示すものである。

第　　１　　表 なお、プリスケーラ７６のＰの値は１２８一定としてお
り、又Ｆｒは分周器６８からの出力周波数（ＫＨｚ）、
Ｆｏｕｔは電圧制御発振器６１の出力周波数（ＭＨｚ）
を示す。

第１段階では、所定の周波数より高Ｊ、コ周波数の８０
０’、ＩＭＨｚとなるように分周比が設定され、分周器
６日の出力周波数Ｆｒは１００Ｋ−Ｈｚとなり、その時
にＤの値が小さいので、ループゲインＫＬを大きくする
ことができる。従って、出力周波数Ｆｏｕｔは８００．
１ＭＨｚに象、速に近づくことになる。

次の第２段階では、所定の周波数より低い周波数の８０
０．０６４ＭＨｚとなるように分周比が設定され、出力
周波数Ｆｏｕｔはオーバーシュート状態から元に戻るよ
うに制御されることになり、次の第３段階では、アンダ
ーシュートした状態から所定の周波数となるように分周
比が設定され、第４段階では再び所定の周波数より低い
周波数の８００．０７５ＭＨｚとなるように分周比が設
定され、第５段階では所定の周波数より高い周波数の８
００．０８７５ＭＨｚとなるように分周比が設定され、
第６段階で所定の周波数となるように分周比が設定され
る。

この第６段階では、Ｄの値が大きくなって、ループゲイ
ンＫＬが小さくなるが、既に所定の周波数の８００．０
８１２５ＭＨｚに近づいているから、位相引込みが高速
に行われる。

実際の電圧制御発振器６１の出力周波数は、第８図の段
階的な変化に遅れて追従するから、第１段階のみで所望
の出力周波数となるように分周比を設定した場合に比較
して、所望の出力周波数の８００．０８１２５ＭＨｚに
高速に位相引込みを行わせることができる。又高い出力
周波数から低い出力周波数に切替える場合は、前述の場
合と反対に、第１段階に於いては、切替えるべき出力周
波数に比較して低い出力周波数となるように、分周比を
設定すれば良いことになり、以下第６段階まで前述の場
合と反対に分周比を設定することになる。

〔発明が解決しようとする課題］ 第７図に示す構成に於いては、出力周波数切替時に、電
圧制御発振器６１の制御電圧を、ＤＡ変換器６６から加
算回路を介して加えるものであり、このＤＡ変換器６６
に於ける雑音が直接的に電圧制御発振器６１の制御電圧
として加えられるから、高速切替えが可能であっても、
Ｃ／Ｎ、Ｓ／Ｎを劣化させる原因となり、又ＤＡ変換器
６６には常時動作電力を供給してその出力インピーダン
スを大きくしておく必要があり、消費電力が大きくなる
欠点があった。

又第６図に示す構成に於いては、出力周波数切替時に、
電圧制御発振器６１の制御電圧を、ＤＡ変換器６６から
ループフィルタ６４のコンデンサ７５に充電することに
より形成するもので、ＤＡ変換器６６に於ける雑音が直
接的に電圧制御発振器６１に加えられることはなくなり
、又スイッチ回路６９のスイッチ回路７１により、ＤＡ
変換器６６とループフィルタ６４とを切り離すことがで
きるから、出力周波数切替時以外は、ＤＡ変換器６６に
動作電力を供給しないことにより、低消費電力化を図る
こともできる。

しかし、ＤＡ変換器６６の出力アナログ電圧範囲が、電
圧制御発振器６１の出力周波数を制御する制御電圧範囲
と異なることから、所望の制御電圧を電圧制御発振器６
１に加えることが困難である欠点があり、従って、出力
周波数の切替えを充分に高速化することが困難であった
。

本発明は、出力周波数の高速切替えを可能とすることを
目的とするものである。

〔課題を解決するための手段〕

本発明の電圧制御発振器の制御回路は、周波数切替時に
、ＤＡ変換器により変換されたアナログ電圧を演算回路
を介して所望の制御電圧とするものであり、第１図を参
照して説明する。

第１の発明は、電圧制御発振器（ＶＣＯ）１の出力信号
を分周する可変分周器２と、この可変分周器２の分周出
力信号と基準発振器等からの基準信号との位相を比較す
る位相比較器３と、この位相比較器３の位相比較出力信
号を電圧制御発振器１の制御電圧とする為のループフィ
ルタ４と、可変分周器２の分周比を制御する制御部５と
を備えた電圧制御発振器の制御回路に於いて、制御部５
からの出力周波数切替時の制御電圧データをアナログ電
圧に変換するＤＡ変換器（Ｄ／Ａ）、６と、このＤＡ変
換器６の出力アナログ電圧に基準電圧を加減算して、ル
ープフィルタ４のコンデンサ７に加える演算回路８とを
設けたものである。

又第２の発明は、電圧制御発振器１の出力周波数切替時
に、制御部５の制御により、位相比較器２の入力信号を
一時的に遮断する第１のスイッチ回路と、演算回路８の
出力アナログ電圧をループフィルタ４のコンデンサ７に
加える第２のスイッチ回路９とを設けたものである。

又第３の発明は、電圧制御発振器１の出力周波数切替時
に、制御部５の制御により、可変分周器２と、基準信号
を分周する可変分周器との分周比を複数段階にわたって
切替えると共に、第１段階に於いて第１のスイッチ回路
をオフ、第２のスイッチ回路９をオンとして、演算回路
８の出力アナログ電圧をループフィルタ４のコンデンサ
７に加える構成としたものである。

〔作用］ 第１の発明に於いて、演算回路８は、ＤＡ変換器６の出
力アナログ電圧を所望の制御電圧となるように、基準電
圧と減算又は加算を行うアナログ演算回路であり、電圧
制御発振器１の出力周波数切替え時に、ＤＡ変換器６の
出力アナログ電圧を、所望のレベルの制御電圧としてル
ープフィルタ４のコンデンサ７に加えることが−できる
から、安定に且つ高速に出力周波数の切替えが可能とな
る。

第２の発明に於いては、出力周波数切替時に、位相比較
器３の比較動作を停止させ、第２のスイッチ回路９を一
時的にオンとして、ループフィルタ４のコンデンサ７に
、演算回路８の出力アナログ電圧を加え、このコンデン
サ７の充電電圧を電圧制御発振器ｌの制御電圧として、
電圧制御発振器１の出力周波数を所望の周波数とし、そ
の後は第１のスイッチ回路をオン、第２のスイッチ回路
９はオフとして、通常の位相同期ループを形成するもの
である。

第３の発明に於いては、出力周波数切替時に、第８図に
ついて説明したように、可変分周器２の分周比と、基準
信号を分周する可変分周器の分周比とを、複数段階にわ
たって切替えるものであり、更に、第１段階に於いて、
ループフィルタ４のコンデンサ７に、ＤＡ変換器６から
演算回路８を介して出力アナログ電圧を加え、そのコン
デンサ７の充電電圧を電圧制御発振器１０制御電圧とし
て、出力周波数の高速切替えを行わせるものである。

〔実施例］ 以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１１は電
圧制御発振器（ＶＣＯ）、１２は可変分周回路、１３は
位相比較器、１４はループフィルタ、１５は制御部、１
６はＤＡ変換器（Ｄ／Ａ）、１７は基準発振器、１８は
基準信号を分周する分周器（１／Ｍ）、１９．２０は第
１のスイッチ回路、２１は第２のスイッチ回路、２２は
演算回路の一例の減算器、２３．２４は抵抗、２５はコ
ンデンサ、２６はプリスケーラ、２７．２８は分周器（
１／Ａ、、１／Ｎ）である。

基準発振器１７からの基準信号を分周器１８により分周
した信号と、可変分周回路１２により分周した信号とが
位相比較器１３により位相比較され、位相比較出力信号
がループフィルタ１４を介して電圧制御発振器１１の制
御電圧となり、基準発振器１７の出力周波数と、分周器
１８の分周比１／Ｍと、可変分周回路１２の分周比とに
従った出力周波数となる。

又出力周波数の切替えを行う時は、制御部１５の制御に
より、第１のスイッチ回路１９．２０をオフ、第２のス
イッチ回路２１をオンとし、且つ制御電圧データをＤＡ
変換器１６に加えて、出力アナログ電圧を減算器２２に
より所望の制御電圧となるようにして、ループフィルタ
１４のコンデンサ２５に加えるもので、電圧制御発振器
１１はコンデンサ２５の端子電圧を制御電圧として動作
するもので、この制御電圧に従って高速に所望の出力周
波数に切替えられる。

又分周器１８の分周比と、可変分周回路１２の分周比と
を、第８図について説明したように、複数段階にわたっ
て切替えると共に、第１段階に於いて、第１のスイッチ
回路１９．２０をオフ、第２のスイッチ回路２１をオン
として、ループフィルタ１４のコンデンサ２５に、減算
器２２により所定の値としたアナログ電圧を加えて、電
圧制御発振器１１の制御電圧とすることによって、高速
に所望の出力周波数に切替えることができる。

第３図は本発明の実施例の動作説明図であり、（ａ）は
制御部１５から出力される分周データ、（ｂ）は分周デ
ータを設定する設定信号、（Ｃ）は制御電圧データ、（
ｄ）は第１のスイッチ回路１９．２０の制御信号、（ｅ
）は第２のスイッチ回路２１の制御信号、げ）はＤＡ変
換器１６の出力アナログ電圧、（匂は電圧制御発振器１
１に加えられる制御電圧のそれぞれ一例を示す。

出力周波数切替時の第１段階に於いて、分周データＤ１
が制御部１５から分周器１８と可変分周回路１２とに加
えられ、且つ（ｂ）に示す設定信号が加えられて、分周
器１８と可変分周回路１２とにそれぞれ分周データが設
定される。例えば、基準発振器１７の出力周波数が８Ｍ
Ｈｚで、第８図に示すように、８００．０８１２５ＭＨ
ｚの出力周波数に切替える場合、第１表に示すように、
Ｍ＝８０、Ｎ＝６２．Ａ＝６５．Ｐ＝１２８となり、出
力周波数は８００．１ＭＨｚに設定される。又制御部１
５から（Ｃ）に示すように制御電圧データＣＤがＤＡ変
換Ｗ１６に加えられ、その出力アナログ電圧は（ｆ）に
示すものとなる。

その時に、第１のスイッチ回路１９．２０は（ｄ）に示
す制御信号によりオフとなり、第２のスイッチ回路２１
は（ｅ）に示す制御信号によりオンとなるから、ＤＡ変
換器１６の出力アナログ電圧は、減算器２２により基準
電圧が減算されて、所望の制御電圧値となり、第２のス
イッチ回路２１を介してループフィルタ１４のコンデン
サ２５に加えられる、従って、電圧制御発振器１１の出
力周波数は、（劾に示すように、所望の出力周波数に象
、速に近づくことになる。そして、第２のスイッチ回路
２１はオフ、第１のスイッチ回路１９．２０はオンとな
るように制御され、通常の位相同期ループが形成される
。

第２のスイッチ回路２１をオフとした後は、ＤＡ変換器
１６及び減算器２２に供給する動作電力を遮断すること
ができるから、消費電力の増大を防止できることになる
。

次に第２段階としての分周データＤ２が制御部１５から
分周器１８と可変分周回路１２とに加えられ、且つ（ｂ
）に示す設定信号が加えられて、分周器１８と可変分周
回路１２とに分周データＤ２が設定される。この分周デ
ータＤ２は、例えば、Ｍ−１２Ｂ、Ｎ＝９７．Ａ＝８５
．Ｐ＝１２８となり、出力周波数は８００．０６４ＭＨ
ｚに設定される。

次に第３段階としての分周データＤ３が制御部１５から
分周器１８と可変分周回路１２とに加えられ、且つ（ｂ
）に示す設定信号が加えられて、分周器１８と可変分周
回路１２とに分周データＤ３が設定される。この分周デ
ータＤ３は、例えば、Ｍ＝２００．Ｎ＝１５６．Ａ＝３
４．Ｐ＝１２８となり、出力周波数は８００．０８ＭＨ
ｚに設定される。以下同様にして、第８図について説明
したように、分周比の切替えが行われ、所望の出力周波
数となる。

又電圧制御発振器１１が所望の出力周波数に切替えられ
た後に、第１のスイッチ回路１９．２０を定期的にオフ
とし、可変分周回路１２及び位相比較器１３に供給する
動作電力を遮断し、その間はループフィルタ１４のコン
デンサ２５による制御電圧により電圧制御発振器１１の
出力周波数を制御すると、消費電力を更に低減すること
ができる。

第４図は演算回路とスイッチ回路との実施例を示し、演
算回路３１は演算増幅器３２と抵抗Ｒ１〜Ｒ５とから構
成され、ＤＡ変換器１６の出力アナログ電圧は抵抗Ｒ１
を介して演算増幅器３２の端子に加えられ、電圧Ｖが抵
抗Ｒ４，Ｒ５により分圧された基準電圧が抵抗Ｒ２を介
して演算増幅器３２の士端子に加えられる。又スイッチ
回路２１は、トランジスタＱｌ、Ｑ２と抵抗Ｒ６，Ｒ７
とを含み、制御部１５から制御信号によりオンオフが制
御される。

演算回路３１は、減算器構成となり、ＤＡ変換器１６か
ら入力される電圧をＶｉｎ、抵抗Ｒ４Ｒ５により分圧さ
れた電圧をＶｒ、Ｒ１＝Ｒ２、出力電圧をＶｏｕｔとす
ると、 となる。従って、ＤＡ変換器１６の出力アナログ電圧は
、電源電圧が５ｖの場合に、例えば、３〜４ｖの変化範
囲となり、電圧制御発振器１１０制？１１電圧を１〜２
．５■とする必要がある場合、電圧Ｖｒを２．５■とし
、Ｒ３／Ｒ１＝１．５とすれば、ゲインのある減算器に
より所望の出力電圧を得ることができる。

又スイッチ回路２１は、制御部１５からの制御信号によ
りトランジスタＱ２がオンとなり、それによってトラン
ジスタＱ１がオンとなるから、演算回路３１の出力電圧
Ｖｏｕｔがループフィルタ１４のコンデンサ２５に加え
られる。文筆１のスイッチ回路１９．２０も第２のスイ
ッチ回路２１と同様な構成で実現できる。

又第５図は演算回路の他の実施例のブロック図であり、
この実施例の演算回路３３は、演算増幅器３４と抵抗ｒ
１〜ｒ６とから構成され、加算器構成となる。ＤＡ変換
器１６の出力アナログ電圧は、抵抗ｒ６によりレヘルが
設定され、抵抗ｒ１を介して演算増幅器３４の一端子ム
こ加えられ、電圧■を抵抗ｒ４．ｒ５により分圧した電
圧が、抵抗ｒ２を介して演算増幅器３４の一端子に加え
られ、加算結果が演算増幅器３４から出力され、スイッ
チ回路２１を介してループフィルタ１４のコンデンサ２
５に加えられる。従って、抵抗ｒ１〜ｒ６を設定するこ
とにより、ＤＡ変換器１６の出力アナログ電圧範囲が制
御電圧の範囲と異なる場合でも、所望の制御電圧として
出力することができる。

なお、この実施例に於ける演算増幅器３４は、＋端子（
非反転端子）が接地されているので、反転形の加算器が
構成されることになるが、非反転形の加算器を構成する
ことも可能である。

本発明は、前述の実施例の位相同期式周波数シンセサイ
ザにのみ限定されるものではなく、各種の電圧制御発振
器の発振周波数の制御に適用できるものである。

［発明の効果］ 以上説明したように、本発明は、制御部５からの制御電
圧データをＤＡ変換器６によりアナログ電圧に変換し、
そのアナログ電圧を演算回路８により所望の制御電圧と
して、ループフィルタ４のコンデンサ７に加えるもので
、ＤＡ変換器６の出力アナログ電圧範囲が、その特性上
制限されていても、演算回路８により所望の制御電圧と
することが可能となり、且つループフィルタ４のコンデ
ンサ７に、周波数切替時のみ強制的に加えるから、電圧
制御発振器１は、ＤＡ変換器６の雑音を直接的に受ける
ことがなくなり、Ｓ／Ｎの劣化が生じないと共に、電圧
制御発振器１の出力周波数を高速に切替えることができ
る。

又周波数切替時に基準周波数を一時的に高（設定し、且
つ分周比を複数段階にわたって切替える場合、ループフ
ィルタ４のカットオフ周波数を高く設定しなければなら
ないが、それによりＣ／Ｎ。

Ｓ／Ｎが劣化することになる。しかし、第１段階に於い
て、ループフィルタ４のコンデンサ７に所望の制御電圧
を加えることにより、ループフィルタ４のカットオフ周
波数に関係な（、電圧制御発振器１に対する制御電圧を
所定の値とすることができるから、ループフィルタ４の
カットオフ周波数を特に高く設定する必要がなくなり、
Ｃ／ＮＳ／Ｎの劣化を回避することができる。

又周波数切替時のみ第２のスイッチ回路９を介して演算
回路８とループフィルタ４のコンデンサ７とを接続し、
その他の期間はスイッチ回路９をオフとするものである
から、スイッチ回路９をオフとしておく通常動作の期間
は、ＤＡ変換器６と演算回路８とに供給する電力を遮断
し、低消費電力化を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の実施例の動作説明図ご
第４図は演算回路とスイッチ回路との実施例のブロック
図、第５図は演算回路の他の実施例のブロック図、第６
図は従来例のブロック図、第７図は従来例の要部ブロッ
ク図、第８図は複数段階切替えの動作説明図である。 １は電圧制御発振器（■ＣＯ）、２は可変分周器、３は
位相比較器、４はループフィルタ、５は制御部、６はＤ
Ａ変換器（Ｄ／Ａ）　、７はコンデンサ、８は演算回路
、９は第２のスイッチ回路である。

Claims (3)

【特許請求の範囲】
1. （１）、電圧制御発振器（１）の出力信号を分周する可
   変分周器（２）と、該可変分周器（２）の分周出力信号
   と基準信号との位相を比較する位相比較器（３）と、該
   位相比較器（３）の位相比較出力信号を前記電圧制御発
   振器（１）の制御電圧とする為のループフィルタ（４）
   と、前記可変分周器（２）の分周比を制御する制御部（
   ５）とを備えた電圧制御発振器の制御回路に於いて、 前記制御部（５）からの出力周波数切替時の制御電圧デ
   ータをアナログ電圧に変換するＤＡ変換器（６）と、 該ＤＡ変換器（６）の出力アナログ電圧に基準電圧を加
   減算して、前記ループフィルタ（４）のコンデンサ（７
   ）に加える演算回路（８）とを設けたことを特徴とする
   電圧制御発振器の制御回路。
2. （２）、前記制御部（５）による前記電圧制御発振器（
   １）の出力周波数切替時に、該制御部（５）の制御によ
   り、前記位相比較器（２）の入力信号を一時的に遮断す
   る第１のスイッチ回路と、前記演算回路（８）の出力ア
   ナログ電圧を前記ループフィルタ（４）のコンデンサ（
   ７）に加える第２のスイッチ回路とを設けたことを特徴
   とする請求項１記載の電圧制御発振器の制御回路。
3. （３）、前記制御部（５）による前記電圧制御発振器（
   １）の出力周波数切替時に、該制御部（５）の制御によ
   り前記可変分周器（２）と前記基準信号を分周する可変
   分周器との分周比を複数段階にわたって切替えると共に
   、第１段階に於いて前記第１のスイッチ回路をオフ、前
   記第２のスイッチ回路をオンとして、前記演算回路（８
   ）の出力アナログ電圧を前記ループフィルタ（４）のコ
   ンデンサ（７）に加える構成としたことを特徴とする請
   求項２記載の電圧制御発振器の制御回路。