JP5389614B2 - プロセス制御装置 - Google Patents

Description

本発明は、ＩＥＣ（International Electrotechnical Commission：国際電気標準会議）にて制定された機能安全規格（ＩＥＣ６１５０８）に準拠したプロセス制御装置に関し、特に、プロセス制御を高信頼化する技術に関する。

従来、高信頼性を要求されるプロセス制御装置では、非特許文献１に示すように、プロセス制御用演算装置とプロセス入出力装置とを組にして多重化構成としたり、プロセス入出力装置を複数のプロセス制御用演算装置で共用する構成としていた。

また、プロセスに出力されるアナログ信号を高信頼化するためにアナログ信号出力装置（回路）を多重化する技術が、特許文献１，２，３，４に開示されている。これら公知の従来技術では、アナログ電流信号によって制御される負荷に対して、現用系（常用系）と待機系とからなる２つ以上のアナログ信号出力装置（回路）を並列に接続し、各アナログ信号出力装置（回路）から負荷に供給される出力電流をＯＮ／ＯＦＦ制御することによって、現用系に障害が発生したときには正常ないずれかの待機系からの出力電流が有効となるように出力元を切り替えていた。さらに、複数のアナログ信号出力装置（回路）からの出力電流を加算して負荷に供給することで、一部の系に障害が発生したときにも一定以上の出力を継続させる技術が開示されている。

特開平５−１９９５７０号公報 特開平７−２０９０３号公報 特開２０００−２２２００１号公報 特開２００３−２９８５８号公報

日立評論Ｖｏｌ．６８−６ Ｐ１８図５（１９８６．７）

しかし、前記の従来技術のうち、現用系から待機系に出力元を切り替える方法は、現用系の故障が発生してから待機系に出力元を切り替えるまでの間に、出力電流が一旦０になりその後急激に元のレベルに回復することから、高い応答性を有する機器への適用が難しいという不都合があった。また、複数の出力装置からの出力電流をすべて加算して出力する方法では、故障後の出力を元のレベルにまで回復できないという不都合があった。

本発明は、かかる不都合を解消するためになされたものであり、一部の出力系統に故障が発生した場合の出力電流の変動を減らし、短時間で元のレベルに回復させることができるプロセス制御装置を提供することを課題とする。

前記の課題を解決するために、本発明のプロセス制御装置は、被制御対象を制御するための電流信号を出力する多重化されたアナログ信号出力回路を備え、各アナログ信号出力回路に入力されたデジタルの出力値と、それがアナログ変換された結果とを比較することによって、当該アナログ信号出力回路の故障を検出して、故障したアナログ信号出力回路を切り離すとともに、被制御対象に出力すべき電流信号が、故障していない１以上のアナログ信号出力回路から均等に出力される電流信号を合成して生成されるように、それぞれのアナログ信号出力回路にデジタルの出力値を均等に分配して入力することを特徴とする。

本発明によれば、一部の出力系統に故障が発生した場合の出力電流の変動を減らし、短時間で元のレベルに回復させることができるプロセス制御装置を提供することができる。

本発明のプロセス制御装置の動作原理を示した概念図である。 アナログ信号出力系統の詳細構成例を示したブロック図である。 アナログ信号出力処理プログラムのフローチャートである。 アナログ信号出力系統の故障に伴う出力電流の変化を表したグラフである。 アナログ信号入力系統の詳細構成例を示したブロック図である。 二重化プロセス制御装置の構成例を示したブロック図である。 二重化プロセス制御装置の動作例を示した説明図である。 現用系の故障診断処理プログラムのフローチャートである。 待機系の故障診断処理プログラムのフローチャートである。 アナログ信号入力系統の故障の検出に関する説明図である。

以下、本発明を実施するための形態につき、適宜図面を参照しながら詳細に説明する。

図１は、本発明のプロセス制御装置の動作原理を示した概念図である。図１に示すように、プロセス制御装置１は、例えば、センサ２から伝送されるアナログのプロセス信号をデジタル値に変換して入力するためのアナログ信号入力回路３と、入力されたプロセス信号に基づいて所定のプロセス制御演算を実行してプロセスへの出力値を計算するプロセス制御演算部としてのデジタルコントローラ４と、デジタルコントローラ４の指示にしたがって、デジタルの出力値を出力電流に変換して被制御対象であるバルブ８を制御する負荷７に供給する、多重化されたアナログ信号出力回路５ａ，５ｂ，５ｃとを備えて構成される。なお、以下では、主としてアナログ信号出力回路を三重化または二重化した例について説明するが、アナログ信号出力回路の多重化数はこれに限定されるものではない。また、図１では、入出力されるプロセス信号はそれぞれ１つのみを記載しているが、一般には複数のプロセス信号が入力され、複数のプロセス信号が出力される。また、入出力されるプロセス信号には、アナログの信号のほかに、接点信号を入力したりリレーやスイッチなどをＯＮ／ＯＦＦ制御するために出力されるデジタルの信号も含まれるが、デジタルのプロセス信号については図示を省略する。

図１（ａ）は、三重化されたアナログ信号出力回路５ａ，５ｂ，５ｃによって構成される３つの出力系統を備えるプロセス制御装置１において、それら３つの出力系統がすべて正常であるときの動作を示したものである。図１（ａ）に示すように、出力系統がすべて正常のときには、デジタルコントローラ４から各アナログ信号出力回路５ａ，５ｂ，５ｃには、演算された負荷７への最終出力値に相当する出力電流のそれぞれ１／３ずつの値が出力されるように、均等に分配された出力値が入力される。そして、各アナログ信号出力回路５ａ，５ｂ，５ｃによって電流信号に変換された１／３ずつの電流が合流点６にて合成され、負荷７には分配前の最終出力値に相当する出力電流が供給される。

図１（ｂ）は、図１（ａ）に示した状態のプロセス制御装置１において、アナログ信号出力回路５ａによって構成される１つの出力系統が故障したときの動作を示したものである。図１（ｂ）の「×」印及び破線矢印で示すように、故障が検出されたアナログ信号出力回路５ａは、装置から切り離され、残った２つの正常な出力系統によって出力が引き継がれることになる。この場合、デジタルコントローラ４から正常な２つのアナログ信号出力回路５ｂ，５ｃには、演算された負荷７への最終出力値に相当する出力電流のそれぞれ１／２ずつの値が出力されるように、均等に分配された出力値が入力され、それらが電流信号に変換された１／２ずつの電流が合流点６にて合成されて、負荷７に供給される。

図１（ｃ）は、図１（ｂ）に示した状態のプロセス制御装置１において、さらにアナログ信号出力回路５ｃによって構成されるもう１つの出力系統が故障となって、２つの出力系統が故障したときの動作を示したものである。図１（ｃ）の「×」印及び破線矢印で示すように、故障が検出されたアナログ信号出力回路５ａ及び５ｃは、装置から切り離され、アナログ信号出力回路５ｂによって構成される出力系統によって出力が引き継がれることになる。この場合、アナログ信号出力回路５ｂには、デジタルコントローラ４から負荷７への最終出力値がそのまま入力され、それが電流信号に変換された結果が単独で負荷７に供給される。

図２は、アナログ信号出力回路によって構成されるアナログ信号出力系統の詳細構成例を示したブロック図である。図２に示すように、アナログ信号出力回路５は、入出力バス９を介して伝送されるデジタルコントローラ４からの指示にしたがって出力信号の制御を行う出力信号制御回路５２と、出力信号制御回路５２によって中継されるデジタルコントローラ４から指示されたデジタルの出力値をアナログの直流電流値に変換して出力するＤ／Ａ（Digital／Analog）変換器５３と、Ｄ／Ａ変換器５３から出力されるアナログの直流電流値をデジタル値に変換して出力するＡ／Ｄ（Analog／Digital）変換器５４と、Ａ／Ｄ変換器５４から出力されるデジタル値を入出力バス９を介してデジタルコントローラ４が読み取るためのリードバック信号入力回路５５と、各回路及び外部の負荷に電力を供給する絶縁電源５１と、回路の切離しを行うためのスイッチ回路５７と、デジタルコントローラ４からの指示にしたがってスイッチ回路５７を制御する切替制御回路５６と、外部からの電流の逆流を防止する突合せダイオード５８と、Ｄ／Ａ変換器５３から出力されるアナログの直流電流値を増幅して負荷７に出力電流を供給する出力トランジスタ５９とを備えて構成される。

このようなアナログ信号出力回路５は、入出力バス９に複数接続可能であり、入出力バス９に接続されたすべてのアナログ信号出力回路５の突合せダイオード５８の出力端子同士及び出力トランジスタ５９のコレクタ端子同士をそれぞれ接続することによって、図１の合流点６に対応する電流合成手段を形成し、その間（６ａと６ｂとの間）に負荷７を接続する。スイッチ回路５７の接点は、アナログ信号出力回路５が正常に動作している通常状態においてはＯＮとなっており、これにより、各出力トランジスタ５９の出力電流がすべて合算された結果としての電流信号が、負荷７に供給される。

また、デジタルコントローラ４は、各アナログ信号出力回路５に自身が指示した出力値と、リードバック信号入力回路５５から読み取ったＡ／Ｄ変換器５４からの出力値とを比較することによって、当該アナログ信号出力回路５の故障の有無を診断し、故障を検出した場合は、切替制御回路５６に対して当該出力系統の切離しを指示し、切替制御回路５６がスイッチ回路５７の接点をＯＦＦして絶縁電源５１と突合せダイオード５８との間及びＤ／Ａ変換器５３と出力トランジスタ５９との間を切断することによって、当該出力系統の切離しを行う。なお、このようにして切り離された出力系統は、予備の回路に差し替えたり、修理を行ったりしたのち、再びデジタルコントローラ４の指示にしたがって再接続が行われる。

図３は、デジタルコントローラ４によって実行され、前記の動作を具現化するアナログ信号出力処理プログラムのフローチャートである。以下、図３のフローチャートに沿ってアナログ信号出力処理の詳細を説明する。

プログラムが起動されると、まず始めに、ステップＳ１にて、実装されているアナログ信号出力回路５の数を変数ｎに格納する。次のステップＳ２では、被制御対象に出力すべきアナログ出力値Ｘを計算し、さらにステップＳ３にて、実装されている各アナログ信号出力回路５に、Ｘ／ｎの出力を指示し、ステップＳ４にて、Ｄ／Ａ変換された結果の出力値をリードバック（図２参照）して指示した出力値と比較することにより、各アナログ信号出力回路５の故障の有無を検出する。

そして、ステップＳ５にて、いずれかのアナログ信号出力回路５の故障を検出したか否かを判定し、故障を検出していなければ（ステップＳ５で「Ｎｏ」）、ステップＳ２に戻って前記の処理を繰り返す。

また、故障を検出した場合は（ステップＳ５で「Ｙｅｓ」）、ステップＳ６にて、故障を検出したアナログ信号出力回路５の切離しを行ったのち、ステップＳ７にて、変数ｎの値を１だけ減じ、ステップＳ８にて、変数ｎの値が１以上か否かを判定する。その結果、変数ｎの値が１以上であれば（ステップＳ８で「Ｙｅｓ」）、ステップＳ３に戻って、更新された変数ｎの値を用いて各アナログ信号出力回路５に出力する値を計算し直して、上記の処理を繰り返す。また、変数ｎの値が１以上でなければ（ステップＳ８で「Ｎｏ」）、ステップＳ９にて、装置を手動運転モードに切り替えたのち、処理を終了する。なお、装置を手動運転モードに切り替えたのちに不図示のバックアップ回路から供給される出力電流は、被制御対象の特性に応じてフェールセーフ動作となるように、現状値を維持するか、予めプログラミングツールなどによって指定された値に設定するのが好ましい。

以上説明したアナログ信号出力処理によって、デジタルコントローラ４は、故障を検出した出力系統を切り離すとともに、残った正常な出力系統に均等に出力値を分配して制御を継続する。

続いて、図４を参照して、アナログ信号出力系統の故障に伴う出力電流の変化の推移について説明する。図４は、アナログ信号出力系統の故障に伴う出力電流の変化を表したグラフであり、図４（ａ）は、従来技術によって出力系統を現用系から待機系に切り替える場合、図４（ｂ）と図４（ｃ）とは、本発明によって、故障した出力系統の出力を他の正常な出力系統が補う場合を示している。また、図４（ｂ）は、出力系統の数を３系統から２系統へと減ずる場合を、図４（ｃ）は、出力系統の数を２系統から１系統へと減ずる場合を、それぞれ示している。

従来技術において、現用系の出力系統に電源系統の障害が発生し、スイッチ回路などによって出力系統を現用系から待機系に切り替える場合は、図４（ａ）のグラフに示すように、現用系が故障してから待機系への切替え動作が始まるまでの間に、被制御対象に出力される出力電流が一旦０まで低下したのちに待機系からの電流供給が開始されるが、待機系からの出力電流が元の１００％のレベルにまで到達するまでには回路の応答特性に依存した整定時間ｔ１が必要となる。

これに対して、本発明によれば、例えば、３系統のうちの１系統に故障が発生して、３系統から２系統へ運転を切り替える場合であれば、図４（ｂ）に示すように、故障した系統からの出力電流が０となっても、残る２つの系統からは継続して出力電流が供給されるので、被制御対象に出力される出力電流の一時的な低下を、従来技術の１／３に抑えることができる。また、出力電流の低下が少ない分だけ、出力電流を元の１００％のレベルにまで回復させるための整定時間ｔ２はｔ１よりも短くて済む。

また、本発明によれば、２系統での運転状態において、さらに２つ目の系統に故障が発生して、残った１系統だけで運転を継続する場合であっても、図４（ｃ）に示すように、故障発生時の被制御対象に出力される出力電流の一時的な低下は従来技術の１／２となるので、出力の回復に必要な整定時間ｔ３は、ｔ２よりは長いがｔ１よりも短くて済む。

以上のことから明らかなように、本発明によれば、多重化するアナログ信号出力系統の数（多重化数）が大きければ大きいほど、１系統に故障が発生したときの出力電流の一時的な低下を少なくするとともに出力の回復に要する時間も短縮することができる。しかしながら、多重化数が大きいとその分装置が大きくなりコストも増大するので、被制御対象の特性や要求される安全性のレベルなどを考慮して適切な多重化数を選択することが好ましい。

なお、以上においては、理解し易いように、デジタルコントローラ４からのデジタルの出力値は各アナログ信号出力回路５に均等に分配されるものとして説明したが、実際には、プロセス制御分野における標準的な直流電流信号は、信号値の０〜１００％を４ｍＡ〜２０ｍＡの電流に対応させるように規定されている。そのため、バイアス値である４ｍＡ相当分についての補正が必要となる。例えば、信号値１００％を１／３ずつ分配して出力するときには、それを電流値に換算した２０ｍＡを３で割った２０／３ｍＡに相当する信号値である約２７．１％を、各アナログ信号出力回路５に入力することになる。また、例えば、出力値０％（４ｍＡ相当）を１／２ずつ分配して出力するのであれば、２ｍＡに相当する−１２．５％ずつを入力することになる。そのために、アナログ信号出力回路５は、最小０ｍＡ（−２５％の入力に相当）から最大２０ｍＡ（１００％の入力に相当）までの電流出力が可能なように、通常よりも広い入力範囲に対して線形変換特性をもたせておく必要がある。

続いて、本発明によるプロセス制御装置をより高信頼化するために、アナログ信号入力系統及びデジタルコントローラを多重化する方法について説明する。

図５は、アナログ信号入力系統の詳細構成例を示したブロック図である。図５に示すように、アナログ信号入力回路３は、被制御対象の状態を検出するセンサ２を装置から切り離すためのスイッチ回路３１と、スイッチ回路３１を経由してセンサ２から伝送されるアナログ信号をデジタル値に変換して出力するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル値を入出力バス９を介してデジタルコントローラ４が読み取るためのセンサ信号入力回路３３と、デジタルコントローラ４からの指示にしたがってスイッチ回路３１の接点のＯＮ／ＯＦＦを制御する切替制御回路３４とを備えて構成される。スイッチ回路３１の接点は、アナログ信号入力回路３が正常に動作している通常状態においてはＯＮとなっており、これにより、デジタルコントローラ４は、Ａ／Ｄ変換器３２によってデジタル値に変換されたセンサ２からのアナログ信号を、センサ信号入力回路３３から入出力バス９を介して読み取ることができる。

図６は、プロセス制御装置の多重化方法の一例として、センサと、アナログ信号入力系統と、デジタルコントローラと、アナログ信号出力系統との４者がすべて二重化された二重化プロセス制御装置の構成例を示したブロック図である。図６に示すように、二重化プロセス制御装置１Ａは、通信ケーブル１０によって互いに通信可能に接続された２つのデジタルコントローラ４ａ，４ｂと、それぞれ異なるセンサ２ａ，２ｂからアナログ信号を入力する２つのアナログ信号入力回路３ａ，３ｂと、２つのアナログ信号出力回路５ａ，５ｂとが、入出力バス９を介して接続された構成となっている。

このような構成とすることにより、それぞれのデジタルコントローラ４ａ，４ｂは、入出力バス９を介して、アナログ信号入力回路３ａ，３ｂ及びアナログ信号出力回路５ａ，５ｂのいずれに対しても入出力を行うことが可能であり、この二重化プロセス制御装置１Ａにおける冗長化制御の形態は、デジタルコントローラ４ａ，４ｂが実行する冗長化制御プログラムによって任意に変更することができる。

例えば、すべての入出力及び制御系統が正常な通常の運転状態においては、デジタルコントローラ４ａを現用系、デジタルコントローラ４ｂを待機系として動作させ、現用系のデジタルコントローラ４ａによって、アナログ信号入力回路３ａを経由してセンサ２ａから入力されたセンサ信号に基づいて演算された出力値を、アナログ信号出力回路５ａ，５ｂとに均等に分配して出力するようにすることができる。あるいは、デジタルコントローラ４ａと４ｂとによって、それぞれセンサ２ａからの信号とセンサ２ｂからの信号とに基づいて別個に演算された２つの出力値を、それぞれ１／２にして、アナログ信号出力回路５ａと５ｂとに並列に出力するようにしてもよい。また、デジタルコントローラ４ａ，４ｂがセンサ２ａからの信号とセンサ２ｂからの信号との双方を入力し、それらの平均値を用いてプロセス制御演算を実行するようにしてもよい。

次に、図７を参照して、二重化プロセス制御装置において故障が発生した場合の動作について説明する。図７は、二重化プロセス制御装置の動作例を示した説明図である。なお、図７に示す二重化プロセス制御装置１Ｂでは、図６における二重化されたセンサ２ａ，２ｂの代わりに、単一のセンサ２とアナログ信号分岐回路１１とを備え、１つのセンサから伝送されるアナログ信号をアナログ信号入力回路３ａと３ｂとに分岐させて並列に入力する構成となっている。

図７（ａ）は、すべての入出力及び制御系統が正常である＜通常運転時＞の動作例を示したものである。図７（ａ）の例においては、現用系として動作するデジタルコントローラ４ａが、現用系のアナログ信号入力回路３ａから入力したセンサ信号に基づいてプロセス制御演算を実行し、負荷７への出力値を２つのアナログ信号出力回路５ａ，５ｂに１／２ずつ分配して出力している。また、待機系のデジタルコントローラ４ｂは、待機系のアナログ信号入力回路３ｂから入力したセンサ信号に基づいて同様なプロセス制御演算を実行して負荷７への出力値を求めるが、アナログ信号出力回路５ａ，５ｂへの出力は行わない。

図７（ｂ）は、図７（ａ）の状態において、センサ２から現用系のデジタルコントローラ４ａに至るアナログ信号入力系統において異常が検出され、待機系のアナログ信号入力回路３ｂが現用系に切り替えられたのち、すなわち、＜現用系アナログ信号入力回路切替え後＞の動作例を示したものである。入力信号が途切れたり、不正な値が検出されるなどのアナログ信号入力回路３ａからの入力異常は、現用系のデジタルコントローラ４ａによって検出され、デジタルコントローラ４ａの指示にしたがって、アナログ信号入力回路３ａの切離しと、アナログ信号入力回路３ｂの待機系から現用系への切替えとが行われ、以後センサ２からの信号はアナログ信号入力回路３ｂを経由して現用系のデジタルコントローラ４ａに入力され、処理が継続される。

図７（ｃ）は、図７（ｂ）の状態において、現用系のデジタルコントローラ４ａの自己診断によって異常が検出され、デジタルコントローラ４ｂが待機系から現用系に切り替えられたのち、すなわち、＜現用系デジタルコントローラ切替え後＞の動作例を示したものである。自己診断によって検出された現用系のデジタルコントローラ４ａの異常は、通信ケーブル１０（図６参照）を介して待機系のデジタルコントローラ４ｂに伝達され、直ちにデジタルコントローラ４ｂは待機系から現用系へと運転モードが変更され、その後はデジタルコントローラ４ｂによって処理が継続される。なお、図７（ａ）のように、現用系と待機系とのデジタルコントローラ４ａと４ｂとで、入力系統が異なっている状態から現用系デジタルコントローラの切替えを行う場合には、新たに現用系となるデジタルコントローラ４ｂは、それまでプロセス制御演算に使用されてきた入力系統（図７（ａ）の例であればアナログ信号入力回路３ａ側の入力系統）からの入力を継続して使用するように入力元を切り替えることによって、現用系デジタルコントローラの切替えに伴う出力信号の変動を少なくするのが好ましい。

図８は、現用系のデジタルコントローラによって所定の周期で（例えば、５秒毎に）実行される故障診断処理プログラムのフローチャートである。以下、このフローチャートに沿って、現用系の故障診断処理について詳しく説明する。

まず始めに、ステップＳ１１にて、現用系のアナログ信号入力回路の診断を実行する。この診断においては、現用系のアナログ信号入力回路からの入力信号の途切れや、既定の上下限値との比較や、突変などをチェックすることによって、故障の有無が診断される。

次のステップＳ１２では、この診断によって故障を検出したかどうかが判定され、故障を検出していなければ（ステップＳ１２で「Ｎｏ」）、ステップＳ１５に処理を進める。また、故障を検出した場合は（ステップＳ１２で「Ｙｅｓ」）、ステップＳ１３にて、待機系のアナログ信号入力回路が動作中であるか否かを判定し、動作中であれば（ステップＳ１３で「Ｙｅｓ」）、ステップＳ１４にて、故障した現用系のアナログ信号入力回路を切り離し、待機系の同回路を現用系に変更したのち、ステップＳ１５に処理を進める。この故障したアナログ信号入力回路の切離しは、具体的には、図５に示した切替制御回路３４を介してスイッチ回路３１の接点をＯＮからＯＦＦに切り替えることによって行う。また、待機系のアナログ信号入力回路の現用系への変更は、現用系のデジタルコントローラが実行する冗長化制御プログラム内で入力元を変更することによって行う。

また、待機系のアナログ信号入力回路が動作中でなければ（ステップＳ１３で「Ｎｏ」）、ステップＳ１９にて装置を手動運転モードに切り替えたのち、ステップＳ２０にて動作を停止して処理を終了する。これは、もはやセンサから正常な入力を取り込むことが不可能であるためである。

ステップＳ１５では、自己診断を実行する。この自己診断においては、ハードウェアやソフトウェアの故障を検出する自己診断プログラムが実行される。続くステップＳ１６では、自己診断によって故障を検出したかどうかが判定され、故障を検出していなければ（ステップＳ１６で「Ｎｏ」）、処理を終了する。また、故障を検出した場合は（ステップＳ１６で「Ｙｅｓ」）、ステップＳ１７にて、待機系のデジタルコントローラが動作中であるか否かを判定し、動作中であれば（ステップＳ１７で「Ｙｅｓ」）、ステップＳ１８にて、通信ケーブル１０（図６参照）を介して待機系のデジタルコントローラと交信して待機系のデジタルコントローラを現用系に変更したのち、ステップＳ２０にて、自身の動作を停止して処理を終了する。

また、待機系のデジタルコントローラが動作中でなければ（ステップＳ１７で「Ｎｏ」）、ステップＳ１９にて装置を手動運転モードに切り替えたのち、ステップＳ２０にて動作を停止して処理を終了する。これは、もはや正常な制御を継続することが不可能であるためである。なお、装置を手動運転モードに切り替えたのちの出力電流は、被制御対象の特性に応じてフェールセーフ動作となるように、現状値を保持するか、予めプログラミングツールなどによって指定された値に設定するようにするのが好ましい。

図９は、待機系のデジタルコントローラによって所定の周期で（例えば、５秒毎に）実行される故障診断処理プログラムのフローチャートである。以下、このフローチャートに沿って、待機系の故障診断処理について詳しく説明する。

まず始めに、ステップＳ２１にて、待機系のアナログ信号入力回路の診断を実行する。この診断においては、待機系のアナログ信号入力回路からの入力信号の途切れや、既定の上下限値との比較や、突変などをチェックすることによって、故障の有無が診断される。

次のステップＳ２２では、この診断によって故障を検出したかどうかが判定され、故障を検出していなければ（ステップＳ２２で「Ｎｏ」）、ステップＳ２４に処理を進める。また、故障を検出した場合は（ステップＳ２２で「Ｙｅｓ」）、ステップＳ２３にて、故障した待機系のアナログ信号入力回路を切り離し、通信ケーブル１０（図６参照）を介して現用系のデジタルコントローラに同回路の故障を通知したのち、ステップＳ２４に処理を進める。この故障したアナログ信号入力回路の切離しは、具体的には、図５に示した切替制御回路３４を介してスイッチ回路３１の接点をＯＮからＯＦＦに切り替えることによって行う。

ステップＳ２４では、自己診断を実行する。この自己診断においては、ハードウェアやソフトウェアの故障を検出する自己診断プログラムが実行される。続くステップＳ２５では、自己診断によって故障を検出したかどうかが判定され、故障を検出していなければ（ステップＳ２５で「Ｎｏ」）、処理を終了する。また、故障を検出した場合は（ステップＳ２５で「Ｙｅｓ」）、ステップＳ２６にて、通信ケーブル１０（図６参照）を介して現用系のデジタルコントローラに自系の故障を通知したのち、ステップＳ２７にて、自身の動作を停止して処理を終了する。

次に、図１０を参照して、アナログ信号入力系統の故障の検出方法について説明する。図１０は、アナログ信号入力系統の故障の検出に関する説明図である。図１０に示すように、プロセス制御分野においてアナログ信号を表すために標準的に用いられる直流電流信号では、信号値の０〜１００％の範囲が、４〜２０ｍＡの範囲の電流値に対応付けられる。したがって、入力電流の値が４〜２０ｍＡの正常値の範囲内にあるか否かを判定することによって、入力系統の異常の発生を検出することができる。そこで、アナログ信号入力回路３のＡ／Ｄ変換器３２（図５参照）において、センサ２からの入力電流を、正常値の範囲よりも広い、例えば０〜２２．８ｍＡの範囲で受け付けて−２５〜１１７．５％の信号値にデジタル変換することにより、デジタルコントローラ４は、デジタル変換後の値が０〜１００％の範囲外であれば、入力系統に故障が発生しているものと判定することができる。

あるいは、アナログ信号入力回路３に入力電流の値が４〜２０ｍＡの正常値の範囲内にあるか否かを判定する回路を設けることによって、アナログ信号入力回路３が故障を自己診断するようにしてもよい。

以上説明したように、アナログ信号入力系統やデジタルコントローラを二重化することにより、一方のアナログ信号入力系統やデジタルコントローラに故障が発生した場合であっても、もう一方のアナログ信号入力系統やデジタルコントローラを使って制御を継続することが可能となるので、プロセス制御装置の稼働率を向上させることができる。なお、以上では、二重化されたプロセス制御装置の例について説明したが、これに限らず、もっと多重化数の大きい装置であっても、同様にしてさらなる稼働率の向上を実現することができる。

１ プロセス制御装置
１Ａ，１Ｂ 二重化プロセス制御装置
２，２ａ，２ｂ センサ
３，３ａ，３ｂ アナログ信号入力回路
３１ スイッチ回路
３２ Ａ／Ｄ変換器
３３ センサ信号入力回路
３４ 切替制御回路
４，４ａ，４ｂ デジタルコントローラ（プロセス制御演算部）
５，５ａ，５ｂ，５ｃ アナログ信号出力回路
５１ 絶縁電源
５２ 出力信号制御回路
５３ Ｄ／Ａ変換器
５４ Ａ／Ｄ変換器
５５ リードバック信号入力回路
５６ 切替制御回路
５７ スイッチ回路
５８ 突合せダイオード
５９ 出力トランジスタ
６ 合流点
７ 負荷
８ バルブ（被制御対象）
９ 入出力バス
１０ 通信ケーブル
１１ アナログ信号分岐回路

Claims (3)

1. 被制御対象を制御するための電流信号を出力するプロセス制御装置であって、
   ひとつが現用系として他が待機系として動作し、前記被制御対象に出力すべき出力値を演算する冗長化されたプロセス制御演算部と、
   前記プロセス制御演算部の出力値に対応して前記被制御対象を制御するための電流信号を出力し、少なくとも二つの出力が加算されて前記被制御対象に多重出力される重畳化されたアナログ信号出力回路と、
   ひとつが現用系として他が待機系として動作し、プロセス制御演算に使用するアナログ信号を入力する冗長化されたアナログ信号入力回路と、を備え、
   前記被制御対象に出力すべき出力値を演算する現用系のプロセス制御演算部は、
   前記アナログ信号出力回路に指示したデジタルの出力値とそれがアナログ変換された結果とを比較することによって、当該アナログ信号出力回路の故障を検出して、故障を検出した当該アナログ信号出力回路を切り離すとともに、
   前記被制御対象に出力すべき出力値に相当する電流信号が、均等に分配されて故障していない前記アナログ信号出力回路から出力されるように、故障していないそれぞれの前記アナログ信号出力回路に対して、均等なデジタル出力値を指示し、
   現用系のプロセス制御演算部が異常となったときには、待機系のプロセス制御演算部のうちの１つを現用系に切り替えて制御を継続し、
   前記現用系および待機系のアナログ信号入力は、待機系のプロセス制御演算部が現用系に切り替えられた際に、アナログ信号入力回路は現用と待機の状態を継続する
   ことを特徴とするプロセス制御装置。
2. 前記被制御対象を制御するための電流信号を、前記アナログ信号出力回路が備える突合せダイオードの出力端子同士と出力トランジスタの出力端子同士とを、それぞれ並列接続することによって合成する
   ことを特徴とする請求項１に記載のプロセス制御装置。
3. 前記待機系のプロセス制御演算部は、所定周期で、待機系のアナログ信号入力回路の診断をおこない、故障検出時に、当該待機系のアナログ信号入力回路の切り離しをおこなうとともに、現用系のプロセス制御演算部に通信ケーブルを介して故障を通知し、
   さらに、前記待機系のプロセス制御演算部は自己診断をおこない、故障検出時に、現用系のプロセス制御演算部に故障を通知し、
   前記現用系のプロセス制御演算部は、所定周期で、現用系のアナログ信号入力回路の診断をおこない、故障検出時に、待機系のアナログ信号入力回路が動作中であるか否かを判定し、動作中であれば、前記故障した現用系のアナログ信号入力回路を切り離し、待機系のアナログ信号入力回路を現用に変更し、
   さらに、現用系のプロセス制御演算部は自己診断をおこない、故障検出時に、待機中のプロセス制御演算部が動作中であるか否かを判定し、動作中であれば、待機系のプロセス制御演算部を現用に変更する
   ことを特徴とする請求項１または２に記載のプロセス制御装置。

Images