JP5391981B2 - 回路基板とその製造方法、及び抵抗素子 - Google Patents

Description

本発明は、回路基板とその製造方法、及び抵抗素子に関する。

近年の電子機器の小型化や高速化に伴い、回路基板に高密度で実装部品が実装されるようになりつつある。そのような高密度化は実装部品の小型化により実現し得る。例えば、回路基板に実装される抵抗素子やコンデンサ等の受動部品は、従来ははんだを介して回路基板表面の電極に実装されていたが、部品の小型化を実現すべく、最近ではこれらの受動部品を回路基板の層間に埋め込む技術が採用されている。

これらの受動部品のうち、抵抗素子の製造方法としては、厚膜法と薄膜法とが知られている。

厚膜法では、エポキシ樹脂にカーボンフィラを分散させてなる抵抗ペーストを層間に印刷し、そのペーストを焼成して層間に抵抗素子を形成する。但し、厚膜法は、印刷時におけるペーストの厚さがばらつき易いため、抵抗素子の抵抗値がばらついてしまう。これを防止するため、レーザの照射によって焼成後のペーストの一部を蒸散させ、抵抗素子の外形を整形する方法もあるが、これでは回路基板に多数形成される抵抗素子の全てを整形するのに莫大な手数を要することになる。

一方、薄膜法では、ウエットエッチングにより抵抗体層をパターニングし、所定の形状を有する抵抗素子を形成する。このようにして形成された抵抗素子の厚さは、もとの抵抗体層と同一であるため、薄膜法においては抵抗素子の厚さがばらつくという問題はない。しかし、ウエットエッチングは等方性エッチングであるため、エッチング後の抵抗素子の外形をコントロールするのが難しいという問題がある。

特許第４０５７５８９号明細書 特開平５−２０５９０４号公報 特公平６−１６４４１号公報

回路基板とその製造方法、及び抵抗素子において、信頼性向上を図ることを目的とする。

以下の開示の一観点によれば、基材と、前記基材の上方に形成された抵抗素子とを有し、前記抵抗素子が、電極部と延在部とを備えた抵抗パターンと、前記抵抗パターンの前記電極部上に形成され、前記延在部に向かって厚さが段階的に薄くなる裾野部分を備えた電極とを有する回路基板が提供される。

また、その開示の別の観点によれば、絶縁層の上に形成され、電極部と延在部とを備えた抵抗パターンと、前記抵抗パターンの前記電極部上に形成され、前記延在部に向かって厚さが段階的に薄くなる裾野部分を備えた電極とを有する抵抗素子が提供される。

更に、その開示の他の観点によれば、基材の上方に抵抗体層と導体層とを順に形成する工程と、前記導体層の厚さを薄くする工程と、前記導体層の上に、第１の電極パターンを選択的に形成する工程と、前記導体層の厚さを薄くした後、前記導体層をパターニングすることにより導体パターンを形成する工程と、前記導体パターンをマスクにして前記抵抗体層をエッチングすることにより、前記第１の電極パターンから前記基材の横方向に延在する延在部を備えた抵抗パターンを形成する工程と、前記抵抗パターンを形成した後、前記導体パターンをパターニングすることにより、前記第１の電極パターンよりも前記延在部側に延びた第２の電極パターンを形成する工程とを有する回路基板の製造方法が提供される。

開示の抵抗素子によれば、抵抗パターンの電極部から延在部に向かって電極の裾野部分が薄くなるので、温度変動に伴う電極の体積変動が裾野部分において小さくなる。そのため、抵抗パターンと電極の熱膨張率の差に起因して裾野部分付近の抵抗パターンに加わる応力が少なくなり、応力が原因で発生する抵抗パターンが断線するのを防止でき、ひいては抵抗素子の信頼性向上を図ることができる。

また、開示の回路基板の製造方法によれば、予め導体層を薄くしておき、その後に該導体層をパターニングして導体パターンとする。よって、このパターニングをウエットエッチングにより行っても、エッチングが横方向に進行し難くなり、導体パターンの外形のばらつきを防止できる。その結果、導体パターンをマスクにして形成される抵抗パターンの外形が安定するようになるので、抵抗素子の抵抗値のばらつきを抑制でき、この抵抗素子を備えた回路基板の信頼性を向上させることができる。

図１（ａ）、（ｂ）は、薄膜法を用いた抵抗素子の製造方法を工程順に示す斜視図（その１）である。 図２（ａ）、（ｂ）は、薄膜法を用いた抵抗素子の製造方法を工程順に示す斜視図（その２）である。 図３（ａ）、（ｂ）は、第１実施形態に係る抵抗素子の製造途中の断面図（その１）である。 図４（ａ）〜（ｃ）は、第１実施形態に係る抵抗素子の製造途中の断面図（その２）である。 図５（ａ）〜（ｃ）は、第１実施形態に係る抵抗素子の製造途中の断面図（その３）である。 図６（ａ）〜（ｃ）は、第１実施形態に係る抵抗素子の製造途中の断面図（その４）である。 図７（ａ）、（ｂ）は、第１実施形態に係る抵抗素子の製造途中の断面図（その５）である。 図８は、第１実施形態に係る抵抗素子の上面図である。 図９（ａ）〜（ｃ）は、第２実施形態に係る抵抗素子の製造途中の断面図である。 図１０は、第２実施形態に係る抵抗素子の上面図である。 図１１は、第３実施形態で使用される抵抗層の断面図である。 図１２（ａ）〜（ｃ）は、第３実施形態で使用される配線層の製造途中の断面図（その１）である。 図１３は、第３実施形態で使用される配線層の製造途中の断面図（その２）である。 図１４（ａ）、（ｂ）は、第３実施形態に係る回路基板の製造途中の断面図（その１）である。 図１５（ａ）、（ｂ）は、第３実施形態に係る回路基板の製造途中の断面図（その２）である。 図１６（ａ）、（ｂ）は、第３実施形態に係る回路基板の製造途中の断面図（その３）である。 図１７（ａ）〜（ｃ）は、第４実施形態に係る回路基板の製造途中の断面図（その１）である。 図１８（ａ）、（ｂ）は、第４実施形態に係る回路基板の製造途中の断面図（その２）である。 図１９（ａ）、（ｂ）は、第４実施形態に係る回路基板の製造途中の断面図（その３）である。 図２０（ａ）、（ｂ）は、第４実施形態に係る回路基板の製造途中の断面図（その４）である。 図２１（ａ）、（ｂ）は、第４実施形態に係る回路基板の製造途中の断面図（その５）である。 図２２は、各実施形態において、抵抗素子が備える電極の裾野部分の好適な斜度について説明するための断面図である。 図２３（ａ）〜（ｃ）は、第５実施形態に係る抵抗素子の製造途中の断面図（その１）である。 図２４（ａ）〜（ｃ）は、第５実施形態に係る抵抗素子の製造途中の断面図（その２）である。 図２５（ａ）〜（ｃ）は、第５実施形態に係る抵抗素子の製造途中の断面図（その３）である。 図２６は、第５実施形態に係る抵抗素子の製造途中の断面図（その４）である。

（１）予備的事項
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。

図１〜図２は、薄膜法を用いた抵抗素子の製造方法を工程順に示す斜視図である。

その抵抗素子を製造するには、まず、図１（ａ）に示すように、絶縁層１の上に抵抗体層２と導体層３をこの順に積層する。

このうち、絶縁層１としては約０．１mmの厚さのプリプレグ層が形成され、抵抗体層２としては厚さが約０．３５μmのニッケルとリンとの合金箔が形成される。また、導体層３としては、厚さが１８μm又は３５μmに規格化されている銅箔が使用される。

そして、その導体層３の上にドライフィルムレジストを貼付し、それを露光、現像して抵抗パターン形状の第１のレジストパターン４を形成する。

次いで、図１（ｂ）に示すように、第１のレジストパターン４をマスクにしながら、導体層３と抵抗体層２とをウエットエッチングし、導体層３を導体パターン３ａにすると共に、抵抗体層２を抵抗パターン２ａにする。

このときのエッチング液は、抵抗体層２と導体層３とで使い分けられ、抵抗体層２に対しては硝酸と塩酸との混合液を使用し、導体層３に対しては塩化銅溶液を使用する。

このエッチングを終了後、第１のレジストパターン４は除去される。

次に、図２（ａ）に示すように、導体パターン３ａの上にドライフィルムレジストを貼付し、それを露光、現像して、第２のレジストパターン５を形成する。

そして、図２（ｂ）に示すように、第２のレジストパターン５をマスクにしながら、塩化銅溶液をウエットエッチングに用いて導体パターン３ａを選択的にウエットエッチングし、抵抗パターン２ａの両端に電極３ｂを形成する。

その後に、第２のレジストパターン５は除去される。

ここまでの工程により抵抗素子６の基本構造が完成したことになる。

このような抵抗素子６の製造方法によれば、図１（ｂ）の工程で抵抗体層２をパターニングして抵抗パターン２ａを形成する際、導体パターン３ａが抵抗体層２に対するハードマスクとなる。そのため、抵抗パターン２ａの外形はその上の導体パターン３ａの外形に依存することになる。

しかしながら、導体パターン３ａは、横方向のエッチング量の制御が困難なウエットエッチングにより導体層３をウエットエッチングして得られるものであるため、導体パターン３ａの外形を精度良く仕上げることは難しい。そのため、導体パターン３ａの下の抵抗パターン２ａの抵抗値がばらつき易く、均一な抵抗値をもった抵抗素子６を安定的に量産するのが難しい。

しかも、ウエットエッチングの対象である導体層３として市場で入手可能な銅箔は、１８μmや３５μmといった厚い膜厚に規格化されている。ウエットエッチングは、導体層３が厚いほど横方向のエッチング量を制御するのが難しいので、導体層３の厚さが原因で導体パターン３ａのパターニング精度が更に劣化してしまう。

導体パターン３ａのパターニング精度を向上すべく、１０μm程度に薄膜化された導体層３を抵抗体層２の上に貼付することも考えられる。しかし、このように薄膜化された導体層３は、扱い難く抵抗体層２上に貼付するが難しくなる。更に、導体層３の価格はその厚さが薄いほど高価になるので、抵抗素子６の製造コストが上昇してしまう。

このように、この抵抗素子６は、その抵抗値がばらつくというプロセス面での不都合がある。

また、構造面については、抵抗パターン２ａと電極３ｂとの材料が異なるため、材料の熱膨張率の差が原因で、電極３ｂの端部X付近（図２（ｂ）参照）の抵抗パターン２ａに応力が集中し易い。よって、多層配線基板中に抵抗素子６を形成するときや、電子機器内で抵抗素子６を使用するときのように、抵抗素子６に熱が加わると、端部X付近の抵抗パターン２ａに応力が原因でクラックが発生する危険性がある。そのようにクラックが発生すると、抵抗パターン２ａが断線し、抵抗素子６が回路内でその機能を果たさなくなってしまう。

更に、上記の抵抗素子６を回路基板内に形成する場合、抵抗パターン２ａに加わる応力は、回路基板の熱膨張率にも関係する。例えば、回路基板と抵抗素子６との熱膨張率差が大きいと、端部X付近の抵抗パターン２ａに応力が集中し、抵抗パターン２ａが断線するおそれがある。

特に、炭素繊維を主にしてなるコア基板を使用する回路基板は、ガラス繊維とエポキシ樹脂との複合材よりなる回路基板と比較して熱膨張率が小さいので、抵抗素子６との熱膨張率差が顕著になり、抵抗パターン２ａを断線させる蓋然性が高くなる。同様に、鉄とニッケルとの合金であるインバ合金からなるメタルコア基板を使用する回路基板も熱膨張率が小さいので、応力の集中が原因で抵抗パターン２ａが断線し易くなる。

本願発明者は、このような知見に鑑み、以下に説明するような本実施形態に想到した。

（２）第１実施形態
図３〜図７は、本実施形態に係る抵抗素子の製造途中の断面図である。

最初に、図３（ａ）に示すように、厚さが０．１mmのガラス・エポキシ樹脂よりなる樹脂基材１１を用意する。両面に導体層が形成されていない樹脂基材１１はアンクラッド板とも呼ばれる。

そして、この樹脂基材１１の一方の主面１１ａの上に、厚さが約０．１mmのプリプレグよりなる絶縁層１２と、厚さが約３５μmの抵抗体層１３と、厚さが約３５μmの導体層１４をこの順に積層する。

これらの層のうち、抵抗体層１３としては、例えばニッケルとリンとの合金箔であるシート抵抗が５０Ω／□のオメガプライ（オメガテクノロジー社製）を使用し得る。また、導体層１４としては、抵抗体層１３よりもシート抵抗の低い銅箔を使用し得る。

一方、樹脂基材１１の他方の面１１ｂの上には、厚さが約０．１mmのプリプレグよりなる絶縁層１５と、厚さが約３５μmの銅よりなる導体層１６とをこの順に積層する。

そして、加熱温度を１８０℃、圧力を３MPaとする条件で各層１１〜１６を真空プレスすることにより、図３（ｂ）に示すような積層板１０を形成する。

これ以降の工程について、図３（ｂ）の一部領域Aを拡大して説明する。

まず、図４（ａ）に示すように、塩化銅を含むエッチング溶液を用いて、銅よりなる導体層１４の全面をハーフエッチングし、導体層１４の厚さを１０μm程度にまで薄くする。

次いで、図４（ｂ）に示すように、導体層１４の上面にドライフィルムレジストを貼付し、それを露光、現像することにより、第１の窓２１ａを備えた第１のレジストパターン２１を形成する。

続いて、図４（ｃ）に示すように、導体層１４を給電層にしながら、電解めっき法により第１の窓２１ａ内の導体層１４上に銅膜を選択的に１０μm程度の厚さに成長し、銅よりなる第１の電極パターン２２を形成する。

この後に、第１のレジストパターン２１は除去される。

次いで、図５（ａ）に示すように、第１の電極パターン２２と導体層１４の上にドライフィルムレジストを貼付する。そして、そのドライフィルムを露光、現像することにより第２のレジストパターン２３を形成する。

その第２のレジストパターン２３は第１の電極パターン２２の上に第２の窓２３ａを有しているが、その第２の窓２３ａは第１の電極パターン２２の面積よりも小さく形成される。

その後に、図５（ｂ）に示すように、第１の電極パターン２２に給電を行いながら、電解めっき法を用いて、第２の窓２３ａ内の第１の電極パターン２２上に銅膜を１０μm程度の厚さに成長し、その銅膜よりなる第２の電極パターン２４を形成する。

次に、図５（ｃ）に示す断面構造を得るまでの工程について説明する。

まず、導体層１４の上側全面にドライレジストフィルムを貼付する。そして、そのドライフィルムを露光、現像することにより、各電極パターン２２、２４の上面を覆う抵抗パターン形状の第３のレジストパターン２６を形成する。

そして、図６（ａ）に示すように、第３のレジストパターン２６をマスクにして導体層１４をウエットエッチングし、導体パターン１４ａを形成する。このウエットエッチングで使用されるエッチング液は特に限定されないが、本実施形態では塩化銅を含むエッチング液を使用する。

ここで、エッチング前の導体層１４は、図４（ａ）のハーフエッチングによってその厚さが薄くされているので、本工程では導体パターン１４ａの横方向にエッチングが進行し難くなり、エッチング精度が向上する。これにより、導体パターン１４ａの外形にばらつきが発生するのを抑制でき、設計レイアウトに近い外形の導体パターン１４ａを得ることができる。

次いで、図６（ｂ）に示すように、硝酸と塩酸との混合液をエッチング液として用い、導体パターン１４ａをハードマスクにしながら、抵抗体層１３をウエットエッチングして抵抗パターン１３ａを形成する。

このとき、既述のように導体パターン１４ａの外形のばらつきの発生が抑制されているので、導体パターン１４ａをマスクにして形成される抵抗パターン１３ａの外形も安定させることができる。

また、このようにして形成された抵抗パターン１３ａは、第１の電極パターン２２が形成される電極部１３ｄと、該電極部１３ｄから基材１１（図３（ｂ）参照）の横方向に延在する延在部１３ｅとを有する。

この後に、第３のレジストパターン２６は除去される。

次に、図６（ｃ）に示すように、絶縁層１２の上側全面にドライレジストフィルムを貼付し、それを露光、現像する。これにより、第１の電極パターン２２の側面のうち延在部１３ｅ寄りの側面２２ａと、該第１の電極パターン２２の上面とを覆う第４のレジストパターン２８を形成する。

そして、図７（ａ）に示すように、第４のレジストパターン２８をマスクにして導体パターン１４ａをウエットエッチングすることにより、電極部１３ｄ上に第３の電極パターン１４ｂを形成する。

このとき、第４のレジストパターン２８は第１の電極パターン２２の側面２２ａを覆っているので、第３の電極パターン１４ｂは第１の電極パターン２２よりも延在部１３ｅ側に延びた形状となる。

この後に、図７（ｂ）に示すように第４のレジストパターン２８を除去することにより、抵抗素子３０の基本構造を完成させる。

その抵抗素子３０は、各電極パターン１４ｂ、２２、２４よりなる電極３１を有し、その電極３１から抵抗パターン１３ａに電流が供給される。電極３１は、ニッケルとリンとの合金よりなる抵抗パターン１３ａと比較してシート抵抗の低い銅よりなるため、抵抗素子３０の全体の抵抗値は抵抗パターン１３ａの抵抗値によって略決まる。

また、その電極３１は、各電極パターン１４ｂ、２２、２４を雛壇状に形成してなるため、電極部１３ｄから延在部１３ｅに向かって厚さが段階的に薄くなる裾野部分３１ａを有する。

なお、図８はこの抵抗素子３０の上面図であり、先の図７（ｂ）は図８のＩ−Ｉ線に沿う断面図に相当するものである。

以上説明した本実施形態によれば、図４（ａ）の工程で導体層１４を予め薄膜化してあるので、図６（ａ）の工程で導体層１４をウエットエッチングするときに、エッチングが横方向に進行し難くなり、外形のばらつきが抑制された導体パターン１４ａが得られる。そのため、図６（ｂ）の工程で導体パターン１４ａをマスクにするウエットエッチングで抵抗パターン１３ａを形成するとき、抵抗パターン１３ａが導体パターン１４ａの安定した外形を引き継ぎ、抵抗パターン１３ａの外形にばらつきが発生するのを抑制できる。

これにより、抵抗パターン１３ａの抵抗値が安定し、抵抗値が高い精度で保証された抵抗素子３０を得ることができる。

また、図７（ｂ）に示したように、抵抗素子３０の電極３１に裾野部分３１ａを設け、当該裾野部分３１ａの膜厚を電極部１３ｄから延在部１３ｅに向かって薄くしたので、温度変動に伴う電極３１の体積変動が裾野部分３１ａにおいて小さくなる。よって、抵抗パターン１３ａと電極３１の熱膨張率の差に起因して裾野部分３１ａ付近の抵抗パターン１３ａに加わる応力を少なくできる。これにより、応力が原因で抵抗パターン１３ａが断線するのを防止でき、抵抗素子３０の信頼性を高めることが可能となる。

（３）第２実施形態
第１実施形態では、図７（ｂ）に示したように、電極３１の裾野部分３１ａを雛壇状にした。これに対し、本実施形態では、その裾野部分３１ａを以下のようにして傾斜させる。

図９（ａ）〜（ｃ）は、本実施形態に係る抵抗素子の製造途中の断面図である。なお、これらの図において第１実施形態と同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。

本実施形態に係る抵抗素子を製造するには、まず、第１実施形態で説明した図３（ａ）〜図６（ｂ）の工程を行う。

そして、図９（ａ）に示すように、絶縁層１２の上側全面にドライフィルムレジストを貼付し、それを露光、現像して、第２の電極パターン２４の上に第５のレジストパターン３３を形成する。

その第５のレジストパターン３３は、第１の電極パターン２２の側面のうち、延在部１３ｅ寄りの側面２２ａから後退して形成される。

次いで、図９（ｂ）に示すように、第５のレジストパターン３３をマスクにしながら、塩化銅を含むエッチング液を用いて導体パターン１４ａをウエットエッチングし、第３の電極パターン１４ｂを形成する。

このとき、第５のレジストパターン３３で覆われていない各電極パターン１４ｂ、２２、２４の各側面１４ｃ、２２ａ、２４ａもウエットエッチングされる。そして、ウエットエッチングではエッチングが等方的に進行するので、各側面１４ｃ、２２ａ、２４ａは図９（ｂ）のように傾斜する。

その後、図９（ｃ）に示すように、第５のレジストパターン３３を除去して抵抗素子４０の基本構造を完成させる。

その抵抗素子４０は、抵抗パターン１３ａに電流を供給するための各電極パターン１４ｂ、２２、２４よりなる電極３１を有する。電極３１の側面は図８（ｂ）のウエットエッチングにより傾斜しており、電極３１の裾野部分３１ａは電極部１３ｄから延在部１３ｅに向かって厚さが連続的に薄くなる。

なお、図１０はこの抵抗素子４０の上面図であり、先の図９（ｃ）は図１０のＩＩ−ＩＩ線に沿う断面図に相当するものである。

以上説明した本実施形態では、第１実施形態と同様に、電極３１の裾野部分３１ａが電極部１３ｄから延在部１３ｅに向かって薄くなるので、抵抗パターン１３ａと電極３１の熱膨張率の差が原因で裾野部分３１ａ付近の抵抗パターン１３ａに加わる応力を少なくできる。その結果、応力によって抵抗パターン１３ａが断線する危険性が減り、抵抗素子４０の信頼性が高められる。

（４）第３実施形態
本実施形態では、第１実施形態又は第２実施形態で形成した抵抗素子を備えた回路基板について説明する。

図１１は、本実施形態に係る回路基板で使用される抵抗層の断面図である。なお、図１１において、第１実施形態で説明したのと同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。

この抵抗層５０は、第１実施形態で説明した図３（ａ）〜図７（ｂ）の工程を行うことにより作製されるものであって、樹脂基材１１の一方の主面１１ａ側には既述の抵抗素子３０が形成される。

一方、樹脂基材１１の主面のうち、抵抗素子３０が形成されていない方の主面１１ｂについては、導体層１６（図３（ｂ）参照）をパターニングし、配線パターン１６ａを形成しておく。

なお、第１実施形態の抵抗素子３０に代えて、第２実施形態に係る抵抗素子４０（図９（ｃ）参照）を抵抗層５０に形成してもよい。

図１２〜図１３は、上記の抵抗層５０と共に積層される配線層の製造途中の断面図である。

その配線層を形成するには、まず、図１２（ａ）に示すように、ガラス・エポキシ樹脂よりなる樹脂基材６１の両面に第１及び第２の導体層６２、６３を貼付する。各導体層６２、６３としては、例えば、厚さが約３５μmの銅箔を使用し得る。

次いで、図１２（ｂ）に示すように、各導体層６２、６３にドライフィルムレジストを貼付し、それを露光、現像してレジストパターン６４を形成する。

続いて、図１２（ｃ）に示すように、上記のレジストパターン６４をマスクにしながら、塩化銅を含むエッチング液を用いて各導体層６２、６３をウエットエッチングし、第１及び第２の配線パターン６２ａ、６３ａを形成する。

その後、図１３に示すように、マスクに用いたレジストパターン６４を除去し、配線層６０の基本構造を得る。

この後は、この配線層６０と、既述の抵抗層５０（図１１参照）とを積層する工程に移る。

図１４〜図１６は、これら抵抗層５０と配線層６０とを積層してなる回路基板の製造途中の断面図である。

まず、図１４（ａ）に示すように、上記の抵抗層５０と配線層６０との間に絶縁層７０を配しながら、各層５０、６０、７０を交互に積層することにより、積層体７５を作製する。なお、絶縁層７０としては、例えば厚さが約１００μmの絶縁性のプリプレグを使用し得る。

また、この積層体７５の最上層と最下層には、導体層７１として厚さが約３５μmの銅箔を配する。

次いで、図１４（ｂ）に示すように、加熱温度を１８５℃とする条件で真空プレスにより積層体７５をプレスし、各層５０、６０、７０、７１を一体化する。

そして、図１５（ａ）に示すように、ドリル加工により積層体７５に貫通孔７５ａを形成し、その貫通孔７５ａの内面に各配線パターン１６ａ、６２ａ、６３ａを表出させる。

その後、図１５（ｂ）に示すように、貫通孔７５ａ内に無電解銅めっき層を形成した後、その無電解銅めっき層を給電層にして電解めっきを行うことにより、貫通孔７５ａ内と導体層７１の上とにめっき層７６を形成する。

そのめっき層７６により、貫通孔７５ａに表出していた各配線パターン１６ａ、６２ａ、６３ａが電気的に接続されることになる。

続いて、図１６（ａ）に示すように、ドライフィルムレジストを露光、現像して得られたレジストパターン７９をめっき層７６上に形成し、そのレジストパターン７９をマスクにして各層７１、７６をウエットエッチングすることにより、配線７１ａを形成する。

この後に、レジストパターン７９を除去することにより、図１６（ｂ）に示すような本実施形態に係る回路基板９０の基本構造を完成させる。

その回路基板９０は、抵抗素子３０の上に、配線パターン６２ａ、６３ａと絶縁層７０とが交互に複数積層された多層配線基板である。

上記した本実施形態によれば、図１４（ｂ）の工程で積層体７５をプレスするときに積層体７５が加熱される。このように加熱されても、抵抗素子３０の電極３１に裾野部分３１ａ（図７（ｂ）参照）を設けたので、第１実施形態で説明したように抵抗パターン１３ａに断線が発生し難い。このように、本実施形態では、加熱工程を経ても抵抗素子３０が不良になり難く、信頼性が維持された回路基板９０を提供することができる。

以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。例えば、上記では多層配線基板の層間に抵抗素子３０、４０を形成したが、フレキシブルな回路基板上に抵抗素子３０、４０を形成するようにしてもよい。

（５）第４実施形態
本実施形態では、第３実施形態と同様に、回路基板に第１実施形態や第２実施形態で作製した抵抗素子を適用する。

但し、その回路基板のコア基板には、以下に説明するように、樹脂よりも熱膨張率が低い炭素繊維を主にしてなる材料を使用する。

図１７〜図２１は、本実施形態に係る回路基板の製造途中の断面図である。なお、これらの図において、第１〜第３実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。

まず、図１７（ａ）に示すように、炭素繊維の織布にエポキシ樹脂を含浸させた厚さが約０．２mmの炭素繊維プリプレグ９１を１０枚積層すると共に、その積層体の上下に厚さが約１００μmの絶縁性プリプレグ９２を配する。

次いで、図１７（ｂ）に示すように、上記の各プリプレグ９１、９２を不図示の金型内において圧力を３MPa、温度を１８０℃、加圧時間を１時間とする条件で真空プレスし、厚さが約２mmの複合コア基板９４を作製する。

続いて、図１７（ｃ）に示すように、ドリル加工により複合コア基板９４に開口９４ａを形成する。その開口９４ａの直径は特に限定されないが、後述の貫通孔よりも広い直径であるのが好ましく、本実施形態では約０．８mmとする。

次いで、図１８（ａ）に示すように、上記の開口９４ａに熱硬化性の絶縁樹脂９６を充填した後、その絶縁樹脂９６を加熱して熱硬化させる。

その後、図１８（ｂ）に示すように、開口９４ａからはみ出した部分の絶縁樹脂９６を研磨により除去する。

次に、図１９（ａ）に示すように、第３実施形態で説明した抵抗層５０、絶縁層７０、及び導体層７１を用意し、それらを複合コア基板９４を中心にして図示のように積層することにより、積層体１１０を作製する。その積層体１１０においては、抵抗層５０の樹脂基材１１（図１１参照）が、コア基板９４の上方に形成される。

続いて、図１９（ｂ）に示すように、加熱温度を１８５℃とする条件で真空プレスにより積層体１１０をプレスし、複合コア基板９４と各層５０、７０、７１とを一体化する。

そして、図２０（ａ）に示すように、絶縁樹脂９６を通るように積層体１１０に貫通孔１１０ａを形成し、その貫通孔７５ａの内面に抵抗層５０の配線パターン１６ａを表出させる。その貫通孔７５ａはドリル加工により形成され、その直径は複合コア基板９４の開口９４ａよりも狭い直径、例えば約０．３５mmとする。

その後、図２０（ｂ）に示すように、貫通孔１１０ａ内に無電解銅めっき層を形成した後、その無電解銅めっき層を給電層にして電解めっきを行うことにより、貫通孔１１０ａ内と導体層７１の上とにめっき層１０１を形成する。

そのめっき層１０１により、貫通孔１１０ａに表出している配線パターン１６ａ同士が電気的に接続されることになる。

但し、複合コア基板９４は絶縁樹脂９６によりめっき層１０１から隔てられるので、コア基板９４中の導電性の炭素繊維がめっき層１０１に電気的に接続されることはない。

続いて、図２１（ａ）に示すように、ドライフィルムレジストを露光、現像して得られたレジストパターン１０３をめっき層１０１上に形成し、そのレジストパターン１０３をマスクにして各層７１、１０１をウエットエッチングすることにより、配線７１ａを形成する。

この後に、レジストパターン１０３を除去することにより、図２１（ｂ）に示すような本実施形態に係る回路基板１００の基本構造を完成させる。

以上説明した本実施形態によれば、図１７（ａ）、（ｂ）に示したように、炭素繊維プリプレグ９１を利用して複合コア基板９４を作製した。そのような複合コア基板９４を備えた回路基板１００の熱膨張率は、各層５０、７０、７１の膜厚や材料によって異なるが、典型的には１０ppm／℃以下の小さな値となる。この値は、ガラス繊維にエポキシ樹脂を含浸させたプリプレグからなる樹脂基板の値よりも小さい値である。

これに対し、抵抗素子３０の電極３１（図７（ｂ）参照）中の銅の熱膨張率は約１７ppm／℃であり、回路基板１００の熱膨張率（１０ppm／℃以下）と比較して大きな値となる。このように、複合コア基板９４に炭素繊維を使用すると、回路基板１００と抵抗素子３０との熱膨張率差が顕著となり、その熱膨張率差に起因して抵抗素子３０がその周囲から大きな応力を受ける。

このように応力を受けても、本実施形態では抵抗素子３０の電極３１に裾野部分３１ａ（図７（ｂ）参照）を設けたので、裾野部分３１ａ付近で応力を分散でき、抵抗パターン１３ａに加わる応力を少なくできる。

これにより、炭素繊維により熱膨張率が低減された複合コア基板９４を用いる場合であっても、応力が原因で抵抗パターン１３ａが断線する危険性を低減でき、回路基板１００の不良率を小さくすることが可能となる。

なお、複合コア基板９４に使用可能な材料は炭素繊維に限定されず、炭素繊維プリプレグ９１（図１７（ａ）参照）に代えてインバ合金板を使用してもよい。インバ合金は、鉄とニッケルとの合金であり、合金中でのニッケルの濃度が３６％程度のときに熱膨張率が最小となる。このようにインバ合金も熱膨張率が低いので、裾野部分３１ａを設けて抵抗パターン３１ａに加わる応力を低減する実益がある。

ところで、抵抗パターン１３ａに加わる応力は、裾野部分３１ａの斜度に依存すると考えられる。

図２２は、裾野部分３１ａの好適な斜度について説明するための断面図である。なお、図２２において、第１実施形態の図７（ｂ）で説明したのと同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。

図２２では、電極３１の高さをT、裾野部分３１ａの長さをLとし、抵抗パターン１３ａの主面から測った裾野部分３１ａの斜度をθとしている。

抵抗パターン１３ａに加わる応力を低減するには、裾野部分３１ａの斜度θの正接であるT/Lをなるべく小さくするのが好ましく、好適にはT/L＜１とするのが好ましい。

特に、本実施形態のように１０ppm／℃以下の低い熱膨張率を有する回路基板１００においては、抵抗素子３０と回路基板１００との熱膨張率差が大きくなるため、T/Lを１よりも更に小さくし、例えばT/L＜０．６とするのが好ましい。

なお、ガラス繊維とエポキシ樹脂との複合材よりなる回路基板を使用する場合、その回路基板と抵抗素子３０との熱膨張率が実質的に一致していれば、抵抗素子３０には応力が加わらないようにも考えられる。しかし、その回路基板には製造時の熱履歴によって反りが発生するため、その反りが原因で抵抗素子３０に応力が加わる。よって、この場合でも、上記と同様にT／L＜１とするのが好ましい。

次に、本願発明者が調査した抵抗素子３０の不良率について説明する。

その調査では、本実施形態に従って作製された熱膨張率が６ppm／℃の回路基板１００において、裾野部分３１ａの斜度の正接T／Lを０．６にした。当該正接は約３０°の斜度に相当する。

また、裾野部分３１ａを設けたことで得られる効果を確認するため、L＝０として裾野部分３１ａを設けなかった回路基板１００も比較例として作製し、当該比較例においても不良率を調査した。

その結果を次の表１に示す。

表１に示すように、この調査では、回路基板１００内に１２８９４個の抵抗素子３０を作製した。

そして、裾野部分３１ａを形成しない比較例では、１２８９４個の抵抗素子３０のうちの２９個において抵抗パターン１３ａの断線が発生し、１５２個において抵抗値の設計値からの増分が設計値の３０％よりも大きくなった。

これにより、比較例では、不良件数の総数が１８１件（＝２９件＋１５２件）となり、不良率が１．４％となった。

これに対し、本実施形態では、抵抗パターン１３ａが断線したり、抵抗値の設計値からの増分が抵抗値の３０％よりも多くなった抵抗素子３０は発生せず、不良率は０％となった。

このことから、裾野部分３１ａが抵抗素子３０の不良率の低減に有効であることが確認できた。

更に、本願発明者は、本実施形態と比較例のそれぞれについて、上記した１２８９４個の抵抗素子３０の抵抗値の平均値、最大値、最小値、標準偏差について調査した。

その結果を次の表２に示す。

なお、比較例に係る抵抗素子は、第１実施形態の図１（ａ）〜図２（ｂ）に従って作製した。

表２に示すように、裾野部分３１ａを設けない比較例では、抵抗値の平均値が設計値よりも１４％大きくなり、抵抗値の標準偏差が２９．７Ωとなった。

これに対し、裾野部分３１ａを設けた本実施形態では、抵抗値の平均値が設計値から０．７％小さくなったものの、ほぼ設計通りの抵抗値を得ることができた。更に、本実施形態の標準偏差も１５．４Ωとなり、比較例よりも小さくなった。

これは、第１実施形態の図６（ｂ）に示したように、薄膜化で外形のばらつきが抑制された導体パターン１４ａをマスクにして抵抗パターン１３ａを形成したため、本実施形態では抵抗パターン１３ａのパターニング精度が比較例よりも向上したためと考えられる。

（６）第５実施形態
図２３〜図２６は、本実施形態に係る抵抗素子の製造途中の断面図である。なお、これらの図は第１実施形態の図３（ｂ）の一部領域Aを拡大したものである。また、図２３〜図２６において、第１実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。

この回路基板を製造するには、第１実施形態に従って図３（ｂ）の構造を得た後、図２３（ａ）に示すように、後で電極になる部分の導体層１４の上に第１のレジストパターン４１を形成する。

次いで、図２３（ｂ）に示すように、塩化銅を含むエッチング溶液を用いて、銅よりなる導体層１４をハーフエッチングする。

これにより、第１のレジストパターン４１で覆われていない第１の領域R1における導体層１４の厚さが薄くなり、導体層１４に第１の段差面１４ｆが形成される。その第１の段差面１４ｆの高さは、例えば、抵抗体層１３の上面から約２０μm程度である。

このウエットエッチングの後、第１のレジストパターン４１は除去される。

次に、図２３（ｃ）に示すように、導体層１４の上面にドライフィルムレジストを貼付し、それを露光、現像することにより、第２のレジストパターン４２を形成する。

そして、図２４（ａ）に示すように、この第２のレジストパターン４２をマスクにしながら、塩化銅を含むエッチング溶液を用いて導体層１４を再度ハーフエッチングする。

このとき、第１の領域R1に包含される第２の領域R2における導体層１４は第２のレジストパターン４２に覆われておらず、当該領域R2における導体層１４の厚さがウエットエッチングにより薄くなり、導体層１４に第２の段差面１４ｇが形成されることになる。

その第２の段差面１４ｇの高さは特に限定されないが、本実施形態では第１の段差面１４ｆよりも低い高さ、例えば抵抗体層１３の上面から約１０μmの高さにその第２の段差面１４ｇは位置する。

この後、第２のレジストパターン４２は除去される。

次に、図２４（ｂ）に示すように、導体層１４の上に再びドライフィルムレジストを貼付し、それを露光、現像して第３のレジストパターン４３を形成する。

続いて、図２４（ｃ）に示すように、第３のレジストパターン４３をマスクにしながら導体層１４をウエットエッチングする。

これにより、第１の領域R1と第２の領域R2の外側の第３の領域R3における導体層１４が除去され、当該領域R3に抵抗体層１３が露出すると共に、エッチングされずに残存する導体層１４からなる導体パターン１４ａが形成される。

なお、このウエットエッチングで使用するエッチング液は特に限定されないが、本実施形態では塩化銅を含むエッチング液を使用する。

次に、図２５（ａ）に示すように、導体パターン１４ａをハードマスクに使用して抵抗体層１３をウエットエッチングし、エッチングされずに残存する抵抗体層１３を抵抗パターン１３ａとする。そのウエットエッチングでは、例えば、硝酸と塩酸との混合液がエッチング液として用いられる。

また、第１実施形態で説明したように、その抵抗パターン１３ａは、電極部１３ｄと延在部１３ｅとを有する。

その後に、第３のレジストパターン４３は除去される。

次いで、図２５（ｂ）に示すように、導体層１４の上にドライフィルムレジストを貼付し、それを露光、現像することにより、電極部１３ｄの上方の導体層１４上に第４のレジストパターン４５を形成する。

更に、図２５（ｃ）に示すように、第４のレジストパターン４５をマスクにしながら、第２の領域R2に包含される第４の領域R4における導体パターン１４ａをウエットエッチングして除去し、エッチングされずに残存する導体パターン１４ａを電極３１にする。

このウエットエッチングでは、例えば、塩化銅を含むエッチング液が使用される。

この後に、第４のレジストパターン４５を除去することにより、図２６に示すような本実施形態に係る抵抗素子４９の基本構造を完成させる。

その抵抗素子４９の電極３１には、既述の第１の段差面１４ｆと第２の段差面１４ｇに起因して、電極部１３ｄから延在部１３ｅに向かって厚さが段階的に薄くなる裾野部分３１ａが形成される。

以上説明した本実施形態によれば、第１実施形態と同様に、温度変動に伴う電極３１の体積変動が裾野部分３１ａにおいて小さくなり、裾野部分３１ａ付近の抵抗パターン１３ａに加わる応力を少なくできる。これにより、応力が原因で抵抗パターン１３ａが断線するのを防止でき、抵抗素子４９の信頼性を高めることが可能となる。

更に、第１の段差面１４ｆを形成する工程（図２３（ｂ））と第２の段差面１４ｇを形成する工程（図２４（ａ））に分けて導体層１４をエッチングするので、導体層１４を一度にエッチングする場合と比較して各回のエッチング量を少なくできる。

そのため、これら図２３（ｂ）と図２４（ａ）のそれぞれのエッチング工程でエッチングが横方向に進行し難くなり、外形のばらつきが抑制された導体パターン１４ａが得られる。

そのため、その導体パターン１４ａをマスクするエッチングで形成される抵抗パターン１３ａが、導体パターン１４ａから安定した外形を引き継ぐようになり、抵抗パターン１３ａの抵抗値を安定させることが可能となる。

以上説明した各実施形態に関し、更に以下の付記を開示する。

（付記１） 基材と、
前記基材の上方に形成された抵抗素子とを有し、
前記抵抗素子が、電極部と延在部とを備えた抵抗パターンと、前記抵抗パターンの前記電極部上に形成され、前記延在部に向かって厚さが薄くなる裾野部分を備えた電極とを有することを特徴とする回路基板。

（付記２） 前記裾野部分は、前記電極部から前記延在部に向かって厚さが段階的に薄くなることを特徴とする付記１に記載の回路基板。

（付記３） 前記裾野部分は、前記電極部から前記延在部に向かって厚さが連続的に薄くなることを特徴とする付記１に記載の回路基板。

（付記４） 前記抵抗素子の上に、絶縁層と配線パターンとが交互に複数積層されたことを特徴とする付記１〜３のいずれかに記載の回路基板。

（付記５） 炭素繊維とインバ合金の少なくとも一方を含むコア基板を更に有し、
前記基材が、前記コア基板の上方に形成されたことを特徴とする付記１〜４のいずれかに記載の回路基板。

（付記６） 前記裾野部分の斜度の正接が１よりも小さいことを特徴とする付記１〜５のいずれかに記載の回路基板。

（付記７） 絶縁層の上に形成され、電極部と延在部とを備えた抵抗パターンと、
前記抵抗パターンの前記電極部上に形成され、前記延在部に向かって厚さが薄くなる裾野部分を備えた電極と、
を有することを特徴とする抵抗素子。

（付記８） 前記電極は、前記抵抗パターンよりもシート抵抗の低い材料よりなることを特徴とする付記７に記載の抵抗素子。

（付記９） 前記裾野部分は、前記電極部から前記延在部に向かって厚さが段階的に薄くなることを特徴とする付記７又は付記８に記載の抵抗素子。

（付記１０） 前記裾野部分は、前記電極部から前記延在部に向かって厚さが連続的に薄くなることを特徴とする付記７又は付記８に記載の抵抗素子。

（付記１１） 基材の上方に抵抗体層と導体層とを順に形成する工程と、
前記導体層の厚さを薄くする工程と、
前記導体層の上に、第１の電極パターンを選択的に形成する工程と、
前記導体層の厚さを薄くした後、前記導体層をパターニングすることにより導体パターンを形成する工程と、
前記導体パターンをマスクにして前記抵抗体層をエッチングすることにより、前記第１の電極パターンから前記基材の横方向に延在する延在部を備えた抵抗パターンを形成する工程と、
前記抵抗パターンを形成した後、前記導体パターンをパターニングすることにより、前記第１の電極パターンよりも前記延在部側に延びた第２の電極パターンを形成する工程と、
を有することを特徴とする回路基板の製造方法。

（付記１２） 前記第２の電極パターンを形成する工程は、前記第１の電極パターンの側面のうち前記延在部寄りの側面と、前記第１の電極パターンの上面とを覆うレジストパターンを形成し、該レジストパターンをマスクにしながら前記導体パターンをウエットエッチングすることにより行われることを特徴とする付記１１に記載の回路基板の製造方法。

（付記１３） 前記第２の電極パターンを形成する工程は、前記第１の電極パターンの側面のうち前記延在部寄りの側面から後退したレジストパターンを前記第１の電極パターンの上に形成し、該レジストパターンをマスクにしながら前記導体パターンをウエットエッチングすることにより行われることを特徴とする付記１１に記載の回路基板の製造方法。

（付記１４） 前記導体パターンを形成する工程は、前記導体層の上にレジストパターンを形成し、該レジストパターンをマスクにして前記導体層をウエットエッチングすることにより行われることを特徴とする付記１１に記載の回路基板の製造方法。

（付記１５） 第２の電極パターンを形成した後、該第２の電極パターンの上に絶縁層を形成する工程と、
前記絶縁層の上に配線層を形成する工程と、
前記基材、前記絶縁層、及び前記配線層を加熱しながらプレスすることにより積層体を形成する工程とを更に有することを特徴とする付記９〜１４のいずれかに記載の回路基板の製造方法。

１…絶縁層、２…抵抗体層、２ａ…抵抗パターン、３…導体層、３ａ…導体パターン、３ｂ…電極、４…第１のレジストパターン、５…第２のレジストパターン、６…抵抗素子、１０…積層板、１１…樹脂基材、１２、１５…絶縁層、１３…抵抗体層、１３ａ…抵抗パターン、１３ｄ…電極部、１３ｅ…延在部、１４、１６…導体層、１４ａ…導体パターン、１４ｂ…第３の電極パターン、１４ｃ…側面、２１…第１のレジストパターン、２１ａ…第１の窓、２２…第１の電極パターン、２２ａ…側面、２３…第２のレジストパターン、２３ａ…第２の窓、２４…第２の電極パターン、２６…第３のレジストパターン、２８…第４のレジストパターン、３０、４０、４９…抵抗素子、３１…端子、３１ａ…裾野部分、３３…第５のレジストパターン、４１…第１のレジストパターン、４２…第２のレジストパターン、４３…第３のレジストパターン、４５…第４のレジストパターン、５０…抵抗層、６０…配線層、６１…樹脂基材、６２、６３…第１及び第２の導体層、６４…レジストパターン、６２ａ、６３ａ…第１及び第２の配線パターン、７０…絶縁層、７１…導体層、７１ａ…配線、７５…積層体、７５ａ…貫通孔、７６…めっき層、７９…レジストパターン、９０…回路基板、９１…炭素繊維プリプレグ、９２…絶縁性プリプレグ、９４…複合コア基板、９４ａ…開口、９６…絶縁性樹脂、１００…回路基板、１１０…積層体、１１０ａ…貫通孔。

Claims (10)

1. 基材と、
   前記基材の上方に形成された抵抗素子とを有し、
   前記抵抗素子が、電極部と延在部とを備えた抵抗パターンと、前記抵抗パターンの前記
   電極部上に形成され、前記延在部に向かって厚さが段階的に薄くなる裾野部分を備えた電極とを有することを特徴とする回路基板。
2. 前記抵抗素子の上に、絶縁層と配線パターンとが交互に複数積層されたことを特徴とする請求項１に記載の回路基板。
3. 前記電極が複数層から成ることを特徴とする請求項１又は請求項２に記載の回路基板。
4. 絶縁層の上に形成され、電極部と延在部とを備えた抵抗パターンと、
   前記抵抗パターンの前記電極部上に形成され、前記延在部に向かって段階的に厚さが段階的に薄くなる裾野部分を備えた電極と、
   を有することを特徴とする抵抗素子。
5. 前記電極は、前記抵抗パターンよりもシート抵抗の低い材料よりなることを特徴とする請求項４に記載の抵抗素子。
6. 前記電極が複数層から成ることを特徴とする請求項４又は請求項５に記載の抵抗素子。
7. 基材の上方に抵抗体層と導体層とを順に形成する工程と、
   前記導体層の厚さを薄くする工程と、
   前記導体層の上に、第１の電極パターンを選択的に形成する工程と、
   前記導体層の厚さを薄くした後、前記導体層をパターニングすることにより導体パター
   ンを形成する工程と、
   前記導体パターンをマスクにして前記抵抗体層をエッチングすることにより、前記第１の電極パターンから前記基材の横方向に延在する延在部を備えた抵抗パターンを形成する工程と、
   前記抵抗パターンを形成した後、前記導体パターンをパターニングすることにより、前記第１の電極パターンよりも前記延在部側に延びた第２の電極パターンを形成する工程と、
   を有することを特徴とする回路基板の製造方法。
8. 前記第２の電極パターンを形成する工程は、前記第１の電極パターンの側面のうち前記延在部寄りの側面と、前記第１の電極パターンの上面とを覆うレジストパターンを形成し、該レジストパターンをマスクにしながら前記導体パターンをウエットエッチングすることにより行われることを特徴とする請求項７に記載の回路基板の製造方法。
9. 前記第２の電極パターンを形成する工程は、前記第１の電極パターンの側面のうち前記延在部寄りの側面から後退したレジストパターンを前記第１の電極パターンの上に形成し、該レジストパターンをマスクにしながら前記導体パターンをウエットエッチングすることにより行われることを特徴とする請求項７に記載の回路基板の製造方法。
10. 前記導体パターンを形成する工程は、前記導体層の上にレジストパターンを形成し、該
    レジストパターンをマスクにして前記導体層をウエットエッチングすることにより行われ
    ることを特徴とする請求項７に記載の回路基板の製造方法。

Images