JP5452155B2 - サージ電圧抑制装置およびモータ制御装置 - Google Patents

Description

本発明は、インバータによりモータが駆動される際に、そのモータ端にて発生するサージ電圧を抑制するサージ電圧抑制装置およびこのサージ電圧抑制装置を備えたモータ制御装置に関する。

電圧形ＰＷＭ方式のインバータは、矩形波状（パルス状）の電圧を出力する。このような出力電圧は、電圧変化率（ｄＶ／ｄｔ）が高いため、非常に高い周波数成分を含んでいる。また、インバータの出力電圧は、ケーブルを介してモータに供給される。このようなことから、ケーブルとモータのインピーダンスの相違による反射共振などが原因で、モータ端においてサージ電圧が発生する。このサージ電圧は、上記ケーブルの長さや種類（インピーダンス）、布設方法などに依存しており、その最大値はインバータの出力端における電圧の２倍以上になることが知られている。上記サージ電圧が原因で、モータの巻線のうち、特にインバータに近い側の巻線部分の絶縁が劣化してしまう。モータ巻線の絶縁劣化が進むと、最悪の場合には絶縁破壊に至る可能性もあり、その場合には非常に危険な状態となる。

そこで、インバータ出力端またはモータ端に、交流リアクトル、サージ電圧抑制フィルタなどを付加し、サージ電圧の発生を抑制することが広く行われている。ただし、一般にこれらの付加装置は価格が高い上、大きく且つ重い。このため、その設置に多大な労力を要するとともに設置スペースを広くとらなければならない。
一方、特許文献１には、サージ吸収用の半導体素子を用いてサージ電圧を抑制する技術が開示されている。このものによれば、所定の電圧を超えるサージ電圧が印加されると、半導体素子が電流を流し、その電圧を所定値にクランプする。このような動作によってサージ電圧が抑制される。

特許第３７４２６３６号公報 特開昭６１−１２２０号公報

一般的に使用されるサージ吸収用の半導体素子としては、例えばツェナーダイオードが挙げられる。現状、ツェナーダイオードの定格電圧（ツェナー電圧の定格値）は、最大でも４００Ｖ程度である。一方、モータに生じるサージ電圧の電圧値は、少なくとも１０００Ｖ程度となる。このことから、特許文献１記載の半導体素子を、前述したインバータにより駆動されるモータ端の例えば各相間に接続してサージ電圧を抑制しようとする場合、次のような問題が生じる。

すなわち、モータ端に生じるサージ電圧を抑制するためには、各相間に複数の上記半導体素子を直列に接続することで単体でのクランプ電圧よりも高いクランプ電圧を実現する必要がある。しかし、このように複数の半導体素子を直列接続して用いると、各素子の特性のばらつきに起因して各半導体素子が分担する電圧が不平等になってしまう。分担電圧が不平等になると、高い電圧を分担している素子が故障してしまう可能性が生じる。

半導体素子の故障には、大きく分けて短絡モードと開放モードとがあるが、開放モードで故障する場合でも、まず短絡故障が発生し、それに伴い流れる過大な電流により素子内部の最も弱い部分が溶断して最終的に開放モードになる。つまり、半導体素子が故障する際、必ず最初に短絡状態が生じる。このことから、直列接続された半導体素子の１つが故障すると、その半導体素子は必ず短絡状態となる。そして、この故障した半導体素子が分担していた電圧が残りの半導体素子に印加されることで、これらが連鎖的に故障するおそれがある。全ての半導体素子が故障状態になると、モータの各相間が短絡状態になる。

通常、モータの各相間が短絡状態になると、インバータ側において、出力電流の過電流保護機能が動作してインバータ出力が遮断されるようになっている。しかし、この保護機能が動作する前に、故障した半導体素子が開放モードに移行した場合、モータの短絡状態が解消される。このようになると、半導体素子の故障によりサージ電圧抑制のための機能が無効化しているにもかかわらず、それに気付かずに運転が継続されてしまい、前述したサージ電圧による問題が生じるおそれがある。一方、上記保護機能が動作してインバータ出力が遮断された場合であっても、遮断される前の一時的な短絡状態において過大な電流が流れ、主系統の他の機器に悪影響を及ぼす可能性がある。

そこで、このような半導体素子の故障を検出するための構成を付加することが考えられる。例えば、特許文献２には、サージ電圧吸収用の半導体素子と直列に発光ダイオードまたはフォトカプラの発光素子を接続し、半導体素子が完全な短絡状態となる前の低インピーダンス状態を発光ダイオードの発光状態またはフォトカプラの受光素子の駆動状態により検出する技術が開示されている。

この特許文献２の技術を用いて、上記モータの各相間に接続したサージ吸収用の半導体素子の故障を検出しようとすると、以下のような問題が生じる。すなわち、素子が上述した低インピーダンス状態である期間は長いとは限らない。従って、この低インピーダンス状態を検出して何らかの保護動作を実行する前に、半導体素子が完全な短絡状態になる可能性がある。このようになると、短絡電流が流れることにより半導体素子および発光ダイオードなどの検出素子も故障する可能性があり、有効な故障検出ができないことになる。

本発明は上記事情に鑑みてなされたものであり、その目的は、サージ電圧を抑制するために用いる半導体素子の特性のばらつきに起因した故障を防ぐとともに、半導体素子の故障状態を直ちに検出することができるサージ電圧抑制装置およびこのサージ電圧抑制装置を備えたモータ制御装置を提供することにある。

上記した目的を達成するために、本発明のサージ電圧抑制装置は、電圧形ＰＷＭ方式のインバータによりモータが駆動される際に、そのモータ端にて発生するサージ電圧を抑制するサージ電圧抑制装置であって、前記モータ端の各相に対応して設けられ、当該各相の電圧が所定のクランプ電圧を超えて上昇しようとすると当該モータ端から電流を流すことで、当該各相の電圧を前記クランプ電圧に制限するクランプ部と、前記クランプ部に対応して設けられ、対応する前記クランプ部が短絡故障すると、直ちに当該クランプ部が介在する通電経路を遮断する保護動作を行う保護部と、前記保護部に対応して設けられ、対応する前記保護部により前記保護動作が行われたことを検出すると、その保護部に対応する前記クランプ部が故障状態であることを表す故障検出信号を外部に出力する故障検出部とを備え、前記クランプ部は、ドレイン・ソース間に内蔵されたボディダイオードを有する第１および第２のパワーＭＯＳＦＥＴを備え、前記第１および第２のパワーＭＯＳＦＥＴのゲート・ソース間をそれぞれ短絡するとともに、前記第１のパワーＭＯＳＦＥＴと前記第２のパワーＭＯＳＦＥＴとを前記ボディダイオードによる整流方向が互いに逆向きとなるように直列に接続して構成されていることを特徴とする。

上記構成によれば、従来はサージ吸収用途に用いられることがなかったパワーＭＯＳＦＥＴによりクランプ部が構成されている。なお、このパワーＭＯＳＦＥＴは、ドレイン・ソース間の耐圧実力値の高いものまで広く流通しており、所定のクランプ電圧に合わせて耐圧実力値を選定することが可能である。そして、第１および第２のパワーＭＯＳＦＥＴは、各相の電圧の極性に応じていずれか一方のみがアバランシェ動作し、そのドレイン・ソース間電圧は耐圧実力値に制限され、これにより、モータ端におけるサージ電圧が所定のクランプ値に制限される。

本発明によれば、クランプ部を構成する第１および第２のパワーＭＯＳＦＥＴは、各相の電圧の極性に応じていずれか一方のみがクランプ動作を行うので、各半導体素子の特性のばらつきに起因する故障が発生することはない。また、保護部による保護動作が行われたことを検出すると、その保護部に対応するクランプ部が故障状態であることを表す故障検出信号を外部に出力する検出部を備えているので、サージ電圧を抑制することができない状態で、インバータの運転が継続されることを確実に防止することができる。

本発明の第１の実施形態を示すモータ制御装置の概略構成図 サージ電圧抑制装置の電気構成を示す図 クランプ部の故障検出に係る構成を示す図 本発明の第２の実施形態を示すクランプ部の構成図 本発明の第３の実施形態を示す図２相当図 本発明の第４の実施形態を示す検出部の構成図 本発明の第５の実施形態を示す図６相当図 本発明の第６の実施形態を示す図６相当図 本発明の第７の実施形態を示す図６相当図 図１相当図 本発明の第８の実施形態を示す図６相当図 図１相当図 本発明の第９の実施形態を示す図６相当図 図３相当図 本発明の第１０の実施形態を示す図６相当図 図３相当図 本発明の第１１の実施形態を示す図１相当図 本発明の第１２の実施形態を示す図２相当図 本発明の第１３の実施形態を示す図２相当図 図１相当図

（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
図１は、モータ制御装置の電気構成を概略的に示している。図１に示すモータ制御装置１は、汎用の電圧形インバータ２によりモータ３をＰＷＭ駆動して制御するものである。インバータ２の各出力端子には、電圧供給線４ｕ、４ｖ、４ｗ（ケーブルに相当）を介してモータ３の各相端子が接続されている。モータ３は、例えば三相の交流モータである。

インバータ２は、直流電源回路（図示せず）、インバータ主回路、ゲート駆動回路（図３に符号５を付して示す）、制御部（図３に符号６を付して示す）などから構成されている。直流電源回路は、交流電源より供給される交流を整流および平滑して出力する。インバータ主回路は、スイッチング素子を三相フルブリッジ接続して構成されたものであり、直流電源回路から出力される直流電圧を三相交流電圧に変換する。この三相交流電圧は、インバータ２の負荷であるモータ３に供給される。制御部６は、インバータ主回路からパルス幅変調された指定周波数の三相交流電圧が出力されるようにインバータ主回路の各スイッチング素子の駆動をゲート駆動回路５を介して制御する。

電圧供給線４ｕ−４ｖ間、電圧供給線４ｖ−４ｗ間および電圧供給線４ｕ−４ｗ間には、それぞれサージ電圧抑制装置７、８および９が接続されている。サージ電圧抑制装置７〜９は、モータ３端において発生するサージ電圧を抑制するものであり、クランプ部１０、保護部１１、検出部１２および端子Ｐ１〜Ｐ３を備えている。

クランプ部１０は、端子Ｐ１、Ｐ２間の電圧を所定のクランプ電圧ＶCPに制限する。保護部１１は、クランプ部１０が短絡故障した場合に、端子Ｐ１、Ｐ２間の通電経路を遮断する保護動作を行う。検出部１２は、保護部１１による保護動作が行われたことを検出するものであり、その保護動作を検出すると、クランプ部１０が故障状態であることを表す故障検出信号を端子Ｐ３を介してインバータ２に出力する。なお、インバータ２と検出部１２との間には、実際には複数の信号線が接続されるが、図１では、これら複数の信号線を１つの複合信号線１３（多芯線ケーブル）として表している。

図２は、サージ電圧抑制装置の具体的な構成を示している。なお、図２には、サージ電圧抑制装置７の構成のみを示すが、サージ電圧抑制装置８、９についても同様に構成されている。クランプ部１０は、トランジスタＭ１、Ｍ２を備えている。トランジスタＭ１、Ｍ２は、Ｎチャネル型のパワーＭＯＳＦＥＴであり、それぞれドレイン・ソース間に接続されたボディダイオードＢＤ１、ＢＤ２を備えている。トランジスタＭ１、Ｍ２は、ドレイン・ソース間の耐圧実力値（実力耐圧）が１０００Ｖ程度のものを選定して使用している。これにより、詳細の動作は後述するが、クランプ部１０のクランプ電圧ＶCPは、約１０００Ｖとなっている。

トランジスタＭ１、Ｍ２は、いずれもゲート・ソース間が短絡されており、通常はオフ状態に固定されている。トランジスタＭ１、Ｍ２は、各ソースが互いに接続されている。トランジスタＭ１のドレインはノードＮａに接続され、トランジスタＭ２のドレインはノードＮｂに接続されている。

保護部１１は、速断型のヒューズＦ１を備えている。ヒューズＦ１の両端子は、それぞれノードＮｃ、Ｎｄに接続されている。保護部１１とクランプ部１０とは、端子Ｐ１と端子Ｐ２の間に直列に接続されている。すなわち、端子Ｐ１とノードＮｃが接続され、ノードＮｄとノードＮａが接続され、ノードＮｂが端子Ｐ２に接続されている。

検出部１２は、フォトカプラＰＣ１、ダイオードＤ１、Ｄ２および抵抗Ｒ１、Ｒ２を備えている。ノードＮｅとノードＮｆの間には、フォトカプラＰＣ１の一次側発光素子である発光ダイオードＬＤ１、ダイオードＤ１および抵抗Ｒ１が直列に接続されている。また、ノードＮｇとノードＮｆの間には、ダイオードＤ２および抵抗Ｒ１が直列に接続されている。ノードＮｅは端子Ｐ１に接続され、ノードＮｆは端子Ｐ２に接続され、ノードＮｇは、クランプ部１０のノードＮａと保護部１１のノードＮｄと共通に接続されている。抵抗Ｒ１は、端子Ｐ１と端子Ｐ２の間の通電経路に流れる電流を制限するものであり、高抵抗値のものが使用される。ダイオードＤ２は、ダイオードＤ１と抵抗Ｒ１の相互接続点Ｎｈの電位を、ヒューズＦ１が導通している状態且つ後述する特定の条件下において、端子Ｐ１の電圧からダイオードＤ２の順方向電圧ＶＦを減じた電圧に固定するために設けられている。

フォトカプラＰＣ１は、トランジスタ出力型のものであり、その二次側受光素子は、フォトダイオードＰＤ１およびＮＰＮ形のトランジスタＴ１を集積化して構成されている。フォトダイオードＰＤ１のカソードとトランジスタＴ１のコレクタとは共通に接続されるとともにノードＮｉに接続されている。トランジスタＴ１のエミッタは、ノードＮｊに接続されるとともに、抵抗Ｒ２を介してノードＮｋに接続されている。抵抗Ｒ２は、トランジスタＴ１のコレクタ電流を制限するとともに、トランジスタＴ１がオフしている期間にノードＮｊの電位をノードＮｋの電位に固定するプルダウン抵抗である。ノードＮｉ、Ｎｋは、それぞれ端子Ｖｃｃ、端子Ｎに接続されている。サージ電圧抑制装置７は、インバータ２から端子Ｖｃｃ、Ｎを介して直流電圧Ｖｃｃの供給を受けるようになっている。ノードＮｊは、故障検出信号の出力端子である端子Ｖｏに接続されている。これら端子Ｖｃｃ、Ｖｏ、Ｎは、図１における端子Ｐ３に相当する。

本実施形態では、トランジスタＴ１がオンして端子Ｖｏの電圧が端子Ｖｃｃの電圧（直流電圧Ｖｃｃ＝Ｈレベル）と等しくなる状態が故障検出信号が出力された状態に相当する。また、トランジスタＴ１がオフして端子Ｖｏの電圧が端子Ｎの電圧（接地電位＝Ｌレベル）と等しくなる状態が故障検出信号が出力されない状態に相当する。また、本実施形態では、ダイオードＤ１、Ｄ２および抵抗Ｒ１により検出電流供給部１４が構成されている。

図３は、モータ制御装置におけるクランプ部の故障検出に係る部分の構成を示している。サージ電圧抑制装置７〜９の端子Ｖｃｃは、いずれもインバータ２の内部において、直流電圧Ｖｃｃの供給端子に接続されている。サージ電圧抑制装置７〜９の端子Ｎは、いずれもインバータ２の内部において、接地電位（基準電位）の供給端子に接続されている。サージ電圧抑制装置７〜９の端子Ｖｏは、いずれもインバータ２の内部において、制御部６に接続されている。このような構成により、インバータ２からサージ電圧抑制装置７〜９に対し、接地電位を基準とした直流電圧Ｖｃｃが供給される。また、サージ電圧抑制装置７〜９のそれぞれの端子Ｖｏの電圧がインバータ２の制御部６に入力される。

制御部６は、例えばＣＰＵ、ＲＯＭ、ＲＡＭなどを備えたマイクロコンピュータを主体として構成されている。また、制御部６は、ソフトウエアにより構成されたラッチ回路を備えている。制御部６は、このラッチ回路を用いて入力される各端子Ｖｏの電圧の立ち上がりを検出する。制御部６は、端子Ｖｏの電圧の立ち上がりを所定回数だけ検出すると、それに対応するサージ電圧抑制装置から故障検出信号が与えられたと判断し、所定の故障対応制御を実行する。この故障対応制御としては、例えば、ゲート駆動回路５を介してインバータ２の出力を遮断する制御や、表示部１５を介してサージ電圧抑制装置７〜９が故障である旨を表示する制御などがある。

次に、上記構成のサージ電圧抑制装置の動作について説明する。
以下では、電圧供給線４ｕ−４ｖ間に接続されたサージ電圧抑制装置７の動作を例にして説明を行うが、サージ電圧抑制装置８、９についても同様の動作となる。なお、以下では、端子Ｐ１の電圧をＶP1とし、端子Ｐ２の電圧をＶP2として表す。まず、トランジスタＭ１、Ｍ２がいずれも故障していない状態の動作について説明する。

（１）「クランプ電圧ＶCP＞電圧ＶP1−電圧ＶP2＞０」であるときの動作
この場合には、モータ３端においてクランプ電圧ＶCPを超えるサージ電圧が発生していない。このとき、トランジスタＭ１、Ｍ２はいずれも通常のオフ状態である。このため、端子Ｐ１、ヒューズＦ１、ダイオードＤ２、抵抗Ｒ１、端子Ｐ２という経路で電流が流れる。なお、ノードＮｈの電位が、「電圧ＶP1−順方向電圧ＶＦ」に固定されるので、フォトカプラＰＣ１の発光ダイオードＬＤ１には電流は流れない。このため、トランジスタＴ１はオフとなり、端子Ｖｏの電圧はＬレベルとなる。

（２）「クランプ電圧ＶCP＞電圧ＶP2−電圧ＶP1＞０」であるときの動作
この場合にも、モータ３端においてクランプ電圧ＶCPを超えるサージ電圧が発生していない。このとき、トランジスタＭ１、Ｍ２はいずれも通常のオフ状態である。ただし、この場合、ダイオードＤ１、Ｄ２の逆流阻止作用（整流作用）により、端子Ｐ１、Ｐ２間には電流は流れない。従って、トランジスタＴ１はオフとなり、端子Ｖｏの電圧はＬレベルとなる。

（３）「電圧ＶP1−電圧ＶP2＞クランプ電圧ＶCP」であるときの動作
端子Ｐ２の電位を基準とした端子Ｐ１、Ｐ２間の電圧がクランプ電圧ＶCPを超えて上昇しようとすると、トランジスタＭ１がアバランシェ動作を行う。すなわち、ゲート・ソース間が短絡されたトランジスタＭ１のドレイン・ソース間に電流が流れ、そのドレイン・ソース間電圧が耐圧実力値（＝クランプ電圧ＶCP）で安定する。この際、トランジスタＭ１のドレイン電流は、ボディダイオードＢＤ２を通じて端子Ｐ２へと流れる。このような動作により、端子Ｐ１、Ｐ２間の電圧、つまり、電圧供給線４ｕ、４ｖ間の電圧は、約１０００Ｖのクランプ電圧ＶCPに制限される。この際にも、トランジスタＴ１はオフであり、端子Ｖｏの電圧はＬレベルとなる。

（４）「電圧ＶP2−電圧ＶP1＞クランプ電圧ＶCP」であるときの動作
端子Ｐ１の電位を基準とした端子Ｐ２、Ｐ１間の電圧がクランプ電圧ＶCPを超えて上昇しようとすると、トランジスタＭ２がアバランシェ動作を行う。すなわち、ゲート・ソース間が短絡されたトランジスタＭ２のドレイン・ソース間に電流が流れ、そのドレイン・ソース間電圧が耐圧実力値（＝クランプ電圧ＶCP）で安定する。この際、トランジスタＭ２のドレイン電流は、ボディダイオードＢＤ１を通じて端子Ｐ１へと流れる。このような動作により、端子Ｐ２、Ｐ１間の電圧、つまり電圧供給線４ｖ、４ｕ間の電圧は、約１０００Ｖのクランプ電圧ＶCPに制限される。この際にも、トランジスタＴ１はオフであり、端子Ｖｏの電圧はＬレベルとなる。

続いて、トランジスタＭ１、Ｍ２の少なくともいずれか一方が故障した場合の動作について説明する。トランジスタＭ１、Ｍ２は、故障する場合には必ず短絡状態を伴う。トランジスタＭ１が短絡状態になると、上記した（１）、（３）の状態において、端子Ｐ１から端子Ｐ２へと過大な短絡電流が流れる。また、トランジスタＭ２が短絡状態になると、上記した（２）、（４）の状態において、端子Ｐ２から端子Ｐ１へと過大な短絡電流が流れる。このように過大な電流が流れると、直ちにヒューズＦ１が溶断し、端子Ｐ１、Ｐ２間の通電経路が遮断される。このように、故障したクランプ部１０が主系統から素早く遮断される。

ただし、このままでは、電圧供給線４ｕ、４ｖ間において生じるサージ電圧を抑制できない状態のまま、インバータ２の運転が継続されてしまう可能性がある。そこで、本実施形態では、以下のようにしてクランプ部１０が故障状態であることを検出し、それを表す故障検出信号をインバータ２に対して出力するようにしている。すなわち、ヒューズＦ１が溶断すると、ダイオードＤ２によるノードＮｈの電位固定状態が解除される。

ノードＮｈの電位固定状態が解除されると、上記した（１）、（３）の状態（正確には、電圧ＶP1−電圧ＶP2が、発光ダイオードＬＤ１の順方向電圧にダイオードＤ１の順方向電圧を加えた電圧よりも高い状態）において、端子Ｐ１、発光ダイオードＬＤ１、ダイオードＤ１、抵抗Ｒ１、端子Ｐ２という経路で電流が流れる。つまり、フォトカプラＰＣ１の発光ダイオードＬＤ１に電流が流れるので、トランジスタＴ１がオンとなり、端子Ｖｏの電圧がＨレベルとなる。

一方、上記した（２）、（４）の状態（正確には、電圧ＶP1−電圧ＶP2が、発光ダイオードＬＤ１の順方向電圧にダイオードＤ１の順方向電圧を加えた電圧よりも低い状態）においては、発光ダイオードＬＤ１には電流が流れず、トランジスタＴ１がオフとなり、端子Ｖｏの電圧がＬレベルとなる。このような動作により、サージ電圧抑制装置７からインバータ２に対し、断続的に故障検出信号が出力される。

インバータ２において、制御部６は、サージ電圧抑制装置７から故障検出信号が与えられたことを検出すると、所定の故障対応制御を実行する。すなわち、制御部６は、サージ電圧抑制装置７の端子Ｖｏの電圧の立ち上がりを所定回数検出すると、サージ電圧抑制装置７が故障状態であると判断し、インバータ２の出力を遮断する制御や、表示部１５にサージ電圧抑制装置７が故障状態である旨を表示させる制御などを行う。

以上説明したように、本実施形態のモータ制御装置１は、電圧供給線４ｕ、４ｖ間、電圧供給線４ｖ、４ｗ間、電圧供給線４ｕ、４ｗ間にそれぞれサージ電圧抑制装置７〜９を設けた構成であるので、モータ３端の各相間に発生するサージ電圧をクランプ電圧ＶCPに制限することができる。そして、サージ電圧抑制装置７〜９は、従来はサージ吸収用途として用いられることがなかったパワーＭＯＳＦＥＴからなるトランジスタＭ１、Ｍ２により構成されたクランプ部１０を備えている。なお、このパワーＭＯＳＦＥＴは、ドレイン・ソース間の耐圧実力値の低いものから高いものまで広く流通している。

クランプ部１０は、これらトランジスタＭ１、Ｍ２として耐圧実力値が高いパワーＭＯＳＦＥＴを用いるとともに、各相電圧の極性に応じていずれか一方のみが動作するような接続形態として構成し、これによりサージ電圧の抑制動作を実現している。従って、本実施形態の構成によれば、複数の半導体素子を直列接続し、それら全ての動作によりクランプ動作を実現する構成の従来技術において問題であった各半導体素子の特性のばらつきに起因する故障が発生することはない。

サージ電圧抑制装置７〜９は、クランプ部１０が故障した場合に、端子Ｐ１、Ｐ２間の通電経路を遮断する保護動作を行う保護部１１を備えている。これにより、トランジスタＭ１、Ｍ２が短絡状態となって各相間に過大な短絡電流が流れ続けてしまう事態を防止できる。さらに、保護部１１が速断型のヒューズＦ１により構成されているので、故障したクランプ部１０が主系統から素早く遮断され、短絡電流によって主系統に及ぼす影響を小さくすることができる。

サージ電圧抑制装置７〜９は、保護部１１による保護動作が行われたことを検出する検出部１２を備えている。検出部１２は、保護動作を検出するとクランプ部１０が故障状態であることを表す故障検出信号をインバータ２に出力する。インバータ２は、故障検出信号が与えられると、インバータ２の運転を停止させるなど、所定の故障対応制御を実行する。これにより、モータ３端の各相間において生じるサージ電圧を抑制することができない状態で、インバータ２の運転が継続されることを確実に防止することができる。

（第２の実施形態）
以下、第１の実施形態に対し、クランプ部の構成を変更した第２の実施形態について図４を参照しながら説明する。
図４は、本実施形態のクランプ部を示している。図４に示すように、トランジスタＭ２１、Ｍ２２は、Ｐチャネル型のパワーＭＯＳＦＥＴであり、それぞれドレイン・ソース間に接続されたボディダイオードＢＤ２１、ＢＤ２２を備えている。トランジスタＭ２１、Ｍ２２は、ドレイン・ソース間の耐圧実力値（実力耐圧）が１０００Ｖ程度のものを選定して使用している。

トランジスタＭ２１、Ｍ２２は、いずれもゲート・ソース間が短絡されており、通常はオフ状態に固定されている。トランジスタＭ２１、Ｍ２２は、各ドレインが互いに接続されている。トランジスタＭ２１のソースはノードＮａに接続され、トランジスタＭ２２のソースはノードＮｂに接続されている。このような構成のクランプ部２１をサージ電圧抑制装置７〜９におけるクランプ部１０に代えて用いた場合であっても、第１の実施形態と同様の作用および効果が得られる。

（第３の実施形態）
以下、第１の実施形態に対し、検出部の構成を変更した第３の実施形態について図５を参照しながら説明する。
図５は、第１の実施形態における図２相当図であり、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部３１は、第１の実施形態の検出部１２に対し、ダイオードＤ２が省略されている点が異なる。また、発光ダイオードＬＤ１、ダイオードＤ１および抵抗Ｒ１の接続状態が変更されている。すなわち、ノードＮｅとノードＮｇの間に、フォトカプラＰＣ１の発光ダイオードＬＤ１、ダイオードＤ１、抵抗Ｒ１が直列に接続されている。本実施形態では、ダイオードＤ１および抵抗Ｒ１により検出電流供給部３２が構成されている。

このような構成によれば、トランジスタＭ１、Ｍ２が故障して短絡状態となり、ヒューズＦ１が溶断すると、端子Ｐ１、発光ダイオードＬＤ１、抵抗Ｒ１、トランジスタＭ１、ボディダイオードＢＤ２、端子Ｐ２という経路で電流が流れ得る状態となる。従って、上記構成では、このような場合においてはクランプ部１０の故障状態を検出できるので、検出部３１の構成を簡素化しつつ、第１の実施形態と同様の効果が得られる。

上記構成では、以下のような場合にはクランプ部１０の故障状態を検出することができない。すなわち、トランジスタＭ１、Ｍ２が故障して一旦短絡状態となり、ヒューズＦ１が溶断する前に開放モードでの故障に移行した場合には、発光ダイオードＬＤ１を通じた経路に電流を流すことができない。従って、クランプ部１０が開放状態で故障しているにもかかわらず、その状態を検出することができない。ただし、本実施形態における上記問題点については、ヒューズＦ１として、一層早く溶断するタイプのものを用いることで解消可能である。

（第４の実施形態）
以下、第１の実施形態に対し、検出部の構成を変更した第４の実施形態について図６を参照しながら説明する。
図６は、本実施形態の検出部の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部４１は、第１の実施形態の検出部１２に対し、フォトカプラＰＣ１に代えてフォトカプラＰＣ４１を備えている点と、新たに抵抗Ｒ４１を備えている点とが異なる。

フォトカプラＰＣ４１は、サイリスタ出力型のものであり、その受光素子であるフォトサイリスタＰＴ４１のゲート・カソード間には抵抗Ｒ４１が接続されている。抵抗Ｒ４１は、発光ダイオードＬＤ１が発光したときに流れるゲート電流を制限するとともに、発光ダイオードＬＤ１が発光していない期間に確実にゲート電流を流さないようにするために設けられている。フォトサイリスタＰＴ４１のアノードは、ノードＮｉに接続されている。フォトサイリスタＰＴ４１のカソードは、ノードＮｊに接続されるとともに抵抗Ｒ２を介してノードＮｋに接続されている。

上記構成の検出部４１をサージ電圧抑制装置７〜９の検出部１２に代えて用いた場合には以下のような検出動作となる。すなわち、トランジスタＭ１、Ｍ２の故障に起因してヒューズＦ１が溶断すると、端子Ｐ１、発光ダイオードＬＤ１、ダイオードＤ１、抵抗Ｒ１、端子Ｐ２という経路で電流が流れる。これにより、発光ダイオードＬＤ１が発光してフォトサイリスタＰＴ４１にゲート電流が供給される。これにより、フォトサイリスタＰＴ４１がターンオンする。この状態は、ゲート電流の供給状態にかかわらず、フォトサイリスタＰＴ４１のアノード・カソード間に流れる電流が一定値以下になるまで継続される。従って、フォトサイリスタＰＴ４１がターンオンした後は、直流電圧Ｖｃｃの供給が停止されるまで、ノードＮｊの電圧がノードＮｉの電圧に等しくなる状態が維持される。すなわち、サージ電圧抑制装置７〜９からインバータ２に対し、連続的に故障検出信号が出力される。

このような構成の検出部４１を用いた場合、インバータ２の制御部６は、端子Ｖｏの電圧を検出し、その電圧レベルがＨレベルであるか否かの判断を行うだけで、サージ電圧抑制装置７〜９の故障状態を判断することができる。このため、制御部６において端子Ｖｏの電圧の立ち上がりを検出するラッチ回路を省略することができる。従って、本実施形態によれば、第１の実施形態と同様の効果が得られるとともに、第１の実施形態と比べて制御部６の構成および制御内容を簡素化することができる。

（第５の実施形態）
以下、第１の実施形態に対し、検出部の構成を変更した第５の実施形態について図７を参照しながら説明する。
図７は、本実施形態の検出部の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部５１は、第１の実施形態の検出部１２に対し、フォトカプラＰＣ１に代えてフォトカプラＰＣ５１を備えている点と、新たに抵抗Ｒ５１およびサイリスタ５２を備えている点とが異なる。

フォトカプラＰＣ５１は、高速のＩＣ出力型のものであり、その受光素子であるフォトＩＣ５３には、ノードＮｉ、Ｎｋを介して直流電圧Ｖｃｃが供給されている。フォトＩＣ５３の出力信号は、電流制限用の抵抗Ｒ５１を介してサイリスタ５２のゲートに与えられる。サイリスタ５２のアノードは、ノードＮｉに接続されている。サイリスタ５２のカソードは、ノードＮｊに接続されるとともに抵抗Ｒ２を介してノードＮｋに接続されている。

上記構成の検出部５１をサージ電圧抑制装置７〜９の検出部１２に代えて用いた場合には以下のような検出動作となる。すなわち、トランジスタＭ１、Ｍ２の故障に起因してヒューズＦ１が溶断すると、端子Ｐ１、発光ダイオードＬＤ１、ダイオードＤ１、抵抗Ｒ１、端子Ｐ２という経路で電流が流れる。これにより、フォトＩＣ５３から抵抗Ｒ５１を通じてサイリスタ５２にゲート電流が供給され、サイリスタ５２がターンオンする。この状態は、ゲート電流の供給状態にかかわらず、サイリスタ５２のアノード・カソード間に流れる電流が一定値以下になるまで継続される。従って、サイリスタ５２がターンオンした後は、直流電圧Ｖｃｃの供給が停止されるまで、ノードＮｊの電圧がノードＮｉの電圧に等しくなる状態が維持される。すなわち、サージ電圧抑制装置７〜９からインバータ２に対し、連続的に故障検出信号が出力される。

従って、このような本実施形態の構成によっても、第４の実施形態と同様の作用および効果が得られる。さらに、フォトカプラＰＣ５１は、高速のＩＣ出力型のものであるので、発光ダイオードＬＤ１を通じて電流が流れる期間が短くてもサイリスタ５２をターンオンさせ、故障検出信号を出力することができる。これにより、インバータ２の出力電圧のパルス幅が狭くなる低速運転時や低キャリア周波数設定時などにおいても、サージ電圧抑制装置７〜９の故障状態を検出することが可能となる。

（第６の実施形態）
以下、第１の実施形態に対し、検出部の構成を変更した第６の実施形態について図８を参照しながら説明する。
図８は、本実施形態の検出部の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部６１は、第１の実施形態の検出部１２に対し、抵抗Ｒ２に代えて抵抗Ｒ６１を備えている点が異なる。

フォトダイオードＰＤ１のカソードとトランジスタＴ１のコレクタとは共通に接続されている。トランジスタＴ１のコレクタは、ノードＮｊに接続されるとともに、抵抗Ｒ６１を介してノードＮｉに接続されている。トランジスタＴ１のエミッタは、ノードＮｋに接続されている。抵抗Ｒ６１は、トランジスタＴ１のコレクタ電流を制限するとともに、トランジスタＴ１がオフしている期間にノードＮｊの電位をノードＮｉの電位に固定するプルアップ抵抗である。

本実施形態では、トランジスタＴ１がオンして端子Ｖｏの電圧が端子Ｎの電圧（接地電位＝Ｌレベル）と等しくなる状態が故障検出信号が出力された状態に相当する。また、トランジスタＴ１がオフして端子Ｖｏの電圧が端子Ｖｃｃの電圧（直流電圧Ｖｃｃ＝Ｈレベル）と等しくなる状態が故障検出信号が出力されない状態に相当する。

また、インバータ２の制御部６は、ラッチ回路を用いて入力される各端子Ｖｏの電圧の立ち下がりを検出し、その立ち上がりを所定回数だけ検出すると、それに対応するサージ電圧抑制装置から故障検出信号が与えられたと判断し、所定の故障対応制御を実行するように構成されている。

上記構成のように、故障検出信号の出力ノードである検出部６１のノードＮｊ（端子Ｖｏ）をプルアップする構成とした場合でも、故障検出信号の出力ノードをプルダウンする構成とした第１の実施形態と同様の作用および効果が得られる。なお、図６および図７に示した検出部４１、５１についても、本実施形態と同様にノードＮｊをプルアップする構成に変更することができる。

（第７の実施形態）
以下、第１の実施形態に対し、検出部の構成を変更した第７の実施形態について図９および図１０を参照しながら説明する。
図９は、本実施形態の検出部の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部７１は、第１の実施形態の検出部１２に対し、フォトカプラＰＣ１および抵抗Ｒ２に代えて抵抗Ｒ７１（抵抗素子に相当）および温度リレーＴＲ７１（信号出力部に相当）を備えている点とが異なる。

ノードＮｅとノードＮｆの間には、抵抗Ｒ７１、ダイオードＤ１、抵抗Ｒ１が直列に接続されている。温度リレーＴＲ７１は、抵抗Ｒ７１の近傍に設けられる温度検出素子（図示せず）と、その温度検出素子による検出温度が所定温度以上になると作動（閉鎖）する常開形の接点Ｓ７１（Ａ接点）とを備えている。すなわち、温度リレーＴＲ７１は、抵抗Ｒ７１の温度が所定温度以上になると、その接点Ｓ７１が閉じる。接点Ｓ７１の両端子は、それぞれノードＮｌ、Ｎｍに接続されている。

ノードＮｌ、Ｎｍは、インバータ２の制御部６の接点入力端子（図示せず）に接続されている。制御部６は、接点入力端子に接続されるノードＮｌ、Ｎｍの接点信号に基づいて接点Ｓ７１の作動状態を検出する回路を備えている（図示せず）。例えば、制御部６は、ノードＮｌ、Ｎｍの各接点信号が同電位である場合に接点Ｓ７１が作動状態であると判断する。なお、本実施形態では、ダイオードＤ１、Ｄ２、抵抗Ｒ１、Ｒ７１により検出電流供給部７２が構成される。また、温度リレーＴＲ７１の接点Ｓ７１が閉じた状態が、故障検出信号が出力された状態に相当する。

上記構成の検出部７１をサージ電圧抑制装置７〜９の検出部１２に代えて用いた場合には以下のような検出動作となる。すなわち、トランジスタＭ１、Ｍ２の故障に起因してヒューズＦ１が溶断すると、端子Ｐ１、抵抗Ｒ７１、ダイオードＤ１、抵抗Ｒ１、端子Ｐ２という経路で電流が断続的に流れる。これに応じて、抵抗Ｒ７１の温度が次第に上昇し、その温度が所定温度以上になると、温度リレーＴＲ７１の接点Ｓ７１が閉じる。この状態は、抵抗Ｒ７１の温度が所定温度未満になるまで継続される。すなわち、サージ電圧抑制装置７〜９からインバータ２に対し、連続的に故障検出信号が出力される。制御部６は、ノードＮｌ、Ｎｍの接点信号に基づいて接点Ｓ７１が作動状態であることを検出すると、サージ電圧抑制装置が故障状態であると判断し、所定の故障対応制御を実行する。

従って、このような本実施形態の構成によっても、第１の実施形態と同様の作用および効果が得られる。さらに、故障検出信号が連続的に出力されるので、それを入力する制御部６の入力部の構成を簡単化することができる。また、検出部７１は、外部から電源供給を受けることなく動作可能であるので、第１の実施形態の検出部１２などにおいて必要であった直流電圧Ｖｃｃを供給する必要が無くなる。

また、検出部７１をサージ電圧抑制装置７〜９に適用する場合、各ノードＮｌ、Ｎｍを図１０のように接続してもよい。図１０は、第１の実施形態における図１相当図である。図１０では、サージ電圧抑制装置７〜９について接点Ｓ７１以外の構成の図示は省略している。この図１０に示すように、サージ電圧抑制装置７〜９の各ノードＮｌを共通に接続するとともに、各ノードＮｍを共通に接続する。すなわち、サージ電圧抑制装置７〜９の各接点Ｓ７１を互いに並列に接続する。これら共通接続したノードＮｌ、Ｎｍを、インバータ２の制御部６の接点入力端子に接続する。

この場合、制御部６は、以下のような故障検出を行えばよい。すなわち、サージ電圧抑制装置７〜９の少なくともいずれか１つから故障検出信号が出力された場合、つまり少なくともいずれか１つの接点Ｓ７１が閉じた場合には、共通接続したノードＮｌ、Ｎｍの各接点信号は同電位となる。制御部６は、ノードＮｌ、Ｎｍの接点信号が同電位である場合にサージ電圧抑制装置７〜９の少なくともいずれか１つが故障状態であると判断し、所定の故障対応制御を実行すればよい。なお、この場合、サージ電圧抑制装置７〜９の各温度リレーＴＲ７１の接点Ｓ７１のうち、少なくとも１つが閉じた状態が、故障検出信号が出力された状態に相当する。

（第８の実施形態）
以下、第１の実施形態に対し、検出部の構成を変更した第８の実施形態について図１１および図１２を参照しながら説明する。
図１１は、本実施形態の検出部の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部８１は、第７の実施形態の検出部７１に対し、温度リレーＴＲ７１に代えてサーミスタＴＨ８１を備えている点が異なる。

サーミスタＴＨ８１は、抵抗Ｒ７１の近傍に配置されている。これにより、抵抗Ｒ７１の温度変化に応じてサーミスタＴＨ８１の抵抗値が変化する。サーミスタＴＨ８１の両端子は、それぞれノードＮｌ、Ｎｍに接続されている。制御部６は、ノードＮｌ、Ｎｍ間の抵抗値を検出する抵抗値検出回路を備えている（図示せず）。この抵抗値検出回路は、例えば、ノードＮｌ、Ｎｍ間に一定の電流を流し、その際にノードＮｌ、Ｎｍ間に生じる電圧の値からサーミスタＴＨ８１の抵抗値を検出する。この場合、抵抗Ｒ７１の温度が所定温度（例えば通常動作においては有り得ないような高い温度）であるときのサーミスタＴＨ８１の抵抗値を測定しておき、その所定の抵抗値を故障判定のしきい値として用いればよい。なお、本実施形態では、サーミスタＴＨ８１の抵抗値が所定の抵抗値以下になった状態が、故障検出信号が出力された状態に相当する。

上記構成の検出部８１をサージ電圧抑制装置７〜９の検出部１２に代えて用いた場合には以下のような検出動作となる。すなわち、トランジスタＭ１、Ｍ２の故障に起因してヒューズＦ１が溶断すると、抵抗Ｒ７１に断続的に電流が流れて温度が上昇する。抵抗Ｒ７１の温度が所定温度以上になると、サーミスタＴＨ８１の抵抗値が所定の抵抗値以下となる。この状態は、抵抗Ｒ７１の温度が所定温度未満になるまで継続される。すなわち、サージ電圧抑制装置７〜９からインバータ２に対し、連続的に故障検出信号が出力される。制御部６は、ノードＮｌ、Ｎｍ間の抵抗が所定の抵抗値以下になっていることを検出すると、サージ電圧抑制装置が故障状態であると判断し、所定の故障対応制御を実行する。

従って、このような本実施形態の構成によっても、第１の実施形態と同様の作用および効果が得られる。さらに、検出部８１は、外部から電源供給を受けることなく動作可能であるので、第１の実施形態の検出部１２などにおいて必要であった直流電圧Ｖｃｃを供給する必要がなくなる。

また、検出部８１をサージ電圧抑制装置７〜９に適用する場合、各ノードＮｌ、Ｎｍを図１２のように接続してもよい。図１２は、第１の実施形態における図１相当図である。図１２では、サージ電圧抑制装置７〜９についてサーミスタＴＨ８１以外の構成の図示は省略している。この図１２に示すように、サージ電圧抑制装置９のノードＮｍとサージ電圧抑制装置７のノードＮｌとを接続し、サージ電圧抑制装置７のノードＮｍとサージ電圧抑制装置８のノードＮｌとを接続する。サージ電圧抑制装置９のノードＮｌ、サージ電圧抑制装置８のノードＮｍを、それぞれインバータ２の制御部６に接続する。すなわち、サージ電圧抑制装置７〜９の各サーミスタＴＨ８１を直列に接続する。

この場合、制御部６は、各サーミスタＴＨ８１の直列合成抵抗値を検出することになり、その値に基づいて以下のような故障検出を行えばよい。すなわち、サージ電圧抑制装置７〜９の少なくともいずれか１つから故障検出信号が出力された場合、つまり各サーミスタＴＨ８１の直列合成抵抗値が、少なくとも上記所定の抵抗値だけ低下したことを検出すると、サージ電圧抑制装置７〜９の少なくともいずれか１つが故障状態であると判断し、所定の故障対応制御を実行すればよい。なお、この場合、各サーミスタＴＨ８１の直列合成抵抗値が、少なくとも所定の抵抗値だけ低下した状態が、故障検出信号が出力された状態に相当する。

（第９の実施形態）
以下、第１の実施形態に対し、検出部の構成を変更した第９の実施形態について図１３および図１４を参照しながら説明する。
図１３は、本実施形態の検出部の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部９１は、第１の実施形態の検出部１２に対し、抵抗Ｒ２およびノードＮｋが省略されている点が異なる。すなわち、トランジスタＴ１のエミッタは、ノードＮｊに接続されている。

図１４は、第１の実施形態における図３に相当するものであり、モータ制御装置におけるクランプ部の故障検出に係る部分の構成を示している。本実施形態のサージ電圧抑制装置７〜９は、サージ電圧抑制ユニット９２として１つにまとめて構成されている。このサージ電圧抑制ユニット９２は、抵抗Ｒ９１および端子Ｐ９１、端子Ｐ９２、端子Ｐ９３を備えている。

サージ電圧抑制装置７〜９の各端子Ｖｃｃ（＝各ノードＮｉ）は、いずれもサージ電圧抑制ユニット９２の端子Ｐ９１に接続されている。サージ電圧抑制装置７〜９の各端子Ｖｏ（＝ノードＮｊ）は、いずれもサージ電圧抑制ユニット９２の端子Ｐ９２に接続されるとともに、抵抗Ｒ９１を介して端子Ｐ９３に接続されている。抵抗Ｒ９１は、サージ電圧抑制装置７〜９の各トランジスタＴ１のコレクタ電流を制限するとともに、全てのトランジスタＴ１がオフしている期間に端子Ｐ９２の電位を端子Ｐ９３の電位に固定する。すなわち、本実施形態では、１つの抵抗Ｒ９１が、第１の実施形態において各サージ電圧抑制装置７〜９にそれぞれ設けられた抵抗Ｒ２の代わりにプルダウン抵抗として機能する。

また、本実施形態では、サージ電圧抑制装置７〜９に設けられたトランジスタＴ１のうち、少なくとも１つがオンして端子Ｐ９２の電圧が端子Ｐ９１の電圧（直流電圧Ｖｃｃ＝Ｈレベル）と等しくなる状態が故障検出信号が出力された状態に相当する。また、全てのトランジスタＴ１がオフして端子Ｐ９２の電圧が端子Ｐ９３の電圧（接地電位＝Ｌレベル）と等しくなる状態が故障検出信号が出力されない状態に相当する。

インバータ盤９３は、インバータ２や周辺機器などが収容されるものであり、パトランプ９４およびリレー９５を備えている。リレー９５は、励磁コイル９５ａおよび励磁コイル９５ａが励磁されると作動する接点９５ｂを備えている。直流電圧Ｖｃｃの供給端子と接地電位の供給端子との間には、パトランプ９４および接点９５ｂが直列に接続されている。励磁コイル９５ａの一方の端子は接地電位の供給端子に接続されている。

サージ電圧抑制ユニット９２の端子Ｐ９１は、インバータ盤９３の内部において、直流電圧Ｖｃｃの供給端子に接続されている。サージ電圧抑制ユニット９２の端子Ｐ９２は、インバータ盤９３の内部において、励磁コイル９５ａの他方の端子に接続されている。サージ電圧抑制ユニット９２の端子Ｐ９３は、インバータ盤９３の内部において、接地電位（基準電位）の供給端子に接続されている。このような構成により、インバータ盤９３からサージ電圧抑制装置７〜９に対し、接地電位を基準とした直流電圧Ｖｃｃが供給される。また、サージ電圧抑制ユニット９２の端子Ｐ９２の電圧がインバータ２の制御部６に入力される。

上記構成によれば、サージ電圧抑制装置７〜９のクランプ部１０のうち少なくとも１つが故障すると、少なくとも１つのトランジスタＴ１がオンしてサージ電圧抑制ユニット９２の端子Ｐ９２の電圧が端子Ｐ９１の電圧と等しくなる。すると、インバータ盤９３において、励磁コイル９５ａの端子間に直流電圧Ｖｃｃが印加され、接点９５ｂが閉じる。接点９５ｂが閉じることで、パトランプ９４の両端に直流電圧Ｖｃｃが印加され、パトランプ９４が点灯する。

以上説明したように、本実施形態では、サージ電圧抑制装置７〜９のうち少なくともいずれか１つが故障状態になると、インバータ盤９３においてパトランプ９４を点灯させることで、その状態を使用者に報知する。これにより、モータ３端の各相間において生じるサージ電圧を抑制することができない状態のまま、インバータ２の運転が継続されることを防止できる。従って、本実施形態によっても第１の実施形態と同様の効果が得られる。また、サージ電圧抑制装置７〜９の各端子Ｖｏを共通接続した上で、サージ電圧抑制ユニット９２に設けた１つの抵抗Ｒ９１によりプルダウンしている（ワイヤードＯＲ接続）。従って、検出部９１を構成する部品の点数を削減しつつ、３つのサージ電圧抑制装置７〜９の故障状態をＯＲ条件で検出することができる。

（第１０の実施形態）
以下、第６の実施形態に対し、検出部の構成を変更した第１０の実施形態について図１５および図１６を参照しながら説明する。
図１５は、本実施形態の検出部の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態の検出部１０１は、図８に示した第６の実施形態の検出部６１に対し、抵抗Ｒ６１およびノードＮｉが省略されている点が異なる。すなわち、トランジスタＴ１のコレクタは、ノードＮｊに接続されている。

図１６は、第１の実施形態における図３に相当するものであり、モータ制御装置におけるクランプ部の故障検出に係る部分の構成を示している。サージ電圧抑制装置７〜９の各端子Ｖｏ（＝各ノードＮｊ）は、いずれもインバータ２の端子Ｐ１０１に接続されている。サージ電圧抑制装置７〜９の各端子Ｎ（＝ノードＮｋ）は、いずれもインバータ２の端子Ｐ１０２に接続されている。

インバータ２において、端子Ｐ１０１は、制御部６に接続されるとともに、抵抗Ｒ１０１を介して直流電圧Ｖｃｃの供給端子に接続されている。また、端子Ｐ１０２は、接地電位の供給端子に接続されている。抵抗Ｒ１０１は、サージ電圧抑制装置７〜９の各トランジスタＴ１のコレクタ電流を制限するとともに、全てのトランジスタＴ１がオフしている期間に各端子Ｖｏの電圧を直流電圧Ｖｃｃに固定する。すなわち、本実施形態では、１つの抵抗Ｒ１０１が、第６の実施形態において各サージ電圧抑制装置７〜９にそれぞれ設けられた抵抗Ｒ６１の代わりにプルアップ抵抗として機能する。このような構成により、インバータ２からサージ電圧抑制装置７〜９に対し、接地電位を基準とした直流電圧Ｖｃｃが供給される。また、サージ電圧抑制装置７〜９の共通に接続された端子Ｖｏの電圧がインバータ２の制御部６に入力される。

本実施形態では、サージ電圧抑制装置７〜９に設けられたトランジスタＴ１のうち、少なくとも１つがオンして各端子Ｖｏの電圧が端子Ｎの電圧（接地電位＝Ｌレベル）と等しくなる状態が故障検出信号が出力された状態に相当する。また、全てのトランジスタＴ１がオフして端子Ｖｏの電圧が直流電圧Ｖｃｃ（＝Ｈレベル）と等しくなる状態が故障検出信号が出力されない状態に相当する。

上記構成によれば、サージ電圧抑制装置７〜９のクランプ部１０のうち少なくとも１つが故障すると、少なくとも１つのトランジスタＴ１がオンして端子Ｖｏの電圧がＬレベルとなる。インバータ２の制御部６は、端子Ｖｏの電圧の立ち下がりを検出すると、サージ電圧抑制装置７〜９のうち少なくともいずれか１つが故障状態であると判断し、所定の故障対応制御を実行する。この故障対応制御としては、例えば以下の２つの制御などが挙げられる。

インバータ２の端子Ｐ１０１が、非常停止信号入力端子として機能するように割り当てられている場合は以下のような制御が実行される。すなわち、インバータ２によりモータ３を駆動している際、サージ電圧抑制装置７〜９のうち少なくともいずれか１つが故障し、端子Ｐ１０１の電圧がＬレベルになると、制御部６は、非常停止信号が入力されたと判断する。これにより、制御部６は、ゲート駆動回路５を介してインバータ２の出力を遮断してモータ３の駆動を停止させる（非常停止）。また、制御部６は、表示部１５に対し、非常停止を表す‘Ｅ’を表示させ、使用者に対して異常を報知する。

また、インバータ２の端子Ｐ１０１が、運転準備完了端子（ＳＴ端子）として機能するように割り当てられている場合には以下のような制御が実行される。なお、通常、ＳＴ端子は、端子電圧がＬレベル（入力導通時）にインバータ２の運転を可能とするものであるが、ここでは、この機能を反転して使用する。つまり、端子電圧がＨレベル（入力開放時）にインバータ２の運転を可能とする。インバータ２によりモータ３を駆動している際、サージ電圧抑制装置７〜９のうち少なくともいずれか１つが故障し、端子Ｐ１０１の電圧がＬレベルになると、制御部６は、インバータ２の運転を行うことができないと判断する。これにより、制御部６は、ゲート駆動回路５からのゲート駆動信号の送出を停止する（フリーラン停止）。また、制御部６は、表示部１５に対し、インバータ２の運転を行うことが不可能である（ＳＴ信号がオフである）ことを表す‘ＯＦＦ’を表示させ、使用者に対して異常を報知する。

以上説明したように、本実施形態では、サージ電圧抑制装置７〜９のうち少なくともいずれか１つが故障状態になると、モータ３の駆動を停止するとともに、異常状態であることを使用者に報知する。これにより、モータ３端の各相間において生じるサージ電圧を抑制することができない状態で、インバータ２の運転が継続されることを防止できる。従って、本実施形態によっても第１の実施形態と同様の効果が得られる。また、サージ電圧抑制装置７〜９の各端子Ｖｏを共通接続した上で、インバータ２に設けた１つの抵抗Ｒ１０１によりプルアップしている（ワイヤードＯＲ接続）。従って、検出部１０１を構成する部品の点数を削減しつつ、３つのサージ電圧抑制装置７〜９の故障状態をＯＲ条件で検出することができる。

（第１１の実施形態）
以下、サージ電圧抑制装置を複数の分離可能なユニットから構成する第１１の実施形態について図１７を参照しながら説明する。
図１７は、本実施形態のモータ制御装置の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。モータ制御装置１１１は、図１に示した第１の実施形態のモータ制御装置１に対し、サージ電圧抑制装置７〜９に代えてサージ電圧抑制装置７Ａ〜９Ａを備えている点が異なる。

サージ電圧抑制装置７Ａは、クランプ部１０および保護部１１からなる第１ユニット１１２と、検出部１２からなる第２ユニット１１３とから構成されている。第１ユニット１１２の保護部１１のノードＮｃと、第２ユニット１１３の検出部１２のノードＮｅとは着脱自在に接続される。第１ユニット１１２におけるクランプ部１０のノードＮａおよび保護部１１のノードＮｄと、第２ユニット１１３の検出部１２のノードＮｇとは着脱自在に接続される。第１ユニット１１２におけるクランプ部１０のノードＮｂと、第２ユニット１１３の検出部１２のノードＮｆとは着脱自在に接続される。このように、第１ユニット１１２と第２ユニット１１３とは、分離可能な状態で接続されている。なお、図１７では、サージ電圧抑制装置８Ａ、９Ａの構成についての図示は省略しているが、サージ電圧抑制装置７Ａと同様に構成されている。

上記したように、クランプ部１０および保護部１１からなる第１ユニット１１２と、検出部１２からなる第２ユニット１１３とによってサージ電圧抑制装置７Ａ〜９Ａを構成した場合であっても、第１の実施形態と同様の作用および効果が得られる。さらに、第１ユニット１１２および第２ユニット１１３を分離可能な状態で接続するようにしたので、以下のような効果が得られる。

例えば、上記各実施形態における所定の構成のクランプ部および保護部を備えた第１ユニット１１２を１種類の基本ユニットとして準備する。そして、上記各実施形態における検出部にそれぞれ対応した構成の第２ユニット１１３を複数種類のオプションユニットとして準備する。このようにすれば、使用者は、複数種類のオプションユニットの中から希望する検出部を備えたものを選択することができる。さらに、第１ユニットを１種類とすることで、クランプ部および保護部について使用部品および組立作業が共通化され、その結果、サージ電圧抑制装置全体としての製造コストを低減することができる。

（第１２の実施形態）
以下、第１の実施形態に対し、サージ電圧抑制装置の構成を変更した第１２の実施形態について図１８を参照しながら説明する。
図１８は、本実施形態のサージ電圧抑制装置１２１の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。本実施形態のサージ電圧抑制装置１２１は、図２に示した第１の実施形態のサージ電圧抑制装置７に対し、保護部１１に代えて保護部１２２を備えている点と、検出部１２に代えて検出部１２３を備えている点とが異なる。

保護部１２２および検出部１２３は、内部接点（警報接点）付きのヒューズ１２４により構成されている。ヒューズ１２４は、速断型のものであり、ヒューズ部１２４ａが溶断すると接点部１２４ｂが作動するようになっている。この接点部１２４ｂは常開形の接点（Ａ接点）である。ヒューズ部１２４ａの両端子は、それぞれノードＮｃ、Ｎｄに接続されている。接点部１２５ｂの両端子は、それぞれノードＮｎ、ノードＮｏに接続されている。

ノードＮｎ、Ｎｏは、インバータ２の制御部６の接点入力端子（図示せず）に接続されている。制御部６は、接点入力端子に接続されるノードＮｎ、Ｎｏの接点信号に基づいて接点部１２４ｂの作動状態を検出する回路を備えている（図示せず）。このように、本実施形態では、ヒューズ部１２４ａにより保護部１２２が構成され、接点部１２４ｂにより検出部１２３が構成されている。また、接点部１２４ｂが作動して閉じた状態が、故障検出信号が出力された状態に相当する。

上記構成のサージ電圧抑制装置１２１をサージ電圧抑制装置７〜９に代えて用いた場合には以下のような検出動作となる。すなわち、トランジスタＭ１、Ｍ２の故障に起因してヒューズ部１２４ａが溶断すると、接点部１２４ｂが閉じる。制御部６は、ノードＮｎ、Ｎｏの接点信号に基づいて接点部１２４ｂが作動状態であることを検出すると、サージ電圧抑制装置が故障状態であると判断し、所定の故障対応制御を実行する。

従って、このような本実施形態の構成によっても、第１の実施形態と同様の作用および効果が得られる。さらに、上記各実施形態と比べ、検出部を構成する部品の点数を大幅に減らすことができる。また、検出部１２１は、外部から電源供給を受けることなく動作可能であるので、第１の実施形態の検出部１２などにおいて必要であった直流電圧Ｖｃｃを供給する必要が無くなる。

また、サージ電圧抑制装置１２１をサージ電圧抑制装置７〜９に代えて用いる場合、ノードＮｎ、Ｎｏを図１０に示した第７の実施形態のように接続してもよい。すなわち、３つのサージ電圧抑制装置１２１の各ノードＮｎを共通に接続するとともに、各ノードＮｏを共通に接続する。これら共通接続したノードＮｎ、Ｎｏを、インバータ２の制御部６の接点入力端子に接続する。そして、制御部６の制御を、第７の実施形態と同様に変更すればよい。このように構成すれば、第７の実施形態と同様の作用および効果が得られる。

（第１３の実施形態）
以下、第１の実施形態に対し、サージ電圧抑制装置の構成等を変更した第１３の実施形態について図１９および図２０を参照しながら説明する。
図１９および図２０は、本実施形態のサージ電圧抑制装置およびそれを用いたモータ制御装置の構成を示しており、上記各実施形態と同一部分には同一符号を付して説明を省略する。図１９に示すように、サージ電圧抑制装置１３１は、図２に示した第１の実施形態のサージ電圧抑制装置７に対し、端子Ｐ２に代えて端子Ｐａ、Ｐｂを備えている点と、新たに端子Ｐｃを備えている点とが異なる。端子ＰａにはノードＮｂが接続され、端子ＰｂにはノードＮｆが接続され、端子ＰｃにはノードＮａ、Ｎｄが接続されている。

上記構成のサージ電圧抑制装置１３１およびそれと同様に構成されたサージ電圧抑制装置１３２、１３３を、第１の実施形態のサージ電圧抑制装置７〜９に代えて用いる場合、図２０に示すような接続形態となる。この図２０に示すモータ制御装置１３４に設けられるサージ電圧抑制装置１３１〜１３３は、モータ３端において各相間に発生するサージ電圧を抑制する。

サージ電圧抑制装置１３１において、端子Ｐ１は電圧供給線４ｕに接続され、端子Ｐａはサージ電圧抑制装置１３２の端子Ｐｃに接続され、端子Ｐｂは電圧供給線４ｖに接続され、端子Ｐｃはサージ電圧抑制装置１３３の端子Ｐａに接続されている。サージ電圧抑制装置１３２において、端子Ｐ１は電圧供給線４ｖに接続され、端子Ｐａはサージ電圧抑制装置１３３の端子Ｐｃに接続され、端子Ｐｂは電圧供給線４ｗに接続されている。サージ電圧抑制装置１３３において、端子Ｐ１は電圧供給線４ｗに接続され、端子Ｐｂは電圧供給線４ｕに接続されている。

上記接続形態によれば、サージ電圧抑制装置１３１〜１３３の各クランプ部１０は、以下のようにモータ３端において各相間に発生するサージ電圧を抑制する。電圧供給線４ｕ、４ｖ間には、サージ電圧抑制装置１３１の保護部１１およびクランプ部１０、サージ電圧抑制装置１３２の保護部１１が、この順に直列接続されている。従って、サージ電圧抑制装置１３１のクランプ部１０は、電圧供給線４ｕ、４ｖ間に発生するサージ電圧を抑制するように機能する。また、サージ電圧抑制装置１３１、１３２の各保護部１１により、サージ電圧抑制装置１３１のクランプ部１０の短絡故障に対する保護が図られている。

電圧供給線４ｖ、４ｗ間には、サージ電圧抑制装置１３２の保護部１１およびクランプ部１０、サージ電圧抑制装置１３３の保護部１１が、この順に直列接続されている。従って、サージ電圧抑制装置１３２のクランプ部１０は、電圧供給線４ｖ、４ｗ間に発生するサージ電圧を抑制するように機能する。また、サージ電圧抑制装置１３２、１３３の各保護部１１により、サージ電圧抑制装置１３２のクランプ部１０の短絡故障に対する保護が図られている。

電圧供給線４ｗ、４ｕ間には、サージ電圧抑制装置１３３の保護部１１およびクランプ部１０、サージ電圧抑制装置１３１の保護部１１が、この順に直列接続されている。従って、サージ電圧抑制装置１３３のクランプ部１０は、電圧供給線４ｗ、４ｕ間に発生するサージ電圧を抑制するように機能する。また、サージ電圧抑制装置１３１、１３３の各保護部１１により、サージ電圧抑制装置１３３のクランプ部１０の短絡故障に対する保護が図られている。

このように、本実施形態のサージ電圧抑制装置１３１〜１３３によっても、モータ３端において各相間に発生するサージ電圧を抑制できる。また、サージ電圧抑制装置１３１〜１３３の各クランプ部１０は、それぞれが２つの保護部１１により保護される形態となっている。換言すると、サージ電圧抑制装置１３１〜１３３の各保護部１１は、それぞれが２つのクランプ部１０の短絡故障に対する保護動作を行うようになっている。さらに、サージ電圧抑制装置１３１〜１３３の各検出部１２は、それぞれに対応する保護部１１による保護動作の有無を検出する。従って、本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
クランプ部１０を構成するトランジスタＭ１、Ｍ２の接続位置を入れ替えてもよい。また、クランプ部２１を構成するトランジスタＭ２１、Ｍ２２の接続位置を入れ替えてもよい。すなわち、トランジスタＭ１（Ｍ２１）とＭ２（Ｍ２２）とは、それぞれのボディダイオードによる整流方向が互いに逆向きとなるように直列に接続されていればよい。
第１の実施形態におけるトランジスタ出力型のフォトカプラとしては、２次側受光素子が集積化されたものに限らずともよく、例えば２次側素子がフォトトランジスタにより構成されたものでもよい。ただし、この場合、２次側素子の応答性能としては、インバータ２の出力周波数に応じて決定される１次側発光素子の点灯期間において、十分に駆動可能な程度の応答性を有する必要がある。
第１〜第８の実施形態における３つのサージ電圧抑制装置７〜９についても、第９の実施形態のように１つのサージ電圧抑制ユニットとしてまとめて構成してもよい。
サージ電圧抑制装置７〜９において使用する直流電圧Ｖｃｃは、インバータ２や、インバータ盤９３以外の装置から供給するようにしてもよい。また、インバータ２の出力電圧（電圧供給線４ｕ〜４ｗの電圧）を元に直流電圧Ｖｃｃを生成する構成をサージ電圧抑制装置に付加してもよい。

第７の実施形態における接点Ｓ７１、第１２の実施形態における接点部１２５ｂは、いずれも常開形の接点（Ａ接点）であったが、これに代えて常閉形の接点（Ｂ接点）を用いてもよい。このような常閉形の接点を用いた場合には、３つのサージ電圧抑制装置の各接点を直列に接続し、その両端の接点信号を制御部６に入力すればよい。３つの常閉形接点のうち、少なくともいずれか１つが開放（作動）された場合には、接点信号は非導通状態となる。制御部６は、この接点信号が非導通状態である場合にサージ電圧抑制装置のいずれか１つが故障状態であると判断すればよい。
第８の実施形態において、インバータ２にサーミスタの抵抗値を検出する機能（サーミスタ温度検出機能）が内蔵されている場合にはこれを利用してもよい。このように予め設けられている機能を利用すれば、その分だけ制御部６の構成を簡単化できる。また、抵抗Ｒ７１の温度変化を検出するためにサーミスタＴＨ８１を用いたが、これに限らずともよく、例えば熱電対を用いてもよい。
第７の実施形態において、モータ３に過熱保護用等の温度リレーが内蔵されている場合、その温度リレーの接点と各温度リレーＴＲ７１の接点Ｓ７１とを直列に接続するとよい。このようにすれば、モータ３とインバータ２との間の配線を流用することができる。

第９の実施形態において、サージ電圧抑制装置７〜９に供給する直流電圧と、パトランプ９４に供給する直流電圧とは、互いに別の電源回路により生成してもよい。また、パトランプ９４は、直流電圧により点灯するものに限らず、例えば交流電圧により点灯するものを用いてもよい。
上記各実施形態では、３つのサージ電圧抑制装置をモータ３の各相間に接続したが、これに代えて或いはこれに加えて、サージ電圧抑制装置をモータ３の各相と接地との間に接続してもよい。このようにすれば、モータ３端において各相と接地との間に発生するサージ電圧を抑制することができる。
故障検出信号の出力端子である端子Ｖｏの電位をプルダウンするための抵抗およびプルアップするための抵抗は、サージ電圧抑制装置側に設ける必要はなく、例えばインバータ側やインバータ盤側に設けることも可能である。

図面中、１、１１１、１３４はモータ制御装置、２はインバータ、３はモータ、４ｕ、４ｖ、４ｗは電圧供給線（ケーブル）、７〜９、７Ａ〜９Ａ、１２１、１３１〜１３３はサージ電圧抑制装置、１０、２１はクランプ部、１１、１２２は保護部、１２、３１、４１、５１、６１、７１、８１、９１、１０１、１２３は検出部、１４、３２、７２は検出電流供給部、５２はサイリスタ、５３はフォトＩＣ、１２４ｂは内部接点、ＢＤ１、ＢＤ２、ＢＤ２１、ＢＤ２２はボディダイオード、Ｆ１、１２４はヒューズ、ＬＤ１は発光ダイオード、Ｍ１、Ｍ２１はトランジスタ（第１のパワーＭＯＳＦＥＴ）、Ｍ２、Ｍ２２はトランジスタ（第２のパワーＭＯＳＦＥＴ）、ＰＣ１、ＰＣ４１、ＰＣ５１はフォトカプラ、ＰＴ４１はフォトサイリスタ（サイリスタ）、Ｒ７１は抵抗（抵抗素子）、Ｓ７１は接点、Ｔ１はトランジスタ、ＴＨ８１はサーミスタ（信号出力部）、ＴＲ７１は温度リレー（信号出力部）を示す。

Claims (14)

1. 電圧形ＰＷＭ方式のインバータによりモータが駆動される際に、そのモータ端にて発生するサージ電圧を抑制するサージ電圧抑制装置であって、
   前記モータ端の各相に対応して設けられ、当該各相の電圧が所定のクランプ電圧を超えて上昇しようとすると当該モータ端から電流を流すことで、当該各相の電圧を前記クランプ電圧に制限するクランプ部と、
   前記クランプ部に対応して設けられ、対応する前記クランプ部が短絡故障すると、直ちに当該クランプ部が介在する通電経路を遮断する保護動作を行う保護部と、
   前記保護部に対応して設けられ、対応する前記保護部により前記保護動作が行われたことを検出すると、その保護部に対応する前記クランプ部が故障状態であることを表す故障検出信号を外部に出力する検出部とを備え、
   前記クランプ部は、
   ドレイン・ソース間に内蔵されたボディダイオードを有する第１および第２のパワーＭＯＳＦＥＴを備え、
   前記第１および第２のパワーＭＯＳＦＥＴのゲート・ソース間をそれぞれ短絡するとともに、前記第１のパワーＭＯＳＦＥＴと前記第２のパワーＭＯＳＦＥＴとを前記ボディダイオードによる整流方向が互いに逆向きとなるように直列に接続して構成されていることを特徴とするサージ電圧抑制装置。
2. 前記クランプ部および前記保護部は、前記モータ端の各相間に直列に接続されていることを特徴とする請求項１記載のサージ電圧抑制装置。
3. 前記クランプ部および前記保護部は、前記モータ端の各相と接地との間に直列に接続されていることを特徴とする請求項１または２記載のサージ電圧抑制装置。
   
4. 前記保護部は、前記通電経路に直列に接続された速断型のヒューズであることを特徴とする請求項１ないし３のいずれかに記載のサージ電圧抑制装置。
5. 前記検出部は、
   トランジスタ出力型のフォトカプラと、
   前記保護動作が行われると、前記フォトカプラの一次側の発光ダイオードに対し順方向の電流を前記モータ端から供給する検出電流供給部とを備え、
   前記フォトカプラの二次側のトランジスタがオン状態である期間に前記故障検出信号を出力することを特徴とする請求項１ないし４のいずれかに記載のサージ電圧抑制装置。
6. 前記検出部は、
   サイリスタ出力型のフォトカプラと、
   前記保護動作が行われると、前記フォトカプラの一次側の発光ダイオードに対し順方向の電流を前記モータ端から供給する検出電流供給部とを備え、
   前記フォトカプラの二次側のサイリスタがオン状態である期間に前記故障検出信号を出力することを特徴とする請求項１ないし４のいずれかに記載のサージ電圧抑制装置。
7. 前記検出部は、
   高速ＩＣ出力型のフォトカプラと、
   前記保護動作が行われると、前記フォトカプラの一次側の発光ダイオードに対し順方向の電流を前記モータ端から供給する検出電流供給部と、
   前記フォトカプラの二次側のフォトＩＣの出力信号がゲートに与えられるサイリスタとを備え、
   前記サイリスタがオン状態である期間に前記故障検出信号を出力することを特徴とする請求項１ないし４のいずれかに記載のサージ電圧抑制装置。
8. 前記検出部は、
   抵抗素子と、
   前記保護動作が行われると、前記抵抗素子に対し前記モータ端から電流を供給する検出電流供給部と、
   前記抵抗素子の温度が所定温度以上になると前記故障検出信号を出力する信号出力部とを備えていることを特徴とする請求項１ないし４のいずれかに記載のサージ電圧抑制装置。
9. 前記信号出力部は、前記抵抗素子の温度が所定温度以上になると作動する接点を有する温度リレーを含んで構成され、当該接点が作動している期間に前記故障検出信号を出力することを特徴とする請求項８記載のサージ電圧抑制装置。
10. 前記クランプ部および前記保護部と、前記検出部とを着脱可能な形態にて構成したことを特徴とする請求項１ないし９のいずれかに記載のサージ電圧抑制装置。
11. 前記ヒューズは、溶断時に作動する内部接点を備え、
    前記検出部は、前記内部接点が作動している期間に前記故障検出信号を出力することを特徴とする請求項４記載の記載のサージ電圧抑制装置。
12. 前記各検出部は、前記各保護手段のうち少なくとも１つにより前記保護動作が行われたことを検出すると、前記クランプ部のうち少なくとも１つが故障状態であることを表す故障検出信号を外部に出力することを特徴とする請求項１ないし１１のいずれかに記載のサージ電圧抑制装置。
13. ケーブルを介してモータを駆動する電圧形ＰＷＭ方式のインバータと、
    請求項１ないし１２のいずれかに記載のサージ電圧抑制装置とを備えていることを特徴とするモータ制御装置。
14. 前記サージ電圧抑制装置は、前記故障検出信号を前記インバータに送出し、
    前記インバータは、前記故障検出信号が与えられると、前記モータの駆動を停止させる故障対応制御を実行することを特徴とする請求項１３記載のモータ制御装置。

Images