JP5493660B2 - 機能素子内蔵基板及びその製造方法、並びに電子機器 - Google Patents
機能素子内蔵基板及びその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP5493660B2 JP5493660B2 JP2009227371A JP2009227371A JP5493660B2 JP 5493660 B2 JP5493660 B2 JP 5493660B2 JP 2009227371 A JP2009227371 A JP 2009227371A JP 2009227371 A JP2009227371 A JP 2009227371A JP 5493660 B2 JP5493660 B2 JP 5493660B2
- Authority
- JP
- Japan
- Prior art keywords
- functional element
- substrate
- heat dissipation
- heat
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
- H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
- H05K1/186—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
機能素子の回路面に設けられた電極端子を通じて該機能素子と接続される第1配線層と、機能素子内蔵基板の機能素子回路面側の反対側に配設される第2配線層とを接続するための、放熱材及び絶縁層を貫通する層間ビア用ビアホールを形成する工程と、第1配線層と放熱材とを接続するための放熱ビア用ビアホールを形成する工程と、放熱材用ビアホールに、さらに放熱部を形成することにより、機能素子内蔵基板外周部の放熱材延在部を形成する工程と、層間ビア用ビアホールに層間ビアを形成する工程と、放熱ビア用ビアホールに放熱ビアを形成する工程と、第1配線層及び第2配線層を形成する工程と、放熱材延在部に凹凸構造が含まれるようにダイシングを行う工程と、を含む。
図1乃至図3は、それぞれ本発明の第1の実施例に係る機能素子内蔵基板100の縦断面図、機能素子内蔵層の水平断面図(図1のA−A断面)、上面配線層の平面図である。機能素子内蔵基板100は、回路面2側に電極端子4を有する機能素子1が絶縁層3に埋設されている。絶縁層3の回路面側と回路面の反対側には、それぞれ配線層6と配線層7が形成されており、配線層6は電極端子4と接続されている。また絶縁層3の機能素子1の側方には機能素子内蔵基板全体に亘って放熱材5が配設され、かつ放熱材5は機能素子内蔵基板100の側面でさらに基板面に直行する方向(側面部の上下方向)全体に亘って延在部40として広がっている。
図4乃至図6は、本発明の第2の実施例に係る機能素子内蔵基板200の、縦断面図、機能素子内蔵層の水平断面図(図4(a)のC−C断面)、上部配線層6の平面図である。機能素子内蔵基板200は、機能素子内蔵基板100の放熱材5において更に露出面積を増加させるよう、上部から見て端部が凹凸の構造となっていることを特徴とする。その他の構造は機能素子内蔵基板100と同じである。実施例2は、放熱材5の露出面積を増加させることで、より高い放熱効果を狙ったものである。尚、図4の(a)は、放熱材5が凸である部分の断面図(図5におけるA−A断面図)、図4(b)は、放熱材5が凹である部分の断面図(図5におけるB−B断面図)である。
図7乃至図9は、それぞれ本発明の第3の実施例に係る機能素子内蔵基板300の、縦断面図、機能素子内蔵層の水平断面図(図7のA−A断面)、上面配線層の平面図である。機能素子内蔵基板300は、機能素子内蔵基板100の構造に加え、絶縁層3及び放熱材5を貫通し、配線層6と配線層7を接続する層間ビア8が設けられていることを特徴とする。配線層6と配線層7が互いに接続されていることで、設計自由度が向上している。
図10乃至図12は、それぞれ本発明の第4の実施例に係る機能素子内蔵基板400の、縦断面図、機能素子内蔵層の水平断面図(図10のA−A断面)、上面配線層の平面図である。機能素子内蔵基板400は、機能素子内蔵基板100の構造に加え、回路面2側の配線層6と放熱材5を接続させる放熱ビア9を設けていることを特徴とする。配線層6と放熱材5が接続されていることで、放熱効果がより高くなっている。
機能素子内蔵基板200乃至400の特徴である、放熱材5端部の凹凸パターン、層間ビア8、放熱ビア9はひとつの構造に組み合わせることが可能であって、図13乃至図15は、これら全ての要素を組み合わせた本発明の第5の実施例に係る機能素子内蔵基板500の、縦断面図、機能素子内蔵層の水平断面図(図13のC−C断面)、上面配線層の平面図をそれぞれ示している。機能素子内蔵基板500では、機能素子内蔵基板200乃至400の特徴を備えていることにより、放熱効果と配線設計自由度が向上している。尚、図13(a)は、放熱材5が凸である部分の断面図(図14のA−A断面)、図13(b)は、放熱材5が凹である部分の断面図(図14のB−B断面)である。
図16は、本発明の第6の実施例に係る機能素子内蔵基板600の断面図である。機能素子内蔵基板600は、機能素子内蔵基板500に加え、配線層6側に絶縁層10を介して配線層14を、配線層7側に絶縁層11を介して配線層15を配置し、更に両面にソルダーレジスト層16乃至17を配置していることを特徴とする。配線層6と配線層14は層間ビア12で接続され、配線層7と配線層15は層間ビア13で接続されている。層数が増えたことで配線自由度が向上しており、またソルダーレジスト層により外部に接続する端子部分以外を被覆することで最外配線層の配線間の導通等の不具合を抑制する効果が得られる。
図17は、本発明の第7の実施例に係る機能素子内蔵基板700の断面図である。機能素子内蔵基板700は、機能素子内蔵基板600を複数積み重ねた構造で、接続端子18により各々の機能素子内蔵基板600の配線を接続すると共に、接続端子19により各々の放熱材5を接続している。機能素子内蔵基板600の各々の放熱材5を接続することで、放熱効果を効率的に向上させることができる。
図18乃至図19は、機能素子内蔵基板600乃至700をマザーボード22へ実装した場合の第8の実施例の断面図である。本実施例において、機能素子内蔵基板600及び700はマザーボードに接続端子20によって配線が接続されると共に、接続端子21により放熱材5もマザーボードに接続されている。マザーボードに放熱材が接続されることで、放熱効果が向上している。また機能素子内蔵基板600乃至700の各々の放熱ビア9にグランド配線を接続し、かつマザーボードのグランド配線(図示せず)に接続端子21を接続すれば、グランド配線を別途設ける必要がなくなり、配線設計自由度が向上する。またグランド配線を別途設けている場合でも、グランドの電圧が更に安定することにより、信号品質の向上に寄与する。
2 回路面
3 絶縁層
4 電極端子
5 放熱材
6 (上部)配線層
7 配線層
8 層間ビア
9 放熱ビア
10 絶縁層
11 絶縁層
12 層間ビア
13 層間ビア
14 配線層
15 配線層
16 ソルダーレジスト層
17 ソルダーレジスト層
18 接続端子
19 接続端子
20 接続端子
21 接続端子
22 マザーボード
23 層間ビア用開口部
24 機能素子用開口部
25 未硬化絶縁材
26 基材
27 未硬化絶縁材
28 基材
29 層間ビア用ビアホール
30 放熱ビア用ビアホール
31 放熱材用ビアホール
32 (めっき)シード層
33 層間ビアの回路面側の部分
34 放熱材の回路面側拡張部分
35 (めっき)シード層
36 層間ビアの回路面反対側の部分
37 放熱材の回路面反対側拡張部分
38 ダイシングライン
40 延在部
100〜700 機能素子内蔵基板
Claims (13)
- 絶縁層と、
該絶縁層に埋設される1以上の機能素子と、
該絶縁層内部の該機能素子の横方向周囲に配された放熱材と、
前記機能素子の回路面側に配設され、前記機能素子の回路面に設けられた電極端子を通じて該機能素子と接続されている第1配線層と、
前記機能素子内蔵基板の前記機能素子回路面側の反対側に配設されている第2配線層と、
前記放熱材及び前記絶縁層を貫通し、前記第1配線層と前記第2配線層とを接続する層間ビアと、
前記放熱材と前記第1配線層とを接続する放熱ビアと、を含み、
前記放熱材が該機能素子内蔵基板の側面部に露出するとともに、少なくとも一部がさらに基板面に直交する方向に亘って延在して形成された延在部を有し、
前記延在部の側面に、凹凸構造が含まれていることを特徴とする、機能素子内蔵基板。 - 前記放熱材は、前記絶縁層内部での厚さが前記機能素子の厚さと同じであることを特徴とする、請求項1に記載の機能素子内蔵基板。
- 前記放熱材は、前記基板面に直交する方向の延在部の少なくとも一部の長さが、該基板の配線層を含む厚さと同じであることを特徴とする、請求項1又は2に記載の機能素子内蔵基板。
- 前記放熱材が、金属、樹脂材料、セラミック材料及びカーボンナノチューブ材料のうちの少なくとも1つかならなることを特徴とする、請求項1〜3のいずれか一に記載の機能素子内蔵基板。
- 前記放熱材と前記機能素子が、配線及び放熱ビアのうちの少なくとも1つによって接続されていることを特徴とする、請求項1〜4のいずれか一に記載の機能素子内蔵基板。
- 前記配線及び放熱ビアのうちの少なくとも1つが、前記機能素子のグランドを兼ねることを特徴とする、請求項5に記載の機能素子内蔵基板。
- 前記第1及び第2配線層に加え、さらに一層以上の配線層が配設されていることを特徴とする、請求項1〜6のいずれか一に記載の機能素子内蔵基板。
- 前記放熱材が前記機能素子内蔵基板の側面部に延在している部分と、前記側面部に露出しているのみである部分の比率が、1対1〜1対2の割合になっていることを特徴とする、請求項1〜7のいずれか一に記載の機能素子内蔵基板。
- 前記放熱材の前記側面延在部に接続端子が設置され、かつ信号端子同士も接続された、請求項1〜8のいずれか一に記載の機能素子内蔵基板を複数含むことを特徴とする、半導体装置。
- 請求項1〜9のいずれか一に記載の機能素子内蔵基板又は半導体装置を含むことを特徴とする、電子機器。
- 開口部に機能素子を配した放熱材の両面側に絶縁層を配する工程と、
該絶縁層の周辺部の少なくとも一部を除去して放熱材用ビアホールを形成する工程と、
前記機能素子の回路面に設けられた電極端子を通じて該機能素子と接続される第1配線層と、前記機能素子内蔵基板の前記機能素子回路面側の反対側に配設される第2配線層とを接続するための、前記放熱材及び前記絶縁層を貫通する層間ビア用ビアホールを形成する工程と、
前記第1配線層と前記放熱材とを接続するための放熱ビア用ビアホールを形成する工程と、
前記放熱材用ビアホールに、さらに放熱部を形成することにより、機能素子内蔵基板外周部の放熱材延在部を形成する工程と、
前記層間ビア用ビアホールに層間ビアを形成する工程と、
前記放熱ビア用ビアホールに放熱ビアを形成する工程と、
前記第1配線層及び第2配線層を形成する工程と、
前記放熱材延在部に凹凸構造が含まれるようにダイシングを行う工程と、
を含むことを特徴とする、機能素子内蔵基板の製造方法。 - 前記放熱材延在部の形成にビアホール形成プロセス及びめっきプロセスを用いることを特徴とする、請求項11に記載の製造方法。
- 前記機能素子内蔵基板が2つ以上面取りされているワークサイズによって製造されることを特徴とする、請求項11又は12に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009227371A JP5493660B2 (ja) | 2009-09-30 | 2009-09-30 | 機能素子内蔵基板及びその製造方法、並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009227371A JP5493660B2 (ja) | 2009-09-30 | 2009-09-30 | 機能素子内蔵基板及びその製造方法、並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011077305A JP2011077305A (ja) | 2011-04-14 |
| JP5493660B2 true JP5493660B2 (ja) | 2014-05-14 |
Family
ID=44020979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009227371A Expired - Fee Related JP5493660B2 (ja) | 2009-09-30 | 2009-09-30 | 機能素子内蔵基板及びその製造方法、並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5493660B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101568364B1 (ko) * | 2012-02-23 | 2015-11-12 | 해성디에스 주식회사 | 반도체 패키지 제조 방법 및 그 방법에 의해 제조된 반도체 패키지 |
| JP2013211480A (ja) * | 2012-03-30 | 2013-10-10 | Fujikura Ltd | 部品内蔵基板 |
| JP2014154836A (ja) * | 2013-02-13 | 2014-08-25 | Nippon Seiki Co Ltd | 回路基板の放熱構造 |
| JP2015222741A (ja) * | 2014-05-22 | 2015-12-10 | 京セラサーキットソリューションズ株式会社 | 多数個取り配線基板およびその製造方法 |
| KR20160090625A (ko) * | 2015-01-22 | 2016-08-01 | 삼성전기주식회사 | 전자소자내장형 인쇄회로기판 및 그 제조방법 |
| CN105430920A (zh) * | 2015-12-18 | 2016-03-23 | 景旺电子科技(龙川)有限公司 | 一种适用于保护铝基板沉铜板电的设计制作方法 |
| JP6928896B2 (ja) * | 2017-07-05 | 2021-09-01 | 大日本印刷株式会社 | 実装基板及び実装基板の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3092972U (ja) * | 2002-09-24 | 2003-04-11 | アルプス電気株式会社 | 面実装型電子回路ユニット |
| JP4283523B2 (ja) * | 2002-10-22 | 2009-06-24 | 太陽誘電株式会社 | 複合多層基板およびそれを用いたモジュール |
| JP4818198B2 (ja) * | 2007-03-15 | 2011-11-16 | 京セラ株式会社 | コイル内蔵基板 |
-
2009
- 2009-09-30 JP JP2009227371A patent/JP5493660B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011077305A (ja) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3945483B2 (ja) | 半導体装置の製造方法 | |
| JP6539992B2 (ja) | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 | |
| US8692363B2 (en) | Electric part package and manufacturing method thereof | |
| JP5493660B2 (ja) | 機能素子内蔵基板及びその製造方法、並びに電子機器 | |
| TWI505756B (zh) | 印刷電路板及其製造方法 | |
| US9824963B2 (en) | Wiring board, and semiconductor device | |
| JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
| US8119918B2 (en) | Printed circuit board and semiconductor package | |
| WO2011058879A1 (ja) | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 | |
| US9425066B2 (en) | Circuit substrate | |
| JP5362569B2 (ja) | インターポーザー及びインターポーザーの製造方法 | |
| US10129980B2 (en) | Circuit board and electronic component device | |
| JP2012104774A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2008210912A (ja) | 半導体装置及びその製造方法 | |
| JP4983386B2 (ja) | Cof用配線基板 | |
| JPWO2009101904A1 (ja) | 半導体装置及びその製造方法 | |
| CN102711390B (zh) | 线路板制作方法 | |
| US20070164766A1 (en) | Circuit device | |
| JP5183893B2 (ja) | 配線基板及びその製造方法、及び半導体装置 | |
| JP2005302924A (ja) | 配線基板およびその製造方法 | |
| JP5442192B2 (ja) | 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 | |
| JP5426261B2 (ja) | 半導体装置 | |
| KR102494340B1 (ko) | 인쇄회로기판 | |
| KR101396837B1 (ko) | 반도체 칩 내장형 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5493660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |