JP5496995B2 - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5496995B2
JP5496995B2 JP2011281464A JP2011281464A JP5496995B2 JP 5496995 B2 JP5496995 B2 JP 5496995B2 JP 2011281464 A JP2011281464 A JP 2011281464A JP 2011281464 A JP2011281464 A JP 2011281464A JP 5496995 B2 JP5496995 B2 JP 5496995B2
Authority
JP
Japan
Prior art keywords
precursor
film transistor
thin film
layer
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011281464A
Other languages
English (en)
Other versions
JP2013131685A (ja
Inventor
達也 下田
博一 塚田
毅明 宮迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Mitsubishi Materials Corp
Mitsubishi Materials Electronic Chemicals Co Ltd
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Mitsubishi Materials Corp
Jemco Inc
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, Mitsubishi Materials Corp, Jemco Inc, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2011281464A priority Critical patent/JP5496995B2/ja
Priority to US14/367,361 priority patent/US9293325B2/en
Priority to PCT/JP2012/083082 priority patent/WO2013094688A1/ja
Priority to TW101148896A priority patent/TW201327841A/zh
Publication of JP2013131685A publication Critical patent/JP2013131685A/ja
Application granted granted Critical
Publication of JP5496995B2 publication Critical patent/JP5496995B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/203—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using transformation of metal, e.g. oxidation or nitridation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6519—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69393—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69396—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
従来から、低い駆動電圧で高速にスイッチングすることを目的として、ゲート絶縁層として強誘電体材料（例えば、ＢＬＴ（Ｂｉ４−ＸＬａＸＴｉ３Ｏ１２）、ＰＺＴ（Ｐｂ（ＺｒＸ，Ｔｉ１−Ｘ）Ｏ３））を採用した薄膜トランジスタが開示されている。一方、キャリア濃度を高くすることを目的として、酸化物導電性材料（例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、あるいはＬＳＣＯ（ＬａＸＳｒ１−ＸＣｕＯ４））をチャネル層として採用した薄膜トランジスタも開示されている（特許文献１）。
ここで、上述の薄膜トランジスタの製造方法について見てみると、まず、ゲート電極としてＴｉ及びＰｔの積層膜が、電子ビーム蒸着法により形成されている。そのゲート電極上に、ゾルゲル法によって上述のＢＬＴ又はＰＺＴからなるゲート絶縁層が形成される。さらに、そのゲート絶縁層上には、ＲＦスパッタ法により、ＩＴＯからなるチャネル層が形成される。続いて、そのチャネル層上にＴｉ及びＰｔが電子ビーム蒸着法によって形成されることにより、ソース電極とドレイン電極とが形成される。その後、ＲＩＥ法及びウェットエッチング法（ＨＦとＨＣｌと混合溶液）により、素子領域が他の素子領域から分離されることになる（特許文献１）。
特開２００６−１２１０２９号公報
しかしながら、従来の薄膜トランジスタでは、ゲート絶縁層又はチャネルが複合酸化物によって形成された例は幾つか存在するが、薄膜トランジスタとしての高い特性を実現する材料及びそのための適切な製造方法の選定は、未だ道半ばである。特に、これまでに広く採用されてきたゲート絶縁膜等は、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスによって形成されるのが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。このような製造方法が採用された場合、薄膜トランジスタを製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
本発明は、上述の諸問題の少なくとも１つを解決することにより、ゲート絶縁層として酸化物層を用いた薄膜トランジスタの高性能化、又はそのような薄膜トランジスタの製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた薄膜トランジスタの提供に大きく貢献するものである。
本願発明者らは、数多く存在する酸化物の中から、ゲート絶縁膜としての機能を適切に発揮させる酸化物を選定すべく鋭意研究と分析を重ねた。例えば、ゲート絶縁層としての重要な資質の１つであるリーク電流の低い酸化物層であっても、いわゆる電子移動度が低いためにその適性を欠く材料が存在する。従って、低いリーク電流とともに、トランジスタを構成した際に高い電子移動度を備える酸化物を見出すことは容易ではない。加えて、従来と比較してその酸化物の製造の容易化が図られなければ、産業界にとって魅力的なものとは言えない。
しかしながら、本願発明者らが上述の問題を解決すべく研究開発に鋭意取り組んだ結果、新たな事象が見出された。それは、たとえ一般的に電子移動度が低い材料であることが知られている酸化物であっても、ある特定の酸化物の前駆体に対して、特殊な処理を施す、より具体的には酸の蒸気に曝すことにより、その移動度を格段に高めることが可能であるという知見である。また、本願発明者らは、その酸化物を採用した薄膜トランジスタが、トランジスタとして機能し得る、又は機能するのに十分なドレイン電流のＯＮ／ＯＦＦ比が得られることも見出した。加えて、その酸化物は、従来と比べて容易に製造し得るものであることも併せて見出された。本発明は上述の知見に基づいて創出された。
本発明の１つの薄膜トランジスタは、ゲート電極とチャネルとの間に、ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層の状態で塩酸又はその蒸気に曝された後に形成された表面を有する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を備えている。加えて、この薄膜トランジスタにおいては、前述の酸化物層の表面が前述のチャネルに接している。
この薄膜トランジスタによれば、上述のように、所定の酸化物の前駆体の表面を酸の蒸気に曝すことより、未だそのメカニズムは明らかにされていないが、その表面を含む前駆体の改質と考えられる作用が働くことにより、最終的に得られる酸化物層の絶縁層としての機能が向上し得る。特に、上述の酸化物層を備える薄膜トランジスタは、低いリーク電流を実現するとともに、チャネルとの界面が影響する電気特性であると考えられる電子移動度の格段の向上を実現し得る。
また、本発明のもう１つの薄膜トランジスタは、ゲート電極とチャネルとの間に、ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層の状態で塩酸の蒸気と硝酸の蒸気との混合蒸気に曝された後に形成された表面を有する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を備えている。加えて、この薄膜トランジスタにおいては、前述の酸化物層の表面が前述のチャネルに接している。
この薄膜トランジスタによれば、上述のように、所定の酸化物の前駆体の表面を酸の蒸気に曝すことより、未だそのメカニズムは明らかにされていないが、その表面を含む前駆体の改質と考えられる作用が働くことにより、最終的に得られる酸化物層の絶縁層としての機能が向上し得る。特に、上述の酸化物層を備える薄膜トランジスタは、低いリーク電流を実現するとともに、チャネルとの界面が影響する電気特性であると考えられる電子移動度の格段の向上を実現し得る。
上述の各薄膜トランジスタの別態様として、さらに、上述のチャネルが、酸化インジウム層（不可避不純物を含み得る）であることは、好ましい一態様である。これにより、ゲート絶縁層及びチャネルが酸化物によって形成された高性能の薄膜トランジスタが実現される。
また、本発明の１つの薄膜トランジスタの製造方法は、次の（１）及び（２）の各工程を、ゲート電極層形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネル形成工程との間に含んでいる。
（１）ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする第１前駆体溶液を出発材とする第１前駆体層の一方の表面を塩酸又はその蒸気に曝す曝露工程
（２）前述の前駆体層を、酸素含有雰囲気中において加熱することにより、前述のランタン（Ｌａ）と前述のタンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程
なお、各工程の間に基板の移動や検査等の本発明の要旨とは関係のない工程が行われることを妨げるものではない。
この薄膜トランジスタの製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって第１酸化物層が形成され得る。加えて、大面積化も容易である。従って、この薄膜トランジスタの製造方法によれば、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。
また、本発明のもう１つの薄膜トランジスタの製造方法は、次の（１）及び（２）の各工程を、ゲート電極層形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネル形成工程との間に含んでいる。
（１）ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする第１前駆体溶液を出発材とする第１前駆体層の一方の表面を塩酸の蒸気と硝酸の蒸気との混合蒸気に曝す曝露工程
（２）前述の前駆体層を、酸素含有雰囲気中において加熱することにより、前述のランタン（Ｌａ）と前述のタンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程
なお、各工程の間に基板の移動や検査等の本発明の要旨とは関係のない工程が行われることを妨げるものではない。
この薄膜トランジスタの製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって第１酸化物層が形成され得る。加えて、大面積化も容易である。従って、この薄膜トランジスタの製造方法によれば、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。
また、上述の各薄膜トランジスタの製造方法の別態様として、さらに、前述のチャネル形成工程が、インジウム（Ｉｎ）を含む前駆体を溶質とする第２前駆体溶液を出発材とする第２前駆体層を、酸素含有雰囲気中において加熱することにより、酸化インジウム層（不可避不純物を含み得る）を形成する工程であることは、好ましい一態様である。これにより、ゲート絶縁層及びチャネルが酸化物によって形成された高性能の薄膜トランジスタが実現される。
ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。
本発明の１つの薄膜トランジスタは、低いリーク電流を実現するとともに、チャネルとの界面が影響する電気特性であると考えられる電子移動度の格段の向上を実現し得る。また、本発明の１つの薄膜トランジスタの製造方法によれば、比較的簡素な処理によって酸化物層が形成されるため、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。
本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。 比較例（１）のＶｇ−Ｉｄ特性を示すグラフである。 本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。 比較例（２）のＶｇ−Ｉｄ特性を示すグラフである。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 その他の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。
本発明の実施形態である薄膜トランジスタ１００及びその製造方法を、添付する図面に基づいて詳細に述べる。なお、文字の見やすさを考慮して、図１Ｈの後の図面番号を図１Ｊとする。また、本実施形態の薄膜トランジスタは、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。従って、当業者であれば、通常の技術常識を以って本実施形態の説明を参照することにより、工程の順序を変更することにより、トップゲート構造を形成することができる。また、本出願における温度の表示は、ヒーターの設定温度を表している。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
＜第１の実施形態＞
図１Ａ〜図１Ｇは、それぞれ、本実施形態における薄膜トランジスタ１００の製造方法の一過程を示す断面模式図である。なお、本出願における温度の表示は、ヒーターの設定温度を表している。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
［薄膜トランジスタ１００の製造工程］
（１）ゲート電極の形成
本実施形態の薄膜トランジスタ１００のゲート電極２０は、図１Ａに示すように、白金（Ｐｔ）層によって形成されている。この白金層は、公知のスパッタリング法により基材であるＳｉＯ２／Ｓｉ基板（すなわち、シリコン基板上に酸化シリコン膜を形成した基板、以下、単に「基板」といもいう。）１０上に形成される。なお、白金層と基材であるＳｉＯ２／Ｓｉ基板との接着性を高めるために、本実施形態では、ＳｉＯ２上に約１０ｎｍ厚のＴｉＯＸ膜（図示しない）が形成されている。
ここで、本実施形態では、上述の基材としてＳｉＯ２／Ｓｉ基板が採用されているが、本実施形態の基材は高耐熱ガラスに限定されない。例えば、高耐熱ガラス以外の絶縁性基板（例えば、高耐熱ガラス、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板など。）、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板など。）を含む、種々の基材を用いることができる。
（２）第１前駆体層の形成
次に、図１Ｂに示すように、ゲート電極２０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液（第１前駆体溶液ともいう。）を出発材とする第１前駆体層３０を形成する。その後、予備焼成として、第１前駆体層３０を約５分間、２５０℃で加熱する。なお、この予備焼成は、酸素雰囲気中又は大気中（以下、総称して、「酸素含有雰囲気」ともいう。）で行われる。本実施形態では、最終的に十分なゲート絶縁層としての第１酸化物層３２の厚み（例えば、約１６０ｎｍ）を得るために、前述のスピンコーティング法による第１前駆体層３０の形成と予備焼成を計７回実施した。
（３）酸の蒸気への曝露工程
次に、ゲート電極２０上に形成した第１前駆体層３０の表面を酸の蒸気に曝す曝露工程を行う。本実施形態では、図１Ｃに示すように、酸蒸気曝露装置８０が用いられる。具体的には、蒸気送給装置８６により、酸素（Ｏ２）をキャリアガスとして、９質量％塩酸水溶液に５質量％未満の硝酸が混合された水溶液から生成された蒸気７０が、導入口８４ａを介してチャンバー８１内に導入される。また、チャンバー８１内には、ゲート電極２０上に形成された第１前駆体層３０を備える基板１０が、ステージ８２上に載置されている。チャンバー８１内における塩酸及び硝酸の蒸気７０の一部は、第１前駆体層３０の表面に接触する。その後、塩酸及び硝酸の蒸気７０は、排気口８４ｂを介して公知のガス（酸用）スクラバー８８に送られる。なお、このときのキャリアガスである酸素ガスの流量は４００ｍｌ／ｍｉｎ．であった。また、チャンバーの設定温度は、約３０秒間で室温から最高で５００℃にまで上昇させることができる高速熱処理装置（ＲＴＡ：rａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）装置（図示しない）が用いられた。本実施形態では、このＲＴＡ装置を用いて約３０秒間で最高温度に到達するように設定したが、そのような最高温度に至らない温度に上限を設定することも可能である。また、蒸気７０への曝露時間は、約３０秒であった。上述の曝露工程を経ることにより、第１前駆体層３０は、図１Ｄに示すように、塩酸及び硝酸の蒸気７０に曝された表面３０ａを備えることになる。ところで、図１Ｃに示す蒸気７０は、説明の便宜上、敢えて丸印で記載したものであり、他の図面においても同様に記載する。
ところで、本実施形態の蒸気７０は、上述の塩酸と硝酸とが混合された水溶液が沸騰することによって生成された蒸気である。他方、本実施形態の別態様として、沸騰するまで加熱しない状態（代表的には、６０℃以上沸点未満に加熱した状態）、換言すれば沸騰させない状態で形成された蒸気を用いて曝露工程を行う場合も、トランジスタとしての一定の電気特性の向上が図られることが確認された。但し、これまでに本発明者らが知見した結果から言えば、沸騰させることによって形成した蒸気（代表的には、沸点以上５００℃以下に加熱した蒸気）を用いて上述の曝露工程を行うことは、トランジスタとしての電気特性を向上させる観点から言えばより好適な一態様である。
（４）第１酸化物層の焼成
第１前駆体層３０は、チャンバー８１から取り出された後、本焼成として、酸素雰囲気中（例えば１００体積％であるが、これに限定されない。以下の「酸素雰囲気」についても同じ。）、約１０分乃至約２０分間、５５０℃に加熱される。その結果、図１Ｅに示すように、ゲート電極２０上に、上述の酸の蒸気に曝露された表面３２ａを有する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第１酸化物層３２（不可避不純物を含み得る。以下、同じ。）が形成される。なお、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第１酸化物層３２は、ＬＴＯ層とも呼ばれる。加えて、本焼成が、チャンバー８１内にて行われることも他の採用し得る一態様である。
なお、本実施形態における第１酸化物層３２のためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第１酸化物層３２のためのタンタル（Ｔａ）を含む前駆体の例は、タンタルブトキシドである。その他の例として、硝酸タンタル、塩化タンタル、又はその他の各種のタンタルアルコキシド（例えば、タンタルイソプロポキシド、タンタルエトキシド、タンタルメトキシエトキシド）が採用され得る。
（５）ソース電極及びドレイン電極の形成
さらにその後、図１Ｆに示すように、第１酸化物層３２上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９００が形成された後、第１酸化物層３２及びレジスト膜９００上に、公知のスパッタリング法により白金層４０を形成する。その後、レジスト膜９００が除去されると、図１Ｇに示すように、第１酸化物層３２上に、白金層からなるソース電極４２及びドレイン電極４４が形成される。本実施形態では、その後、酸素雰囲気中、４５０℃で加熱処理が行われた。
（６）チャネルの形成
その後、図１Ｈに示すように、第１酸化物層３２、ソース電極４２、及びドレイン電極４４上に、公知のスピンコーティング法により、インジウム（Ｉｎ）を含む前駆体を溶質とするチャネル用前駆体溶液（第２前駆体溶液ともいう。）を出発材とするチャネル用前駆体層（第２前駆体層ともいう。）５０を形成する。その後、予備焼成として、第２前駆体層を約５分間、３００℃に加熱する。その後、公知のフォトリソグラフィー法、及び公知のアルゴン（Ａｒ）プラズマによるドライエッチング法によるパターニング工程が行われる。さらにその後、本焼成として、チャネル用前駆体層５０を、酸素雰囲気中、約１５分間、４５０℃に加熱することにより、酸化インジウム層（不可避不純物を含み得る。以下、同じ。）が形成される。
第１酸化物層３２、ソース電極４２、及びドレイン電極４４上の一部にのみ残されるように、チャネル用酸化物層５２となる酸化インジウム層が形成された結果、薄膜トランジスタ１００が製造される。なお、本実施形態のチャネル用酸化物層５２の厚みは、約１５ｎｍであった。
ここで、本実施形態におけるチャネル用酸化物層５２のためのインジウム（Ｉｎ）を含む前駆体の例は、インジウムアセチルアセトナートである。その他の例として、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。
上述のとおり、本実施形態の薄膜トランジスタ１００は、ゲート絶縁層及びチャネルが、いずれも金属酸化物によって形成されている点は特筆すべきである。加えて、本実施形態では、ゲート絶縁層及びチャネルが、いずれも各種の前駆体溶液を酸素含有雰囲気中で加熱することによって形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められる。
［薄膜トランジスタ１００の特性］
次に、発明者らは、上述の製造方法によって製造した薄膜トランジスタ１００の電流−電圧特性について調査を行った。
図２は、薄膜トランジスタ１００のＶｇ−Ｉｄ特性を示すグラフである。また、表１は、薄膜トランジスタ１００における、サブスレッショルド特性（ＳＳ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比に関する特性を示している。なお、比較例（１）として、上述の各工程のうち、酸の蒸気への曝露工程が行われていない点を除いて、その他の工程が同じであるサンプルを準備した。図３は、比較例（１）のサンプルのＶｇ−Ｉｄ特性を示すグラフである。
Figure 0005496995
図２、図３、及び表１に示すように、比較例（１）のサンプルはトランジスタとしての機能を発揮し難いものであることが確認されたが、一方で、第１の実施形態における薄膜トランジスタ１００は、トランジスタとしての非常に良好な電気特性を実現し得ることが確認された。なお、薄膜トランジスタ１００の電気特性においては、ＯＮ／ＯＦＦ比が概ね１０８のオーダーであることに加え、サブスレッショルド特性（ＳＳ）が９２（ｍＶ／ｄｅｃ．）であり、かつ電界効果移動度が６００（ｃｍ２／Ｖｓ）という極めて高い値であることは特筆に値する。前述の各数値が得られたことは、ゲート絶縁層とチャネルのいずれもが酸化物で形成された薄膜トランジスタとして、注目に値する結果であるといえる。
＜第２の実施形態＞
本実施形態は、第１の実施形態における酸の蒸気への曝露工程（図１Ｃに該当する）が異なる点を除いて、第１の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。
本実施形態における曝露工程では、図４に示すように、９質量％塩酸水溶液９３が収めされた収容部９１ａと蓋部９１ｂとが公知の環状の酸耐性シール材９４（例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）製のシール材）を介して接合された上で、ボルト及びナット９７によって気密に一体化された密閉チャンバー９０内が用いられる。密閉チャンバー９０内には、ゲート電極２０上に形成された第１前駆体層３０を備える基板１０が、ステージ８２上に載置されている。
本実施形態では、ヒーター（図示しない）によって約６０℃に加熱された塩酸水溶液９３から蒸気７１が形成される。その蒸気７１の一部は、第１の実施形態と同様に、第１前駆体層３０の表面の一部又は全部に接触する。基板１０は、密閉チャンバー９０が十分に冷却された後、取り出される。その後、第１の実施形態と同様に薄膜トランジスタが製造される。なお、他の比較例（比較例（２））として、上述の曝露工程を行う代わりに、塩酸水溶液９３を、本焼成を行った後の酸化インジウム層５２に直接滴下する工程を採用した薄膜トランジスタも製造した。
図５は、本実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。また、図６は、比較例（２）の薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。
図５に示すように、ゲート電極への電圧印加に伴うドレイン電流の増減において、いわゆるヒステリシスが存在するが、トランジスタとしての重要な機能の一つであるＯＮ／ＯＦＦを実現することが確認された。従って、上述の曝露工程を経ないで形成された図３に示す比較例（１）や図６に示す比較例（２）との対比をすると、トランジスタとしての一定の電気特性の向上が図られることが分かった。
なお、本実施形態で採用した蒸気のように、沸騰させない状態で形成された蒸気を用いて曝露工程を行った場合も、トランジスタとしての電気特性の向上が図られることが確認された。但し、これまでに本発明者らが知見した結果から言えば、第１の実施形態のように、沸騰させることによって形成した蒸気（代表的には、沸点以上５００℃以下に加熱した蒸気）を用いて上述の曝露工程を行うことは、トランジスタとしての電気特性を向上させる観点から言えばより好適な一態様である。
＜第３の実施形態＞
本実施形態では、主として、第１の実施形態における一部の層の形成過程において型押し加工が施されている点を除いて、第１の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。
［薄膜トランジスタ２００の製造工程］
図７Ａ〜図７Ｊは、それぞれ、本実施形態における薄膜トランジスタ２００の製造方法の一過程を示す断面模式図である。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
（１）ゲート電極の形成
本実施形態では、図７Ａに示すように、まず、基板１０上に、第１の実施形態と同様にゲート電極２０となる白金（Ｐｔ）層が形成される。なお、本実施形態においても、白金層と基板１０との接着性を高めるために、ＳｉＯ２上に約１０ｎｍ厚のＴｉＯＸ膜（図示しない）が形成されている。
（２）第１前駆体層の形成
次に、図７Ｂに示すように、ゲート電極２０上に、第１の実施形態と同様に、第１前駆体溶液を出発材とする第１前駆体層３０を形成する。その後、第１の実施形態と同様に、予備焼成として、第１前駆体層３０を約５分間、１５０℃で加熱する。本実施形態においても、最終的に十分なゲート絶縁層としての第１酸化物層３２の厚み（例えば、約１６０ｎｍ）を得るために、スピンコーティング法による第１前駆体層３０の形成と予備焼成を実施した。前述の予備焼成により、第１前駆体層３０中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。その後、第１前駆体層３０のパターニングを行うために、図７Ｃに示すように、１８０℃に加熱した状態で、第１前駆体層用型Ｍ１を用いて、１０ＭＰａの圧力で型押し加工を施す。その結果、図７Ｃに示すように、本実施形態の第１前駆体層用型Ｍ１により、層厚が約１００ｎｍ〜３００ｎｍの厚層部と層厚が約１０ｎｍ〜約１００ｎｍの薄層部とを備える第１前駆体層３０が形成される。
その後、第１前駆体層３０を全面エッチングすることにより、型押し加工によって残すべき第１前駆体層３０以外の領域では、第１前駆体層３０が完全に除去される（第１前駆体層３０の全面に対するエッチング工程）。なお、本実施形態のエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。なお、プラズマ処理を大気圧下において行う公知技術を採用することも可能である。
（３）酸の蒸気への曝露工程
次に、パターニングされた第１前駆体層３０の表面を酸の蒸気に曝す曝露工程を行う。本実施形態では、第１の実施形態と同様に、図１Ｃに示す酸蒸気曝露装置８０が用いられる。その結果、チャンバー８１内における塩酸及び硝酸の蒸気７０の一部は、第１前駆体層３０の表面に接触する。前述の曝露工程を経ることにより、第１前駆体層３０は、図７Ｄに示すように、塩酸及び硝酸の蒸気７０に曝された表面３２ａを備えることになる。
（４）第１酸化物層の焼成
第１前駆体層３０は、チャンバー８１から取り出された後、本焼成として、酸素雰囲気中、約１０分乃至約２０分間、５５０℃に加熱される。その結果、図７Ｅに示すように、ゲート電極２０上に、上述の酸の蒸気に曝露された表面３２ａを有する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第１酸化物層３２が形成される。
さらにその後、図７Ｆに示すように、第１の実施形態と同様に、第１酸化物層３２上に白金層からなるソース電極４２及びドレイン電極４４が形成される。本実施形態では、その後、酸素雰囲気中、４５０℃で加熱処理が行われた。
（６）チャネルの形成
その後、図７Ｇに示すように、基板１０、第１酸化物層３２、ソース電極４２、及びドレイン電極４４上に、第２前駆体溶液を出発材とする第２前駆体層であるチャネル用前駆体層５０が形成される。その後、予備焼成として、第２前駆体層を約５分間、１５０℃に加熱する。
続いて、第１前駆体層の形成時と同様に、チャネル用前駆体層５０のパターニングを行うために、図７Ｈに示すように、２００℃に加熱した状態で、第２前駆体層用型Ｍ２を用いて、８ＭＰａの圧力で型押し加工を施す。その結果、図７Ｈに示すように、層厚が約１００ｎｍ〜３００ｎｍの厚層部と層厚が約１０ｎｍ〜約１００ｎｍの薄層部とを備えるチャネル用前駆体層５０が形成される。
その後、チャネル用前駆体層５０を全面エッチングすることにより、型押し加工によって残すべきチャネル用前駆体層５０以外の領域では、チャネル用前駆体層５０が完全に除去される（チャネル用前駆体層５０の全面に対するエッチング工程）。なお、本実施形態のエッチング工程においても、ウェットエッチング技術のほか、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることもできる。なお、プラズマ処理を大気圧下において行う公知技術を採用することも可能である。
その後、本焼成として、チャネル用前駆体層５０を、酸素雰囲気中、約１５分間、４５０℃に加熱することにより、図７Ｊに示すように、酸化インジウム層（不可避不純物を含み得る。以下、同じ。）５２が形成される。その結果、薄膜トランジスタ２００が製造される。
上述のとおり、本実施形態の薄膜トランジスタ２００は、ゲート絶縁層及びチャネルが、いずれも金属酸化物によって形成されているとともに、型押し加工によって形成されている。従って、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められる。加えて、本実施形態の薄膜トランジスタ２００も薄膜トランジスタ１００と同等の電気特性を有している。
＜その他の実施形態＞
上述の各実施形態においては、第１前駆体層３０の表面を酸の蒸気に曝す曝露工程について説明したが、塩酸水溶液９３を第１前駆体層３０の表面に滴下することによって曝露する工程も採用し得る他の一態様である。
例えば、第１の実施形態と同様に２５０℃で予備焼成を行った第１前駆体層３０の表面全体に行き渡るように、０．０１質量％の塩酸水溶液を滴下した後、公知のスピンコーターを用いて、その表面上の塩酸水溶液を飛散させて除去する。図８は、前述の工程を除いて第１の実施形態の製造工程と同様の工程によって製造された薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。図８に示すように、前述の製造方法によって形成された酸化物層を備えた薄膜トランジスタも、トランジスタとして機能し得る、又は機能するのに十分なドレイン電流のＯＮ／ＯＦＦ比が得られることが確認できた。従って、蒸気ではなく、液体状の塩酸が用いられた場合であっても、酸化物膜の前駆体表面を含む前駆体の改質と考えられる作用が働くことにより、最終的に得られる酸化物層の絶縁層としての機能が向上し得る。
ところで、上述の各実施形態における効果を適切に奏させるために、第１前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２メトキシエタノール、２エトキシエタノール、２ブトキシエタノールの群から選択される１種又は２種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種又は２種のカルボン酸である溶媒であることが好ましい。また、チャネル用前駆体溶液（第２前駆体溶液）の溶媒は、エタノール、プロパノール、ブタノール、２メトキシエタノール、２エトキシエタノール、２ブトキシエタノールの群から選択される１種又は２種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種又は２種のカルボン酸である溶媒であることが好ましい。
また、上述の各実施形態における各酸化物層を形成するための予備焼成の際、予備焼成温度は、１００℃以上２５０℃以下が好ましい。これは、各種の前駆体層中の溶媒を確度高く蒸発させることが出来るからである。また、特に、その後に型押し工程を行う場合は、前述の温度範囲で予備焼成を行うことにより、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。
また、上述の第３の実施形態における型押し工程において、予め８０℃以上３００℃以下に加熱した型（代表的には、第１前駆体層用型Ｍ１及び第２前駆体層用型Ｍ２）を用いて型押し加工を施すことは、他の好ましい一態様である。
上述の温度範囲（８０℃以上３００℃以下）で加熱した型を用いて型押し工程を実施することにより、型押し加工を施している間に、各前駆体層の塑性変形能力が低下することを確度高く防止することができるため、所望の型押し構造を一層高い精度で形成することが可能となる。
なお、上述の型の加熱温度を８０℃以上３００℃以下としたのは、以下の理由による。まず、型押し加工時の型の加熱温度が８０℃未満である場合には、各前駆体層における残存溶媒によって、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の型の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。上記観点から言えば、上述の型の加熱温度は、１００℃以上２５０℃以下に加熱した型を用いて型押し加工を施すことがより好ましい。
また、上述の型押し工程において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコーン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
１０ 基板
２０ ゲート電極
３０ 第１前駆体層
３０ａ 第１前駆体層の表面
３２ 第１酸化物層
３２ａ 第１酸化物層の表面
４０ 白金層
４２ ソース電極
４４ ドレイン電極
５０ チャネル用前駆体層（第２前駆体層）
５２ チャネル用酸化物層
７０，７１ 蒸気
８０ 酸蒸気曝露装置
８１ チャンバー
８２ ステージ
８４ａ 導入口
８４ｂ 排気口
８６ 蒸気送給装置
８８ スクラバー
９０ 密閉チャンバー
９１ａ 収容部
９１ｂ 蓋部
９３ 塩酸水溶液
９４ 酸耐性シール材
９７ ナット
１００，２００， 薄膜トランジスタ
９００ レジスト膜
Ｍ１ 第１前駆体層用型
Ｍ２ 第２前駆体層用型

Claims (11)

  1. ゲート電極とチャネルとの間に、
    ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層の状態で塩酸又はその蒸気に曝された後に形成された表面を有する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を備え、かつ
    前記表面が前記チャネルに接する、
    薄膜トランジスタ。
  2. ゲート電極とチャネルとの間に、
    ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層の状態で塩酸の蒸気と硝酸の蒸気との混合蒸気に曝された後に形成された表面を有する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を備え、かつ
    前記表面が前記チャネルに接する、
    薄膜トランジスタ。
  3. 前記塩酸の蒸気が、前記塩酸が沸騰することによって生成された蒸気である、
    請求項１に記載の薄膜トランジスタ。
  4. 前記混合蒸気が、前記塩酸及び前記硝酸が沸騰することによって生成された蒸気である、
    請求項２に記載の薄膜トランジスタ。
  5. 前記チャネルが、酸化インジウム層（不可避不純物を含み得る）である、
    請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタ。
  6. ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする第１前駆体溶液を出発材とする第１前駆体層の一方の表面を塩酸又はその蒸気に曝す曝露工程と、
    前記前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記タンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程と、を
    ゲート電極層形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネル形成工程との間に含む、
    薄膜トランジスタの製造方法。
  7. ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする第１前駆体溶液を出発材とする第１前駆体層の一方の表面を塩酸の蒸気と硝酸の蒸気との混合蒸気に曝す曝露工程と、
    前記前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記タンタル（Ｔａ）とからなる酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程と、を
    ゲート電極層形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネル形成工程との間に含む、
    薄膜トランジスタの製造方法。
  8. 前記塩酸の蒸気が、前記塩酸が沸騰することによって生成された蒸気である、
    請求項６に記載の薄膜トランジスタの製造方法。
  9. 前記混合蒸気が、前記塩酸及び前記硝酸が沸騰することによって生成された蒸気である、
    請求項７に記載の薄膜トランジスタの製造方法。
  10. 前記塩酸、前記塩酸の蒸気、又は前記混合蒸気が６０℃以上５００℃以下に加熱された状態で、前記曝露工程が行われる、
    請求項６乃至請求項９のいずれか１項に記載の薄膜トランジスタの製造方法。
  11. 前記チャネル形成工程が、インジウム（Ｉｎ）を含む前駆体を溶質とする第２前駆体溶液を出発材とする第２前駆体層を、酸素含有雰囲気中において加熱することにより、酸化インジウム層（不可避不純物を含み得る）を形成する工程である、
    請求項６乃至請求項１０のいずれか１項に記載の薄膜トランジスタの製造方法。
JP2011281464A 2011-12-22 2011-12-22 薄膜トランジスタ及び薄膜トランジスタの製造方法 Expired - Fee Related JP5496995B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011281464A JP5496995B2 (ja) 2011-12-22 2011-12-22 薄膜トランジスタ及び薄膜トランジスタの製造方法
US14/367,361 US9293325B2 (en) 2011-12-22 2012-12-20 Thin film transistor and method for fabricating thin film transistor
PCT/JP2012/083082 WO2013094688A1 (ja) 2011-12-22 2012-12-20 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW101148896A TW201327841A (zh) 2011-12-22 2012-12-21 薄膜電晶體及薄膜電晶體之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281464A JP5496995B2 (ja) 2011-12-22 2011-12-22 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2013131685A JP2013131685A (ja) 2013-07-04
JP5496995B2 true JP5496995B2 (ja) 2014-05-21

Family

ID=48668568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281464A Expired - Fee Related JP5496995B2 (ja) 2011-12-22 2011-12-22 薄膜トランジスタ及び薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US9293325B2 (ja)
JP (1) JP5496995B2 (ja)
TW (1) TW201327841A (ja)
WO (1) WO2013094688A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019771A1 (ja) 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
JP6241848B2 (ja) * 2014-01-31 2017-12-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
WO2018074607A1 (ja) * 2016-10-21 2018-04-26 凸版印刷株式会社 薄膜トランジスタおよびその製造方法、ならびに薄膜トランジスタ用ゲート絶縁膜形成溶液

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP5073928B2 (ja) * 2005-07-19 2012-11-14 光 小林 酸化膜の形成方法並びに半導体装置の製造方法
US8529802B2 (en) * 2009-02-13 2013-09-10 Samsung Electronics Co., Ltd. Solution composition and method of forming thin film and method of manufacturing thin film transistor using the solution composition
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
KR101442943B1 (ko) * 2010-05-07 2014-09-22 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 기능성 디바이스의 제조방법, 강유전체 재료층의 제조방법, 전계 효과 트렌지스터의 제조방법, 및 박막 트랜지스터, 전계 효과 트렌지스터, 및 전압식 잉크젯 헤드

Also Published As

Publication number Publication date
WO2013094688A1 (ja) 2013-06-27
US9293325B2 (en) 2016-03-22
TW201327841A (zh) 2013-07-01
JP2013131685A (ja) 2013-07-04
US20150001536A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
KR101995091B1 (ko) 기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치
JP5278717B1 (ja) 固体電子装置
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5496995B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI467612B (zh) Solid electronic devices (1)
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2013069448A1 (ja) 型押し構造体の製造方法、薄膜トランジスター、薄膜キャパシター、アクチュエーター、圧電式インクジェットヘッド及び光学デバイス
JPWO2013073357A1 (ja) 積層キャパシター及び積層キャパシターの製造方法
TWI671442B (zh) 氧化物介電體及其製造方法、以及固態電子裝置及其製造方法
JP2010258126A (ja) 薄膜トランジスタ及びその製造方法
JP2015103749A (ja) 導電体薄膜及びその製造方法、導電体の前駆体溶液、並びに薄膜トランジスタ、薄膜キャパシタ、及びそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5496995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees