WO2015019771A1 - 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス - Google Patents

酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス Download PDF

Info

Publication number
WO2015019771A1
WO2015019771A1 PCT/JP2014/067960 JP2014067960W WO2015019771A1 WO 2015019771 A1 WO2015019771 A1 WO 2015019771A1 JP 2014067960 W JP2014067960 W JP 2014067960W WO 2015019771 A1 WO2015019771 A1 WO 2015019771A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
temperature
precursor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/067960
Other languages
English (en)
French (fr)
Inventor
井上　聡
下田　達也
知紀 川北
信貴 藤本
聖司 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Seika Chemicals Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Sumitomo Seika Chemicals Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Seika Chemicals Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Sumitomo Seika Chemicals Co Ltd
Priority to KR1020167005121A priority Critical patent/KR102147816B1/ko
Priority to CN201480044072.4A priority patent/CN105474372B/zh
Priority to SG11201600622WA priority patent/SG11201600622WA/en
Priority to EP14835273.5A priority patent/EP3032576A4/en
Priority to JP2014554108A priority patent/JP5749411B1/ja
Priority to CA2920490A priority patent/CA2920490C/en
Priority to US14/910,631 priority patent/US9552985B2/en
Publication of WO2015019771A1 publication Critical patent/WO2015019771A1/ja
Anticipated expiration legal-status Critical
Priority to US15/377,068 priority patent/US9842916B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/203—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using transformation of metal, e.g. oxidation or nitridation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3234—Materials thereof being oxide semiconducting materials

Definitions

  • the present invention relates to an oxide semiconductor layer, a manufacturing method thereof, a precursor of an oxide semiconductor, an oxide semiconductor layer, a semiconductor element, and an electronic device.
  • a polycrystalline silicon film or an amorphous silicon film has been mainly used as a channel layer of a thin film transistor.
  • the electron mobility is limited due to electron scattering or the like occurring at the interface between crystal grains, resulting in variations in transistor characteristics.
  • an amorphous silicon film there is a problem that the reliability of the element is lowered because the electron mobility is very low and the element is easily deteriorated with time.
  • oxide semiconductors having higher electron mobility than amorphous silicon films and less variation in transistor characteristics than polycrystalline silicon films.
  • Patent Documents 1 to 3 attempts have been made to produce a coated flexible electronic device using a conductive polymer or an organic semiconductor.
  • a layer formed by a printing method which is a typical example of a low energy manufacturing process
  • the thickness of a layer required for a semiconductor element is generally very thin.
  • a paste or solution used in a low energy manufacturing process for example, a precursor of an oxide semiconductor in which a metal compound that becomes an oxide semiconductor when oxidized is dispersed in a solution containing a binder
  • the viscosity is adjusted by adding a binder.
  • a layer typically an oxide semiconductor layer
  • patterning is performed using a paste or solution to which a binder is added, and then the binder is removed as much as possible.
  • the layer must be thinned.
  • cracks occur during the thinning process.
  • the binder is decomposed to some extent by firing to form this oxide semiconductor layer, a certain amount still remains in the paste or solution as impurities.
  • residual impurities such as carbon impurities cause a deterioration in electrical characteristics of the semiconductor with high accuracy if the amount exceeds a certain value. Therefore, many technical problems still remain in the manufacture of semiconductor devices using low energy manufacturing processes.
  • a desired thin oxide semiconductor layer is formed by firing a film on a substrate formed by a low energy manufacturing process, and a semiconductor element including the oxide semiconductor layer is manufactured. Will make great progress towards solving the above-mentioned problems.
  • the present invention solves at least one of the above-described problems, thereby reducing the generation of cracks (or cracks, hereinafter collectively referred to as “cracks”), and having excellent electrical characteristics and stability.
  • the present invention greatly contributes to the provision of a semiconductor element and an electronic device including the layer and the oxide semiconductor layer.
  • Inventors of the present application are conducting various researches on the formation of various oxide semiconductor layers from a liquid material, and in detail analyzing the process from the liquid to the gel film and the process from the gel film to solidification or sintering in a multifaceted manner. Went.
  • a material that can solidify or sinter the oxide semiconductor precursor material from the gel film at a temperature that can be differentiated from the temperature at which the binder is almost completely decomposed, It was found that it can be solved.
  • the binder and the solvent are removed by heat treatment, but a metal compound (for example, a distribution) that becomes an oxide semiconductor when oxidized.
  • a metal complex having a ligand is not decomposed.
  • the above-mentioned “process from gel film to solidification or sintering” is a typical example.
  • the above-mentioned ligand is decomposed and oxidized, it is formed between the metal that becomes an oxide semiconductor and oxygen. A situation where the bond is substantially completed.
  • the inventors of the present application form a film from a material in which a precursor of a specific oxide semiconductor is dispersed in a solution in a binder made of an aliphatic polycarbonate.
  • a film can be easily formed by a low energy manufacturing process.
  • the present invention has been created based on the above viewpoints and numerous analyses.
  • One method of manufacturing an oxide semiconductor layer according to the present invention includes an oxidation in which a metal compound that becomes an oxide semiconductor when oxidized is dispersed in a solution containing a binder (which may contain inevitable impurities) made of an aliphatic polycarbonate.
  • a firing step of firing the layer is performed in which a metal compound that becomes an oxide semiconductor when oxidized is dispersed in a solution containing a binder (which may contain inevitable impurities) made of an aliphatic polycarbonate.
  • the binder made of aliphatic polycarbonate is heated at the first temperature at which 90% by weight or more of the above-mentioned binder is decomposed, whereby the binder is substantially decomposed. Then, the temperature is higher than the first temperature and is a temperature at which the metal that becomes an oxide semiconductor and oxygen when combined are oxidized, and the heat generation in the differential thermal analysis (DTA) of the precursor of the oxide semiconductor.
  • DTA differential thermal analysis
  • a metal compound that becomes an oxide semiconductor when oxidized is dispersed in a solution containing a binder (which may contain inevitable impurities) made of an aliphatic polycarbonate.
  • a first oxide semiconductor precursor that is a temperature at which the metal and oxygen are bonded to each other and is lower than a second temperature that is an exothermic peak value in differential thermal analysis (DTA) of the precursor. It is a precursor whose binder is decomposed by 90 wt% or more depending on the temperature.
  • the first temperature for decomposing the binder is preferably a temperature for decomposing the binder by 95 wt% or more. More preferably, the temperature is 99% by weight or more.
  • One oxide semiconductor layer of the present invention includes an oxide in which a metal compound that becomes an oxide semiconductor when oxidized is dispersed in a solution containing a binder (which may contain inevitable impurities) made of an aliphatic polycarbonate.
  • the semiconductor precursor layer is formed by firing at a temperature at which the metal and oxygen are bonded to each other and at or above a second temperature that is an exothermic peak value in differential thermal analysis (DTA) of the precursor,
  • the binder is an oxide semiconductor layer in which the binder is decomposed by 90 wt% or more by a first temperature lower than the second temperature.
  • the first temperature for decomposing the binder is preferably a temperature for decomposing the binder by 95 wt% or more. More preferably, the temperature is 99% by weight or more.
  • the “substrate” in the present application is not limited to the foundation of the plate-like body, but includes other forms of foundations or base materials.
  • the “layer” in the present application is a concept including not only a layer but also a film.
  • the “film” in the present application is a concept including not only a film but also a layer.
  • “application” refers to forming a layer on a substrate by a low energy manufacturing process, that is, a printing method or an application method.
  • one oxide semiconductor layer of the present invention it is possible to accurately suppress the remaining of impurities typified by carbon impurities in the manufactured oxide semiconductor layer. As a result, generation of cracks can be reduced, and a semiconductor element or electronic device having excellent electrical characteristics and stability can be realized.
  • a low energy manufacturing process can be realized.
  • an oxide semiconductor layer in which the remaining of impurities represented by carbon impurities can be suppressed with high accuracy can be formed. Further, according to one oxide semiconductor layer of the present invention, the remaining of impurities represented by carbon impurities in the oxide semiconductor layer can be suppressed with high accuracy. Therefore, according to one oxide semiconductor precursor or oxide semiconductor layer of the present invention, it is possible to reduce the generation of cracks and realize a semiconductor element or electronic device having excellent electrical characteristics and stability. it can.
  • 6 is a graph showing Vg-Id characteristics of a channel of a thin film transistor in an example corresponding to the first embodiment of the present invention. 6 is a graph showing Vg-Id characteristics of a channel of a thin film transistor in an example corresponding to a modification of the first embodiment of the present invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin-film transistor in the 2nd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin-film transistor in the 2nd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin-film transistor in the 2nd Embodiment of this invention.
  • FIGS. 1 to 8 are schematic cross-sectional views showing one process of a method of manufacturing a thin film transistor 100 which is an example of a semiconductor element.
  • FIG. 9 is a schematic cross-sectional view showing one process and the entire configuration of the method of manufacturing the thin film transistor 100 according to this embodiment.
  • the gate electrode 20, the gate insulating layer 34, the channel 44, the source electrode 58, and the drain electrode 56 are stacked in this order on the substrate 10 from the lower layer.
  • provision or realization of an electronic device for example, a portable terminal, an information home appliance, or other known electrical appliances
  • an electronic device for example, a portable terminal, an information home appliance, or other known electrical appliances
  • the thin film transistor 100 employs a so-called bottom gate structure, but this embodiment is not limited to this structure. Therefore, a person skilled in the art can form a top gate structure by changing the order of the steps by referring to the description of the present embodiment with ordinary technical common sense.
  • the temperature display in the present application represents the set temperature in the case of a heater that contacts the substrate, and the temperature near the surface of the heating object in the case of a heater that does not contact the substrate. Represents. Further, in order to simplify the drawing, description of patterning of the extraction electrode from each electrode is omitted.
  • the substrate 10 of the present embodiment is not particularly limited, and a substrate generally used for a semiconductor element is used.
  • a substrate generally used for a semiconductor element is used.
  • high heat resistant glass SiO 2 / Si substrate (that is, a substrate in which a silicon oxide film is formed on a silicon substrate), alumina (Al 2 O 3 ) substrate, STO (SrTiO) substrate, SiO 2 on the surface of Si substrate
  • Various insulating base materials including a semiconductor substrate (for example, a Si substrate, a SiC substrate, a Ge substrate, etc.) such as an insulating substrate in which an STO (SrTiO) layer is formed via a layer and a Ti layer can be applied.
  • the insulating substrate is made of materials such as polyesters such as polyethylene terephthalate and polyethylene naphthalate, polyolefins, cellulose triacetate, polycarbonate, polyamide, polyimide, polyamideimide, polysulfone, aramid, and aromatic polyamide. Film or sheet is included. Further, the thickness of the substrate is not particularly limited, but is, for example, 3 ⁇ m to 300 ⁇ m. Further, the substrate may be hard or flexible.
  • the material of the gate electrode 20 is, for example, a metal material such as refractory metal such as platinum, gold, silver, copper, aluminum, molybdenum, palladium, ruthenium, iridium, tungsten, or an alloy thereof.
  • a conductive metal oxide containing ruthenium oxide, a p + -silicon layer, or an n + -silicon layer can be applied.
  • the gate electrode 20 is formed on a SiO 2 / Si substrate (hereinafter also simply referred to as “substrate”) 10 as a base material by a known sputtering method or CVD method. .
  • the gate insulating layer 34 is a precursor for a gate insulating layer having a precursor containing silicon (Si) (for example, polysilazane) as a solute.
  • Si silicon
  • a silicon oxide starting from a body solution (however, it may contain unavoidable impurities. The same applies to oxides of other materials as well as oxides of this material).
  • the organic solvent employed in the solution containing the binder is not particularly limited as long as the organic solvent can dissolve the aliphatic polycarbonate.
  • the organic solvent include diethylene glycol monoethyl ether acetate, ⁇ -terpineol, ⁇ -terpineol, N-methyl-2-pyrrolidone, isopropyl alcohol, diethylene glycol monobutyl ether acetate, diethylene glycol monobutyl ether, toluene, cyclohexane, methyl ethyl ketone, dimethyl carbonate , Diethyl carbonate, propylene carbonate and the like.
  • the set temperature in this firing step is a temperature at which the metal and oxygen are bonded after the ligand of the metal compound is decomposed in the formation process of the oxide semiconductor, and differential thermal analysis (DTA) described later.
  • a temperature equal to or higher than the temperature of the exothermic peak value (second temperature) is selected.
  • the second temperature is higher by 10 ° C. or more than the first temperature is more accurate, and is a preferable embodiment from the viewpoint of suppressing the remaining impurities typified by carbon impurities in the oxide semiconductor layer after the main baking. It is.
  • the second temperature is higher than the first temperature by 50 ° C. or more, it is possible to suppress the remaining of such impurities with higher accuracy.
  • the second temperature is higher than the first temperature by 100 ° C. or more. Is the most preferred example.
  • the maximum difference between the second temperature and the first temperature is not particularly limited.
  • the heating method is not particularly limited in any of the first pre-baking step, the second pre-baking step, and the main baking (baking step).
  • a conventional heating method using a thermostat or an electric furnace may be used, but in particular, when the substrate is vulnerable to heat, the oxide semiconductor layer is heated by ultraviolet heating, electromagnetic wave heating, or lamp heating so that the heat is not transmitted to the substrate. It is preferable to use a method of heating only.
  • aliphatic polycarbonate is at least one selected from the group consisting of polyethylene carbonate and polypropylene carbonate from the viewpoint of high oxygen content and decomposition into a low molecular weight compound at a relatively low temperature. It is preferable.
  • ethylene oxide and propylene oxide are preferably used from the viewpoint of high polymerization reactivity with carbon dioxide.
  • each above-mentioned epoxide may be used individually, respectively, and can also be used in combination of 2 or more type.
  • the number average molecular weight of the above-mentioned aliphatic polycarbonate is preferably from 5,000 to 1,000,000, more preferably from 10,000 to 500,000.
  • the number average molecular weight of the aliphatic polycarbonate is less than 5000, the effect as a binder is not sufficient, and cracks may be generated in the oxide semiconductor layer, or the adhesion between the substrate and the oxide semiconductor layer may be reduced.
  • the number average molecular weight of an aliphatic polycarbonate exceeds 1000000, since the solubility to the organic solvent of an aliphatic polycarbonate falls, handling may become difficult.
  • the numerical value of the above-mentioned number average molecular weight is the value measured by the method shown in the below-mentioned Example.
  • the amount of the metal catalyst used for the polymerization reaction is preferably 0.001 to 20 parts by mass, more preferably 0.01 to 10 parts by mass with respect to 100 parts by mass of the epoxide. .
  • the usage-amount of a metal catalyst is less than 0.001 mass part, there exists a possibility that a polymerization reaction may become difficult to advance.
  • the usage-amount of a metal catalyst exceeds 20 mass parts, there exists a possibility that there may be no effect corresponding to a usage-amount and it may become economical.
  • the reaction solvent used as needed in the above polymerization reaction is not particularly limited.
  • Various organic solvents can be applied as the reaction solvent.
  • this organic solvent are: Aliphatic hydrocarbon solvents such as pentane, hexane, octane, decane and cyclohexane; Aromatic hydrocarbon solvents such as benzene, toluene, xylene; Chloromethane, methylene dichloride, chloroform, carbon tetrachloride, 1,1-dichloroethane, 1,2-dichloroethane, ethyl chloride, trichloroethane, 1-chloropropane, 2-chloropropane, 1-chlorobutane, 2-chlorobutane, 1-chloro-2 -Halogenated hydrocarbon solvents such as methylpropane, chlorobenzene, bromobenzene; And carbonate solvents such as dimethyl carbonate, diethyl carbonate,
  • the amount of the reaction solvent used is preferably 500 parts by mass or more and 10000 parts by mass or less with respect to 100 parts by mass of the epoxide from the viewpoint of facilitating the reaction.
  • the method of reacting epoxide and carbon dioxide in the presence of a metal catalyst is not particularly limited.
  • a method may be employed in which the above epoxide, metal catalyst, and reaction solvent as required are charged into an autoclave and mixed, and then carbon dioxide is injected to react.
  • the polymerization reaction temperature in the above polymerization reaction is not particularly limited. Typically, the temperature is preferably 30 to 100 ° C, more preferably 40 to 80 ° C. When the polymerization reaction temperature is less than 30 ° C., the polymerization reaction may take a long time. On the other hand, when the polymerization reaction temperature exceeds 100 ° C., side reactions occur and the yield may decrease. Although the polymerization reaction time varies depending on the polymerization reaction temperature, it cannot be generally stated, but it is typically preferably 2 to 40 hours.
  • an aliphatic polycarbonate can be obtained by filtering off by filtration or the like, washing with a solvent if necessary, and drying.
  • the channel 44 it is possible to control the final thickness of the channel 44 by changing the weight ratio of the metal compound that becomes an oxide semiconductor when oxidized and the binder. This has been confirmed by the inventors' research. For example, it has been found that a channel 44 having a thickness of 10 nm to 50 nm, which is a very thin layer, can be formed without generating cracks. It should be noted that not only the aforementioned thin layer but also a layer having a thickness of 50 nm or more can be formed relatively easily by appropriately adjusting the thickness of the channel precursor layer 42, the aforementioned weight ratio, and the like. .
  • the oxide semiconductor precursor of the present embodiment is employed, even if an oxide semiconductor precursor layer having a considerably thick film (for example, 10 ⁇ m or more) is initially formed, a binder or the like may be formed by a subsequent baking step. Is decomposed with high accuracy, the thickness of the layer after firing can be very thin (eg, 10 nm to 100 nm). Furthermore, it is worthy of special mention that even such a thin layer will not cause cracks or be suppressed with high accuracy. Therefore, the oxide semiconductor precursor and the oxide semiconductor layer of this embodiment, which can sufficiently secure the initial thickness and can finally form an extremely thin layer, are described in a low-energy manufacturing process or described later. It was found that it is very suitable for the process by stamping. In addition, the use of an oxide semiconductor layer in which even such an extremely thin layer does not generate cracks or is suppressed with high accuracy greatly enhances the stability of the thin film transistor 100 of this embodiment.
  • a binder or the like may be formed by a subsequent baking step. Is decomposed with high accuracy,
  • the electrical characteristics and stability of the oxide semiconductor layer forming the channel can be improved by appropriately adjusting the type and combination of the above-described metal compounds and the mixing ratio with the binder. it can.
  • Source Electrode and Drain Electrode Further, as shown in FIG. 6, after a resist film 90 patterned by a known photolithography method is formed on the channel 44, the channel 44 and the resist film 90 are formed. Then, the ITO layer 50 is formed by a known sputtering method.
  • the target material of the present embodiment is, for example, ITO containing 5 wt% tin oxide (SnO 2 ), and is formed under conditions of room temperature to 100 ° C. Thereafter, when the resist film 90 is removed, the drain electrode 56 and the source electrode 58 made of the ITO layer 50 are formed on the channel 44 as shown in FIG.
  • Example> Specific examples using examples of a semiconductor element (a thin film transistor in this embodiment) including an oxide semiconductor layer, together with manufacturing examples, examples, and comparative examples of oxide semiconductor precursors and oxide semiconductor layers
  • the embodiments described above are not limited to these examples.
  • the obtained polypropylene carbonate could be identified from the following physical properties. IR (KBr) absorption peak: 1742, 1456, 1381, 1229, 1069, 787 (both units are cm -1 ) Moreover, the number average molecular weight of the obtained polypropylene carbonate was 52,000.
  • the polypropylene carbonate obtained in Production Example 2 was dissolved in diethylene glycol monoethyl ether acetate to obtain 10 g of a polypropylene carbonate solution (6.25 wt%).
  • the above-described indium-zinc-containing solution was gradually added to the polypropylene carbonate solution to obtain an oxide semiconductor precursor having a weight ratio of 10: 2.
  • a gate insulating layer precursor layer 32 starting from a gate insulating layer precursor solution containing polysilazane as a solute is formed on the gate electrode 20 by a known spin coating method. Thereafter, the gate insulating layer precursor layer 32 is heated in the atmosphere as in the first embodiment, whereby the gate insulating layer 34 that is a silicon oxide layer is formed on the gate electrode 20.
  • the gate insulating layer 34 had a thickness of about 109 nm.
  • the gate insulating layer 34 Thereafter, three types of (a) to (c) shown in Production Example 3 and modifications thereof are printed on the gate insulating layer 34 by printing methods (specifically, screen printing, letterpress reverse printing, imprinting method, etc.). A precursor layer of the oxide semiconductor is formed.
  • the first preliminary firing step, the second preliminary firing step, and the firing step (main firing) are all the same as in the first embodiment.
  • the channel 44 has a thickness of about 20 nm.
  • the precursor layers of the three types of oxide semiconductors (a) to (c) shown in Production Example 3 and modifications thereof are subjected to a firing step (main firing), Using the low-pressure mercury lamp shown in the modification of the first embodiment, Production Example 4 (three types (a) to (c)) irradiated with ultraviolet rays for 30 minutes was also produced.
  • the oxide semiconductor precursor layer was heated to 500 ° C. in 0.3 minutes and heated, and further held at that temperature for 10 minutes. Then, the oxide semiconductor precursor layer was air-cooled to 25 ° C. to obtain an oxide semiconductor layer.
  • FIG. 10 is a graph showing changes in the thickness of the oxide semiconductor layer.
  • FIG. 11 is an optical micrograph of the surface of the oxide semiconductor layer in Production Example (3) described above.
  • FIG. 12 is an optical micrograph of the surface of the oxide semiconductor layer in Comparative Example (1) described above.
  • thermogravimetry in FIG. 13, a significant decrease in weight, which is considered to be evaporation of the solvent, was observed near 120 ° C. Further, as shown in (X) of FIG. 13, an exothermic peak in the differential thermal measurement graph of the InZn solution was confirmed at around 330 ° C. Therefore, it is confirmed that indium and zinc are bonded to oxygen at around 330 ° C. Therefore, this 330 ° C. corresponds to the second temperature in the first embodiment.
  • FIG. 16 is a diagram of a thin film transistor of an example corresponding to the first embodiment (Production Example 3 and (b) in a modification of Production Example 3). It is a graph which shows the Vg-Id characteristic of a channel. Further, the measurement of this characteristic and the measurement of the Vg-Id characteristic shown in FIG. 17 to be described later were performed using a simple Vg-Id characteristic measurement system shown in FIG. Note that Vg in FIG. 15 is a terminal for applying a voltage corresponding to the gate voltage, and Vd and Vs are terminals for detecting a current value as electrodes corresponding to the drain electrode and the source electrode, respectively.
  • the characteristics indicating that the channel of the thin film transistor employing the oxide semiconductor layer of this example (Production Example 3) is a semiconductor were confirmed. Therefore, it was confirmed that the thin film transistor employing the oxide semiconductor layer of this example (Production Example 3) also has good electrical characteristics as a transistor.
  • the examples of the mixing ratio other than (b) in the manufacturing example 3 and the modified example of the manufacturing example 3, that is, (a) and (c) switching characteristics as a thin film transistor could not be confirmed at present.
  • FIG. 17 shows three examples corresponding to the modification of the first embodiment ((a) to (a) in Manufacturing Example 4).
  • FIG. 17C is a graph showing the Vg-Id characteristic corresponding to FIG.
  • the channel of the thin film transistor employing the three types of oxide semiconductor layers of this example is a semiconductor. Therefore, by performing an irradiation step of irradiating ultraviolet rays after the baking step (main baking), at least in the range shown in Production Example 3, it is not dependent on the weight ratio of the polypropylene carbonate (PPC) and the InZn solution and is good. It was confirmed that electrical characteristics can be obtained. This is because the oxide semiconductor layer after the firing step is irradiated with ultraviolet rays, thereby further promoting the decomposition or evaporation of impurities considered to be trace amounts represented by carbon impurities in the oxide semiconductor layer. This is probably because the impurities can be further reduced or the impurities can be eliminated.
  • FIGS. 18 to 21 are schematic cross-sectional views illustrating one process of the manufacturing method of the thin film transistor 200.
  • FIG. FIG. 22 is a schematic cross-sectional view showing one process and the entire configuration of the method of manufacturing the thin film transistor 200 in the present embodiment.
  • the description of the patterning of the extraction electrode from each electrode is omitted.
  • the description which overlaps with 1st Embodiment is abbreviate
  • the gate electrode 20 is formed on the substrate 10 by a known sputtering method, photolithography method, and etching method. Note that the material of the gate electrode 20 of the present embodiment is platinum (Pt).
  • a precursor solution for a gate insulating layer containing polysilazane as a solute by a low energy manufacturing process is formed on the substrate 10 and the gate electrode 20, as in the first embodiment.
  • preliminary firing is performed by heating to 80 ° C. or more and less than 250 ° C. in the air (including water vapor).
  • plasma is irradiated under atmospheric pressure to etch the entire channel precursor layer 42.
  • a power of 500 W is applied.
  • the channel precursor layer 42 is etched by the plasma formed under the applied conditions.
  • the channel precursor layer 42 in the region where the pattern is not formed is removed, while the channel precursor layer 42 in the region where the pattern is formed leaves a certain thickness or more. Patterning becomes possible.
  • a firing step main firing
  • a channel 44 is formed as shown in FIG.
  • performing the above-described plasma etching under the atmospheric pressure after the second pre-baking step removes the remaining film (unnecessary portion) of the channel precursor layer 42 that has been embossed.
  • This is a preferred embodiment from the viewpoint of high accuracy and easy realization.
  • the final thinning of the channel 44 (for example, about 10 nm to 30 nm) is realized with higher accuracy.
  • a process of etching the channel precursor layer 42 as a whole is also performed.
  • the stamping process is performed on the precursor layer having a high plastic deformation ability.
  • the pressure applied when performing the die pressing process is a low pressure of 0.1 MPa or more and 20 MPa or less
  • each precursor layer comes to deform following the surface shape of the die, and the desired die
  • the push structure can be formed with high accuracy.
  • the pressure in a low pressure range of 1 MPa or more and 20 MPa or less the mold becomes difficult to be damaged when performing the stamping process, and it is advantageous for increasing the area.
  • the reason why the pressure is within the range of “0.1 MPa to 20 MPa” is as follows. First, if the pressure is less than 0.1 MPa, the pressure may be too low to emboss each precursor layer. When polypropylene carbonate is used as the binder, since the polypropylene carbonate is a relatively soft material, even if the pressure is about 0.1 MPa, the stamping process can be performed. On the other hand, if the pressure is 20 MPa, the precursor layer can be sufficiently embossed, so that it is not necessary to apply more pressure. From the viewpoint described above, it is more preferable that the embossing process is performed at a pressure within the range of 0.5 MPa or more and 10 MPa or less in the embossing process in the second embodiment.
  • a mold release process is performed on the surface of each precursor layer to which the mold pressing surface comes into contact and / or a mold release process is performed on the mold pressing surface of the mold in advance. Then, it is preferable to perform an embossing process on each precursor layer. By performing such treatment, it is possible to reduce the frictional force between each precursor layer and the mold, and therefore it is possible to perform the stamping process with higher accuracy on each precursor layer.
  • the release agent that can be used for the release treatment include surfactants (for example, fluorine surfactants, silicon surfactants, nonionic surfactants, etc.), fluorine-containing diamond-like carbon, and the like. can do.
  • each of the above-described embodiments is not limited to the structure.
  • a thin film transistor having a staggered structure but also a thin film transistor having a so-called planar structure in which a source electrode, a drain electrode, and a channel are arranged on the same plane can achieve the effects of the above-described embodiments. The same effect can be achieved.
  • the channel (that is, the oxide semiconductor layer) of each of the above embodiments is formed over a substrate.
  • the number of peaks indicated by (X) indicating the second temperature is one, but there is one exothermic peak in the differential heat measurement graph. Not necessarily. If the solute contained in the solution constituting the oxide semiconductor precursor of each of the above-described embodiments, that is, the material of the precursor is different, two or more exothermic peaks in the differential thermal measurement graph can be formed. However, in this case, since the second temperature must be higher than at least the first temperature, it is preferable to set the temperature indicated by the lower temperature side peak among the plurality of exothermic peaks as the second temperature.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Polyesters Or Polycarbonates (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】クラックの生成が低減され、電気的特性及び安定性に優れる酸化物半導体層、及びその酸化物半導体層を備えた半導体素子並びに電子デバイスを提供する。 【解決手段】本発明の１つの酸化物半導体層の製造方法は、酸化されたときに酸化物半導体となる金属の化合物を脂肪族ポリカーボネートからなるバインダーを含む溶液中に分散させた酸化物半導体の前駆体を、基板上又はその上方に層状に形成する前駆体層の形成工程と、その前駆体層を、そのバインダーを９０ｗｔ％以上分解させる第１温度によって加熱した後、その第１温度よりも高く、かつ前述の金属と酸素とが結合し、示差熱分析法（ＤＴＡ）における発熱ピーク値の第２温度（Ｘで示す温度）以上の温度によってその前駆体層を焼成する焼成工程とを含む。

Description

酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
　本発明は、酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイスに関する。
　薄膜トランジスタ（ＴＦＴ）は、微細かつ薄い膜を積層することによって形成された小型増幅管であり、ゲート、ソース、及びドレインを備える三端子素子である。
　従来、薄膜トランジスタのチャネル層として、主に、多結晶シリコン膜、又は非晶質シリコン膜が用いられてきた。しかしながら、多結晶シリコン膜の場合、結晶粒子間の界面で起こる電子の散乱等により、電子移動度が制限され、結果としてトランジスタ特性にばらつきが生じていた。また、非晶質シリコン膜の場合、電子移動度が非常に低く、時間による素子の劣化が発生し易いため、素子の信頼性が低くなるという問題がある。そこで、電子移動度が非晶質シリコン膜より高く、且つ多結晶シリコン膜よりトランジスタ特性のばらつきが少ない、酸化物半導体に関心が集まっている。
　最近では、フレキシブルな樹脂基板上に電子デバイスを、印刷法や塗布法等の低エネルギー製造プロセスで作製しようという試みが盛んになされている。印刷法や塗布法を用いることにより、直接、基板上に半導体層をパターニングできる結果、パターニングのためのエッチング処理工程を省くことができるという利点がある。
　例えば、特許文献１～３にあるように、導電性高分子や有機半導体を用いて塗布フレキシブル電子デバイスを作製する試みが行われている。
特開２００７－１３４５４７号公報 特開２００７－１６５９００号公報 特開２００７－２０１０５６号公報
　様々な形態の情報端末や情報家電が産業界及び消費者に求められる中、半導体は、より高速に動作し、長期間安定であり、且つ低環境負荷であることが必要となる。しかしながら、従来技術では、例えば、真空プロセスやフォトリソグラフィー法を用いたプロセスといった比較的長時間、及び／又は高価な設備を要するプロセスを採用するのが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。これは、工業性ないし量産性の観点から好ましくない。一方、現状では、これまで主流として用いられているシリコン半導体に対して、上述の印刷法や塗布法によるプロセス（以下、総称して「低エネルギー製造プロセス」という）を適応することは極めて困難である。また、特許文献１～３に記載された導電性高分子や有機半導体を採用した場合であっても、その電気物性や安定性は未だ不十分である。
　ところで、低エネルギー製造プロセスと、機能性溶液ないし機能性ペーストを用いて製造される半導体素子及び電子デバイスとは、電子デバイスのフレキシブル化、及び上述の工業性ないし量産性の観点から、現在、産業界において非常に注目を集めている。
　しかし、一般的に、低エネルギー製造プロセスの代表例である、印刷法によって形成される層の厚さと半導体素子に要求される層の厚さとは違いがある。具体的には、印刷法を用いたパターニングの際には比較的厚い層が形成されるが、半導体素子に要求される層の厚さは一般的に非常に薄い。また、低エネルギー製造プロセスに用いられるペースト又は溶液（例えば、酸化されたときに酸化物半導体となる金属の化合物を、バインダーを含む溶液中に分散させた酸化物半導体の前駆体）には、パターニングを行うための好適な粘度が存在することから、バインダーを添加することによってその粘度が調整されている。従って、特に半導体素子を構成する層（代表的には、酸化物半導体層）を形成する際には、バインダーを添加したペースト又は溶液を用いてパターニングを行った後、そのバインダーを可能な限り除去した上で、層を薄くしなければならない。しかしながら、この薄層化の過程においてクラックが発生するという問題が生じ得る。
　この酸化物半導体層を形成するための焼成によってバインダーはある程度分解されるが、依然としてある一定の量は不純物としてペースト又は溶液内に残存することになる。ここで、炭素不純物に代表される不純物の残存は、その量がある値を超えれば半導体の電気特性の悪化を確度高く招くことになる。従って、低エネルギー製造プロセスを用いた半導体素子の製造には依然として多くの技術課題が残されたままである。
　省エネルギー化が求められる昨今、低エネルギー製造プロセスにより形成された基板上の膜を焼成することによって、所望の薄い酸化物半導体層を形成するとともに、その酸化物半導体層を備える半導体素子を製造することは、上述の課題の解決に向けて大きく前進することになる。
　本発明は、上述の諸問題の少なくとも１つを解決することにより、クラック（又は亀裂、以下、総称して「クラック」という）の生成が低減され、電気的特性及び安定性に優れる酸化物半導体層、及び該酸化物半導体層を備えた半導体素子や電子デバイスの提供に大きく貢献するものである。
　本願発明者らは、液体材料から種々の酸化物半導体層を形成する研究を行う中で、液体からゲル膜に至る過程、及びゲル膜から固化ないし焼結に至る過程について多面的に詳細に分析を行った。その結果、ほぼ完全にバインダーが分解される温度と差別化できる程度の高い温度によって、酸化物半導体前駆体材料がゲル膜から固化ないし焼結することができる材料を選定することによって、上述の課題を解決し得ることを知見した。なお、前述の「液体からゲル膜に至る過程」は、代表的な例で言えば、熱処理によってバインダーと溶媒を除去するが、酸化されたときに酸化物半導体となる金属の化合物（例えば、配位子を有する金属錯体）が分解されていない状況をいう。また、前述の「ゲル膜から固化ないし焼結に至る過程」は、代表的な例で言えば、前述の配位子が分解し、酸化されたときに酸化物半導体となる金属と酸素との結合が実質的に出来上がる状況をいう。
　そして、多くの試行錯誤と分析の結果、本願発明者らは、脂肪族ポリカーボネートからなるバインダー中に、ある特定の酸化物半導体の前駆体をある溶液中に分散させた材料から膜を形成することにより、半導体素子として利用できる程度の高い電気伝導性を得ることが確認できた。また、その膜は、低エネルギー製造プロセスによって容易に形成することができることも確認された。本発明は、上述の視点と数多くの分析に基づいて創出された。
　本発明の１つの酸化物半導体層の製造方法は、酸化されたときに酸化物半導体となる金属の化合物を脂肪族ポリカーボネートからなるバインダー（不可避不純物を含み得る）を含む溶液中に分散させた酸化物半導体の前駆体を基板上又はその上方に層状に形成する前駆体層の形成工程と、その前駆体層を、そのバインダーを９０ｗｔ％以上分解させる第１温度によって加熱した後、その第１温度よりも高く、かつ前述の金属と酸素とが結合する温度であって、その前駆体の示差熱分析法（ＤＴＡ：differential thermal analysis）における発熱ピーク値である第２温度以上の温度によってその前駆体層を焼成する焼成工程とを含む。
　この酸化物半導体層の製造方法によれば、脂肪族ポリカーボネートからなるバインダーが、上述のバインダーを９０ｗｔ％以上分解させる第１温度によって加熱されることにより、そのバインダーがほぼ分解することになる。そうすると、その第１温度よりも高く、かつ酸化されたときに酸化物半導体となる金属と酸素とが結合する温度であって、その酸化物半導体の前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である第２温度と同じ温度又はそれを超える温度によってその前駆体の層を焼成することにより、酸化物半導体層中に、炭素不純物に代表される不純物の残存を確度高く抑えることができる。また、第１温度での加熱によってバインダーがほぼ分解することにより、その後の第２温度での焼成時には、バインダーの分解過程がほぼ生じなくなるとともに、金属と酸素との結合にほぼ特化した反応が行われると考えられる。その結果、この酸化物半導体層の製造方法によれば、クラックの生成が低減されるとともに、電気的特性及び安定性に優れた半導体素子や電子デバイスを実現することができる。なお、より確度高く炭素不純物に代表される不純物の残存を抑える観点から言えば、第１温度は、上述のバインダーを９５ｗｔ％以上分解させる温度であることが好ましく、そのバインダーを９９ｗｔ％以上分解させる温度であることがさらに好ましい。また、この酸化物半導体層の製造方法によれば、容易に、低エネルギー製造プロセスによる層の形成を実現することができる。
　また、本発明の１つの酸化物半導体の前駆体は、酸化されたときに酸化物半導体となる金属の化合物を脂肪族ポリカーボネートからなるバインダー（不可避不純物を含み得る）を含む溶液中に分散させた酸化物半導体の前駆体であって、かつ、その金属と酸素とが結合する温度であって、その前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である第２温度よりも低い第１温度によってそのバインダーが９０ｗｔ％以上分解される前駆体である。
　この酸化物半導体の前駆体によれば、酸化されたときに酸化物半導体となる金属と酸素とが結合する温度であって、その前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である温度（第２温度）よりも低く、かつそのバインダーを９０ｗｔ％以上分解させる温度（第１温度）によって上述のバインダーが加熱されることにより、そのバインダーがほぼ分解することになる。そうすると、そのような前駆体を焼成することによって得られる酸化物半導体層中には、炭素不純物に代表される不純物の残存を確度高く抑えることができる。また、第１温度での加熱によってバインダーがほぼ分解することにより、その後の第２温度での焼成時には、バインダーの分解過程がほぼ生じなくなるとともに、金属と酸素との結合にほぼ特化した反応が行われると考えられる。その結果、この酸化物半導体の前駆体を用いて酸化物半導体層を形成することにより、クラックの生成が低減されるとともに、電気的特性及び安定性に優れた半導体素子や電子デバイスを実現することができる。なお、より確度高く炭素不純物に代表される不純物の残存を抑える観点から言えば、上述のバインダーを分解させる第１温度は、そのバインダーを９５ｗｔ％以上分解させる温度であることが好ましく、そのバインダーを９９ｗｔ％以上分解させる温度であることがさらに好ましい。
　また、本発明の１つの酸化物半導体層は、酸化されたときに酸化物半導体となる金属の化合物を脂肪族ポリカーボネートからなるバインダー（不可避不純物を含み得る）を含む溶液中に分散させた酸化物半導体の前駆体の層を、その金属と酸素とが結合する温度であって、その前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である第２温度以上で焼成することにより形成され、かつ、その第２温度よりも低い第１温度によって前記バインダーが９０ｗｔ％以上分解される酸化物半導体層である。
　この酸化物半導体層によれば、酸化されたときに酸化物半導体となる金属と酸素とが結合する温度であって、その前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である温度（第２温度）よりも低く、かつそのバインダーを９０ｗｔ％以上分解させる温度（第１温度）によって上述のバインダーが加熱されることにより、そのバインダーがほぼ分解することになる。そうすると、そのような酸化物半導体層中には、炭素不純物に代表される不純物の残存を確度高く抑えることができる。また、第１温度での加熱によってバインダーがほぼ分解することにより、その後の第２温度と同じ温度又はそれを超える温度での焼成時には、バインダーの分解過程がほぼ生じなくなるとともに、金属と酸素との結合にほぼ特化した反応が行われると考えられる。その結果、この酸化物半導体層を採用することにより、クラックの生成が低減されるとともに、電気的特性及び安定性に優れた半導体素子や電子デバイスを実現することができる。なお、より確度高く炭素不純物に代表される不純物の残存を抑える観点から言えば、上述のバインダーを分解させる第１温度は、そのバインダーを９５ｗｔ％以上分解させる温度であることが好ましく、そのバインダーを９９ｗｔ％以上分解させる温度であることがさらに好ましい。
　なお、本願における「基板」とは、板状体の基礎に限らず、その他の形態の基礎ないし母材を含む。また、本願における「層」は、層のみならず膜をも含む概念である。逆に、本願における「膜」は、膜のみならず層をも含む概念である。加えて、本願の後述する各実施形態においては、「塗布」とは、低エネルギー製造プロセス、すなわち、印刷法や塗布法によってある基板上に層を形成することをいう。
　本発明の１つの酸化物半導体層の製造方法によれば、製造された酸化物半導体層中に、炭素不純物に代表される不純物の残存を確度高く抑えることができる。その結果、クラックの生成が低減されるとともに、電気的特性及び安定性に優れた半導体素子や電子デバイスを実現することができる。加えて、この酸化物半導体層の製造方法によれば、低エネルギー製造プロセスを実現することができる。また、本発明の１つの酸化物半導体の前駆体によれば、炭素不純物に代表される不純物の残存が確度高く抑えられる酸化物半導体層を形成することができる。また、本発明の１つの酸化物半導体層によれば、その酸化物半導体層中に、炭素不純物に代表される不純物の残存を確度高く抑えることができる。従って、本発明の１つの酸化物半導体の前駆体又は酸化物半導体層によれば、クラックの生成が低減されるとともに、電気的特性及び安定性に優れた半導体素子や電子デバイスを実現することができる。
本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。 本発明の実施例における酸化物半導体層の厚みの変化を示すグラフである。 本発明の実施例における酸化物半導体層の表面の光学顕微鏡写真である。 本発明の比較例における酸化物半導体層の表面の光学顕微鏡写真である。 本発明の実施例における薄膜トランジスタのチャネルを形成するための酸化物半導体の前駆体を構成するインジウム－亜鉛含有溶液のＴＧ－ＤＴＡ特性を示すグラフである。 本発明の実施例における薄膜トランジスタのチャネル部を形成するためのバインダー溶液のＴＧ－ＤＴＡ特性を示すグラフである。 本発明の第１の実施形態に相当する実施例における薄膜トランジスタのチャネルのＶｇ－Ｉｄ特性測定システムを示す図である。 本発明の第１の実施形態に相当する実施例における薄膜トランジスタのチャネルのＶｇ－Ｉｄ特性を示すグラフである。 本発明の第１の実施形態の変形例に相当する実施例における薄膜トランジスタのチャネルのＶｇ－Ｉｄ特性を示すグラフである。 本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。
　１０　　　　基板
　２０　　　　ゲート電極
　３２　　　　ゲート絶縁層用前駆体層
　３４　　　　ゲート絶縁層
　４２　　　　チャネル用前駆体層
　４４　　　　チャネル
　５０　　　　ＩＴＯ層
　５６　　　　ドレイン電極
　５８　　　　ソース電極
　９０　　　　レジスト膜
　１００，２００　　　薄膜トランジスタ
　Ｍ１　　　　チャネル用型
　本発明の実施形態である酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス並びにそれらの製造方法を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１の実施形態＞
１．本実施形態の薄膜トランジスタの全体構成
　図１乃至図８は、それぞれ、半導体素子の一例である薄膜トランジスタ１００の製造方法の一過程を示す断面模式図である。また、図９は、本実施形態における薄膜トランジスタ１００の製造方法の一過程及び全体構成を示す断面模式図である。図９に示すように、本実施形態における薄膜トランジスタ１００においては、基板１０上に、下層から、ゲート電極２０、ゲート絶縁層３４、チャネル４４、ソース電極５８及びドレイン電極５６の順序で積層されている。なお、この半導体素子を備える電子デバイス（例えば、携帯端末や情報家電、あるいはその他の公知の電化製品）の提供ないし実現は、本実施形態の半導体素子を理解する当業者であれば特に説明を要せず十分に理解され得る。
　また、薄膜トランジスタ１００は、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。従って、当業者であれば、通常の技術常識を以って本実施形態の説明を参照することにより、工程の順序を変更することにより、トップゲート構造を形成することができる。また、本出願における温度の表示は、特に説明がなければ、基板と接触するヒーターの場合はその設定温度を表しており、基板と非接触のヒーターの場合は加熱対象物の表面付近の温度を表している。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
　本実施形態の基板１０は、特に限定されず、一般的に半導体素子に用いられる基板が用いられる。例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板（すなわち、シリコン基板上に酸化シリコン膜を形成した基板）、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面上にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板等）を含む種々の絶縁性基材が適用できる。なお、絶縁性基板には、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのポリエステル類、ポリオレフィン類、セルローストリアセテート、ポリカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリスルフォン、アラミド、芳香族ポリアミドなどの材料からなる、フィルム又はシートが含まれる。また、基板の厚さは特に限定されないが、例えば３μｍ以上３００μｍ以下である。また、基板は、硬質であってもよく、フレキシブルであってもよい。
（１）ゲート電極の形成
　ゲート電極２０の材料には、例えば、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、又はその合金等の金属材料、ルテニウム酸化物を含む導電性の金属酸化物、あるいはｐ＋－シリコン層やｎ＋－シリコン層が適用できる。本実施形態では、図１に示すように、ゲート電極２０が、公知のスパッタリング法やＣＶＤ法により基材であるＳｉＯ２／Ｓｉ基板（以下、単に「基板」ともいう）１０上に形成される。
（２）ゲート絶縁層の形成
　また、本実施形態における薄膜トランジスタ１００においては、ゲート絶縁層３４が、シリコン（Ｓｉ）を含む前駆体（例えば、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ））を溶質とするゲート絶縁層用前駆体溶液を出発材とするシリコン酸化物（但し、不可避不純物を含み得る。以下、この材料の酸化物に限らず他の材料の酸化物についても同じ。）である。
　本実施形態では、図２に示すように、ゲート電極層２０上に低エネルギー製造プロセス（例えば、印刷法又はスピンコート法）を用いて上述のゲート絶縁層用前駆体溶液を塗布することにより、ゲート絶縁層用前駆体層３２が形成される。その後、ゲート絶縁層用前駆体層３２を、例えば、大気中で、所定時間（例えば、２時間）、４００℃で加熱する焼成工程が行われる。その結果、図３に示すように、ゲート電極２０上に、シリコン酸化物の層であるゲート絶縁層３４が形成される。なお、本実施形態のゲート絶縁層３４の厚みは、例えば、約１００ｎｍである。
（３）チャネルの形成
　本実施形態のチャネル４４は、酸化されたときに酸化物半導体となる金属の化合物（「金属化合物」ともいう）を脂肪族ポリカーボネートからなるバインダー（不可避不純物を含み得る。以下、同じ）を含む溶液中に分散させた酸化物半導体の前駆体の層（以下、「酸化物半導体の前駆体層」又は「前駆体層」ともいう）を焼成することによって形成される。
　ここで、上述の金属化合物の一例は、酸化されたときに酸化物半導体（不可避不純物を含み得る）となる金属に、配位子が配位した構造（代表的には錯体構造）を有する材料である。例えば、金属有機酸塩、金属無機酸塩、金属ハロゲン化物、又は各種の金属アルコキシドも本実施形態の金属化合物に含まれ得る。なお、代表的な金属化合物の例としては、インジウムアセチルアセトナートと塩化亜鉛をプロピオン酸に溶解させた溶液が挙げられる。この溶液を焼成することによって酸化物半導体であるインジウム－亜鉛酸化物（以下、「ＩｎＺｎＯ」ともいう）を形成することができる。
　また、酸化されたときに酸化物半導体（不可避不純物を含み得る）となる金属の例は、インジウム、スズ、亜鉛、カドミウム、チタン、銀、銅、タングステン、ニッケル、インジウム－亜鉛、インジウム－スズ、インジウム－ガリウム－亜鉛、アンチモン－スズ、ガリウム－亜鉛の群から選択される１種又は２種以上が挙げられる。但し、これまで本願発明者らによって把握されている素子性能や安定性等の観点から言えば、インジウム、インジウム－亜鉛が、酸化されたときに酸化物半導体となる金属として採用されることが好ましい。
　本実施形態における材料の選定により、その金属と酸素とが結合する温度であって、示差熱分析法（ＤＴＡ）における発熱ピーク値である温度（第２温度）が、バインダーを分解させる温度に比べて十分に高いため、あるいは、その発熱ピーク値である温度（第２温度）よりもバインダーを分解させる温度が十分に低いため、より確度高くバインダーを９０ｗｔ％以上（より好ましくは９５ｗｔ％以上であり、さらに好ましくは９９ｗｔ％以上、最も好ましくは、９９．９ｗｔ％以上）分解できる。
　なお、酸化物半導体の相状態は、特に限定されない。例えば、結晶状又は多結晶状、あるいはアモルファス状のいずれであってもよい。また、結晶成長の結果として、樹枝状又は鱗片状の結晶の場合も、本実施形態において採用し得る一つの相状態である。加えて、パターニングされた形状（例えば、球状、楕円状、矩形状）にも特定されないことは言うまでもない。
　次に、本実施形態におけるバインダー及びバインダーを含む溶液について説明する。
　本実施形態においては、バインダーとして、熱分解性の良い吸熱分解型の脂肪族ポリカーボネートが用いられる。なお、バインダーの熱分解反応が吸熱反応であることは、示差熱分析法（ＤＴＡ）によって確認することができる。このような脂肪族ポリカーボネートは、酸素含有量が高く、比較的低温で低分子化合物に分解することが可能であるため、酸化物半導体層中の炭素不純物に代表される不純物の残存量を低減させることに積極的に寄与する。
　また、本出願において、バインダーを含む溶液に採用される有機溶媒は、脂肪族ポリカーボネートを溶解可能な有機溶媒であれば特に限定されない。有機溶媒の具体例は、ジエチレングリコールモノエチルエーテルアセテート、α－ターピネオール、β－ターピネオール、Ｎ－メチル－２－ピロリドン、イソプロピルアルコール、ジエチレングリコールモノブチルエーテルアセタート、ジエチレングリコールモノブチルエーテル、トルエン、シクロヘキサン、メチルエチルケトン、ジメチルカーボネート、ジエチルカーボネート、プロピレンカーボネートなどである。これらの有機溶媒の中でも、沸点が適度に高く、室温での蒸発が少なく、得られる酸化物半導体の前駆体を焼成する際に均一に有機溶媒が除去できる観点から、ジエチレングリコールモノエチルエーテルアセテート、α－ターピネオール、Ｎ－メチル－２－ピロリドン、及びプロピレンカーボネートが好適に用いられる。
　本実施形態の金属化合物、バインダー及び有機溶媒からなる前駆体の製造方法は、特に限定されない。例えば、金属化合物、バインダー、及び有機溶媒の各成分を、従来公知の攪拌方法を用いて攪拌して均一に分散、溶解する方法が採用され得る。また、金属化合物を含む有機溶媒とバインダーを有機溶媒に溶解した溶液とを、従来公知の攪拌方法を用いて攪拌して前駆体を得る方法も採用され得る一態様である。
　上述の公知の攪拌方法には、例えば、攪拌機を用いて混合する方法、あるいはセラミックスボールが充填されたミル等の装置を用いて、回転及び／又は振動させることにより混練する方法が含まれる。
　また、金属化合物の分散性を向上させる観点から、バインダーを含む溶液には、所望により分散剤、可塑剤等をさらに添加することができる。
　上述の分散剤の具体例は、
　グリセリン、ソルビタン等の多価アルコールエステル；
　ジエチレングリコール、トリエチレングリコール、ジプロピレングリコール、トリプロピレングリコール、ポリエチレングリコール、ポリプロピレングリコール等のポリエーテルポリオール；ポリエチレンイミン等のアミン；
　ポリアクリル酸、ポリメタクリル酸等の（メタ）アクリル樹脂；
　イソブチレンまたはスチレンと無水マレイン酸との共重合体、及びそのアミン塩など
である。
　上述の可塑剤の具体例は、ポリエーテルポリオール、フタル酸エステルなどである。
　また、本実施形態の酸化物半導体の前駆体層を形成する方法は、特に限定されない。低エネルギー製造プロセスによる層の形成は、好適な一態様である。より具体的には、グラビア印刷、スクリーン印刷、オフセット印刷、インクジェット印刷などの印刷法、又はロールコート、ダイコート、エアナイフコート、ブレードコート、スピンコート、リバースコート、グラビアコートなどの塗工法などを用いることができる。特に、簡便な方法であるスピンコート法、及びスクリーン印刷により基板に塗布することにより、酸化物半導体の前駆体層を形成することが好ましい。
　そこで、図４に示すように、ゲート絶縁層３４上に、換言すれば、基板１０の上方に、低エネルギー製造プロセスにより、チャネル用前駆体層４２を形成する。なお、酸化物半導体の前駆体層であるチャネル用前駆体層４２の厚さ（ｗｅｔ）は特に限定されない。
　その後、予備焼成（「第１予備焼成」ともいう）工程として、所定時間（例えば、３分間）、例えば１５０℃で加熱することにより、厚みが約６００ｎｍのチャネル用前駆体層４２を形成する。この第１予備焼成工程は、主にゲート絶縁層３４上のチャネル用前駆体層４２の定着を目的とするものであるため、後述する第２予備焼成工程を行う場合は、第１予備焼成工程を省略することもできる。
　本実施形態では、その後、チャネル用前駆体層４２中のバインダーを分解させるために、所定の温度（第１温度）により第２予備焼成工程（乾燥工程）が行われる。本実施形態の第２予備焼成工程では、バインダーを９０ｗｔ％以上分解させる第１温度によって加熱する。この第２予備焼成工程と、後述する本焼成（焼成工程）とが相俟って、最終的にチャネル用前駆体層４２中の、特にバインダーに起因する炭素不純物に代表される不純物をほぼ消失させることができる。なお、チャネル４４中の特にバインダーに起因する炭素不純物に代表される不純物の残存をより確度高く抑える観点から言えば、第１温度は、上述のバインダーを９５ｗｔ％以上分解させる温度であることが好ましく、そのバインダーを９９ｗｔ％以上分解させる温度であることはさらに好ましい。
　ここで、第２予備焼成工程は、常温常圧乾燥に限られない。例えば、加熱乾燥、減圧乾燥、減圧加熱乾燥など、基板やゲート絶縁層などに悪影響を与えない限り、加熱や減圧などの処理を行ってもよい。なお、第２予備焼成工程は、酸化物半導体層の平滑性に影響を与え得る工程であるが、溶媒によって乾燥中の挙動が異なるため、溶媒の種類によって、適宜、第２予備焼成工程の温度（第１温度）等の条件が選定される。
　一例としての本実施形態の第２予備焼成工程は、チャネル用前駆体層４２を所定時間（例えば、３０分間）、例えば１８０℃以上３００℃以下の範囲で加熱する。なお、上述の予備焼成は、例えば、酸素雰囲気中又は大気中（以下、総称して、「酸素含有雰囲気」ともいう。）で行われる。なお、窒素雰囲気中で第２予備焼成工程が行われることも採用し得る一態様である。
　その後、本焼成、すなわち「焼成工程」として、チャネル用前駆体層４２を、例えば、酸素含有雰囲気において、所定時間、２００℃以上、より好適には３００℃以上、加えて、電気的特性において更に好適には５００℃以上の範囲で加熱する。その結果、図５に示すように、ゲート絶縁層３４上に、酸化物半導体層であるチャネル４４が形成される。なお、本焼成後の酸化物半導体層の最終的な厚さは、代表的には０．０１μｍ以上１０μｍ以下である。特に、０．０１μｍ程度（つまり、１０ｎｍ程度）の極めて薄い層が形成された場合であっても、クラックが生じにくいことは、特筆に値する。
　ここで、この焼成工程における設定温度は、酸化物半導体の形成過程において金属化合物の配位子を分解した上でその金属と酸素とが結合する温度であるとともに、後述する示差熱分析法（ＤＴＡ）における発熱ピーク値の温度（第２温度）以上の温度が選定される。この焼成工程により、チャネル用前駆体層４２中のバインダー、分散剤、及び有機溶媒が、確度高く分解及び／又は除去されることになる。なお、第２温度が第１温度に対して１０℃以上高いことは、より確度高く、本焼成後の酸化物半導体層中の炭素不純物に代表される不純物の残存を抑える観点から好適な一態様である。加えて、第２温度が第１温度に対して５０℃以上高いことにより、さらに確度高くそのような不純物の残存を抑えることが可能となる。そして、最終的な酸化物半導体層の厚みの制御性及び／又は薄層化の実現、及び不純物の残存の低減の観点から言えば、第２温度が第１温度に対して１００℃以上高いことは最も好適な例である。他方、第２温度と第１温度との最大差については特に限定されない。
　本願出願人らの分析によれば、上述の第１温度での加熱によってバインダーがほぼ分解することにより、その後の第２温度以上の温度での焼成工程（本焼成）においては、そのバインダーの分解過程はほぼ生じなくなるとともに、金属と酸素との結合にほぼ特化した反応が行われると考えられる。すなわち、理想的には、第１温度と第２温度の役割を異ならせることが、上述のとおり、非常に薄い層であっても、後述するようにクラックの生成を生じにくくさせていると考えられる。
　なお、上述の第１予備焼成工程、第２予備焼成工程、及び本焼成（焼成工程）のいずれにおいても、加熱方法は特に限定されない。例えば、恒温槽や電気炉などを用いる従来の加熱方法でもよいが、特に、基板が熱に弱い場合には、基板に熱が伝わらないように紫外線加熱、電磁波加熱やランプ加熱によって酸化物半導体層のみを加熱する方法を用いることが好ましい。
　ここで、本実施形態におけるバインダーの例には、アクリル樹脂、脂肪族ポリカーボネート、ポリ乳酸などが含まれる。これらのバインダーの中でも、脂肪族ポリカーボネートは、焼成分解後において酸化物半導体層中に残存する分解生成物を低減、又は消失させることができるだけでなく、緻密な酸化物半導体層の形成に寄与し、さらにゲート絶縁層に代表される下地と酸化物半導体層との密着性を高めることができる。従って、脂肪族ポリカーボネートを採用することは本実施形態の好適な一態様である。
　なお、本実施形態で用いられる脂肪族ポリカーボネートの種類は特に限定されない。例えば、エポキシドと二酸化炭素とを重合反応させた脂肪族ポリカーボネートも、本実施形態において採用し得る好適な一態様である。このようなエポキシドと二酸化炭素とを重合反応させた脂肪族ポリカーボネートを用いることにより、脂肪族ポリカーボネートの構造を制御することで吸熱分解性を向上させられる、所望の分子量を有する脂肪族ポリカーボネートが得られるという効果が奏される。とりわけ、脂肪族ポリカーボネートの中でも酸素含有量が高く、比較的低温で低分子化合物に分解する観点から言えば、脂肪族ポリカーボネートは、ポリエチレンカーボネート、及びポリプロピレンカーボネートからなる群より選ばれる少なくとも１種であることが好ましい。
　また、上述のエポキシドは、二酸化炭素と重合反応して主鎖に脂肪族を含む構造を有する脂肪族ポリカーボネートとなるエポキシドであれば特に限定されない。例えば、エチレンオキシド、プロピレンオキシド、１－ブテンオキシド、２－ブテンオキシド、イソブチレンオキシド、１－ペンテンオキシド、２－ペンテンオキシド、１－ヘキセンオキシド、１－オクテンオキシド、１－デセンオキシド、シクロペンテンオキシド、シクロヘキセンオキシド、スチレンオキシド、ビニルシクロヘキセンオキシド、３－フェニルプロピレンオキシド、３，３，３－トリフルオロプロピレンオキシド、３－ナフチルプロピレンオキシド、３－フェノキシプロピレンオキシド、３－ナフトキシプロピレンオキシド、ブタジエンモノオキシド、３－ビニルオキシプロピレンオキシド、及び３－トリメチルシリルオキシプロピレンオキシド等のエポキシドは、本実施形態において採用し得る一例である。これらのエポキシドの中でも、二酸化炭素との高い重合反応性を有する観点から、エチレンオキシド、及びプロピレンオキシドが好適に用いられる。なお、上述の各エポキシドは、それぞれ単独で使用されてもよいし、２種以上を組み合わせて用いられることもできる。
　上述の脂肪族ポリカーボネートの数平均分子量は、好ましくは５０００～１００００００であり、より好ましくは１００００～５０００００である。脂肪族ポリカーボネートの数平均分子量が５０００未満の場合、バインダーとしての効果が十分ではなく、酸化物半導体層にクラックが生成したり、基板と酸化物半導体層との密着性が低下するおそれがある。また、脂肪族ポリカーボネートの数平均分子量が１００００００を超える場合、脂肪族ポリカーボネートの有機溶媒への溶解性が低下するために取り扱いが難しくなるおそれがある。なお、前述の数平均分子量の数値は、後述の実施例に示す方法によって測定した値である。
　また、上述の脂肪族ポリカーボネートの製造方法の一例として、上述のエポキシドと二酸化炭素とを金属触媒の存在下で重合反応させる方法等が採用され得る。
　また、上述の金属触媒の具体例は、アルミニウム触媒又は亜鉛触媒である。これらの中でも、エポキシドと二酸化炭素との重合反応において高い重合活性を有することから、亜鉛触媒が好ましく用いられる。また、亜鉛触媒の中でも有機亜鉛触媒が特に好ましく用いられる。
　また、上述の有機亜鉛触媒の具体例は、
　酢酸亜鉛、ジエチル亜鉛、ジブチル亜鉛等の有機亜鉛触媒；あるいは、
　一級アミン、２価のフェノール、２価の芳香族カルボン酸、芳香族ヒドロキシ酸、脂肪族ジカルボン酸、脂肪族モノカルボン酸等の化合物と亜鉛化合物とを反応させることにより得られる有機亜鉛触媒など
である。
　これらの有機亜鉛触媒の中でも、より高い重合活性を有することから、亜鉛化合物と、脂肪族ジカルボン酸と、脂肪族モノカルボン酸とを反応させて得られる有機亜鉛触媒を採用することは好適な一態様である。
　また、重合反応に用いられる上述の金属触媒の使用量は、エポキシド１００質量部に対して、０．００１～２０質量部であることが好ましく、０．０１～１０質量部であることがより好ましい。金属触媒の使用量が０．００１質量部未満の場合、重合反応が進行しにくくなるおそれがある。また、金属触媒の使用量が２０質量部を超える場合、使用量に見合う効果がなく経済的でなくなるおそれがある。
　上述の重合反応において必要に応じて用いられる反応溶媒は、特に限定されるものではない。この反応溶媒は、種々の有機溶媒が適用し得る。この有機溶媒の具体例は、
　ペンタン、ヘキサン、オクタン、デカン、シクロヘキサン等の脂肪族炭化水素系溶媒；
　ベンゼン、トルエン、キシレン等の芳香族炭化水素系溶媒；
　クロロメタン、メチレンジクロリド、クロロホルム、四塩化炭素、１，１－ジクロロエタン、１，２－ジクロロエタン、エチルクロリド、トリクロロエタン、１－クロロプロパン、２－クロロプロパン、１－クロロブタン、２－クロロブタン、１－クロロ－２－メチルプロパン、クロルベンゼン、ブロモベンゼン等のハロゲン化炭化水素系溶媒；
　ジメチルカーボネート、ジエチルカーボネート、プロピレンカーボネート等のカーボネート系溶媒など
である。
　また、上述の反応溶媒の使用量は、反応を円滑にさせる観点から、エポキシド１００質量部に対して、５００質量部以上１００００質量部以下であることが好ましい。
　また、上述の重合反応において、エポキシドと二酸化炭素とを金属触媒の存在下で反応させる方法としては、特に限定されるものではない。例えば、オートクレーブに、上述のエポキシド、金属触媒、及び必要により反応溶媒を仕込み、混合した後、二酸化炭素を圧入して、反応させる方法が採用され得る。
　加えて、上述の重合反応において用いられる二酸化炭素の使用圧力は、特に限定されない。代表的には、０．１ＭＰａ～２０ＭＰａであることが好ましく、０．１ＭＰａ～１０ＭＰａであることがより好ましく、０．１ＭＰａ～５ＭＰａであることがさらに好ましい。二酸化炭素の使用圧力が２０ＭＰａを超える場合、使用圧力に見合う効果がなく経済的でなくなるおそれがある。
　さらに、上述の重合反応における重合反応温度は、特に限定されない。代表的には、３０～１００℃であることが好ましく、４０～８０℃であることがより好ましい。重合反応温度が３０℃未満の場合、重合反応に長時間を要するおそれがある。また、重合反応温度が１００℃を超える場合、副反応が起こり、収率が低下するおそれがある。重合反応時間は、重合反応温度により異なるために一概には言えないが、代表的には、２時間～４０時間であることが好ましい。
　重合反応終了後は、ろ過等によりろ別し、必要により溶媒等で洗浄後、乾燥させることにより、脂肪族ポリカーボネートを得ることができる。
　なお、本実施形態においては、酸化されたときに酸化物半導体となる金属の化合物とバインダーとの重量比を変動させることにより、最終的なチャネル４４の厚みを制御することが可能であることも、本願発明者らの研究によって確認された。例えば、非常に薄い層といえる、１０ｎｍ～５０ｎｍの厚みのチャネル４４がクラックを発生させることなく形成され得ることが分かった。なお、前述の薄い層のみならず、５０ｎｍ以上の厚みの層についても、チャネル用前駆体層４２の厚みや、前述の重量比などを適宜調整することにより、比較的容易に形成することができる。なお、一般的には、チャネルに用いられる層の厚みは０．０１μｍ（つまり１０ｎｍ）以上１μｍ以下であることから、最終的なチャネル４４の厚みを制御することが可能な本実施形態の酸化物半導体の前駆体、並びに酸化物半導体層は、薄膜トランジスタを構成する材料として適しているといえる。
　加えて、本実施形態の酸化物半導体の前駆体を採用すれば、当初はかなり厚膜（例えば、１０μｍ以上）の酸化物半導体の前駆体層を形成したとしても、その後の焼成工程によってバインダー等が高い確度で分解されることになるため、焼成後の層の厚みは、極めて薄く（例えば、１０ｎｍ～１００ｎｍ）なり得る。さらに、そのような薄い層であっても、クラックの発生が無い、又は確度高く抑制されることになる点は、特筆に値する。従って、当初の厚みを十分に確保できる上、最終的に極めて薄い層を形成することも可能な本実施形態の酸化物半導体の前駆体、並びに酸化物半導体層は、低エネルギー製造プロセスや後述する型押し加工によるプロセスにとって極めて適していることが知見された。また、そのような極めて薄い層であってもクラックの発生が無い、又は確度高く抑制される酸化物半導体層の採用は、本実施形態の薄膜トランジスタ１００の安定性を極めて高めることになる。
　さらに、本実施形態においては、上述の金属化合物の種類や組み合わせ、バインダーと混合させる比率を適宜調節することにより、チャネルを形成する酸化物半導体層の電気的特性や安定性の向上を図ることができる。
（４）ソース電極及びドレイン電極の形成
　さらにその後、図６に示すように、チャネル４４上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、チャネル４４及びレジスト膜９０上に、公知のスパッタリング法により、ＩＴＯ層５０を形成する。本実施形態のターゲット材は、例えば、５ｗｔ％酸化錫（ＳｎＯ２）を含有するＩＴＯであり、室温～１００℃の条件下において形成される。その後、レジスト膜９０が除去されると、図７に示すように、チャネル４４上に、ＩＴＯ層５０によるドレイン電極５６及びソース電極５８が形成される。
　その後、ドレイン電極５６、ソース電極５８、及びチャネル４４上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、レジスト膜９０、ドレイン電極５６の一部、及びソース電極５８の一部をマスクとして、公知のアルゴン（Ａｒ）プラズマによるドライエッチング法を用いて、露出しているチャネル４４を除去する。その結果、パターニングされたチャネル４４が形成されることにより、薄膜トランジスタ１００が製造される。
＜第１の実施形態の変形例＞
　本実施形態の薄膜トランジスタは、第１の実施形態におけるチャネルの焼成工程（本焼成）後に、さらに紫外線を照射する照射工程が行われている点を除き、第１の実施形態の薄膜トランジスタ１００の製造工程及び構成と同様である。従って、第１の実施形態と重複する説明は省略する。
　本実施形態では、第１の実施形態におけるチャネルの焼成工程（本焼成）後に、公知の低圧水銀ランプ（ＳＡＭＣＯ社製、型式：ＵＶ－１）を用いて、１８５ｎｍと２５４ｎｍの波長を持つ紫外線が照射された。その後、第１の実施形態の薄膜トランジスタ１００の製造方法と同様の工程が行われた。なお、本実施形態においては、紫外線の波長は特に限定されるものではない。１８５ｎｍ又は２５４ｎｍ以外の紫外線であっても同様の効果が奏され得る。
　＜実施例＞
　以下に、酸化物半導体の前駆体及び酸化物半導体層の製造例、実施例、及び比較例とともに、酸化物半導体層を備えた半導体素子（本実施例では薄膜トランジスタ）の実施例を用いて具体例を説明するが、上述の各実施形態はこれら実施例に限定されるものではない。
［製造例１］（有機亜鉛触媒の製造）
　攪拌機、窒素ガス導入管、温度計、還流冷却管を備えた３００ｍＬ容の四つ口フラスコに、酸化亜鉛８．１ｇ（１００ミリモル）、グルタル酸１２．７ｇ（９６ミリモル）、酢酸０．１ｇ（２ミリモル）、及びトルエン１３０ｇ（１５０ｍＬ）を仕込んだ。次に、反応系内を窒素雰囲気に置換した後、そのフラスコを５５℃まで昇温し、同温度で４時間攪拌することにより、前述の各材料の反応処理を行った。その後、１１０℃まで昇温し、さらに同温度で４時間攪拌して共沸脱水させ、水分のみを除去した。その後、そのフラスコを室温まで冷却することにより、有機亜鉛触媒を含む反応液を得た。
　この反応液の一部を分取し、ろ過して得た有機亜鉛触媒について、ＩＲを測定（サーモニコレージャパン株式会社製、商品名：ＡＶＡＴＡＲ３６０）した。その結果、カルボン酸基に基づくピークは認められなかった。
［製造例２］（ポリプロピレンカーボネートの製造）
　攪拌機、ガス導入管、温度計を備えた１Ｌ容のオートクレーブの系内をあらかじめ窒素雰囲気に置換した後、製造例１と同様の方法により得られた有機亜鉛触媒を含む反応液８．０ｍＬ（有機亜鉛触媒を１．０ｇ含む）、ヘキサン１３１ｇ（２００ｍＬ）、及びプロピレンオキシド４６．５ｇ（０．８０モル）を仕込んだ。次に、攪拌しながら二酸化炭素を加えることによって反応系内を二酸化炭素雰囲気に置換し、反応系内が１．５ＭＰａとなるまで二酸化炭素を充填した。その後、そのオートクレーブを６０℃に昇温し、反応により消費される二酸化炭素を補給しながら６時間重合反応を行った。
　反応終了後、オートクレーブを冷却して脱圧し、ろ過した。その後、減圧乾燥することによりポリプロピレンカーボネート（本願では、「ＰＰＣ」ともいう）８０．８ｇを得た。
　得られたポリプロピレンカーボネートは、下記の物性を有することから同定することができた。
　　ＩＲ（ＫＢｒ）の吸収ピーク：１７４２，１４５６，１３８１，１２２９，１０６９，７８７（いずれも単位はｃｍ－１）
　また、得られたポリプロピレンカーボネートの数平均分子量は、５２０００であった。
［製造例３］（酸化物半導体の前駆体の製造）
　５０ｍＬ容のナス型フラスコに、インジウムアセチルアセトナート２．０６ｇ及びプロピオン酸７．９４ｇを仕込むことにより、１０ｇの第１溶液を得た（０．５ｍｏｌ／ｋｇ）。同様にして、５０ｍＬ容のナス型フラスコに、塩化亜鉛０．６８ｇ及び２－メトキシエタノールを仕込むことにより、１０ｇの第２溶液を得た（０．５ｍｏｌ／ｋｇ）。その後、第１溶液と第２溶液を、撹拌しながら徐々に混合することにより、最終的にインジウム－亜鉛酸化物となる、インジウム－亜鉛含有溶液を得た。
　５０ｍＬ容のナス型フラスコに、製造例２で得られたポリプロピレンカーボネートをジエチレングリコールモノエチルエーテルアセテート中に溶解し、ポリプロピレンカーボネート溶液１０ｇを得た（６．２５ｗｔ％）。
　次に、そのポリプロピレンカーボネートの溶液中に、上述のインジウム－亜鉛含有溶液を徐々に加え、重量比１０：２の酸化物半導体の前駆体を得た。
［製造例３の変形例］（酸化物半導体の前駆体の製造）
　なお、酸化物半導体の前駆体層（第１の実施形態におけるチャネル用前駆体層４２）におけるポリプロピレンカーボネート（ＰＰＣ）とインジウム－亜鉛含有溶液（本願では、「ＩｎＺｎ溶液」ともいう）との重量比を異ならせた変形例を製造した。
　具体的には、上記の製造例３の例と併せて、以下の（ａ）～（ｃ）に示す３種類の重量比を製造した。
　（ａ）ＰＰＣ：ＩｎＺｎＯ＝１０：１．５
　（ｂ）ＰＰＣ：ＩｎＺｎＯ＝１０：２
　（ｃ）ＰＰＣ：ＩｎＺｎＯ＝１０：１
［製造例３に対する比較例（１）］
　製造例３において、ポリプロピレンカーボネートを用いなかったことを除き、製造例３と同様に処理することにより、比較用の酸化物半導体の前駆体を得た。
［薄膜トランジスタの製造例］
　本製造例においては、まず、基板１０の上にゲート電極２０として、ｐ＋－シリコン層を形成した。ｐ＋－シリコン層は、公知のＣＶＤ法により形成された。本製造例では、基板１０は、ＳｉＯ２／Ｓｉ基板であり、ＳｉＯ２上に約１０ｎｍ厚のＴｉＯＸ膜（図示しない）を備えている。なお、基板１０がｐ＋－シリコン基板である場合は、この基板１０がゲート電極の役割を果たし得る。
　次に、ゲート電極２０上に、公知のスピンコーティング法により、ポリシラザンを溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層３２を形成する。その後、第１の実施形態と同様に大気中でゲート絶縁層用前駆体層３２を加熱することにより、ゲート電極２０上に、シリコン酸化物の層であるゲート絶縁層３４が形成される。なお、ゲート絶縁層３４の厚みは、約１０９ｎｍであった。
　その後、ゲート絶縁層３４上に、印刷法（具体的には、スクリーン印刷、凸版反転印刷、インプリント法等）により、製造例３及びその変形例において示す（ａ）～（ｃ）の３種類の酸化物半導体の前駆体層を形成する。第１予備焼成工程、第２予備焼成工程、及び焼成工程（本焼成）は、いずれも第１の実施形態と同様である。なお、チャネル４４の厚みは約２０ｎｍである。
　また、上記のチャネルの形成とは別に、製造例３及びその変形例において示す（ａ）～（ｃ）の３種類の酸化物半導体の前駆体層に対して、焼成工程（本焼成）後に、第１の実施形態の変形例に示す低圧水銀ランプを用いて、３０分間、紫外線を照射した製造例４（（ａ）～（ｃ）の３種類）も製造した。
［各製造例による酸化物半導体の前駆体、及び酸化物半導体層の評価］
　上述の各製造例により得られた脂肪族ポリカーボネートの数平均分子量、並びに、製造例及び比較例により得られたバインダー及び酸化物半導体の前駆体層の厚みおよび特性を以下の方法により測定し、評価した。
（１）脂肪族ポリカーボネートの数平均分子量
　上述の脂肪族ポリカーボネート（製造例２におけるポリプロピレンカーボネート）濃度が０．５質量％のクロロホルム溶液を調製し、高速液体クロマトグラフを用いて測定した。測定後、同一条件で測定した数平均分子量が既知のポリスチレンと比較することにより、分子量を算出した。また、測定条件は、以下の通りである。
　　機種：ＨＬＣ－８０２０
　　カラム：ＧＰＣカラム
　（東ソー株式会社の商品名：ＴＳＫ　ＧＥＬ　Ｍｕｌｔｉｐｏｒｅ　ＨＸＬ－Ｍ）
　　カラム温度：４０℃
　　溶出液：クロロホルム
　　流速：１ｍＬ／分
（２）酸化物半導体層の評価
　一例として、母材となる基板である熱酸化膜付きシリコン基板（幅：２０ｍｍ、長さ：２０ｍｍ、厚み：０．７ｍｍ）に対して、アセトンを用いて表面を洗浄した。その後、ＵＶ処理装置（ＳＡＭＣＯ社製）を用いて、その熱酸化膜付きシリコン基板の表面処理を行い、試験用基板を作製した。
　この、試験用基板上に、スピンコート法により、回転数１５００ｒｐｍ、時間２０秒間の条件下で、酸化物半導体の前駆体の層を作製し、その後１５０℃で３分間乾燥して溶媒を除去した。得られた酸化物半導体の前駆体の層の厚さは６００ｎｍであった。
　得られた酸化物半導体の前駆体層を、大気中、１８０℃で加熱し、さらにその温度で３０分間保持した。この処理は、第１の実施形態における第２予備焼成工程に相当する。
　その後、焼成工程（本焼成）として、その酸化物半導体の前駆体層を、０．３分間で５００℃まで昇温させて加熱し、さらにその温度で１０分間保持した。その後、その酸化物半導体の前駆体層を２５℃になるまで空冷することにより、酸化物半導体層を得た。
（２－１）酸化物半導体層の厚み評価
　上述の（ａ）～（ｃ）に示す３種類について、上記処理によって得られた酸化物半導体層の厚みの変化を、エリプソメトリ法を用いて測定した。図１０は、酸化物半導体層の厚みの変化の示すグラフである。
（２－２）酸化物半導体層の表面形状の評価
　酸化物半導体層の表面を、光学顕微鏡を用いて観察することにより、クラックの有無が調べられた。ここで、クラックが視認されないものを「丸印（良好）」と評価し、クラックが顕著に認められるものを「ＮＧ」と評価した。評価結果を、以下の表１並びに図１１及び図１２に示す。なお、図１１は、上述の製造例（３）における酸化物半導体層の表面の光学顕微鏡写真である。また、図１２は、上述の比較例（１）における酸化物半導体層の表面の光学顕微鏡写真である。
Figure JPOXMLDOC01-appb-T000001
（２）ＴＧ－ＤＴＡ（熱重量測定及び示差熱）特性
　また、図１３は、本実施例における薄膜トランジスタのチャネルを形成するための酸化物半導体の前駆体を構成するインジウム－亜鉛含有溶液（製造例３のＩｎＺｎ溶液）のＴＧ－ＤＴＡ特性を示すグラフである。また、図１４は、本実施例（製造例３）における薄膜トランジスタのチャネル部を形成するためのバインダー溶液（製造例３におけるポリプロピレンカーボネート溶液）のＴＧ－ＤＴＡ特性を示すグラフである。なお、図１３及び図１４に示すように、各図中の実線は、熱重量（ＴＧ）測定結果であり、図中の点線は示差熱（ＤＴＡ）測定結果である。
　図１３における熱重量測定の結果から、１２０℃付近には、溶媒の蒸発と考えられる、重量の顕著な減少が見られた。また、図１３の（Ｘ）に示すように、ＩｎＺｎ溶液の示差熱測定のグラフにおける発熱ピークが３３０℃付近に確認された。従って、３３０℃付近でインジウム及び亜鉛が、酸素と結合している状態であることが確認される。従って、この３３０℃が、第１の実施形態における第２温度に対応する。
　一方、図１４における熱重量測定の結果から、１４０℃付近から１９０℃付近にかけて、製造例３のポリプロピレンカーボネート溶液の溶媒の消失とともに、バインダーであるポリプロピレンカーボネート自身の一部の分解ないし消失による重量の顕著な減少が見られた。なお、この分解により、ポリプロピレンカーボネートは、二酸化炭素と水に変化していると考えられる。また、図１４に示す結果から、１９０℃付近において、該バインダーが９０ｗｔ％以上分解され、除去されていることが確認された。従って、この１９０℃が、第１の実施形態における第１温度に対応する。なお、さらに詳しく見ると、２５０℃付近において、該バインダーが９５ｗｔ％以上分解され、２６０℃付近において、該バインダーがほぼ全て（９９ｗｔ％以上）分解されていることが分かる。
　上述のように、製造例３におけるＩｎＺｎ溶液と製造例２におけるバインダーであるポリプロピレンカーボネートとの関係では、該バインダーが９０ｗｔ％以上分解される温度を第１温度とした場合、図１３及び図１４より、第１温度と第２温度との差は、約１４０℃である。このように、第２温度以上の温度によって焼成工程（本焼成）を行うことにより、酸化物半導体層中の炭素不純物に代表される不純物の残存が確度高く抑えられることになる。換言すれば、第１温度と第２温度との差が十分（例えば、１００℃以上）あれば、酸化物半導体層中の炭素不純物に代表される不純物の残存が確度高く抑えられることになる。その結果、表１に示すように、層状にしたときにクラックが視認されず、かつ後述する薄膜トランジスタとしての良好な電気的特性が得られる。なお、さらに研究と分析を重ねた結果、既に述べた各種のバインダー（脂肪族ポリカーボネート）及びＩｎＺｎ溶液に代表される、最終的に酸化物半導体となる各種の金属含有ペーストについて、第１温度と第２温度との差が１０℃以上、より好ましくは５０℃以上、さらに好ましくは１００℃以上であることによって、酸化物半導体層中の炭素不純物に代表される不純物の残存が抑えられることになる。
［薄膜トランジスタの製造例による電気的特性の評価］
　上述の各製造例により得られた酸化物半導体の前駆体層をチャネルに採用した薄膜トランジスタの特性が調べられた。
（１）第１の実施形態に対応する薄膜トランジスタの電流－電圧特性
　図１６は、第１の実施形態に相当する実施例（製造例３及び製造例３の変形例における（ｂ））の薄膜トランジスタのチャネルのＶｇ－Ｉｄ特性を示すグラフである。また、この特性の測定及び後述する図１７に示すＶｇ－Ｉｄ特性の測定は、図１５に示す簡易的なＶｇ－Ｉｄ特性測定システムを用いて行われた。なお、図１５におけるＶｇはゲート電圧に相当する電圧を印加する端子であり、Ｖｄ及びＶｓはそれぞれドレイン電極及びソース電極に相当する電極として、電流値を検出するための端子である。
　図１６に示すように、本実施例（製造例３）の酸化物半導体層を採用した薄膜トランジスタのチャネルが半導体であることを示す特性が確認された。従って、本実施例（製造例３）の酸化物半導体層を採用した薄膜トランジスタにおいてもトランジスタとしての良好な電気的特性を備えることが確認できた。なお、製造例３及び製造例３の変形例における（ｂ）以外の混合比の例、すなわち、（ａ）及び（ｃ）については、現時点において薄膜トランジスタとしてのスイッチング特性が確認できなかった。
（２）第１の実施形態の変形例に対応する薄膜トランジスタの電流－電圧特性
　また、図１７は、第１の実施形態の変形例に相当する３つの実施例（製造例４における（ａ）～（ｃ））の、図１６に相当するＶｇ－Ｉｄ特性を示すグラフである。
　図１７に示すように、本実施例（製造例４）の３つの種類の酸化物半導体層を採用した薄膜トランジスタのチャネルが、いずれも半導体であることを示す特性が確認された。従って、焼成工程（本焼成）後に、紫外線を照射する照射工程を行うことにより、少なくとも製造例３において示した範囲において、ポリプロピレンカーボネート（ＰＰＣ）とＩｎＺｎ溶液との重量比に依存せず、良好な電気的特性が得られることが確認された。これは、焼成工程後の酸化物半導体層に対して紫外線を照射することにより、酸化物半導体層中の炭素不純物に代表される微量と考えられる不純物の分解ないし蒸発をさらに促進し、その残存量をさらに低減させる、又は該不純物を消滅させることができたためと考えられる。
　上述のとおり、本実施例のチャネルの良好な電気的特性が確認されたことから、本実施例の各チャネルを備えた薄膜トランジスタは、良好な電気的特性を備えることが分かった。
＜第２の実施形態＞
１．薄膜トランジスタ２００の製造方法
　図１８乃至図２１は、それぞれ、薄膜トランジスタ２００の製造方法の一過程を示す断面模式図である。また、図２２は、本実施形態における薄膜トランジスタ２００の製造方法の一過程及び全体構成を示す断面模式図である。なお、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。また、第１の実施形態と重複する説明は省略する。
（１）ゲート電極の形成
　まず、図１８に示すように、ゲート電極２０が、公知のスパッタリング法、フォトリソグラフィー法、及びエッチング法により基板１０上に形成される。なお、本実施形態のゲート電極２０の材料は、白金（Ｐｔ）である。
（２）ゲート絶縁層の形成
　次に、基板１０及びゲート電極２０上に、第１の実施形態と同様に、低エネルギー製造プロセスにより、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層を形成した後、大気中（水蒸気を含む）で、８０℃以上２５０℃未満に加熱することにより、予備焼成が行われる。
　本実施形態では、その後、ゲート絶縁層用前駆体層を、例えば、大気中で、所定時間（例えば、２時間）、４００℃で加熱する焼成工程が行われる。その結果、図１９に示すように、ゲート電極２０上に、シリコン酸化物の層であるゲート絶縁層３４が形成される。
（３）チャネルの形成
　第１の実施形態における第２予備焼成工程を行ったチャネル用前駆体層４２に対して、型押し加工を施す。まず、ゲート絶縁層３４及び基板１０上に、第１の実施形態と同様にチャネル用前駆体層４２を形成する。その後、第１の実施形態と同様に第１予備焼成工程及び第２予備焼成工程を行う。
　次に、図２０に示すように、８０℃以上３００℃以下に加熱した状態で、チャネル用型Ｍ１を用いて、０．１ＭＰａ以上２０ＭＰａ以下（代表的には、１ＭＰａ）の圧力でチャネル用前駆体層４２に対して型押し加工を施す。
　その後、本実施形態では、大気圧下においてプラズマを照射し、チャネル用前駆体層４２全体をエッチングする。具体的には、エッチング処理チャンバー内に、酸素（Ｏ２）が５０ｍＬ／分、アルゴン（Ａｒ）が０．１Ｌ／分、ヘリウム（Ｈｅ）が９Ｌ／分導入された状態で、５００Ｗの電力が印加される条件で形成されたプラズマによりチャネル用前駆体層４２のエッチングが行われる。その結果、パターンが形成されない領域（除去対象領域）のチャネル用前駆体層４２が除去される一方、パターンが形成される領域のチャネル用前駆体層４２は一定以上の厚みを残すため、最終的にパターニングが可能となる。その後、所定時間、３３０℃以上５５０℃以下の範囲で焼成工程（本焼成）を行うことにより、図２１に示すように、チャネル４４が形成される。
　なお、第２予備焼成工程が行われた後に上述の大気圧下におけるプラズマエッチングを行うことは、型押し加工が施されたチャネル用前駆体層４２の残膜（不要な部分）の除去をより確度高く、容易に実現する観点から好適な一態様である。このエッチング工程により、最終的なチャネル４４の薄層化（例えば、１０ｎｍ～３０ｎｍ程度）をより確度高く実現することになる。なお、焼成工程（本焼成）後に、上述のように、チャネル用前駆体層４２に対して全体的にエッチングする工程が行われることも、採用し得る一態様である。
（４）ソース電極及びドレイン電極の形成
　次に、第１の実施形態と同様、チャネル４４上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜が形成された後、チャネル４４及びレジスト膜上に、公知のスパッタリング法により、ＩＴＯ層を形成する。その後、レジスト膜が除去されると、図２２に示すように、チャネル４４上に、ＩＴＯ層によるドレイン電極５６及びソース電極５８が形成される。
　本実施形態では、高い塑性変形能力を得た前駆体層に対して型押し加工を施すこととしている。その結果、型押し加工を施す際に印加する圧力が０．１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
　ここで、上記の圧力を「０．１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が０．１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。なお、バインダーとしてポリプロピレンカーボネートを採用する場合は、ポリプロピレンカーボネートが比較的柔らかい材料であることから、０．１ＭＰａ程度であっても、型押し加工が可能となる。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、上述の第２の実施形態における型押し工程においては、０．５ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことが、より好ましい。
　上述のように、本実施形態では、チャネル４４に対して型押し加工を施すことによって型押し構造を形成する、「型押し工程」が採用されている。この型押し工程が採用されることにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。
＜その他の実施形態＞
　上述の第２の実施形態における型押し工程において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
　また、上述の各実施形態においては、いわゆる逆スタガ型の構造を有する薄膜トランジスタが説明されているが、上述の各実施形態はその構造に限定されない。例えば、スタガ型の構造を有する薄膜トランジスタのみならず、ソース電極、ドレイン電極、及びチャネルが同一平面上に配置される、いわゆるプレーナ型の構造を有する薄膜トランジスタであっても、上述の各実施形態の効果と同様の効果が奏され得る。さらに、上述の各実施形態のチャネル（すなわち、酸化物半導体層）が基板上に形成されることも採用し得る他の一態様である。
　また、上述の実施例の１つとして開示されている図１３においては、第２温度を示す（Ｘ）が示すピークの数が１つであるが、示差熱測定のグラフにおける発熱ピークが１つであるとは限らない。上述の各実施形態の酸化物半導体の前駆体を構成する溶液に含まれる溶質、すなわち前駆体の材料が異なれば、示差熱測定のグラフにおける発熱ピークが２つ以上形成され得る。但し、その場合、第２温度は、少なくとも第１温度よりも高くなければならないため、より複数ある発熱ピークのうち、より低い温度側のピークが示す温度を第２温度とすることが好ましい。
　以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
　本発明によれば、クラックの生成が低減されるとともに、電気的特性及び安定性に優れた酸化物半導体層、及びその酸化物半導体層を備えた半導体素子や電子デバイスを提供することにより、幅広い産業分野に適用され得る。

Claims (16)

  1. 　酸化されたときに酸化物半導体となる金属の化合物を脂肪族ポリカーボネートからなるバインダー（不可避不純物を含み得る）を含む溶液中に分散させた酸化物半導体の前駆体を、基板上又はその上方に層状に形成する前駆体層の形成工程と、
    　前記前駆体層を、前記バインダーを９０ｗｔ％以上分解させる第１温度によって加熱した後、前記第１温度よりも高く、かつ前記金属と酸素とが結合する温度であって、前記前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である第２温度以上の温度によって前記前駆体層を焼成する焼成工程と、を含む、
    　酸化物半導体層の製造方法。
  2. 　前記第２温度が、前記第１温度よりも１０℃以上高い、
    　請求項１に記載の酸化物半導体層の製造方法。
  3. 　前記第２温度が、前記第１温度よりも５０℃以上高い、
    　請求項１に記載の酸化物半導体層の製造方法。
  4. 　前記焼成工程の後、さらに紫外線を照射する照射工程を含む、
    　請求項１乃至請求項３のいずれか１項に記載の酸化物半導体層の製造方法。
  5. 　前記脂肪族ポリカーボネートが、エポキシドと二酸化炭素とを重合させた脂肪族ポリカーボネートである、
    　請求項１乃至請求項３のいずれか１項に記載の酸化物半導体層の製造方法。
  6. 　前記脂肪族ポリカーボネートが、ポリエチレンカーボネート、及びポリプロピレンカーボネートからなる群より選ばれる少なくとも１種である、
    　請求項１乃至請求項３のいずれか１項に記載の酸化物半導体層の製造方法。
  7. 　酸化されたときに酸化物半導体となる金属の化合物を脂肪族ポリカーボネートからなるバインダー（不可避不純物を含み得る）を含む溶液中に分散させた酸化物半導体の前駆体であって、かつ、
    　前記金属と酸素とが結合する温度であって、前記前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である第２温度よりも低い第１温度によって前記バインダーが９０ｗｔ％以上分解される、
    　酸化物半導体の前駆体。
  8. 　前記第２温度が、前記第１温度よりも１０℃以上高い、
    　請求項７に記載の酸化物半導体の前駆体。
  9. 　前記第２温度が、前記第１温度よりも５０℃以上高い、
    　請求項７に記載の酸化物半導体の前駆体。
  10. 　前記脂肪族ポリカーボネートが、エポキシドと二酸化炭素とを重合させた脂肪族ポリカーボネートである、
    　請求項７乃至請求項９のいずれか１項に記載の酸化物半導体の前駆体。
  11. 　前記脂肪族ポリカーボネートが、ポリエチレンカーボネート、及びポリプロピレンカーボネートからなる群より選ばれる少なくとも１種である、
    　請求項７乃至請求項９のいずれか１項に記載の酸化物半導体の前駆体。
  12. 　酸化されたときに酸化物半導体となる金属の化合物を脂肪族ポリカーボネートからなるバインダー（不可避不純物を含み得る）を含む溶液中に分散させた酸化物半導体の前駆体の層を、前記金属と酸素とが結合する温度であって、前記前駆体の示差熱分析法（ＤＴＡ）における発熱ピーク値である第２温度以上で焼成することにより形成され、かつ、前記第２温度よりも低い第１温度によって前記バインダーが９０ｗｔ％以上分解される、
    　酸化物半導体層。
  13. 　前記第２温度が、前記第１温度よりも１０℃以上高い、
    　請求項１２に記載の酸化物半導体層。
  14. 　前記第２温度が、前記第１温度よりも５０℃以上高い、
    　請求項１２に記載の酸化物半導体層。
  15. 　請求項１２乃至請求項１４のいずれか１項に記載の酸化物半導体層を備えた、
    　半導体素子。
  16. 　請求項１５に記載の半導体素子を備えた、
    　電子デバイス。
PCT/JP2014/067960 2013-08-09 2014-07-04 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス Ceased WO2015019771A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020167005121A KR102147816B1 (ko) 2013-08-09 2014-07-04 산화물 반도체층 및 그 제조방법, 그리고 산화물 반도체의 전구체, 산화물 반도체층, 반도체 소자, 및 전자 디바이스
CN201480044072.4A CN105474372B (zh) 2013-08-09 2014-07-04 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
SG11201600622WA SG11201600622WA (en) 2013-08-09 2014-07-04 Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
EP14835273.5A EP3032576A4 (en) 2013-08-09 2014-07-04 Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
JP2014554108A JP5749411B1 (ja) 2013-08-09 2014-07-04 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
CA2920490A CA2920490C (en) 2013-08-09 2014-07-04 Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
US14/910,631 US9552985B2 (en) 2013-08-09 2014-07-04 Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
US15/377,068 US9842916B2 (en) 2013-08-09 2016-12-13 Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-166318 2013-08-09
JP2013166318 2013-08-09
JP2013-262975 2013-12-19
JP2013262975 2013-12-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/910,631 A-371-Of-International US9552985B2 (en) 2013-08-09 2014-07-04 Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
US15/377,068 Continuation US9842916B2 (en) 2013-08-09 2016-12-13 Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device

Publications (1)

Publication Number Publication Date
WO2015019771A1 true WO2015019771A1 (ja) 2015-02-12

Family

ID=52461110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/067960 Ceased WO2015019771A1 (ja) 2013-08-09 2014-07-04 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス

Country Status (9)

Country Link
US (2) US9552985B2 (ja)
EP (1) EP3032576A4 (ja)
JP (1) JP5749411B1 (ja)
KR (1) KR102147816B1 (ja)
CN (2) CN105474372B (ja)
CA (1) CA2920490C (ja)
SG (1) SG11201600622WA (ja)
TW (2) TWI639240B (ja)
WO (1) WO2015019771A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197519A (ja) * 2014-03-31 2015-11-09 住友精化株式会社 ポジ型フォトレジスト
WO2016158175A1 (ja) * 2015-03-30 2016-10-06 住友精化株式会社 バインダー樹脂組成物
KR20170095808A (ko) 2014-12-16 2017-08-23 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 산화물의 전구체, 산화물층, 반도체 소자, 및 전자 디바이스, 그리고 산화물층의 제조방법 및 반도체 소자의 제조방법
WO2017158930A1 (ja) * 2016-03-14 2017-09-21 国立大学法人北陸先端科学技術大学院大学 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
KR20170125871A (ko) * 2015-03-02 2017-11-15 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 열분해성 바인더
CN107431013A (zh) * 2015-04-16 2017-12-01 国立大学法人北陆先端科学技术大学院大学 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法
JP2018014374A (ja) * 2016-07-19 2018-01-25 株式会社リコー 電界効果型トランジスタの製造方法
EP3352202A4 (en) * 2015-09-18 2019-01-09 Japan Advanced Institute of Science and Technology COMPOSITE ELEMENT, PROCESS FOR PREPARING A COMPOUND AND LAYER WITH ALIPHATIC POLYCARBONATE
KR20190094099A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유층 및 그 제조방법, 및 폴리프로필렌 카보네이트 함유층을 구비하는 기재
KR20190094100A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유 용액 및 폴리프로필렌 카보네이트 함유층
KR20190111743A (ko) 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 복합부재 및 그 제조방법
KR20190111742A (ko) 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 폴리프로필렌카보네이트 함유 용액 및 폴리프로필렌카보네이트 함유층, 및 복합부재의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
EP3350598A4 (en) * 2015-09-17 2019-03-27 Gerhard Maale SENSOR DEVICE FOR BIOSENSING AND OTHER APPLICATIONS
SG11201807957SA (en) 2016-03-18 2018-10-30 Ricoh Co Ltd Method for manufacturing a field effect transistor
CN108461389B (zh) * 2018-03-29 2020-10-30 华南理工大学 一种提高半导体氧化物薄膜偏压热稳定性的方法
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134547A (ja) 2005-11-11 2007-05-31 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007165900A (ja) 2005-12-14 2007-06-28 Seiko Epson Corp 電子素子の製造方法
JP2007201056A (ja) 2006-01-25 2007-08-09 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2009290112A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 導電性無機膜とその製造方法、配線基板、半導体装置
WO2012014885A1 (ja) * 2010-07-26 2012-02-02 日産化学工業株式会社 アモルファス金属酸化物半導体層形成用前駆体組成物、アモルファス金属酸化物半導体層及びその製造方法並びに半導体デバイス
WO2012103528A2 (en) * 2011-01-28 2012-08-02 Northwestern University Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
JP2013018696A (ja) * 2011-06-14 2013-01-31 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び薄膜トランジスタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236931B (en) 2001-12-18 2005-08-01 Asahi Kasei Corp Metal oxide dispersion
US20080182011A1 (en) * 2007-01-26 2008-07-31 Ng Hou T Metal and metal oxide circuit element ink formulation and method
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR20110027805A (ko) * 2008-06-27 2011-03-16 이데미쓰 고산 가부시키가이샤 ＩｎＧａＯ３（ＺｎＯ） 결정상을 포함하는 산화물 반도체용 스퍼터링 타겟 및 그의 제조 방법
WO2010061721A1 (ja) * 2008-11-27 2010-06-03 コニカミノルタホールディングス株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP5558702B2 (ja) 2008-12-05 2014-07-23 ダイセル・エボニック株式会社 球状複合粒子およびその製造方法
JP2010147206A (ja) * 2008-12-18 2010-07-01 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US8470636B2 (en) * 2009-11-25 2013-06-25 E I Du Pont De Nemours And Company Aqueous process for producing crystalline copper chalcogenide nanoparticles, the nanoparticles so-produced, and inks and coated substrates incorporating the nanoparticles
JP5540972B2 (ja) * 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
EP2660870A4 (en) * 2010-12-27 2014-03-05 Panasonic Corp FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
IT1403767B1 (it) 2011-02-03 2013-10-31 Andreoli Bocchettone di scarico per impianti di evacuazione di acque meteoriche da coperture impermeabilizzate.
JP5496995B2 (ja) * 2011-12-22 2014-05-21 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
DE102012209918A1 (de) * 2012-06-13 2013-12-19 Evonik Industries Ag Verfahren zur Herstellung Indiumoxid-haltiger Schichten
CN102751101B (zh) * 2012-07-11 2016-06-15 北京大学 一种铂/石墨烯纳米复合材料及其制备方法与应用
CN102867756A (zh) * 2012-09-27 2013-01-09 中国科学院苏州纳米技术与纳米仿生研究所 一种金属氧化物薄膜场效应晶体管有源层的制备方法
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134547A (ja) 2005-11-11 2007-05-31 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007165900A (ja) 2005-12-14 2007-06-28 Seiko Epson Corp 電子素子の製造方法
JP2007201056A (ja) 2006-01-25 2007-08-09 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2009290112A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 導電性無機膜とその製造方法、配線基板、半導体装置
WO2012014885A1 (ja) * 2010-07-26 2012-02-02 日産化学工業株式会社 アモルファス金属酸化物半導体層形成用前駆体組成物、アモルファス金属酸化物半導体層及びその製造方法並びに半導体デバイス
WO2012103528A2 (en) * 2011-01-28 2012-08-02 Northwestern University Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
JP2013018696A (ja) * 2011-06-14 2013-01-31 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び薄膜トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3032576A4

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197519A (ja) * 2014-03-31 2015-11-09 住友精化株式会社 ポジ型フォトレジスト
KR20170095808A (ko) 2014-12-16 2017-08-23 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 산화물의 전구체, 산화물층, 반도체 소자, 및 전자 디바이스, 그리고 산화물층의 제조방법 및 반도체 소자의 제조방법
KR20170125871A (ko) * 2015-03-02 2017-11-15 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 열분해성 바인더
KR102270299B1 (ko) 2015-03-02 2021-06-28 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 열분해성 바인더
US10457607B2 (en) 2015-03-30 2019-10-29 Sumitomo Seika Chemicals Co., Ltd. Binder resin composition
WO2016158175A1 (ja) * 2015-03-30 2016-10-06 住友精化株式会社 バインダー樹脂組成物
JPWO2016158175A1 (ja) * 2015-03-30 2018-01-25 住友精化株式会社 バインダー樹脂組成物
CN107431013B (zh) * 2015-04-16 2022-01-25 国立大学法人北陆先端科学技术大学院大学 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法
CN107431013A (zh) * 2015-04-16 2017-12-01 国立大学法人北陆先端科学技术大学院大学 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法
US11133191B2 (en) 2015-04-16 2021-09-28 Japan Advanced Institute Of Science And Technology Method of producing etching mask, etching mask precursor, and oxide layer, and method of manufacturing thin film transistor
EP3285283A4 (en) * 2015-04-16 2018-12-12 Japan Advanced Institute of Science and Technology Etching mask, etching mask precursor, method for manufacturing oxide layer, and method for manufacturing thin-film transistor
EP3352202A4 (en) * 2015-09-18 2019-01-09 Japan Advanced Institute of Science and Technology COMPOSITE ELEMENT, PROCESS FOR PREPARING A COMPOUND AND LAYER WITH ALIPHATIC POLYCARBONATE
US10634996B2 (en) 2015-09-18 2020-04-28 Japan Advanced Institute Of Science And Technology Composite member and method of manufacturing the same, and aliphatic polycarbonate-containing layer
US20190088501A1 (en) * 2016-03-14 2019-03-21 Japan Advanced Institute Of Science And Technology Laminate, etching mask, method of producing laminate, method of producing etching mask, and method of producing thin film transistor
JPWO2017158930A1 (ja) * 2016-03-14 2019-01-17 国立大学法人北陸先端科学技術大学院大学 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
US10784120B2 (en) 2016-03-14 2020-09-22 Japan Advanced Institute Of Science And Technology Laminate, etching mask, method of producing laminate, method of producing etching mask, and method of producing thin film transistor
CN108885987A (zh) * 2016-03-14 2018-11-23 国立大学法人北陆先端科学技术大学院大学 层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法
WO2017158930A1 (ja) * 2016-03-14 2017-09-21 国立大学法人北陸先端科学技術大学院大学 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
JP2018014374A (ja) * 2016-07-19 2018-01-25 株式会社リコー 電界効果型トランジスタの製造方法
KR20190094099A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유층 및 그 제조방법, 및 폴리프로필렌 카보네이트 함유층을 구비하는 기재
KR20190094100A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유 용액 및 폴리프로필렌 카보네이트 함유층
KR20190111743A (ko) 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 복합부재 및 그 제조방법
KR20190111742A (ko) 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 폴리프로필렌카보네이트 함유 용액 및 폴리프로필렌카보네이트 함유층, 및 복합부재의 제조방법

Also Published As

Publication number Publication date
JP5749411B1 (ja) 2015-07-15
KR20160041947A (ko) 2016-04-18
TW201813109A (zh) 2018-04-01
KR102147816B1 (ko) 2020-08-25
US9842916B2 (en) 2017-12-12
CA2920490A1 (en) 2015-02-12
US20170117393A1 (en) 2017-04-27
SG11201600622WA (en) 2016-02-26
CN105474372A (zh) 2016-04-06
CN105474372B (zh) 2018-08-03
TW201511291A (zh) 2015-03-16
EP3032576A4 (en) 2017-03-15
TWI639240B (zh) 2018-10-21
EP3032576A1 (en) 2016-06-15
TWI614902B (zh) 2018-02-11
CN108878267A (zh) 2018-11-23
CA2920490C (en) 2021-04-20
US9552985B2 (en) 2017-01-24
JPWO2015019771A1 (ja) 2017-03-02
US20160181098A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
JP5749411B1 (ja) 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
JP6508724B2 (ja) 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
JP6744395B2 (ja) 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
WO2016167064A1 (ja) エッチングマスク、エッチングマスク前駆体及び酸化物層の製造方法並びに薄膜トランジスタの製造方法
JP6481865B2 (ja) 酸化物の前駆体、酸化物層、半導体素子、及び電子デバイス、並びに酸化物層の製造方法及び半導体素子の製造方法
JP6441060B2 (ja) 酸化物層及びその製造方法、並びに半導体素子及びその製造方法、並びに電子デバイス

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480044072.4

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2014554108

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14835273

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2920490

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 14910631

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2014835273

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167005121

Country of ref document: KR

Kind code of ref document: A