JP5500833B2

JP5500833B2 - Ｓｏｉ基板の作製方法

Info

Publication number: JP5500833B2
Application number: JP2009022151A
Authority: JP
Inventors: 英人大沼; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-02-04
Filing date: 2009-02-03
Publication date: 2014-05-21
Anticipated expiration: 2029-02-03
Also published as: CN101510524A; TW200943387A; US20090203191A1; CN101510524B; JP2009212502A; US8119490B2; TWI494974B

Description

ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板の作製方法及び半導体装置の作製方法に関する。

近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体膜が存在するＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。

ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。

また、このような水素イオン注入剥離法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。

特開２０００−１２４０９２号公報特開２００４−８７６０６号公報

半導体基板とベース基板との貼り合わせを行う場合、接合を強固にするためには高温で熱処理を行うことにより、共有結合を多く形成する必要がある。しかし、ベース基板としてガラス基板等の耐熱性が低い基板を用いる場合には、ベース基板としてシリコン基板を用いる場合と比較して熱処理の温度が制限される（低温プロセスで行う必要がある）ため、半導体基板とベース基板の接合強度が不十分となるおそれがある。接合強度が十分でない場合にはベース基板上に設けられた半導体膜が剥離するおそれがある。

上述した問題に鑑み、半導体基板とベース基板の貼り合わせを低温で行う場合であっても、半導体基板とベース基板との接合強度を十分に向上させることを目的の一とする。

半導体基板と絶縁体からなるベース基板を、塩素原子を含有する酸化膜を介して貼り合わせる。この場合、貼り合わせを低温で行う場合であっても、半導体基板とベース基板との接合強度を向上することができる。

また、開示する発明の一例は、単結晶半導体基板上に塩素原子を含有する酸化膜を形成し、酸化膜を介して単結晶半導体基板に加速されたイオンを照射することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、バイアス電圧を印加して、単結晶半導体基板上の酸化膜に対してプラズマ処理を行い、単結晶半導体基板と絶縁体でなるベース基板とを対向させ、酸化膜の表面とベース基板の表面とを接合させ、酸化膜の表面とベース基板の表面とを接合させた後に熱処理を行い、脆化領域において分離することにより、ベース基板上に酸化膜を介して単結晶半導体膜を形成することを特徴としている。

また、開示する発明の一例は、単結晶半導体基板上に塩素原子を含有する第１の酸化膜を形成し、絶縁体からなるベース基板上に塩素原子を含有する第２の酸化膜を形成し、第１の酸化膜を介して単結晶半導体基板に加速されたイオンを照射することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、バイアス電圧を印加して、単結晶半導体基板上の第１の酸化膜に対してプラズマ処理を行い、単結晶半導体基板とベース基板とを対向させ、第１の酸化膜の表面と第２の酸化膜の表面とを接合させ、第１の酸化膜の表面と第２の酸化膜の表面とを接合させた後に熱処理を行い、脆化領域において分離することにより、ベース基板上に第２の酸化膜及び第１の酸化膜を介して単結晶半導体膜を形成することを特徴としている。

本明細書において「単結晶」とは、結晶面、結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は原子が規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は非意図的に格子歪みを有するものも含まれる。

また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。

また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。

半導体基板と絶縁体からなるベース基板を、塩素原子を含有する酸化膜を介して貼り合わせることにより、半導体基板とベース基板の貼り合わせを低温で行う場合であっても、半導体基板とベース基板との接合強度を十分に向上させることができる。

ＳＯＩ基板の作製方法の一例を示す図。ＳＯＩ基板の作製方法の一例を示す図。ＳＯＩ基板の作製方法の一例を示す図。ＳＯＩ基板の作成方法の一例を示す図。ＳＯＩ基板の作成方法の一例を示す図。ＳＯＩ基板を用いた半導体装置の一例を示す図。ＳＯＩ基板を用いた半導体装置の一例を示す図。ＳＯＩ基板を用いた表示装置の一例を示す図。ＳＯＩ基板を用いた表示装置の一例を示す図。ＳＯＩ基板を用いた電子機器を示す図である。ＳＯＩ基板における塩素を含有した酸化膜を説明する図である。Ｓｉ基板上に形成された酸化膜表面の特性を説明する図である。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、半導体基板とベース基板を貼り合わせてＳＯＩ基板を作製する方法に関して図面を参照して説明する。

まず、半導体基板１００を準備する（図１（Ａ−１）参照）。

半導体基板１００は、単結晶半導体基板や多結晶半導体基板を用いることができ、例えば、単結晶又は多結晶のシリコン基板や、ゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１００として、単結晶シリコン基板を用いる場合について示す。

なお、半導体基板１００の表面をあらかじめ硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄することが好ましい。

次に、半導体基板１００に熱酸化処理を行うことにより酸化膜１０２（ここでは、酸化シリコン（ＳｉＯｘ）膜）を形成する（図１（Ａ−２）参照）。また、熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行う。

本実施の形態では、塩素（Ｃｌ）ガスが導入された酸化雰囲気中で半導体基板１００に熱酸化処理を行うことにより塩素酸化された酸化膜１０２を形成する。従って、酸化膜１０２は、塩素原子を含有した膜となる。

酸化膜１０２中に含有された塩素原子は、歪みを形成してＳｉ−Ｏ結合を切り、膜中に微小な空孔を形成することにより、酸化膜１０２を低密度化させている。その結果、酸化膜１０２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１０２表面に水分が存在する場合に、当該酸化膜１０２の表面に存在する水分を酸化膜１０２の膜中に素早く吸収し、拡散させることができる。

また、酸化膜１０２に含有させるハロゲン原子としては塩素原子を含有させることが好ましい。これは、塩素原子を含有させることによって、界面準位を低減し、酸化膜の品質を向上することができるためである。また、酸化膜１０２に塩素原子に加えてフッ素原子を含有させてもよい。半導体基板１００表面をフッ素酸化するには、半導体基板１００表面にＨＦ溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＨＦを酸化性雰囲気に添加して熱酸化処理を行えばよい。

熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で熱酸化（ＨＣｌ酸化）を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。このように、９００℃〜１１５０℃の温度で熱酸化処理をおこなうことにより、酸化膜１０２との界面近傍における半導体基板１００に含まれる酸素等の不純物を低減することができる。

熱酸化処理の他の一例としては、酸素に対し、トランス−１，２−ジクロロエチレン（ＤＣＥ）を０．２５〜５体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、７００℃〜１１５０℃の温度（代表的には９５０℃）で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。トランス１，２ジクロロエチレンは熱分解する温度が低いため、熱酸化処理の温度を低温で行いたい場合に有効となる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを用いてもよい。

本実施の形態では、酸化膜１０２に含まれる塩素原子の濃度を１×１０^１７／ｃｍ^３〜１×１０^２１／ｃｍ^３となるように制御する。また、半導体基板１００との界面に塩素原子が多く含まれるように（半導体基板１００との界面付近に濃度のピークがくるように）する。このように界面付近に塩素原子を多く含ませることによって、界面準位を低減できる。

また、酸化膜１０２に塩素原子を含有させることによって、外因性不純物である重金属を捕集して半導体基板が汚染されることを防止する効果を奏する。このような重金属として、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等があり、これらは半導体基板に対し、質量分離されないイオンをドーピングして脆化領域を形成する場合に導入される。すなわち、ＨＣｌ酸化などによって膜中にハロゲンを含有させた酸化膜１０２は、重金属など半導体基板に悪影響を与える不純物をゲッタリングする作用がある。酸化膜１０２を形成した後に行われる熱処理により、半導体基板に含まれる不純物としての金属は酸化膜１０２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１０２中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。また、酸化膜１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物に対するブロッキング膜としても機能しうる。

また、熱酸化処理のガスに水素を含有させることにより、半導体基板１００と酸化膜１０２の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。そのため、酸化膜１０２中に水素原子が１×１０^１８／ｃｍ^３以上含まれるようにすることが好ましい。

本実施の形態では、塩素原子を含有する酸化膜１０２の形成方法として、塩化水素やジクロロエチレンを含有させた酸化性雰囲気中で熱酸化処理を行う場合を示したが、これに限られない。例えば、半導体基板１００に酸化性雰囲気で熱酸化処理を行い、半導体基板１００表面に酸化膜１１２（例えば、ＳｉＯｘ）を形成した後（図２（Ａ）、（Ｂ）参照）、イオンドーピング装置又はイオン注入装置を用いて、電界で加速された塩素イオンを添加することにより酸化膜１１２中に塩素原子を含有させてもよい（図２（Ｃ）参照）。他にも、表面を塩化水素の水溶液（塩酸）で処理した後に酸化性雰囲気中で熱酸化処理を行ってもよい。

次に、運動エネルギーを有するイオンを半導体基板１００に照射することで、半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図１（Ａ−３）参照）。図１（Ａ−３）に示すように、酸化膜１０２を介して、加速されたイオン１０３を半導体基板１００に照射することで、半導体基板１００の表面から所定の深さの領域にイオン１０３が導入され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。

脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量、イオン１０３の入射角によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１０３の平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。そのため、イオン１０３を添加する深さで、半導体基板１００から分離される半導体層の厚さが決定される。この半導体層の厚さが１１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。

脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。

イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。

本実施形態では、イオンドーピング装置で、水素を半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ_２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板１００に照射する。

イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋）の総量に対してＨ_３ ^＋の割合が５０％以上とする。より好ましくは、そのＨ_３ ^＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つを５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、半導体基板１００の同じ深さに集中させてイオンを添加することができる。

脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ_３ ^＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、半導体基板１００に添加できる。Ｈ_３ ^＋イオンはＨ^＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ_３ ^＋イオンの加速電圧は、Ｈ^＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。

また、加速されたイオン１０３を半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスを励起して生成されたＨ^＋イオンおよびＨ_２ ^＋イオンを質量分離して、Ｈ^＋イオンまたはＨ_２ ^＋イオンの一方のイオンを加速して、半導体基板１００に照射する。

次に、半導体基板１００上に形成された酸化膜１０２の表面にプラズマ処理を行うことが好ましい（図１（Ａ−４）参照）。

プラズマ処理は、真空状態のチャンバーに不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば、酸素（Ｏ_２）ガス、窒素（Ｎ_２）ガス）を導入し、基板が設けられた電極と対向電極間に高周波電圧を印加して（バイアス電圧が加わった状態として）、被処理面にプラズマ処理を行う。

例えば、酸素プラズマ処理を行う場合、真空状態のチャンバーに酸素ガスを導入し、半導体基板１００が設けられた電極と対向電極間に高周波電圧を印加して（バイアス電圧が加わった状態として）、酸化膜１０２にプラズマ処理を行う。プラズマ中には酸素の陽イオンが存在し、陰極方向（半導体基板１００側）に酸素の陽イオンが加速される。加速された酸素の陽イオンが半導体基板１００上の酸化膜１０２表面に衝突することによって、酸化膜１０２表層のＳｉ−Ｏ結合を切り低密度化すると共に、ダングリングボンドを生成して表面を活性化することができる。

本実施の形態では、酸素ガスを用いて、容量結合プラズマの一種でＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式のプラズマ処理で行う。半導体基板１００を、コンデンサを介して高周波電圧が印加される陰極電極上のステージに設置し、高周波電圧を印加してプラズマを生成する。その結果、自己バイアスが発生し（バイアスが印加された状態となり）、プラズマ中の陽イオンが加速されて半導体基板１００に衝突する。なお、ここでは、原料ガスが酸素であり、半導体基板１００上に形成された酸化膜１０２が酸化シリコンであるため、エッチング作用は少ない。

なお、酸素プラズマの具体的な条件としては、処理電力０．１〜１．５Ｗ／ｃｍ^２、圧力３０〜１３０Ｐａ、ガス（Ｏ_２）流量１０〜２００ｓｃｃｍで行えばよい。また、プラズマ処理において、窒素ガスやアルゴンガスを用いる場合にも同様の条件で行うことができる。

また、酸素プラズマ処理を行うことにより、酸化膜１０２の表面の平均粗さ（Ｒａ）を好ましくは０．７ｎｍ以下、より好ましくは０．３ｎｍ以下とする。

次に、ベース基板１２０を準備する（図１（Ｂ）参照）。

ベース基板１２０は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板１２０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。

また、ベース基板１２０を用いるに際し、ベース基板１２０の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板１２０を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子を除去することができる。

次に、半導体基板１００とベース基板１２０とを対向させ、酸化膜１０２表面とベース基板１２０表面とを接合させる（図１（Ｃ）参照）。

ここでは、半導体基板１００とベース基板１２０を密着させた後、半導体基板１００の端の一箇所に１〜５００Ｎ／ｃｍ^２、好ましくは１〜２０Ｎ／ｃｍ^２程度の圧力を加える。圧力を加えた部分から酸化膜１０２とベース基板１２０とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が低い基板を用いることができる。

なお、半導体基板１００とベース基板１２０を接合させる前に、半導体基板１００上に形成された酸化膜１０２と、ベース基板１２０の表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）やメガソニック洗浄、又はこれらを組み合わせて行うことができる。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。このような表面処理を行うことにより、酸化膜１０２、ベース基板１２０表面の有機物等のゴミを除去し、表面を親水化することができる。

ベース基板１２０に半導体基板１００を接合させた後、ベース基板１２０と酸化膜１０２との接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、室温以上４００℃未満の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板１２０に半導体基板１００を貼り合わせることで、ベース基板１２０と酸化膜１０２との接合界面での接合強度を強固にすることができる。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。

通常、このような温度で熱処理を行った場合には、接合強度をある程度は増加させることは可能であるが、十分な接合強度を得ることは難しい。これは、半導体基板とベース基板を接合させた後に熱処理を行うと、接合界面において脱水縮合反応が生じ共有結合が形成されることにより接合が強化されるが、脱水縮合反応を促進させるためには、脱水縮合反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要があるためである。つまり、接合後の熱処理温度を高くすることにより、脱水縮合反応で接合界面に生じた水分を除去し接合強度を向上させることができるが、熱処理温度が低い場合には、脱水縮合反応で接合界面に生じた水分を効果的に除去できないため、脱水縮合反応が進まず接合強度を十分に向上させることができない。

しかし、本実施の形態では、上述したように酸化膜１０２に塩素原子を含有させることによって、当該酸化膜１０２が水分を吸収し効果的に拡散させることができるため、熱処理の温度が低い場合であっても、脱水縮合反応で接合界面に生じた水分を酸化膜１０２へ吸収、拡散させ脱水縮合反応を効率良く促進させることができる。従って、接合後の熱処理を低温で行った場合であっても、半導体基板１００上の酸化膜１０２とベース基板１２０の接合強度を十分に向上させることが可能となる。

また、酸化膜１０２の表面は、脆化領域１０４を形成する際のイオンの照射や酸化膜１０２表面に対するプラズマ処理によりダングリングボンドが形成され、表面が活性な状態となっているため、低温であってもベース基板１２０と強固な接合を形成することができる。

次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、酸化膜１０２を介して半導体膜（ここでは、単結晶半導体膜１２４）を設ける（図１（Ｄ）参照）。

加熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、イオンドーピングで添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って半導体基板１００が分離する。酸化膜１０２はベース基板１２０に接合しているので、ベース基板１２０上には半導体基板１００から分離された単結晶半導体膜１２４が形成される。また、ここでの熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。

この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる、加熱温度５５０℃以上７００℃以下、処理時間０．５分以上６０分以内で行うことができる。

このように、半導体基板１００上の酸化膜１０２とベース基板１２０とを接合させた後に、複数回に渡って熱処理をおこなうことよって、接合強度を増加させることができる。なお、上述したベース基板１２０と酸化膜１０２との接合強度を増加させるための熱処理を行わず、図１（Ｄ）の熱処理を行うことにより、ベース基板１２０と酸化膜１０２との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。同時に行った場合であっても、酸化膜１０２に塩素原子を含有させることによって、熱処理時において脱水縮合反応で接合界面に生じた水分を酸化膜１０２へ吸収、拡散させ脱水縮合反応を効率良く促進させることができる。その結果、半導体基板１００上の酸化膜１０２とベース基板１２０の接合強度を十分に向上させることが可能となる。

以上の工程により、ベース基板１２０上に酸化膜１０２を介して単結晶半導体膜１２４が設けられたＳＯＩ基板を作製することができる。本実施の形態で示した作製方法を用いることによって、膜の形成にＣＶＤ法やスパッタリング法による成膜工程が不要となるため、ＣＶＤ法やスパッタリング法を用いた成膜により生じるゴミの発生を防止することができる。その結果、ゴミの影響による半導体基板とベース基板の貼り合わせ不良を抑制することができる。

また、半導体基板に対するＨＣｌ熱酸化は、当該半導体基板に形成された積層欠陥の収縮・消滅に有効となる。したがって、ＳＯＩ基板の製造プロセスにおいて、半導体基板を繰り返し（再生して）用いる場合には、半導体基板の積層欠陥が問題となるが、ＳＯＩ基板の製造プロセスにおいてＨＣｌ酸化を行うことによりこのような問題を解決することができる。

なお、上記工程において、得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理を行うことにより、分離後にベース基板１２０上に設けられた単結晶半導体膜１２４の表面に凹凸が生じた場合でもＳＯＩ基板の表面を平坦化することができる。

平坦化処理としては、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等により行うことができる。ここでは、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザー光を照射することによって、単結晶半導体膜１２４の再結晶化と表面の平坦化を行う。

レーザー光を単結晶半導体膜の上面側から照射することで、単結晶半導体膜の上面を溶融させることができる。溶融した後、単結晶半導体膜が冷却、固化することで、その上面の平坦性が向上した単結晶半導体膜が得られる。レーザー光を用いることにより、ベース基板１２０が直接加熱されないため、当該ベース基板１２０の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１２０に用いることが可能である。

なお、レーザー光の照射による単結晶半導体膜１２４の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体膜中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体膜が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体膜の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。

上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。

上述のようにレーザー光を照射した後には、単結晶半導体膜１２４の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体膜１２４の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体膜１２４がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ_６とＯ_２をプロセスガスに用いて、単結晶半導体膜１２４を薄くすることができる。

なお、平坦化処理はＳＯＩ基板に限らず分離後の半導体基板１００に対して行ってもよい。分離後の半導体基板１００の表面を平坦にすることによって、当該半導体基板１００をＳＯＩ基板の作製工程において再利用することが可能となる。

なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。

（実施の形態２）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、ベース基板の表面に絶縁膜を形成する場合について説明する。

まず、半導体基板１００上に酸化膜１０２を形成し、イオンビームを照射することにより脆化領域１０４を形成した後、酸化膜１０２の表面に酸素プラズマ処理を行う（図３（Ａ−１）〜（Ａ−４）参照）。なお、図３（Ａ−１）〜（Ａ−４）の具体的な作製工程については、上記図１（Ａ−１）〜（Ａ−４）において示した方法を適用すればよいため、詳しい説明を省略する。

次に、ベース基板１２０を準備する（図３（Ｂ−１）参照）。そして、ベース基板１２０に、半導体膜１２１を形成した後（図３（Ｂ−２）参照）、ジクロロエチレンを含有させた酸化性雰囲気で熱酸化処理を行うことにより、表面に塩素原子を含有する酸化膜１２２を形成する（図３（Ｂ−３）参照）。

例えば、ベース基板１２０として歪点が７３０℃のガラス基板を用い、当該ガラス基板上に半導体膜を形成する。その後、酸素に対しトランス−１，２−ジクロロエチレン（ＤＣＥ）を１〜５体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、７００℃〜７３０℃の温度（代表的には７２０℃）で熱酸化処理を行うことによって、ベース基板１２０表面の塩素酸化を行う。その結果、ベース基板１２０上に塩素原子を含有する酸化膜１２２が形成される。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。トランス１，２ジクロロエチレンは熱分解する温度が低いため、耐熱温度が低い基板（例えば、ガラス基板）に熱酸化処理を行う場合に用いることができる。

半導体膜１２１は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。例えば、非晶質シリコン膜を形成すればよい。

つまり、本実施の形態では、ベース基板１２０として、表面に塩素酸化及び／又はフッ素酸化された酸化膜が形成された基板を用いる。

他にも、ベース基板１２０上に半導体膜１２１（例えば、シリコン膜）を形成した後、塩素（Ｃｌ）及び／又はフッ素が添加された酸化雰囲気中で熱酸化処理を行うことにより、半導体膜１２１を塩素酸化及び／又はフッ素酸化することにより酸化膜１２２を形成してもよい。

なお、ベース基板１２０上に酸化膜１２２を形成した後、当該酸化膜１２２表面にプラズマ処理を行うことが好ましい（図３（Ｂ−３）参照）。

プラズマ処理は、真空状態のチャンバーに不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば、酸素（Ｏ_２）ガス、窒素（Ｎ_２）ガス）を導入し、基板が設けられた電極と対向電極間に高周波電圧を印加して（バイアス電圧が加わった状態として）、被処理面にプラズマ処理を行う。例えば、酸素プラズマ処理を行う場合、真空状態のチャンバーに酸素ガスを導入し、ベース基板１２０が設けられた電極と対向電極間に高周波電圧を印加して（バイアス電圧が加わった状態として）、酸化膜１２２にプラズマ処理を行う。プラズマ中には酸素の陽イオンが存在し、陰極方向（ベース基板１２０側）に酸素の陽イオンが加速される。加速された酸素の陽イオンがベース基板１２０表面に衝突することによって、酸化膜１２２表層のＳｉ−Ｏ結合を切り低密度化すると共に、ダングリングボンドを生成して表面を活性化することができる。

次に、半導体基板１００とベース基板１２０とを対向させ、酸化膜１０２表面と酸化膜１２２表面とを接合させる（図３（Ｃ）参照）。その後、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、酸化膜１２２及び酸化膜１０２を介して単結晶半導体膜１２４を設ける（図３（Ｄ）参照）。

本実施の形態では、接合面となる酸化膜１０２及び酸化膜１２２が塩素原子を含有する酸化膜となっているため、接合後の熱処理において脱水縮合反応で接合界面に生じた水分子を酸化膜１０２及び酸化膜１２２へ拡散させ脱水縮合反応を促進させることができる。さらに、酸化膜１０２の表面は、脆化領域１０４を形成する際のイオンの照射や酸化膜１０２表面に対するプラズマ処理によりダングリングボンドが形成され、表面が活性な状態となっている。従って、接合後の熱処理をガラス基板の歪点以下の温度で行った場合であっても、接合強度を十分に向上させることが可能となる。

なお、本実施の形態では、半導体基板１００に形成する酸化膜１０２として塩素原子を含有する酸化膜としたが、これに限られない。例えば、半導体基板１００に酸化性雰囲気で熱酸化処理して得られた酸化膜を酸化膜１０２として適用することができる。

また、本実施の形態では、塩素原子を含有する酸化膜１２２の形成方法として、ベース基板１２０上に半導体膜１２１を形成した後、ジクロロエチレンを含有させた酸化性雰囲気中で熱酸化処理を行う場合を示したが、これに限られない。例えば、ベース基板１２０に、イオンドーピング装置又はイオン注入装置を用いて、電界で加速された塩素イオンを添加することにより、ベース基板１２０表面近傍に塩素原子を導入してもよい。他にも、ジクロロエチレンを含有させた酸化性雰囲気中でベース基板１２０表面に熱酸化処理を行ってもよい。

（実施の形態３）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。

まず、図４および図５を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。

ＳＯＩ基板として、上記実施の形態１の方法で作製したＳＯＩ基板を用いる場合について説明する。もちろん、上記実施の形態２の方法で作製したＳＯＩ基板を用いることも可能である。

図４（Ａ）は、図１を用いて説明した方法で作製されたＳＯＩ基板の断面図である。

エッチングにより、単結晶半導体膜１２４を素子分離して、図４（Ｂ）に示すように半導体膜２５１、２５２を形成する。半導体膜２５１はｎチャネル型のＴＦＴを構成し、半導体膜２５２はｐチャネル型のＴＦＴを構成する。

図４（Ｃ）に示すように、半導体膜２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体膜２５１上にゲート電極２５５を形成し、半導体膜２５２上にゲート電極２５６を形成する。

なお、単結晶半導体膜１２４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体膜１２４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域に不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域に不純物元素を添加する。

次に、図４（Ｄ）に示すように半導体膜２５１にｎ型の低濃度不純物領域２５７を形成し、半導体膜２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体膜２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体膜２５２をレジストでマスクし、不純物元素を半導体膜２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体膜２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体膜２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。

次に、半導体膜２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体膜２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体膜２５２に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体膜２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体膜２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。

次に、半導体膜２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図５（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。

次に、図５（Ｂ）に示すように、半導体膜２５２をレジスト２６５で覆う。半導体膜２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体膜２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。

活性化の加熱処理の後、図５（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体膜２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体膜２５１、２５２に水素を供給することで、半導体膜２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。

その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃｏｎＧｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図５（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。

以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。ＳＯＩ基板の作製過程で、チャネル形成領域を構成する半導体膜の金属元素の濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたＴＦＴを作製することができる。

図４及び図５を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。

まず、半導体装置の一例として、マイクロプロセッサについて説明する。図６はマイクロプロセッサ５００の構成例を示すブロック図である。

マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）、割り込み制御部５０４（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（ＢｕｓＩ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。

演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図６に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。

次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図７は、このような半導体装置の構成例を示すブロック図である。図７に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。

図７に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０と、電源管理回路５３０とを有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。

ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。

例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。

クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。

中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。

次に、図８、図９を用いて、表示装置について説明する。

図８は液晶表示装置を説明するための図面である。図８（Ａ）は液晶表示装置の画素の平面図であり、図８（Ｂ）は、Ｊ−Ｋ切断線による図８（Ａ）の断面図である。

図８（Ａ）に示すように、画素は、単結晶半導体膜３２０、単結晶半導体膜３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体膜３２０を電気的に接続する電極３２８を有する。単結晶半導体膜３２０は、ベース基板１２０上に設けられた単結晶半導体膜から形成された層であり、画素のＴＦＴ３２５を構成する。

ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図８（Ｂ）に示すように、ベース基板１２０上に、酸化膜１０２を介して単結晶半導体膜３２０が積層されている。ベース基板１２０としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体膜３２０は、ＳＯＩ基板の単結晶半導体膜をエッチングにより素子分離して形成された膜である。単結晶半導体膜３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。

層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。

次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図９を参照して説明する。図９（Ａ）はＥＬ表示装置の画素の平面図であり、図９（Ｂ）は、Ｊ−Ｋ切断線による図９（Ａ）の断面図である。

図９（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、ベース基板上に設けられた単結晶半導体膜から形成された層である。

選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。

表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図９（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態で作製したＳＯＩ基板が用いられている。

表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。

ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。

つまり、ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌｖｅｒｓａｔｉｌｅｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図１０に示す。

図１０は、上記表示装置を適用した携帯電話の一例であり、図１０（Ａ）が正面図、図１０（Ｂ）が背面図、図１０（Ｃ）が２つの筐体をスライドさせたときの正面図である。図１０に示す携帯電話は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。

図１０に示す携帯電話は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。

また、図１０に示す携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。

重なり合った筐体７０１と筐体７０２（図１０（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図１０（Ｃ）のように展開する。表示部７０３には、実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。

スピーカ７０４及びマイクロフォン７０５を用いることで、図１０に示す携帯電話は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。

また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１０（Ａ））をスライドさせることで、図１０（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でカーソルの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。

筐体７０２の裏面（図１０（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。

また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。

図１０において説明した電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。

本実施例では、上記実施の形態で示した塩素を含有する酸化膜について説明する。

まず、半導体基板として単結晶シリコン基板を準備し、当該単結晶シリコン基板に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、当該単結晶シリコン基板上に酸化膜（ＨＣｌ熱酸化ＳｉＯ_２）を形成した。次に、単結晶シリコン基板に酸化膜を介してイオンドーピング法を用いて水素イオンを照射することにより、単結晶シリコン基板の表面から所定の深さに脆化領域を形成した。次に、ベース基板としてガラス基板を準備し、酸化膜とガラス基板を接合させて、熱処理を行った後、脆化領域を境として分離することによって、ガラス基板上に酸化膜を介して単結晶シリコン膜が設けられたＳＯＩ基板を作製した。

熱酸化処理は、酸素に対し塩化水素（ＨＣｌ）を３体積％の割合で含む酸化性雰囲気中、９５０℃の温度、処理時間は２１０分として行った。その結果、１００ｎｍの厚さの酸化膜が形成された。また、接合後の熱処理は、熱処理炉を用いて、加熱温度２００℃で２時間行った後、加熱温度６００℃で２時間行った。また、分離後の単結晶シリコン膜の厚さは１３０ｎｍであった。

その後、酸化膜に含まれる塩素について、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定を行った。

図１１に、ガラス基板上に形成された酸化膜中におけるＳＩＭＳ分析による塩素の濃度深さ方向プロファイルを示す。なお、図１１において、塩素濃度の値は酸化膜（ＨＣｌ熱酸化ＳｉＯ_２）内のみ有効である。

図１１より、酸化膜とガラス基板の界面側における塩素濃度が低くなり、酸化膜と単結晶シリコン膜の界面側において塩素の濃度が高くなることが確認できた。つまり、単結晶シリコン基板に塩化水素を含有させて酸化性雰囲気中で熱酸化処理を行い、ガラス基板と貼り合わせてＳＯＩ基板を作製することによって、単結晶シリコン膜と絶縁膜との界面側に塩素が多く含まれる酸化膜を形成することができる。

本実施例では、単結晶半導体基板上に形成された酸化膜にプラズマ処理を行った場合の表面特性の変化に関して説明する。

本実施例で評価した試料について説明する。まず、試料Ａは、単結晶半導体基板として単結晶シリコン基板を用い、単結晶シリコン基板の表面に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、単結晶シリコン基板に１００ｎｍの酸化膜を形成した。

次に、試料Ｂも、試料Ａと同様にして、単結晶シリコン基板を用い、単結晶シリコン基板の表面に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、単結晶シリコン基板に１００ｎｍの酸化膜を形成した。その後、酸化膜に対して水素イオンを照射した。水素イオンの照射条件は、ＲＦ放電型イオンドーピング装置を用いて、水素ガス流量３０ｓｃｃｍ、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．０×１０^１６ｉｏｎｓ／ｃｍ^２の条件で行った。

次に、試料Ｃも、試料Ａと同様にして、単結晶シリコン基板を用い、単結晶シリコン基板の表面に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、単結晶シリコン基板に１００ｎｍの酸化膜を形成した。その後、酸化膜に対して水素イオンを照射した。水素イオンの照射条件は、試料Ｂと同様である。その後、酸化膜の表面にプラズマ処理を行った。プラズマ処理の条件は、Ｔｅｇａｌ社製の装置（プラズマドライエッチング装置モデル９８１）を用い、ＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式で、処理電力２００Ｗ、圧力６６．７Ｐａ、ガス（Ｏ_２）流量１００ｓｃｃｍ、処理時間３０ｓｅｃの条件で行った。

次に、試料Ａ、試料Ｂ、試料Ｃの酸化膜の表面の状態について、ＴｏＦ−ＳＩＭＳ（ＴｉｍｅｏｆＦｌｉｇｈｔ−ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）による定性分析を行った。図１２に、試料Ａ、試料Ｂ、試料Ｃにおける酸化膜表面の分析結果を示す。横軸は、試料Ａ、試料Ｂ、試料Ｃを示しており、縦軸は、（ＳｉＯ_２）ｎ−ＯＨ系負イオン強度を示している。

プラズマ処理を行った試料Ｃにおける酸化膜は、その他のプラズマ処理を行っていない試料Ａ、試料Ｂと比較して、（ＳｉＯ_２）ｎ−ＯＨイオン強度が高いことが確認できた。つまり、加速された酸素の陽イオンが酸化膜の表面に衝突することによって、酸化膜表面のＳｉ−Ｈ、Ｓｉ−Ｈ_２、ＳｉＯ_２を減少させ、（ＳｉＯ_２）ｎ−ＯＨを増加させることが確認できた。

１００半導体基板
１０２酸化膜
１０３イオン
１０４脆化領域
１１２酸化膜
１２０ベース基板
１２１半導体膜
１２２酸化膜
１２４単結晶半導体膜
２５１半導体膜
２５２半導体膜
２５４絶縁膜
２５５ゲート電極
２５６ゲート電極
２５７低濃度不純物領域
２５８チャネル形成領域
２５９高濃度不純物領域
２６０チャネル形成領域
２６１サイドウォール絶縁膜
２６５レジスト
２６７高濃度不純物領域
２６８絶縁膜
２６９層間絶縁膜
２７０配線
３０２単結晶半導体膜
３２０単結晶半導体膜
３２２走査線
３２３信号線
３２４画素電極
３２５ＴＦＴ
３２７層間絶縁膜
３２８電極
３２９柱状スペーサ
３３０配向膜
３３２対向基板
３３３対向電極
３３４配向膜
３３５液晶層
３４０チャネル形成領域
３４１高濃度不純物領域
４０１選択用トランジスタ
４０２表示制御用トランジスタ
４０３半導体膜
４０４半導体膜
４０５走査線
４０６信号線
４０７電流供給線
４０８画素電極
４１０電極
４１１電極
４１２ゲート電極
４１３電極
４２７層間絶縁膜
４２８隔壁層
４２９ＥＬ層
４３０対向電極
４３１対向基板
４３２樹脂層
４５１チャネル形成領域
４５２高濃度不純物領域
５００マイクロプロセッサ
５０１演算回路
５０２演算回路制御部
５０３命令解析部
５０４制御部
５０５タイミング制御部
５０６レジスタ
５０７レジスタ制御部
５０８バスインターフェース
５０９専用メモリ
５１０メモリインターフェース
５１１ＲＦＣＰＵ
５１２アナログ回路部
５１３デジタル回路部
５１４共振回路
５１５整流回路
５１６定電圧回路
５１７リセット回路
５１８発振回路
５１９復調回路
５２０変調回路
５２１ＲＦインターフェース
５２２制御レジスタ
５２３クロックコントローラ
５２４インターフェース
５２５中央処理ユニット
５２６ランダムアクセスメモリ
５２７専用メモリ
５２８アンテナ
５２９容量部
５３０電源管理回路
５５０加熱温度
７００携帯電話
７０１筐体
７０２筐体
７０３表示部
７０４スピーカ
７０５マイクロフォン
７０６操作キー
７０７ポインティングデバイス
７０８表面カメラ用レンズ
７０９外部接続端子ジャック
７１０イヤホン端子
７１１キーボード
７１２外部メモリスロット
７１３裏面カメラ
７１４ライト

Claims

塩化水素を含有させた酸化性雰囲気で単結晶半導体基板に熱酸化処理を行い、前記単結晶半導体基板上に塩素原子を含有する第１の酸化膜を形成し、
絶縁体からなるベース基板上に半導体膜を形成し、
トランス−１，２−ジクロロエチレンを含有させた酸化性雰囲気で熱酸化処理を行い、前記半導体膜を酸化させ、塩素原子を含有する第３の酸化膜を形成し、
前記第１の酸化膜を介して前記単結晶半導体基板に加速されたイオンを照射することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
バイアス電圧を印加して、前記単結晶半導体基板上の前記第１の酸化膜に対して酸素ガスを用いたプラズマ処理を行って、第２の酸化膜とし、
前記単結晶半導体基板と前記ベース基板とを対向させ、前記第２の酸化膜の表面と前記第３の酸化膜の表面とを接合させ、
前記第２の酸化膜の表面と前記第３の酸化膜の表面とを接合させた後に熱処理を行い、前記脆化領域において分離することにより、前記ベース基板上に前記第３の酸化膜及び前記第２の酸化膜を介して単結晶半導体膜を形成することを特徴とするＳＯＩ基板の作製方法。
請求項１において、
前記第２の酸化膜の表面と前記第３の酸化膜の表面とを接合させる前に、バイアス電圧を印加して、前記ベース基板上の前記第３の酸化膜に対してプラズマ処理を行うことを特徴とするＳＯＩ基板の作製方法。
請求項１又は請求項２において、
前記第２の酸化膜は、前記第２の酸化膜と前記単結晶半導体膜の界面側における前記塩素原子の濃度が高く、前記第２の酸化膜と前記ベース基板の界面側における前記塩素原子の濃度が低いことを特徴とするＳＯＩ基板の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記熱処理は、ベース基板の歪点以下の温度で行うことを特徴とするＳＯＩ基板の作製方法。
請求項１乃至請求項４のいずれか一項において、
前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。