JP5555663B2 - 液晶表示装置 - Google Patents

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

特開２００９−１９２８２２号公報 特開平９−１６００４１号公報 ＵＳ６，６５７，６９３Ｂ１

本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。

本実施形態によれば、
第１方向に沿ってそれぞれ延出した複数の第１信号配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した複数の第２信号配線と、隣接する前記第２信号配線の間に配置され第２方向に沿って延出した画素電極と、を備えた第１基板と、前記第２信号配線の各々と対向するとともに第２方向に沿って延出した主共通電極を含む共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、第１方向及び第２方向で規定される平面において、前記第１信号配線と前記第２信号配線または前記主共通電極とで囲まれた有効領域では、前記画素電極を含む電極部の第１面積が前記電極部以外の非電極部の第２面積よりも小さいことを特徴とする液晶表示装置が提供される。

図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。 図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。 図３は、本実施形態の第１構成例における液晶表示パネルを対向基板側から見たときの一画素の構造を概略的に示す平面図である。 図４は、図３に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。 図５は、一画素に形成される有効領域を簡略化して示した平面図である。 図６は、ＦＦＳモードの液晶表示パネルにおける一画素内の電界分布を示す図である。 図７は、図６に示したＦＦＳモードの液晶表示パネルにおいて櫛歯電極と共通電極との間の電界による液晶分子のダイレクタと透過率との関係を説明するための図である。 図８は、本実施形態の第１構成例の液晶表示パネルにおいて画素電極と共通電極との間の電界による液晶分子のダイレクタと透過率との関係を説明するための図である。 図９は、本実施形態の第１構成例の液晶表示パネルにおいてアレイ基板と対向基板との間で合わせズレが生じた場合の画素電極と共通電極との間の電界による液晶分子のダイレクタと透過率との関係を説明するための図である。 図１０は、本実施形態の表示モード及びＦＦＳモードにおいて解像度と透過率との関係の一例をシミュレーションした結果を示す図である。 図１１は、本実施形態の第２構成例における液晶表示パネルを対向基板側から見たときの一画素の構造を概略的に示す平面図である。 図１２は、一画素に形成される有効領域を簡略化して示した平面図である。 図１３は、本実施形態の第３構成例における液晶表示パネルを対向基板側から見たときの一画素の構造を概略的に示す平面図である。 図１４は、本実施形態の第４構成例における液晶表示パネルを対向基板側から見たときの一画素の構造を概略的に示す平面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態における液晶表示装置１の構成を概略的に示す図である。

すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。

液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、バックライト４側に設けられ液晶表示パネルＬＰＮへの入射光の偏光状態を制御する図示しない第１偏光板を含む第１光学素子と、液晶表示パネルＬＰＮの表示面側に設けられ液晶表示パネルＬＰＮからの出射光の偏光状態を制御する図示しない第２偏光板を含む第２光学素子と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向であるＸ方向に沿ってそれぞれ延出した第１信号配線に相当する。なお、ゲート配線Ｇ及び補助容量線Ｃは、必ずしも直線的に延出していなくても良い。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向であるＹ方向に沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿ってそれぞれ延出した第２信号配線に相当する。なお、ソース配線Ｓは、必ずしも直線的に延出していなくても良い。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、それらの一部が屈曲していてもよい。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥが対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、アレイ基板ＡＲの主面あるいは対向基板ＣＴの主面にほぼ平行な横電界（あるいは、基板主面に対してわずかに傾いた斜め電界）である。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、スイッチング素子ＳＷに電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。共通電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

アレイ基板ＡＲは、アクティブエリアＡＣＴの外側に形成された給電部ＶＳを備えている。共通電極ＣＥは、アクティブエリアＡＣＴの外側において図示しない導電部材を介して、アレイ基板ＡＲに形成された給電部ＶＳと電気的に接続されている。

以下に、本実施形態の構成例についてより具体的に説明する。

≪第１構成例≫
図３は、本実施形態の第１構成例における液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造を概略的に示す平面図である。ここでは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面における平面図を示している。

アレイ基板は、第１方向Ｘに沿って延出したゲート配線Ｇ１及びゲート配線Ｇ２と、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され第１方向Ｘに沿って延出した補助容量線Ｃ１と、第２方向Ｙに沿って延出したソース配線Ｓ１及びソース配線Ｓ２と、画素電極ＰＥと、を備えている。

図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され（厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置されている）、ソース配線Ｓ２は右側端部に配置されている（厳密には、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている）。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され（厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている）、ゲート配線Ｇ２は下側端部に配置され（厳密には、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている）、補助容量線Ｃ１は略画素中央部に配置されている。

スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。すなわち、スイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、ドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、このようなスイッチング素子ＳＷを画素ＰＸに配置したときに、表示に寄与する開口部の面積の低減を抑制している。

図示した一画素ＰＸにおいて、図中の破線で示した領域は、有効領域ＥＦＦに相当する。この有効領域ＥＦＦは、ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２または後述する主共通電極ＣＡとで囲まれた領域であり、それぞれの信号配線の内側のエッジまたは主共通電極ＣＡの内側のエッジによって規定されている。このような有効領域ＥＦＦは、第１方向Ｘに沿った長さよりも第２方向Ｙに沿った長さの方が長い長方形状である。つまり、ゲート配線Ｇ１及びゲート配線Ｇ２のそれぞれの向かい合うエッジが有効領域ＥＦＦの短辺に相当する。また、図示した例では、主共通電極ＣＡのそれぞれの向かい合うエッジが有効領域ＥＦＦの長辺に相当する。

画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に配置されている。つまり、画素電極ＰＥは、有効領域ＥＦＦ内に配置されている。このような画素電極ＰＥは、第２方向Ｙに沿って延出している。すなわち、画素電極ＰＥは、第２方向Ｙに沿って直線的に延出した帯状に形成されている。なお、図示した例では、この画素電極ＰＥは、補助容量線Ｃ１と重なる領域においては、コンタクトホールＣＨを介してスイッチング素子ＳＷとのコンタクトを確保する上で、他の部位よりも幅広に形成されている。換言すると、画素電極ＰＥにおいて、補助容量線Ｃ１と重ならない領域では、第１方向Ｘに沿って略同一の幅を有するように形成されている。

このような画素電極ＰＥは、隣接するソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりも有効領域ＥＦＦの内側に位置している。より具体的には、画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。つまり、ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。このような画素電極ＰＥは、画素ＰＸの上側端部付近から下側端部付近まで延出している。

対向基板は、共通電極ＣＥを備えている。この共通電極ＣＥは、ソース配線Ｓの各々と対向するとともに第２方向Ｙに沿って延出した主共通電極ＣＡを含んでいる。すなわち、主共通電極ＣＡは、第２方向Ｙに沿って直線的に延出した帯状あるいはストライプ状に形成されている。このような主共通電極ＣＡは、詳述しないが、アクティブエリアの外側に引き出され、導電部材を介して、アレイ基板に形成された給電部と電気的に接続され、コモン電位が給電される。

図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。つまり、主共通電極ＣＡは、画素の両端にそれぞれ配置されている。

画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され（厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置されている）、主共通電極ＣＡＲは右側端部に配置されている（厳密には、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている）。

また、主共通電極ＣＡは、対向するソース配線Ｓの幅と同等以上の幅を有している。図示した例では、主共通電極ＣＡＬの第１方向Ｘに沿った幅は対向するソース配線Ｓ１の第１方向Ｘに沿った幅より大きく、後述するブラックマトリクスＢＭの幅と同等以下の幅を有している。また、主共通電極ＣＡＬはソース配線Ｓ１の直上に配置され、ブラックマトリクスＢＭの直下に配置されている。この主共通電極ＣＡＬは、ソース配線Ｓ１の直上に配置され、ブラックマトリクスＢＭの直下の位置よりも有効領域ＥＦＦ側には延在していない。つまり、主共通電極ＣＡＬは、ブラックマトリクスＢＭの直下の位置よりも画素電極ＰＥの側には延在していない。同様に、主共通電極ＣＡＲの第１方向Ｘに沿った幅は対向するソース配線Ｓ２の第１方向Ｘに沿った幅より大きく、ブラックマトリクスＢＭの幅と同等以下の幅を有している。また、主共通電極ＣＡＲはソース配線Ｓ２の直上に配置され、ブラックマトリクスＢＭの直下に配置されている。この主共通電極ＣＡＲは、ソース配線Ｓ２の直上に配置され、ブラックマトリクスＢＭの直下の位置よりも有効領域ＥＦＦ側には延在していない。つまり、主共通電極ＣＡＲは、ブラックマトリクスＢＭの直下の位置よりも画素電極ＰＥの側には延在していない。このように主共通電極ＣＡを画素ＰＸに配置したときに、表示に寄与する開口部の面積の低減を抑制している。

このように、主共通電極ＣＡが対向するソース配線Ｓの幅よりも広い幅を有している場合には、主共通電極ＣＡがソース配線Ｓの直上の位置よりも画素電極ＰＥの側に延在し、主共通電極ＣＡのそれぞれの向かい合う内側のエッジが有効領域ＥＦＦの長辺に相当する。但し、表示に寄与する開口部の面積の低減をできるだけ抑制するために、画素電極ＰＥの側に延在する主共通電極ＣＡの面積はできる限り小さく設定することが望ましい。

なお、主共通電極ＣＡは、対向するソース配線Ｓの幅よりも小さい幅を有している場合もあり得る。この場合には、ソース配線Ｓが主共通電極ＣＡの直下の位置よりも画素電極ＰＥの側に延在し、ソース配線Ｓのそれぞれの向かい合う内側のエッジが有効領域ＥＦＦの長辺に相当する。

主共通電極ＣＡは、画素電極ＰＥを挟んだ両側に配置されている。つまり、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。

すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＥ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。第１方向Ｘに沿った主共通電極ＣＡＬと画素電極ＰＥとの間隔（電極間距離）は、第１方向Ｘに沿った主共通電極ＣＡＲと画素電極ＰＥとの間隔（電極間距離）と略同等である。

Ｘ−Ｙ平面内において、第１方向Ｘに沿った主共通電極ＣＡＬと画素電極ＰＥとの電極間距離、及び、第１方向Ｘに沿った主共通電極ＣＡＲと画素電極ＰＥとの電極間距離は、ゼロより大きいことは勿論であるが、例えば、１５μｍ以下である。このような電極間距離の設定においては、液晶層ＬＱは、誘電率異方性Δεの値が１０以上である液晶材料によって構成されることが望ましい。

図４は、図３に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓ１及びソース配線Ｓ２は、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０のアレイ基板ＡＲに対向する側に、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、第２絶縁基板２０の上に形成され、各画素ＰＸを区画する。すなわち、ブラックマトリクスＢＭは、ソース配線、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。カラーフィルタＣＦは、第２絶縁基板２０の上に形成され、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、ブラックマトリクスＢＭによって区画された内側の領域に配置されるとともに、その一部がブラックマトリクスＢＭの上に重なっている。オーバーコート層ＯＣは、ブラックマトリクスＢＭ及びカラーフィルタＣＦの上に形成されている。すなわち、このオーバーコート層ＯＣは、ブラックマトリクスＢＭ及びカラーフィルタＣＦの表面の凹凸の影響を緩和するように配置されている。

共通電極ＣＥは、オーバーコート層ＯＣの上に形成されている。共通電極ＣＥの主共通電極ＣＡは、ブラックマトリクスＢＭと対向している。主共通電極ＣＡは、対向するブラックマトリクスＢＭの幅と同等以下の幅を有している。図示した例では、主共通電極ＣＡＬ及び主共通電極ＣＡＲの第１方向Ｘに沿った幅は、それぞれ対向するブラックマトリクスＢＭの第１方向Ｘに沿った幅より小さい。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭの直下に配置されている。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥなどを覆っており、オーバーコート層ＯＣの上にも配置されている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向は、例えば、第２方向Ｙと略平行な方向である。これらの第１配向処理方向及び第２配向処理方向は、ともに平行であって、互いに逆向きの方向あるいは同じ向きの方向である。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。液晶層ＬＱは、図示しない液晶分子を含んでいる。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面には、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。また、対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面には、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向あるいは第２配向処理方向と平行（あるいは、第２方向Ｙと平行）または直交（あるいは、第１方向Ｘと平行）するように配置されている。図３において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。また、図３において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

これにより、ノーマリーブラックモードを実現している。

次に、上記構成の液晶表示パネルＬＰＮの動作を説明する。

すなわち、液晶層ＬＱに電圧が印加されていない状態つまり画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない無電界時（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。

なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、液晶分子ＬＭの厳密な初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。しかしながら、説明を簡略にするために、以下では、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。

ここでは、第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。このようなＯＦＦ時においては、液晶分子ＬＭは、図中の破線で示したように、その長軸が第２方向Ｙと略平行な方向に配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。

図示した例のように、第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部において略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。なお、第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向している（ホモジニアス配向）。

バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。これにより、液晶分子ＬＭは、図中の実線で示したように、その長軸が電界の向きと略平行となるように基板主面と略平行な平面内で回転する。

図示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、電界に沿って図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、電界に沿って図中の右下を向くように配向する。

このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に横電界（あるいは斜め電界）が形成された状態では、液晶分子ＬＭの配向方向が複数の方向に分かれ、それぞれの配向方向でドメインが形成される。つまり、一画素ＰＸには、複数のドメインが形成される。

このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、有効領域ＥＦＦを通過した際に、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下（例えば、７°）とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。

また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。

なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、上記のように、画素電極ＰＥ及び共通電極ＣＥが光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。

次に、上記構成の液晶表示パネルＬＰＮにおいて、有効領域ＥＦＦにおける開口部について説明する。

図５は、一画素ＰＸに形成される有効領域ＥＦＦを簡略化して示した平面図である。

有効領域ＥＦＦは、第１方向Ｘに沿って延出する横配線ＷＸ１及び横配線ＷＸ２と、第２方向Ｙに沿って延出する縦配線ＷＹ１及び縦配線ＷＹ２とで囲まれた領域に相当する。上記の第１構成例では、有効領域ＥＦＦを規定する横配線ＷＸ１及び横配線ＷＸ２は、それぞれゲート配線Ｇ１及びゲート配線Ｇ２である。また、上記の第１構成例のように、主共通電極ＣＡの第１方向Ｘに沿った幅がソース配線Ｓの第１方向Ｘに沿った幅と同等以上であり、且つ、主共通電極ＣＡがソース配線Ｓの直上の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する縦配線ＷＹ１及び縦配線ＷＹ２は、それぞれ主共通電極ＣＡＬ及び主共通電極ＣＡＲである。なお、主共通電極ＣＡの第１方向Ｘに沿った幅がソース配線Ｓの第１方向Ｘに沿った幅よりも小さく、且つ、ソース配線Ｓが主共通電極ＣＡの直下の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する縦配線ＷＹ１及び縦配線ＷＹ２は、それぞれソース配線Ｓ１及びソース配線Ｓ２である。

有効領域ＥＦＦにおいて、画素電極ＰＥを含む電極部ＥＦ１は、図中の右下がりの斜線で示した領域に相当する。また、有効領域ＥＦＦにおいて、電極部ＥＦ１以外の非電極部ＥＦ２は、ゲート配線Ｇ１及びゲート配線Ｇ２と画素電極ＰＥとの間であって、且つ、縦配線ＷＹ１及び縦配線ＷＹ２と画素電極ＰＥとの間に形成され、図中の右上がりの斜線で示した領域に相当する。

本実施形態においては、Ｘ−Ｙ平面において、有効領域ＥＦＦでは、電極部ＥＦ１の第１面積が非電極部ＥＦ２の第２面積よりも小さい。このような有効領域ＥＦＦにおいて、表示に寄与する開口部は、いずれの配線及び電極にも重ならない領域に形成される。すなわち、ゲート配線Ｇ、ソース配線Ｓ、及び、補助容量線Ｃは、モリブデン、アルミニウム、タングステン、チタンなどのほとんど光を透過しない導電材料によって形成されている。また、画素電極ＰＥ及び共通電極ＣＥは、上記の通り、例え光透過性の導電材料によって形成されていたとしても、ＯＮ時にはほとんど光を透過しない。このため、図示した構成例においては、開口部は、非電極部ＥＦ２のうち、補助容量線Ｃ１を挟んだ両側、つまり、補助容量線Ｃ１に重ならない領域に形成される。

なお、ブラックマトリクスＢＭがソース配線Ｓ１及びソース配線Ｓ２の直上の位置、及び、ゲート配線Ｇ１及びゲート配線Ｇ２の直上の位置よりも画素電極ＰＥの側の有効領域ＥＦＦに延在している場合には、これらの領域は表示に寄与しないため、このような領域の面積は非電極部ＥＦ２の第２面積から差し引かれる。

このような第１構成例によれば、一画素ＰＸの中央に１本の画素電極ＰＥを設けたアレイ基板ＡＲと、一画素ＰＸの両端にそれぞれ主共通電極ＣＡを設けた対向基板ＣＴとを貼り合わせて液晶表示パネルＬＰＮを構成している。特に、本実施形態においては、一画素ＰＸにおいて表示に寄与する開口部は、画素電極ＰＥと共通電極ＣＥとの間の隙間に形成される。つまり、一画素ＰＸあたりの透過率は、バックライト光が画素電極ＰＥと共通電極ＣＥとの間の隙間を透過可能な面積によって決まる。一画素ＰＸの有効領域ＥＦＦにおいて、非電極部ＥＦ２の第２面積は電極部ＥＦ１の第１面積より大きいため、高透過率を得ることが可能である。

また、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側（つまり、有効領域ＥＦＦ内）に配置された場合と比較して、開口部を拡大することができ、画素ＰＸの透過率を向上することが可能となる。

また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、信号配線からの電界の影響により液晶配向が不安定となるケースも可能性としては考えられるものの、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。

しかも、一画素内に複数のドメインを形成することが可能となるため、複数の方向での視野角を光学的に補償することができ、広視野角化が可能となる。

したがって、高い透過率の表示を実現することができ、表示品位の良好な液晶表示装置を提供することが可能となる。

また、この第１構成例によれば、種々の画素ピッチの要求に対して、画素電極ＰＥと共通電極ＣＥとの電極間距離を変更することで対応することが可能となる。すなわち、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。

さらに、この第１構成例によれば、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界な漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、より厳密な色再現性を実現することが可能となる。

ここで述べた効果について、以下でより詳細に説明する。

ここでは、比較対象の表示モードとしてＦＦＳモードについて簡単に説明する。

図６は、ＦＦＳモードの液晶表示パネルにおける一画素内の電界分布を示す図である。

ＦＦＳモードは、アレイ基板上に共通電極及び微細な櫛歯電極の両方を設け、櫛歯電極のエッジ部に発生する横電界により液晶分子を基板表面に水平な方向に動作させる表示モードである。このＦＦＳモードは、基板の法線方向に液晶分子を動作させるＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式とは異なり、表示面を正面から眺めた場合と斜め方向から眺めた場合とでのリタデーション変化が小さく、斜め方向での階調特性に優れているといった特徴を有している。しかしながら、図示したように、櫛歯電極のエッジ部以外では縦電界が形成されるため、透過率を十分高くするためには、櫛歯電極のエッジ部の数を増やす必要性が有る。このような櫛歯電極を形成するに際しては、電極幅を数μｍ以下とするような微細加工が必須であり、電極の加工に高価な露光装置が必要である。

図７は、図６に示したＦＦＳモードの液晶表示パネルにおいて櫛歯電極と共通電極との間の電界による液晶分子のダイレクタと透過率との関係を説明するための図である。

ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに対してわずかに傾いた方向に初期配向している。櫛歯電極と共通電極との間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタは、Ｘ−Ｙ平面内で４５°−２２５°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、櫛歯電極のエッジ部付近で透過率が高く、櫛歯電極上あるいは櫛歯電極間では透過率が低い分布となっている（図示した例では、櫛歯電極が３本であり、透過率ピークが６箇所出現している）。したがって、一画素あたりの透過率を十分に高くするためには、上記の通り、櫛歯電極の数を増やし、エッジ部の数を増やすことが必要となる。

また、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下していない。これは、隣接する画素間で不所望な横電界が生じてしまい、隣接画素間の液晶分子も動作してしまうためであり、隣接する画素でカラーフィルタの色が異なる場合には、混色が発生し、色再現性の低下やコントラスト比の低下を招くおそれがある。特に、アレイ基板と対向基板との合わせズレが生じた場合には、隣接する画素間の領域がブラックマトリクスＢＭから露出し、さらに光漏れが顕著となる。したがって、ＦＦＳモードにおいては、隣接する画素間の距離あるいはブラックマトリクスＢＭの幅を大きく形成する必要があり、高精細化を阻害する要因の一つとなっている。なお、アレイ基板と対向基板との合わせズレに起因した光漏れは、ＦＦＳモードに限らず、ＭＶＡモードなどの主として縦電界を利用する表示モードでも生じうる。

図８は、本実施形態の第１構成例の液晶表示パネルＬＰＮにおいて画素電極ＰＥと共通電極ＣＥとの間の電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。

ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいはその長軸方向）が、第１偏光板ＰＬ１の第１偏光軸（あるいは吸収軸）ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸（あるいは吸収軸）ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる。図示した例において、ＯＮ状態では、液晶分子ＬＭのダイレクタは、Ｘ−Ｙ平面内で４５°−２２５°の方位と略平行、もしくは、１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。

このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。より具体的には、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともに、ブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する領域は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域である。

このような構成の本実施形態においては、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応できる。また、画素ピッチが異なる製品仕様に対して、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、図８に示したような透過率分布のピーク条件を利用することが可能となる。

つまり、ＦＦＳモードでは、高透過率を得るために、電極本数あるいはエッジ部の数を増やす必要があり、微細な加工が要求されていたのに対して、本実施形態の表示モードにおいては、高透過率を得るために、電極間距離を拡大することで対応でき、微細な電極加工を必ずしも必要としない。しかも、要求される解像度が高くなるほど画素ピッチが小さくなるため、ＦＦＳモードではさらに微細な加工が要求され、しかも、電極本数や電極寸法による制約を受けるが、本実施形態の表示モードでは、これらの制約をほとんど受けることなく、高透過率且つ高解像度の要求を実現することが可能となる。

また、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

図９は、本実施形態の第１構成例の液晶表示パネルＬＰＮにおいてアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じた場合の画素電極ＰＥと共通電極ＣＥとの間の電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。

図示した例では、合わせズレに起因して、画素電極ＰＥと主共通電極ＣＡＬとの電極間距離が縮小する一方で、画素電極ＰＥと主共通電極ＣＡＲとの電極間距離が拡大している。この場合、ＯＮ状態での液晶分子ＬＭのダイレクタは図８に示した例と同様の方向となる。このとき、一画素ＰＸあたりの透過率分布は、ピークの位置にズレが生じているものの、一画素ＰＸあたりのトータルの透過率は、図８に示した例と同等である。しかも、隣接する画素への電界の漏れも生じていない。

このように、本実施形態においては、例えアレイ基板ＡＲと対向基板ＣＴとの合わせズレが生じた場合であっても、高い透過率が得られるとともに、光漏れを抑制することが可能となる。また、本実施形態の表示モードにおいては、光漏れ対策として、隣接する画素間の距離あるいはブラックマトリクスＢＭの幅を拡大する必要がなく、ＦＦＳモードやＭＶＡモードと比較して、容易に高精細化を実現することが可能となる。

次に、解像度と透過率との関係について、本実施形態の表示モードとＦＦＳモードとを対比して説明する。

図１０は、本実施形態の表示モード及びＦＦＳモードにおいて解像度と透過率との関係の一例をシミュレーションした結果を示す図である。

ここでの計算条件は以下の通りである。本実施形態の表示モードについては、共通電極の幅を５μｍとし画素電極ＰＥの幅を３μｍとした。比較例であるＦＦＳモードについては、共通電極は画素全体に亘って形成されたべた電極であり、櫛歯電極の幅は３μｍとした。本実施形態の表示モード及びＦＦＳモードのそれぞれについて、液晶層にはすべての例で一定の白表示電圧を印加するものとする。

ＦＦＳモードでは、図示したように、解像度の増大に伴って、段階的に透過率が低下している。これは、一画素に配置される櫛歯電極の本数が段階的に変化するためであり、本数が変化する解像度で透過率が大きく落ち込む。例えば、３００ｐｐｉ（ｐｉｘｅｌ／ｉｎｃｈ）までの解像度については、一画素あたり３本の櫛歯電極が配置されているが、３００ｐｐｉから４００ｐｐｉまでの解像度については、一画素当たり２本の櫛歯電極が配置され、さらに、４００ｐｐｉ以上の解像度については、一画素当たり１本の櫛歯電極が配置される。このため、解像度が３００ｐｐｉの場合と、解像度が４００ｐｐｉの場合とで、急激に透過率が低下している。

このように、ＦＦＳモードでは、特に高精細な製品を作る場合に解像度によって得意不得意が顕著に発生する。これは、櫛歯電極の隙間距離と櫛歯電極の幅に最適値が存在し、電極寸法を優先すると、櫛歯電極の隙間距離と櫛歯電極幅との和の整数倍の画素ピッチにしか櫛歯電極本数が収まらず、逆に、電極本数を優先した設計を行った場合、櫛歯電極の隙間距離及び電極幅が最適値から外れるからである。この影響は、画素が高精細になればなるほど（つまり、高解像度化するほど）深刻となる。

一方、本実施形態の表示モードでは、図示したように、解像度の増大に伴って、連続的に透過率が低下している。これは、解像度にかかわらず、一画素に配置される画素電極ＰＥの本数は１本のままであって、画素電極ＰＥと共通電極ＣＥとの電極間距離の変更のみで対応しているためである。

本実施形態の表示モードにおいて、例えば、２８０ｐｐｉで透過率をシミュレーションしたところ、ＦＦＳモードの３００ｐｐｉでの透過率を１としたとき、約１．０４倍となり、また、３４０ｐｐｉで透過率をシミュレーションしたところ、約０．８倍という結果が得られ、画素ピッチに対し透過率が連続的に変化するとしたシミュレーション結果と一致する事が確認できた（開口部の面積は解像度の増加に伴って低下するため、開口部の電極を一本化しても右肩下がりのグラフにはなるが、電極を一本とした構成では、ＦＦＳモードのような階段状の特性変化とはならない）。

次に、本実施形態における他の構成例について説明する。

≪第２構成例≫
図１１は、本実施形態の第２構成例における液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造を概略的に示す平面図である。

この第２構成例は、図３に示した第１構成例と比較して、画素ＰＸにおいて、補助容量線Ｃ１が上側端部に配置され（厳密には、補助容量線Ｃ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている）、補助容量線Ｃ２が下側端部に配置され（厳密には、補助容量線Ｃ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている）、ゲート配線Ｇ１が略画素中央部に配置されている点で相違している。なお、第１構成例と同一構成については同一の参照符号を付して詳細な説明を省略する。

すなわち、アレイ基板は、第１方向Ｘに沿って延出した補助容量線Ｃ１及び補助容量線Ｃ２と、隣接する補助容量線Ｃ１と補助容量線Ｃ２との間に配置され第１方向Ｘに沿って延出したゲート配線Ｇと、第２方向Ｙに沿って延出したソース配線Ｓ１及びソース配線Ｓ２と、画素電極ＰＥと、を備えている。なお、画素ＰＸにおいて、ソース配線Ｓ１が左側端部に配置されている点、ソース配線Ｓ２が右側端部に配置されている点、スイッチング素子ＳＷがゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続され且つソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に形成されている点については第１構成例と同様である。

図示した一画素ＰＸにおいて、図中の破線で示した有効領域ＥＦＦは、補助容量線Ｃ１及び補助容量線Ｃ２とソース配線Ｓ１及びソース配線Ｓ２または主共通電極ＣＡとで囲まれた領域であり、それぞれの信号配線の内側のエッジまたは主共通電極ＣＡの内側のエッジによって規定されている。このような有効領域ＥＦＦは、第１方向Ｘに沿った長さよりも第２方向Ｙに沿った長さの方が長い長方形状である。つまり、補助容量線Ｃ１及び補助容量線Ｃ２のそれぞれの向かい合うエッジが有効領域ＥＦＦの短辺に相当する。また、図示した例では、主共通電極ＣＡのそれぞれの向かい合うエッジが有効領域ＥＦＦの長辺に相当するが、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの向かい合うエッジが有効領域ＥＦＦの長辺に相当する場合もある。

画素電極ＰＥは、実質的に第１構成例と同様に形成されている。なお、図示した例では、画素電極ＰＥは、画素ＰＸの上側端部において補助容量線Ｃ１と重なっている。このような画素電極ＰＥは、補助容量線Ｃ１と重なる領域においては、コンタクトホールＣＨを介してスイッチング素子ＳＷとのコンタクトを確保する上で、他の部位よりも幅広に形成されている。また、画素電極ＰＥにおいて、補助容量線Ｃ１と重ならない領域では、第１方向Ｘに沿って略同一の幅を有するように形成されている。

対向基板に備えられた共通電極ＣＥは、第１構成例と同様に形成されている。

図１２は、一画素ＰＸに形成される有効領域ＥＦＦを簡略化して示した平面図である。

有効領域ＥＦＦは、第１方向Ｘに沿って延出する横配線ＷＸ１及び横配線ＷＸ２と、第２方向Ｙに沿って延出する縦配線ＷＹ１及び縦配線ＷＹ２とで囲まれた領域に相当する。上記の第２構成例では、有効領域ＥＦＦを規定する横配線ＷＸ１及び横配線ＷＸ２は、それぞれ補助容量線Ｃ１及び補助容量線Ｃ２である。また、上記の第２構成例のように、主共通電極ＣＡの第１方向Ｘに沿った幅がソース配線Ｓの第１方向Ｘに沿った幅と同等以上であり、且つ、主共通電極ＣＡがソース配線Ｓの直上の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する縦配線ＷＹ１及び縦配線ＷＹ２は、それぞれ主共通電極ＣＡＬ及び主共通電極ＣＡＲである。なお、主共通電極ＣＡの第１方向Ｘに沿った幅がソース配線Ｓの第１方向Ｘに沿った幅よりも小さく、且つ、ソース配線Ｓが主共通電極ＣＡの直下の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する縦配線ＷＹ１及び縦配線ＷＹ２は、それぞれソース配線Ｓ１及びソース配線Ｓ２である。

有効領域ＥＦＦにおいて、画素電極ＰＥを含む電極部ＥＦ１は、図中の右下がりの斜線で示した領域に相当する。また、有効領域ＥＦＦにおいて、電極部ＥＦ１以外の非電極部ＥＦ２は、補助容量線Ｃ１及び補助容量線Ｃ２と画素電極ＰＥとの間であって、且つ、縦配線ＷＹ１及び縦配線ＷＹ２と画素電極ＰＥとの間に形成され、図中の右上がりの斜線で示した領域に相当する。ここに示した第２構成例においても、Ｘ−Ｙ平面において、有効領域ＥＦＦでは、電極部ＥＦ１の第１面積が非電極部ＥＦ２の第２面積よりも小さい。

このような構成の液晶表示パネルＬＰＮにおいて、有効領域ＥＦＦにおける開口部は、非電極部ＥＦ２のうち、ゲート配線Ｇ１を挟んだ両側、つまり、ゲート配線Ｇ１に重ならない領域に形成される。

このような第２構成例においても、上記の第１構成例と同様に画素ＰＸの略中央に配置した１本の画素電極ＰＥと左右画素端に配置した共通電極ＣＥとにより液晶配向が制御されるため、第１構成例と同様の効果が得られる。

≪第３構成例≫
図１３は、本実施形態の第３構成例における液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造を概略的に示す平面図である。

この第３構成例は、図３に示した第１構成例と比較して、対向基板ＣＴに備えられた共通電極ＣＥが一画素を取り囲むように格子状に形成された点で相違している。なお、第１構成例と同一構成については同一の参照符号を付して詳細な説明を省略する。

すなわち、共通電極ＣＥは、上記した主共通電極ＣＡの他に、第１方向Ｘに沿って延出した副共通電極ＣＢを含んでいる。これらの主共通電極ＣＡ及び副共通電極ＣＢは、一体的あるいは連続的に形成されており、格子形状を形成している。

副共通電極ＣＢは、ゲート配線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは第１方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の下側の副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している（あるいは、副共通電極ＣＢＵがゲート配線Ｇ１の直上に配置されている）。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している（あるいは、副共通電極ＣＢＢがゲート配線Ｇ２の直上に配置されている）。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。

また、副共通電極ＣＢは、対向するゲート配線Ｇの幅と同等以上の幅を有している。図示した例では、副共通電極ＣＢＵの第２方向Ｙに沿った幅は対向するゲート配線Ｇ１の第２方向Ｙに沿った幅より大きく、ブラックマトリクスＢＭの幅と同等以下の幅を有している。また、副共通電極ＣＢＵはゲート配線Ｇ１の直上に配置され、ブラックマトリクスＢＭの直下に配置されている。この副共通電極ＣＢＵは、ゲート配線Ｇ１の直上に配置され、ブラックマトリクスＢＭの直下の位置よりも有効領域ＥＦＦ側には延在していない。つまり、副共通電極ＣＢＵは、ブラックマトリクスＢＭの直下の位置よりも画素電極ＰＥの側には延在していない。同様に、副共通電極ＣＢＢの第２方向Ｙに沿った幅は対向するゲート配線Ｇ２の第２方向Ｙに沿った幅より大きく、ブラックマトリクスＢＭの幅と同等以下の幅を有している。また、副共通電極ＣＢＢはゲート配線Ｇ２の直上に配置され、ブラックマトリクスＢＭの直下に配置されている。この副共通電極ＣＢＢは、ゲート配線Ｇ２の直上に配置され、ブラックマトリクスＢＭの直下の位置よりも有効領域ＥＦＦ側には延在していない。つまり、副共通電極ＣＢＢは、ブラックマトリクスＢＭの直下の位置よりも画素電極ＰＥの側には延在していない。このように副共通電極ＣＢを画素ＰＸに配置したときに、表示に寄与する開口部の面積の低減を抑制している。

このように、副共通電極ＣＢが対向するゲート配線Ｇの幅よりも広い幅を有している場合には、副共通電極ＣＢがゲート配線Ｇの直上の位置よりも画素電極ＰＥの側に延在し、副共通電極ＣＢのそれぞれの向かい合う内側のエッジが有効領域ＥＦＦの短辺に相当する。但し、開口部の面積の低減をできるだけ抑制するために、画素電極ＰＥの側に延在する副共通電極ＣＢの面積はできる限り小さく設定することが望ましい。

なお、副共通電極ＣＢは、対向するゲート配線Ｇの幅よりも小さい幅を有している場合もあり得る。この場合には、ゲート配線Ｇが副共通電極ＣＢの直下の位置よりも画素電極ＰＥの側に延在し、ゲート配線Ｇのそれぞれの向かい合う内側のエッジが有効領域ＥＦＦの短辺に相当する。

この第３構成例において、一画素ＰＸに形成される有効領域ＥＦＦの開口部について、図５を参照しながら説明する。

有効領域ＥＦＦは、第１方向Ｘに沿って延出する横配線ＷＸ１及び横配線ＷＸ２と、第２方向Ｙに沿って延出する縦配線ＷＹ１及び縦配線ＷＹ２とで囲まれた領域に相当する。この第３構成例においても、有効領域ＥＦＦを規定する縦配線ＷＹ１及び縦配線ＷＹ２のそれぞれは、主共通電極ＣＡＬ及び主共通電極ＣＡＲ、あるいは、ソース配線Ｓ１及びソース配線Ｓ２である。

また、この第３構成例のように、副共通電極ＣＢの第２方向Ｙに沿った幅がゲート配線Ｇの第２方向Ｙに沿った幅と同等以上であり、且つ、副共通電極ＣＢがゲート配線Ｇの直上の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する横配線ＷＸ１及び横配線ＷＸ２は、それぞれ副共通電極ＣＢＵ及び副共通電極ＣＢＢである。なお、副共通電極ＣＢの第２方向Ｙに沿った幅がゲート配線Ｇの第２方向Ｙに沿った幅よりも小さく、且つ、ゲート配線Ｇが副共通電極ＣＢの直下の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する横配線ＷＸ１及び横配線ＷＸ２は、それぞれゲート配線Ｇ１及びゲート配線Ｇ２である。

ここに示した第３構成例においても、Ｘ−Ｙ平面において、有効領域ＥＦＦでは、電極部ＥＦ１の第１面積が非電極部ＥＦ２の第２面積よりも小さい。

このような第３構成例において、画素ＰＸの略中央に配置した１本の画素電極ＰＥと画素端に配置した共通電極ＣＥとによって液晶配向を制御するという考え方は上記の第１構成例などと同様であるため、第１構成例と同様の効果が得られる。

≪第４構成例≫
図１４は、本実施形態の第４構成例における液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造を概略的に示す平面図である。

この第４構成例は、図１１に示した第２構成例と比較して、対向基板ＣＴに備えられた共通電極ＣＥが一画素を取り囲むように格子状に形成された点で相違している。なお、第２構成例と同一構成については同一の参照符号を付して詳細な説明を省略する。

すなわち、共通電極ＣＥは、上記した主共通電極ＣＡの他に、第３構成例と同様に、第１方向Ｘに沿って延出した副共通電極ＣＢを含んでいる。これらの主共通電極ＣＡ及び副共通電極ＣＢは、一体的あるいは連続的に形成されており、格子形状を形成している。

副共通電極ＣＢは、補助容量線Ｃの各々と対向している。画素ＰＸの上側端部に配置された副共通電極ＣＢＵは、補助容量線Ｃ１と対向している（あるいは、副共通電極ＣＢＵが補助容量線Ｃの直上に配置されている）。また、画素ＰＸの下側端部に配置された副共通電極ＣＢＢは、補助容量線Ｃ２と対向している（あるいは、副共通電極ＣＢＢが補助容量線Ｃ２の直上に配置されている）。

また、副共通電極ＣＢは、対向する補助容量線Ｃの幅と同等以上の幅を有している。図示した例では、副共通電極ＣＢＵの第２方向Ｙに沿った幅は対向する補助容量線Ｃ１の第２方向Ｙに沿った幅より大きく、ブラックマトリクスＢＭの幅と同等以下の幅を有している。また、副共通電極ＣＢＵは補助容量線Ｃ１の直上に配置され、ブラックマトリクスＢＭの直下に配置されている。この副共通電極ＣＢＵは、補助容量線Ｃ１の直上に配置され、ブラックマトリクスＢＭの直下の位置よりも有効領域ＥＦＦ側には延在していない。つまり、副共通電極ＣＢＵは、ブラックマトリクスＢＭの直下の位置よりも画素電極ＰＥの側には延在していない。同様に、副共通電極ＣＢＢの第２方向Ｙに沿った幅は対向する補助容量線Ｃ２の第２方向Ｙに沿った幅より大きく、ブラックマトリクスＢＭの幅と同等以下の幅を有している。また、副共通電極ＣＢＢは補助容量線Ｃ２の直上に配置され、ブラックマトリクスＢＭの直下に配置されている。この副共通電極ＣＢＢは、補助容量線Ｃ２の直上に配置され、ブラックマトリクスＢＭの直下の位置よりも有効領域ＥＦＦ側には延在していない。つまり、副共通電極ＣＢＢは、ブラックマトリクスＢＭの直下の位置よりも画素電極ＰＥの側には延在していない。このように副共通電極ＣＢを画素ＰＸに配置したときに、表示に寄与する開口部の面積の低減を抑制している。

このように、副共通電極ＣＢが対向する補助容量線Ｃの幅よりも広い幅を有している場合には、副共通電極ＣＢが補助容量線Ｃの直上の位置よりも画素電極ＰＥの側に延在し、副共通電極ＣＢのそれぞれの向かい合う内側のエッジが有効領域ＥＦＦの短辺に相当する。但し、開口部の面積の低減をできるだけ抑制するために、画素電極ＰＥの側に延在する副共通電極ＣＢの面積はできる限り小さく設定することが望ましい。

なお、副共通電極ＣＢは、対向する補助容量線Ｃの幅よりも小さい幅を有している場合もあり得る。この場合には、補助容量線Ｃが副共通電極ＣＢの直下の位置よりも画素電極ＰＥの側に延在し、補助容量線Ｃのそれぞれの向かい合う内側のエッジが有効領域ＥＦＦの短辺に相当する。

この第４構成例において、一画素ＰＸに形成される有効領域ＥＦＦの開口部について、図１２を参照しながら説明する。

有効領域ＥＦＦは、第１方向Ｘに沿って延出する横配線ＷＸ１及び横配線ＷＸ２と、第２方向Ｙに沿って延出する縦配線ＷＹ１及び縦配線ＷＹ２とで囲まれた領域に相当する。この第４構成例においても、有効領域ＥＦＦを規定する縦配線ＷＹ１及び縦配線ＷＹ２のそれぞれは、主共通電極ＣＡＬ及び主共通電極ＣＡＲ、あるいは、ソース配線Ｓ１及びソース配線Ｓ２である。

また、この第４構成例のように、副共通電極ＣＢの第２方向Ｙに沿った幅が補助容量線Ｃの第２方向Ｙに沿った幅と同等以上であり、且つ、副共通電極ＣＢが補助容量線Ｃの直上の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する横配線ＷＸ１及び横配線ＷＸ２は、それぞれ副共通電極ＣＢＵ及び副共通電極ＣＢＢである。なお、副共通電極ＣＢの第２方向Ｙに沿った幅が補助容量線Ｃの第２方向Ｙに沿った幅よりも小さく、且つ、補助容量線Ｃが副共通電極ＣＢの直下の位置よりも画素電極ＰＥの側に延在している場合には、有効領域ＥＦＦを規定する横配線ＷＸ１及び横配線ＷＸ２は、それぞれ補助容量線Ｃ１及び補助容量線Ｃ２である。

ここに示した第４構成例においても、Ｘ−Ｙ平面において、有効領域ＥＦＦでは、電極部ＥＦ１の第１面積が非電極部ＥＦ２の第２面積よりも小さい。

このような第４構成例において、画素ＰＸの略中央に配置した１本の画素電極ＰＥと画素端に配置した共通電極ＣＥとによって液晶配向を制御するという考え方は上記の第１構成例などと同様であるため、第１構成例と同様の効果が得られる。

以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することが可能となる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極
ＣＥ…共通電極 ＣＡ…主共通電極 ＣＢ…副共通電極

Claims (8)

1. 第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、隣接する前記第１ゲート配線と前記第２ゲート配線との間の画素中央部で第１方向に沿って延出した補助容量線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、隣接する前記第１ソース配線と前記第２ソース配線との間に配置され前記補助容量線と交差する位置から前記第１ゲート配線及び前記第２ゲート配線に向かって第２方向に沿って延出した画素電極と、を備えた第１基板と、
   前記第１ソース配線及び前記第２ソース配線の各々と対向するとともに第２方向に沿って延出した主共通電極を含む共通電極を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
   第１方向及び第２方向で規定される平面において、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線または前記主共通電極とで囲まれた有効領域では、前記画素電極を含む電極部の第１面積が前記電極部以外の非電極部の第２面積よりも小さく、表示に寄与する開口部は、前記非電極部のうち、前記補助容量線を挟んだ両側に形成されることを特徴とする液晶表示装置。
2. 第１方向に沿ってそれぞれ延出した第１補助容量線及び第２補助容量線と、隣接する前記第１補助容量線と前記第２補助容量線との間の画素中央部で第１方向に沿って延出したゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、隣接する前記第１ソース配線と前記第２ソース配線の間に配置され前記ゲート配線と交差する位置から前記第１補助容量線及び前記第２補助容量線に向かって第２方向に沿って延出した画素電極と、を備えた第１基板と、
   前記第１ソース配線及び前記第２ソース配線の各々と対向するとともに第２方向に沿って延出した主共通電極を含む共通電極を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
   第１方向及び第２方向で規定される平面において、前記第１補助容量線及び前記第２補助容量線と前記第１ソース配線及び前記第２ソース配線または前記主共通電極とで囲まれた有効領域では、前記画素電極を含む電極部の第１面積が前記電極部以外の非電極部の第２面積よりも小さく、表示に寄与する開口部は、前記非電極部のうち、前記ゲート配線を挟んだ両側に形成されることを特徴とする液晶表示装置。
3. 前記主共通電極は、前記第１ソース配線及び前記第２ソース配線の各々の幅と同等以上の幅を有することを特徴とする請求項１または２に記載の液晶表示装置。
4. 前記主共通電極は、前記第１ソース配線及び前記第２ソース配線の各々の直上に設けたブラックマトリクスの直下の位置よりも前記画素電極の側に延在していないことを特徴とする請求項３に記載の液晶表示装置。
5. 前記画素電極と前記共通電極との間に電界が形成されていない状態で、前記液晶層の液晶分子の初期配向方向は、第２方向に対して０°乃至２０°の範囲内の方向と略平行であることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
6. 前記液晶分子は、前記画素電極と前記共通電極との間に電界が形成されていない状態で、前記第１基板と前記第２基板との間においてスプレイ配向またはホモジニアス配向していることを特徴とする請求項５に記載の液晶表示装置。
7. さらに、前記第１基板の外面に配置された第１偏光板及び第２基板の外面に配置された第２偏光板を備え、前記第１偏光板の第１偏光軸と前記第２偏光板の第２偏光軸とが直交し、前記第１偏光板の第１偏光軸が前記液晶層の液晶分子の初期配向方向と直交する或いは平行であることを特徴とする請求項１乃至６のいずれか１項に記載の液晶表示装置。
8. 前記画素電極と対向する位置には電極が配置されていないことを特徴とする請求項１乃至７のいずれか１項に記載の液晶表示装置。

Images