JP5582811B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5582811B2
JP5582811B2 JP2010030277A JP2010030277A JP5582811B2 JP 5582811 B2 JP5582811 B2 JP 5582811B2 JP 2010030277 A JP2010030277 A JP 2010030277A JP 2010030277 A JP2010030277 A JP 2010030277A JP 5582811 B2 JP5582811 B2 JP 5582811B2
Authority
JP
Japan
Prior art keywords
film
conductive
semiconductor device
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010030277A
Other languages
English (en)
Other versions
JP2011166072A (ja
Inventor
理 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2010030277A priority Critical patent/JP5582811B2/ja
Priority to US12/929,749 priority patent/US8183147B2/en
Publication of JP2011166072A publication Critical patent/JP2011166072A/ja
Application granted granted Critical
Publication of JP5582811B2 publication Critical patent/JP5582811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01938—Manufacture or treatment of bond pads using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01955—Changing the shapes of bond pads by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、大規模集積回路などの半導体装置及びその製造方法に関し、特に、ウェハレベルＣＳＰ（Ｗａｆｅｒ−ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｉｎｇ）を用いて製造された半導体装置及びその製造方法に関する。
近年、携帯情報端末やデジタルカメラなどの電子機器の小型化に伴い、電子機器に搭載される半導体装置を小型化して回路基板や中間基板といった実装基板に高密度実装することが強く求められており、高密度実装を実現する技術としてウェハレベルＣＳＰ（以下、「Ｗ−ＣＳＰ」と呼ぶ。）が知られている。Ｗ−ＣＳＰは、ウェハから半導体チップを分離することなく、ウェハ状態のままパッケージングを行う技術である。Ｗ−ＣＳＰ構造では、ウェハプロセスにより半導体チップに形成された電極パッドが金属メッキ膜の配線を介して外部接続用の電極端子（はんだボールやはんだコート層など）に接続されている。金属メッキ膜の配線工程は、パッド再配置（Ｐａｄ Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）あるいは再配線工程と呼ばれる。Ｗ−ＣＳＰ構造では、電極端子のピッチを広げることにより実装基板の配線密度を下げることができ、また、パッケージサイズを半導体チップのサイズまで小さくすることにより高密度実装を実現することができる。Ｗ−ＣＳＰに関する先行技術文献としては、たとえば、特開２００８−０２１８４９号公報（特許文献１）が挙げられる。
特開２００８−０２１８４９号公報
Ｗ−ＣＳＰによる製造工程では、再配線工程の前に、プローブ針（探針）を用いたウェハ検査を行うことがある。具体的には、ウェハプロセスの後、半導体チップの電極パッドの露出面にプローブ針の先端部分を当てて当該半導体チップの電気的特性を測定することにより半導体チップの良否判定が行われる。しかしながら、電極パッドにプローブ針を当てることで電極パッド上に残渣物（たとえば、電極パッドの削り滓）が残り、この残渣物が、再配線工程で形成される層間絶縁膜にクラックを発生させるという問題がある。層間絶縁膜にクラックが発生すると、電気的短絡などの不具合が生じるおそれがある。
上記に鑑みて本発明の目的は、プローブ針を用いたウェハ検査が行われた場合でも、良好な電気的特性を有する半導体装置及びその製造方法を提供することである。
本発明による半導体装置の製造方法は、表面に電極を有する半導体チップをウェハの主面に形成した後に、前記電極の上面にプローブ針を当接して前記半導体チップの特性を測定する工程を含み、前記プローブ針の当接により前記電極より生じた残渣物が、前記電極の前記上面上及び前記半導体チップの前記表面上の少なくとも一方に残留するウェハ準備工程と、前記電極の前記上面の少なくとも一部を露出させる第１の開口部を有する第１のレジストパターンを形成する第１のパターン形成工程と、前記第１のレジストパターンの前記第１の開口部に導電性材料を埋め込むことで導電性ポストを形成する第１のポスト形成工程と、前記第１のポスト形成工程の後に、前記第１のレジストパターンを除去する第１のレジスト除去工程と、前記導電性ポスト上に第２の開口部を有する層間絶縁膜を形成する絶縁膜形成工程と、前記層間絶縁膜の前記第２の開口部における前記導電性ポストの前記上面上から前記層間絶縁膜上に延在する導電膜層を形成する導電膜層形成工程と、を備え、前記残渣物は、前記導電性ポスト及び前記層間絶縁膜の少なくとも一方に埋め込まれていることを特徴とする。
本発明による半導体装置は、表面に電極を有する半導体チップが形成された主面を有するウェハと、前記電極の上面に対するプローブ針の当接により前記電極より生じ、前記電極の前記上面上及び前記半導体チップの前記表面上の少なくとも一方に残留する残渣物と、前記半導体チップが有する前記電極の直上に形成され前記電極と電気的に接続された導電性ポストと、前記半導体チップと前記導電性ポストの上面端部とを被覆し前記導電性ポスト上に開口部を有する層間絶縁膜と、前記層間絶縁膜の前記開口部における前記導電性ポストの上面から前記層間絶縁膜上に延在する導電膜層と、を備え、前記残渣物は、前記導電性ポスト及び前記層間絶縁膜の少なくとも一方に埋め込まれていることを特徴とする。
本発明によれば、プローブ針を用いたウェハ検査が行われた場合でも、層間絶縁膜に欠陥が発生することを防止することができるので、良好な電気的特性を有する半導体装置を提供することができる。
本発明に係る実施の形態である半導体装置の一部の断面構造を概略的に示す図である。 （Ａ）は、ウェハの一例を示す図であり、（Ｂ）は、半導体装置の上面を概略的に示す図である。 本実施の形態の半導体装置の製造工程（第１工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第２工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第３工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第４工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第５工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第６工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第７工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第８工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第９工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１０工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１１工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１２工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１３工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１４工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１５工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１６工程）を概略的に示す断面図である。 本実施の形態の半導体装置の製造工程（第１７工程）を概略的に示す断面図である。 比較例の半導体装置の製造工程（第１工程）を概略的に示す断面図である。 比較例の半導体装置の製造工程（第２工程）を概略的に示す断面図である。 比較例の半導体装置の製造工程（第３工程）を概略的に示す断面図である。 比較例の半導体装置の製造工程（第４工程）を概略的に示す断面図である。 比較例の半導体装置の製造工程（第５工程）を概略的に示す断面図である。 比較例の半導体装置の製造工程（第６工程）を概略的に示す断面図である。 比較例の半導体装置の製造工程（第７工程）を概略的に示す断面図である。 ウェハ検査により残渣物が発生した状態を例示する概略断面図である。 比較例の半導体装置の製造工程で生ずる問題を説明するための概略断面図である。
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
図１は、本発明に係る実施の形態である半導体装置１０の一部の断面構造を概略的に示す図である。図１に示されるように半導体装置１０は、半導体素子（たとえば、電界効果トランジスタ、キャパシタまたはインダクタなど）が形成された上部構造を持つ半導体基板１１を有している。この半導体基板１１は、たとえば半導体ウェハである。半導体基板１１としては、たとえば、単結晶半導体、多結晶半導体あるいは化合物半導体からなる構造を含むバルク基板やＳＯＩ基板（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ ｓｕｂｓｔｒａｔｅ）を使用することができる。また、半導体基板１１は、樹脂基板や金属基板やガラス基板などの下部構造を含むものであってもよい。
半導体基板１１上には、下部配線１２と、下部配線１２を覆うように形成された層間絶縁膜１３と、層間絶縁膜１３のビア内に形成された層間配線１４と、層間絶縁膜１３上に形成された下部電極（電極パッド）１５と、パッシべーション膜１６とが形成されている。下部配線１２は、半導体素子と電気的に接続されており、電極１５は、層間配線（ビア配線）１４を介して下部配線１２と電気的に接続されている。本実施の形態では、半導体素子、下部配線１２、層間絶縁膜１３、層間配線１４、電極１５及びパッシべーション膜１６により、半導体チップ２が構成される。パッシべーション膜１６は、電極１５の上面の一部を除く領域を被覆して半導体素子を機械的且つ化学的に保護する保護膜である。また下部電極１５は、半導体チップ２における最上層配線である。半導体チップ２は既知のウェハプロセスにより形成することができる。
半導体装置１０は、下部電極１５上に形成された下層下地金属膜（ＵＢＭ膜：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ ｌａｙｅｒ）２０と、下層下地金属膜２０上に形成された導電性ポスト２２と、導電性ポスト２２上に開口部を有する層間絶縁膜２１と、導電性ポスト２２から層間絶縁膜２１上の領域まで延在する上層下地金属膜（ＵＢＭ膜）３０と、ＵＢＭ膜３０上に形成された再配線層３１と、再配線層３１を被覆する層間絶縁膜３２と、層間絶縁膜３２の開口部に形成された下地金属膜（ＵＢＭ膜）４０と、ＵＢＭ膜４０上にバリアメタル４１を介して形成された金属端子４２とを有している。図１に示されるようにＵＢＭ膜２０は、下部電極１５の上面に接するように成膜される。導電性ポスト２２は、ＵＢＭ膜２０を下地としてこのＵＢＭ膜２０上に立設されている。導電性ポスト２２上には、ＵＢＭ膜３０を下地として再配線層３１が形成されている。また、再配線層３１は樹脂絶縁膜３２により封止されており、この絶縁膜３２の開口部にＵＢＭ膜４０が成膜され、このＵＢＭ膜４０を下地としてバリアメタル４１が形成されている。そして、バリアメタル４１上には、外部接続用の金属端子４２が形成されている。
図２（Ａ）は、表面に多数の半導体装置（Ｗ−ＣＳＰ構造）１０，…，１０を有するウェハ１の一例を示す図であり、図２（Ｂ）は、半導体装置１０の上面を概略的に示す図である。半導体装置１０，…，１０はダイシングにより個片化（ウェハ１から分離）される。図２（Ｂ）に示されるように、各半導体装置１０の表面には、実装基板に接続される金属端子４２，…，４２が所定のピッチで配列されている。図２（Ｂ）のパッケージ構造は、金属端子４２，…，４２が各半導体装置１０の表面の周辺部に形成されたものであるが、これに限らず、表面全体に亘って金属端子４２，…，４２が形成されたパッケージ構造を作製することもできる。
上記構造を有する半導体装置１０の製造方法を以下に説明する。図３〜図１９は、本実施の形態の半導体装置１０の製造工程を概略的に示す断面図である。
先ず、ウェハプロセスにより半導体基板１１の上部に半導体チップ２を形成する（図３）。具体的には、半導体基板１１上に電界効果トランジスタなどの半導体素子（図示せず）を形成した後、この半導体素子と電気的に接続される下部配線１２のパターンを形成する。その後、たとえばＣＶＤ法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）により、下部配線１２上に酸化シリコンなどの絶縁材料を堆積して絶縁膜を形成する。次に、フォトリソグラフィ工程を用いて、この絶縁膜に下部配線１２の上面に達するコンタクトホールを形成し、たとえばＣＶＤ法により、このコンタクトホールに導電性材料を埋め込む。この導電性材料が埋め込まれた絶縁膜の上面を平坦化することで層間絶縁膜１３及び層間配線１４が形成される。次に、たとえばスパッタリング法やＣＶＤ法により、層間絶縁膜１３上にアルミニウムなどの導電層を成膜し、この導電層をパターニングすることにより、層間配線１４を介して下部配線１２と電気的に接続される下部電極１５を形成することができる。さらに下部電極１５及び層間絶縁膜１３の上にポリイミド樹脂などの絶縁膜を形成し、フォトリソグラフィ工程を用いてこの絶縁膜をパターニングすることで、下部電極１５の上面の一部を露出させる開口部１６ｎを持つパッシべーション膜１６が形成される。
以上のウェハプロセスの後は、プローブ針（探針）を用いたウェハ検査が行われる。具体的には、下部電極１５の露出面にプローブ針（図示せず）の先端部分を当てて半導体チップ２の電気的特性を測定することにより半導体チップ２の良否判定が行われる。このとき、プローブ針の先端部分が下部電極１５を削ることによって下部電極１５の表面に接触痕（プローブ痕）が形成され、その削り滓が下部電極１５の表面付近に残渣物として残留することがある。あるいは、プローブ針の先端部分とともに残渣物が外部から導入されて下部電極１５上に残留することもある。
ウェハ検査が実行された後、たとえばスパッタリング法や真空蒸着法により、ウェハの全面に亘って下部電極１５の表面及びパッシべーション膜１６の表面に導電性材料を堆積し、たとえば０．５μｍ〜１μｍ程度の厚みを持つＵＢＭ膜２０Ｂを形成する（図４）。ＵＢＭ膜２０Ｂは、たとえば、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、金（Ａｕ）及び銅（Ｃｕ）などの金属材料の中から選択された１種または２種以上の金属膜あるいは合金膜を含むものである。また、ＵＢＭ膜２０Ｂとしては、Ｃｕ／Ｔｉ膜といった積層膜を使用することが好ましいが、単層膜でもよい。
次に、下部電極１５の直上に開口部５０ｎを有するレジスト膜（第１のレジストパターン）５０を形成する（図５）。さらに、この開口部５０ｎにおいて露出するＵＢＭ膜２０Ｂを下地（シード層）として、電解メッキ法により、開口部５０ｎ内に、レジスト膜５０よりも薄い厚み（たとえば３μｍ〜１０μｍ程度の厚み）を持つ導電性ポスト２２を形成する（図６）。導電性ポスト２２は、たとえば銅メッキ膜により形成すればよい。その後、灰化処理によりレジスト膜５０を除去し、さらに、導電性ポスト２２をエッチング阻止膜として、ウェットエッチングによりＵＢＭ膜２０Ｂの露出部分を除去する（図７）。この結果、下部電極１５上に導電性ポスト２２が立設され、この導電性ポスト２２の底面と下部電極１５の上面との間にのみ介在するＵＢＭ膜２０が形成される。
次に、たとえばスピンコート法や印刷法によりウェハの全面に亘って感光性樹脂材料を塗布することで、導電性ポスト２２及びパッシべーション膜１６を被覆する塗布膜２１Ｂが形成される（図８）。感光性樹脂材料としては、たとえば、比較的硬化温度が低いポリイミド系材料やＰＢＯ（ポリベンゾオキサゾール）系材料の前駆体を用いることができる。続けて、塗布膜２１Ｂを露光してパターニングし、パターニングされた絶縁膜に不活性ガスの雰囲気下で熱処理（キュア）を施すことで塗布膜を固化させる。その後、ディスカム処理を実行してレジストの残滓（スカム）を除去する（図９）。この結果、導電性ポスト２２の上面の一部を露出させる開口部２１ｎを持つ層間絶縁膜２１が形成される。この層間絶縁膜２１は、導電性ポスト２２の上面端部を被覆することとなる。層間絶縁膜２１の厚みは、ＵＢＭ膜２０と導電性ポスト２２との合計の厚みより大きい値（たとえば、５μｍ〜１５μｍ程度）にすればよい。
その後、たとえばスパッタリング法や真空蒸着法により、導電性ポスト２２及び層間絶縁膜２１の表面に導電性材料を堆積して、たとえば０．５μｍ〜１μｍ程度の厚みを持つＵＢＭ膜３０Ｂを形成する（図１０）。ＵＢＭ膜３０Ｂは、たとえば、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、金（Ａｕ）及び銅（Ｃｕ）などの金属材料の中から選択された１種または２種以上の金属膜あるいは合金膜を含むものであればよい。また、ＵＢＭ膜３０Ｂは、単層膜、積層膜のいずれでもよい。
さらに、導電性ポスト２２の直上に開口部５１ｎを有するレジスト膜（第２のレジストパターン）５１を形成する（図１１）。さらに、この開口部５１ｎにおいて露出するＵＢＭ膜３０Ｂを下地（シード層）として、たとえば電解メッキ法により、再配線層３１を形成する（図１２）。再配線層３１は、たとえば銅メッキ膜により形成すればよい。その後、灰化処理によりレジスト膜５１を除去し、さらに、再配線層３１をエッチング阻止膜として用いるウェットエッチングによりＵＢＭ膜３０Ｂの露出部分を除去する（図１３）。この結果、ＵＢＭ膜３０及び再配線層３１のパターンが形成される。
次に、たとえばスピンコート法や印刷法によりウェハの全面に亘って樹脂材料を塗布することで、層間絶縁膜２１及び再配線層３１を被覆し封止する絶縁膜３２Ｂが形成される（図１４）。続けて、絶縁膜３２Ｂをパターニングすることで、再配線層３１の上面の一部を露出させる開口部３２ｎを持つ上層絶縁膜３２が形成される（図１５）。
その後、たとえばスパッタリング法や真空蒸着法により、再配線層３１及び上層絶縁膜３２の表面に導電性材料を堆積して、ＵＢＭ膜４０Ｂを形成する（図１６）。ＵＢＭ膜４０Ｂは、たとえば、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、金（Ａｕ）及び銅（Ｃｕ）などの金属材料の中から選択された１種または２種以上の金属膜あるいは合金膜を含むものである。また、ＵＢＭ膜４０Ｂは、単層膜、積層膜のいずれでもよい。さらに、開口部３２ｎに連通する開口部５３ｎを有するレジスト膜（第３のレジストパターン）５３を形成する（図１７）。続けて、これら開口部３２ｎ，５３ｎにおいて露出するＵＢＭ膜４０Ｂを下地（シード層）として、たとえば電解メッキ法によりバリアメタル４１を形成し、このバリアメタル４１上に金属端子材料４２Ｂを付着させる（図１８）。ここで、金属端子材料４２Ｂは、たとえば、半田ボールバンプで構成すればよい。
その後、灰化処理によりレジスト膜５３を除去し、さらに、バリアメタル４１と金属端子材料４２Ｂとをエッチング阻止膜として用いるエッチングにより下地金属膜４０Ｂの露出部分を除去する（図１９）。この結果、ＵＢＭ膜４０、バリアメタル４１及び金属端子材料４２Ｂを有する構造が形成される。そして、リフロー炉を用いて金属端子材料４２Ｂを溶融させることにより、図１に示すように金属端子４２を有する半導体装置１０が作製される。
上記したように、ウェハプロセス後のウェハ検査でプローブ針を下部電極１５に当てたことで下部電極１５の上面付近に残渣物が残留することがある。本実施の形態の製造方法では、たとえ残渣物が残留したとしても、この残渣物を、図６及び図７の工程で形成される導電性ポスト２２の内部にその表面から露出しない状態で埋め込むか、図８及び図９の工程で形成される層間絶縁膜２１の内部にその表面から露出しない状態で埋め込むか、あるいは、導電性ポスト２２及び層間絶縁膜２１の内部にこれらの表面から露出しない状態で埋め込むことができる。よって、パターニングされた塗布膜に熱処理（キュア）を施して層間絶縁膜２１を形成する際、ウェハ検査で生じた残渣物は外部に露出しない状態でこの塗布膜、導電性ポスト２２あるいはその両方に埋め込まれているため、塗布膜の樹脂組成物と残渣物との間の熱膨張係数の違いによる熱応力の発生が抑制される。このことが、残渣物に起因する欠陥（クラック）を層間絶縁膜２１に生じさせない理由であると考えられる。したがって、本実施の形態の製造方法を使用することにより電気的特性の良好な半導体装置１０を製造することができ、歩留まりの低下を抑制することができる。
また、本実施の形態の半導体装置１０の製造方法では、図４の工程でパッシべーション膜１６と下部電極１５とに接するようにＵＢＭ膜２０Ｂが成膜されるが、パッシべーション膜１６と下部電極１５との段差Ｈａは小さい（たとえば、最大１μｍ程度である）ので、ＵＢＭ膜２０Ｂは、下部電極１５について高いシール性能を発揮することができる。後述するように、従来の製造工程では、パッシべーション膜１６上に層間絶縁膜を形成した後に、この層間絶縁膜と下部電極１５との段差が大きな領域にＵＢＭ膜が成膜される。このため、このＵＢＭ膜のシール性能が低く、ＵＢＭ膜を下地として金属メッキ膜を形成する際に、メッキ液が下部電極１５を浸食（エッチング）することがある。本実施の形態では、パッシべーション膜１６と下部電極１５との段差Ｈａが小さいため、ＵＢＭ膜２０Ｂを下地として導電性ポスト２２を形成する際に、ＵＢＭ膜２０Ｂは、メッキ液に対する阻止膜として有効に機能し、下部電極１５へのエッチングダメージを抑制することができる。
さらに、図１０の工程では導電性ポスト２２上にＵＢＭ膜３０Ｂが成膜されるが、導電性ポスト２２の高さを調整することで導電性ポスト２２と層間絶縁膜２１との段差Ｈｂを小さくすることができる。よって、ＵＢＭ膜３０Ｂを下地として再配線層３１を形成するとき（図１２）、ＵＢＭ膜３０Ｂは、メッキ液に対する阻止膜として有効に機能し、導電性ポスト２２へのエッチングダメージを抑制することができる。
次に、本実施の形態に係る製造方法と対比するために比較例の半導体装置の製造方法について説明する。図２０〜図２６は、比較例の半導体装置の製造工程を概略的に示す断面図である。
先ず、本実施の形態の製造方法と同様に、ウェハプロセスにより半導体基板１１の上面に半導体チップ２を形成する（図２０）。このウェハプロセスの後に、下部電極１５の露出面にプローブ針（探針）を当接してウェハ検査を行う。その後、下部電極１５上及びパッシべーション膜１６上に感光性樹脂材料を塗布して塗布膜を形成し、この塗布膜を露光してパターニングし、パターニングされた塗布膜を熱処理（キュア）により固化させ、ディスカム処理を実行する。この結果、下部電極１５上及びパッシべーション膜１６上に開口部２５ｎを有する層間絶縁膜２５が形成される（図２１）。
次に、スパッタリング法により、下部電極１５及び層間絶縁膜２５の表面に導電性材料を堆積してＵＢＭ膜４５Ｂを形成する（図２２）。その後、開口部６０ｎを有するレジスト膜６０を形成し（図２３）、この開口部６０ｎにおいて露出するＵＢＭ膜４５Ｂを下地（シード層）として電解メッキ法により、再配線層３５を形成する（図２４）。その後、灰化処理によりレジスト膜５０を除去し、さらに、導電性ポスト２２をエッチング阻止膜として、エッチングによりＵＢＭ膜２０Ｂの露出部分を除去する（図２５）。その後は、図２６に示されるように、再配線層３５上に、層間絶縁膜２６、ＵＢＭ膜４６、バリアメタル４７及び端子金属４８が形成される。
上述したように、ウェハプロセス後のウェハ検査でプローブ針を下部電極１５に当てたことで残渣物が生じることがある。比較例の製造方法では、図２１の工程において、パターニングされた塗布膜を熱処理により固化させて層間絶縁膜２５を形成するが、塗布膜よりも小さな熱膨張係数を有する残渣物がパターニングされた塗布膜に埋め込まれ、且つこの塗布膜の表面から露出していることがある。この状態で、塗布膜に熱処理及びディスカム処理を施すと、塗布膜の樹脂組成物と残渣物との間の熱膨張係数の差に起因して大きな熱応力が発生し、これが層間絶縁膜２５に欠陥（クラック）を生じさせるものと考えられる。特に、残渣物が下部電極１５の削り滓である場合、残渣物と塗布膜の樹脂組成物との間の熱膨張係数の差は大きく、層間絶縁膜２５に欠陥が発生しやすい。図２７（Ａ）は、層間絶縁膜２５に埋め込まれ且つその表面から露出する残渣物７０の一例を示す断面図である。欠陥（クラック）は、残渣物７０の埋め込み位置を基点として生じる。この種の欠陥は、電気的短絡を引き起こして半導体装置の電気的特性を劣化させるという問題がある。
これに対し、本実施の形態の製造方法では、ウェハ検査で生じた残渣物を、図６及び図７の工程で形成される導電性ポスト２２の内部にその表面から露出しない状態で埋め込むか、図８及び図９の工程で形成される層間絶縁膜２１の内部にその表面から露出しない状態で埋め込むか、あるいは、導電性ポスト２２及び層間絶縁膜２１の内部にこれらの表面から露出しない状態で埋め込むことができる。図２７（Ｂ）は、導電性ポスト２２及び層間絶縁膜２５に埋め込まれ且つこれらの表面から露出しない残渣物７１の一例を示す断面図である。パターニングされた塗布膜を熱処理により固化させて層間絶縁膜２１を形成する際、この塗布膜に残渣物７１が埋め込まれていたとしても、残渣物７１は外部に露出していないため、塗布膜の樹脂組成物と残渣物７１との間の熱応力の発生が抑制される。それ故、層間絶縁膜２１に欠陥（クラック）が発生しないようにすることができる。したがって、ウェハ検査で下部電極１５の表面付近に残渣物が残留しても、半導体装置の電気的特性が劣化したり、歩留まりが低下したりすることがないようにすることができる。
また、比較例の製造方法では、ウェハプロセスの後、ウェハ上に層間絶縁膜２５を形成し、層間絶縁膜２５の開口部２５ｎにＵＢＭ膜４５Ｂが形成される（図２２）。ここで、層間絶縁膜２５の膜厚は通常５μｍ〜１０μｍ程度であるので、層間絶縁膜２５と下部電極１５との間に大きな段差Ｈｃが生じてしまう。このとき、図２８に示すように、開口部２５ｎにおいては、層間絶縁膜２５の側壁の底部でＵＢＭ膜４５Ｂの膜厚が薄くなり、メッキ液に対するＵＢＭ膜４５Ｂのシール性能が低下する。電解メッキに使用されるメッキ液は金属を溶解する特性を持つことが一般的であるから、層間絶縁膜２５の側壁の底部を通してメッキ液（エッチャント）Ｅｔが下層の領域１５ｅを浸食するという問題がある。
これに対し、本実施の形態では、図４に示されるように、パッシべーション膜１６と下部電極１５との段差Ｈａが小さいので、ＵＢＭ膜２０Ｂは、メッキ液に対して高いシール性能を発揮することができる。また、図１０に示されるように、導電性ポスト２２の高さを調整することで導電性ポスト２２と層間絶縁膜２１との段差Ｈｂを小さくすることができるので、ＵＢＭ膜３０Ｂは、メッキ液に対して高いシール性能を発揮することができる。
１ ウェハ、 ２ 半導体チップ、 １０ 半導体装置、 １１ 半導体基板、 １２ 下部配線、 １３ 層間絶縁膜、 １４ 層間配線（ビア配線）、 １５ 下部電極、 １６ パッシべーション膜、 ２０，２０Ｂ 下層下地金属膜（ＵＢＭ膜）、 ２１，２５，２６ 層間絶縁膜、 ２２ 導電性ポスト、 ３０，３０Ｂ 上層下地金属膜（ＵＢＭ膜）、 ３１，３５ 再配置配線層（再配線層）、 ３２ 上層絶縁膜、 ３２Ｂ 絶縁膜、 ４０，４５，４６ 下地金属膜（ＵＢＭ膜）、 ４１ バリアメタル、 ４２，４８ 金属端子、 ４７ バリアメタル、 ５０，５１，５３ レジスト膜。

Claims (10)

  1. 表面に電極を有する半導体チップをウェハの主面に形成した後に、前記電極の上面にプローブ針を当接して前記半導体チップの特性を測定する工程を含み、前記プローブ針の当接により前記電極より生じた残渣物が、前記電極の前記上面上及び前記半導体チップの前記表面上の少なくとも一方に残留するウェハ準備工程と、
    前記電極の前記上面の少なくとも一部を露出させる第１の開口部を有する第１のレジストパターンを形成する第１のパターン形成工程と、
    前記第１のレジストパターンの前記第１の開口部に導電性材料を埋め込むことで導電性ポストを形成する第１のポスト形成工程と、
    前記第１のポスト形成工程の後に、前記第１のレジストパターンを除去する第１のレジスト除去工程と、
    前記導電性ポスト上に第２の開口部を有する層間絶縁膜を形成する絶縁膜形成工程と、
    前記層間絶縁膜の前記第２の開口部における前記導電性ポストの前記上面上から前記層間絶縁膜上に延在する導電膜層を形成する導電膜層形成工程と、を備え、
    前記残渣物は、前記導電性ポスト及び前記層間絶縁膜の少なくとも一方に埋め込まれている
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記残渣物は、前記層間絶縁膜よりも小さな熱膨張係数を有することを特徴とする半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法であって、
    前記導電膜層形成工程の前に、前記層間絶縁膜の前記第２の開口部における前記導電性ポストの前記上面上及び前記層間絶縁膜の前記上面上に下地金属膜を形成する下地金属膜形成工程をさらに備え、
    前記導電膜層形成工程において、前記導電膜層は、前記下地金属膜上に形成される
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１または２に記載の半導体装置の製造方法であって、
    前記導電膜層形成工程は、
    少なくとも前記導電性ポストの直上に第３の開口部を有する第２のレジストパターンを前記下地金属膜上に形成する第２のパターン形成工程と、
    前記第２のレジストパターンの前記第３の開口部に前記導電膜層の材料である導電性材料を埋め込む導電性材料埋め込み工程と、
    前記導電性材料埋め込み工程の後に、前記第２のレジストパターンを除去するとともに、前記導電性材料からなる前記導電膜層を阻止膜として用いて前記下地金属膜の一部を前記層間絶縁膜の前記上面上から除去する第２のレジスト除去工程と
    を含むことを特徴とする半導体装置の製造方法。
  5. 請求項１から４のうちのいずれか１項に記載の半導体装置の製造方法であって、前記絶縁膜形成工程において、前記層間絶縁膜は、絶縁膜材料を塗布し熱処理を行うことにより形成されることを特徴とする半導体装置の製造方法。
  6. 請求項１から５のうちのいずれか１項に記載の半導体装置の製造方法であって、
    前記第１のパターン形成工程の前に、前記半導体チップ上に下層下地金属膜を形成する工程をさらに備え、
    前記半導体チップは、前記電極の前記上面の一部を除く領域を被覆するパッシべーション膜を含み、
    前記下層下地金属膜は、前記パッシべーション膜の上面と前記電極の前記上面とに接するように形成され、
    前記第１のパターン形成工程において、前記第１のレジストパターンは、前記下層下地金属膜上に形成される
    ことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法であって、
    前記導電性ポストを阻止膜として用いて前記下層下地金属膜の一部を前記パッシベーション膜の前記上面上から除去する下層下地金属膜除去工程
    をさらに備えることを特徴とする半導体装置の製造方法。
  8. 請求項１から７のうちのいずれか１項に記載の半導体装置の製造方法であって、
    前記導電膜層上に該導電膜層と電気的に接続される電極端子を形成する工程をさらに備えることを特徴とする半導体装置の製造方法。
  9. 表面に電極を有する半導体チップが形成された主面を有するウェハと、
    前記電極の上面に対するプローブ針の当接により前記電極より生じ、前記電極の前記上面上及び前記半導体チップの前記表面上の少なくとも一方に残留する残渣物と、
    前記半導体チップが有する前記電極の直上に形成され前記電極と電気的に接続された導電性ポストと、
    前記半導体チップと前記導電性ポストの上面端部とを被覆し前記導電性ポスト上に開口部を有する層間絶縁膜と、
    前記層間絶縁膜の前記開口部における前記導電性ポストの上面から前記層間絶縁膜上に延在する導電膜層と、を備え、
    前記残渣物は、前記導電性ポスト及び前記層間絶縁膜の少なくとも一方に埋め込まれている
    ことを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置であって、
    前記残渣物は、前記層間絶縁膜よりも小さな熱膨張係数を有する、
    ことを特徴とする半導体装置。
JP2010030277A 2010-02-15 2010-02-15 半導体装置及びその製造方法 Active JP5582811B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010030277A JP5582811B2 (ja) 2010-02-15 2010-02-15 半導体装置及びその製造方法
US12/929,749 US8183147B2 (en) 2010-02-15 2011-02-14 Method of fabricating a conductive post on an electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010030277A JP5582811B2 (ja) 2010-02-15 2010-02-15 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014144668A Division JP5873146B2 (ja) 2014-07-15 2014-07-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2011166072A JP2011166072A (ja) 2011-08-25
JP5582811B2 true JP5582811B2 (ja) 2014-09-03

Family

ID=44369075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010030277A Active JP5582811B2 (ja) 2010-02-15 2010-02-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8183147B2 (ja)
JP (1) JP5582811B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9305856B2 (en) 2012-02-10 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure AMD method of forming same
US9129816B2 (en) 2012-03-16 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Contact test structure and method
US8912087B2 (en) * 2012-08-01 2014-12-16 Infineon Technologies Ag Method of fabricating a chip package
JP5673627B2 (ja) * 2012-08-03 2015-02-18 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6102398B2 (ja) * 2013-03-26 2017-03-29 セイコーエプソン株式会社 半導体装置
US20160035665A1 (en) * 2014-08-04 2016-02-04 Infineon Technologies Ag Circuit arrangement and method for manufacturing the same
US10147692B2 (en) 2014-09-15 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US10269752B2 (en) 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
JP6329059B2 (ja) * 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106024727B (zh) * 2015-03-27 2018-10-26 台湾积体电路制造股份有限公司 具有ubm的封装件及其形成方法
KR20170061370A (ko) * 2015-11-26 2017-06-05 삼성전기주식회사 전자부품 패키지 및 그 제조 방법
TWI610410B (zh) * 2016-11-23 2018-01-01 南茂科技股份有限公司 重配置線路結構及其製作方法
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP7335036B2 (ja) 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法
KR102551352B1 (ko) * 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US12113038B2 (en) * 2020-01-03 2024-10-08 Qualcomm Incorporated Thermal compression flip chip bump for high performance and fine pitch
US11177065B2 (en) * 2020-03-30 2021-11-16 Qualcomm Incorporated Thermal paths for glass substrates
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
US11582865B2 (en) * 2020-11-26 2023-02-14 Innolux Corporation Package device
US11935852B2 (en) * 2021-04-08 2024-03-19 Mediatek Inc. Semiconductor package and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197613B1 (en) * 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP3850261B2 (ja) * 2001-10-25 2006-11-29 イビデン株式会社 半導体チップ
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
JP2006128662A (ja) * 2004-09-30 2006-05-18 Taiyo Yuden Co Ltd 半導体装置およびその実装体
JP2007073681A (ja) * 2005-09-06 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
JP4611943B2 (ja) 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2009246218A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US8183147B2 (en) 2012-05-22
US20110198748A1 (en) 2011-08-18
JP2011166072A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
JP5582811B2 (ja) 半導体装置及びその製造方法
US7364998B2 (en) Method for forming high reliability bump structure
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
US8258055B2 (en) Method of forming semiconductor die
JP4611943B2 (ja) 半導体装置
US8420522B2 (en) Semiconductor device and manufacturing method of the same
JP5249080B2 (ja) 半導体装置
JP2012114148A (ja) 半導体装置の製造方法
JP2009146960A (ja) 半導体装置の製造方法
WO2008091023A1 (en) Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP2010192478A (ja) 半導体装置の製造方法
JP4765947B2 (ja) 半導体装置およびその製造方法
JP2012080043A (ja) 半導体装置及び半導体装置の製造方法
KR101071074B1 (ko) 반도체 디바이스 제조 방법
JP2010225648A (ja) 半導体装置およびその製造方法
JP2006210438A (ja) 半導体装置およびその製造方法
JP2010093273A (ja) 半導体装置の製造方法
JP6152434B2 (ja) 半導体装置
JP5873146B2 (ja) 半導体装置
JP4264823B2 (ja) 半導体装置の製造方法
JP5375354B2 (ja) 半導体素子及びその製造方法
JP5170915B2 (ja) 半導体装置の製造方法
JP4722690B2 (ja) 半導体装置およびその製造方法
JP2008235539A (ja) 半導体装置及び半導体装置の製造方法
JP2006270031A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140715

R150 Certificate of patent or registration of utility model

Ref document number: 5582811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250