JP5758548B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5758548B2
JP5758548B2 JP2014534363A JP2014534363A JP5758548B2 JP 5758548 B2 JP5758548 B2 JP 5758548B2 JP 2014534363 A JP2014534363 A JP 2014534363A JP 2014534363 A JP2014534363 A JP 2014534363A JP 5758548 B2 JP5758548 B2 JP 5758548B2
Authority
JP
Japan
Prior art keywords
wiring
wirings
substrate
wiring board
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014534363A
Other languages
English (en)
Other versions
JPWO2014038542A1 (ja
Inventor
雄介 上道
雄介 上道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2014534363A priority Critical patent/JP5758548B2/ja
Application granted granted Critical
Publication of JP5758548B2 publication Critical patent/JP5758548B2/ja
Publication of JPWO2014038542A1 publication Critical patent/JPWO2014038542A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板に関し、特に貫通配線を含む伝送路を備えた配線基板に関する。
本願は、2012年9月7日に、日本に出願された特願2012−197388号に基づき優先権を主張し、その内容をここに援用する。
近年、ストレージまたはサーバー間において、数十Gbpsというデータ伝送速度の高速データ通信が求められており、このような高速デジタル信号の伝送技術においては、差動伝送方式がよく用いられている。
差動伝送方式とは、2本の並走する線路に互いに逆極性の信号を伝送する伝送方式であり、互いの電位差にて信号を認識するため、コモン・モード・ノイズに強いという特長がある。差動伝送路を備える配線基板は、例えば特許文献1に開示されている。
差動伝送方式の利点として、低消費電力、外来ノイズ耐性、及びグランド電位の影響を受けにくいこと、等が挙げられる。このようなデータ伝送システムは、信号送信IC(トランスミッター)−チャネル(信号伝送経路)−信号受信IC(レシーバ)から構成される。
ICの端子間隔とプリント回路基板のようなチャネルの端子間隔とでは、配線デザインルールが異なる。従って、ICとチャネルとの間にはインターポーザー基板(貫通配線基板)がしばしば挿入される。
図11A及び11Bは、従来の差動信号が流れる貫通配線を備えたインターポーザー基板100の一例である。IC120から出た信号は、インターポーザー基板100の主面上に形成された表面配線を通り、次いでインターポーザー基板内部の貫通配線110を通り、実装部を経てプリント回路基板130へと導かれる。上述したように、差動信号が流れる表面配線および貫通配線は、2本の並走する線路である。
従来の、差動信号が流れる貫通配線を備えたインターポーザー基板の透過斜視図を図12に示す。仮に、真の差動伝送モードの信号が流れるのであれば、2本の貫通配線同士は電界で結合していると考えられる。また、差動伝送路は、良好な伝送特性を実現するために、ある特定の差動インピーダンス(例えば100Ω)となるように設計される。この差動インピーダンスを決定する要因のひとつとして、並走する2本の貫通配線の離間距離が挙げられる。一般的には、基板表面上に形成される表面配線よりも、基板を貫通する貫通配線を形成することが技術的に困難である。そのため、貫通配線の太さは表面配線よりも太くなる。しかも、貫通配線で構成される差動伝送路の場合は、目標とする差動インピーダンスを実現するために、並走する2本の貫通配線の線間距離をある程度確保する必要がある。つまり、良好な伝送特性を実現するという制約下では、2本の貫通配線の線間距離を狭くすることはできない。したがって、基板において2本の貫通配線が占有する領域を一定以上確保する必要があり、基板の小型化及び貫通配線を高密度に形成することが困難であるという問題があった。
上述した従来の問題を、伝送線路理論を用いてより詳細に説明する。マイクロストリップラインまたは同軸線路といった伝送路の伝送モードとして、TEMモードが知られている。
ここではTEM波の伝送について議論する。
一般的には、TEMモードは2導体間の高周波信号伝送モードであるという見方ができる。例えば2導体のうちの1導体は信号線、他導体はGNDと呼ばれる形態が考えられる。
同軸ケーブルの場合、前者は芯線、後者は外皮導体ということになる。
信号線路には、単位長さあたり、L[H/m]のインダクタンスが直列に分布し、また2導体間には単位長さあたりC[F/m]の静電容量が形成され、さらには線路には導体の抵抗に起因する直列抵抗R[Ω/m]と2導体間の信号リーク量を定義する並列コンダクタンスG[S/m]が分布している。
さて、現在議論している伝送系の電信方程式を解く過程で、ある位置での電圧Vと電流Iの比として、特性インピーダンスZが定義され、それは下記に示す関係式で表現できる。
Figure 0005758548


ここで、jは虚数単位、ωは交流電流の角周波数[rad/s]を表す。
この式において、周波数が高い場合、且つ、または単に導体の抵抗R及び誘電体の損失Gが少ない場合、
R≪ωL、G≪ωCとなり、式は
Figure 0005758548


と簡略化される。即ち、特性インピーダンスZxは、導体線路のインダクタンスLと2導体間のキャパシタンスCで定義できる。
差動貫通配線に関し、差動伝送路設計という観点から議論する。差動で動作する貫通配線であるから、貫通配線は2本並走する形態であると容易に予想される。また、この貫通配線は上で議論された2導体間の信号伝送モードと考えられるため、上の議論の内容がそのまま適用できると考えられる。
さて、通常のプリント配線板においては、貫通配線の貫通孔は、ドリル加工またはレーザー加工等の加工法によって製作され、その径は加工法に依存する。一般的には貫通配線の貫通孔の径は300μm程度であると予想される。そして、貫通配線の長さは基板の厚みで決まる。また、基板は材料に特有の誘電率を有する。
差動設計において、一般的には差動インピーダンスZdiff=100Ωが適用される場合が多い。差動インピーダンスは、これまで議論してきた特性インピーダンスである。したがって、そのインピーダンスは、単位長さあたりのインダクタンスとキャパシタンスとで決まるはずである。
従来技術によると、貫通配線のインダクタンスは貫通孔の径で決定され、キャパシタンスを定義する、貫通孔同士が対向している部分の表面積(対向面積)及び材料の誘電率も、使っている基板技術(テクノロジー)によって一意的に決定されると考えられる。よって、差動設計において目標のZdiff=100Ωを実現するには、貫通孔間の距離を調節するしか方法がないと考えられる。
しかしながら、一般的に、貫通孔はその加工寸法に起因し、大きな表面積を有するので、100Ωという比較的高いインピーダンスを実現するには、それらをある程度離間させなければならなかった。例えば、貫通孔の離間距離は貫通孔径よりも大きな350〜400μm程度である。
そして、目標のインピーダンスを達成するには、この離間距離は今まで述べた議論の結果により一意的に決まってしまう。従って、差動貫通配線間距離は、差動インピーダンスの設計値により縛りを受けるために、変えられないという問題が生じる。
これは特に、差動端子が複数並ぶ場合に、フットプリントの縮小ができないという、近年の高密度実装とは相反することを意味している。
ここで、図13は、従来の差動貫通配線を示す断面図である。
まとめると、従来の差動貫通配線では、図13に示すように、貫通孔111A,111Bの径D、高さH、誘電体材料特性(比誘電率ε)の冗長性が少ない場合、差動伝送線路設計で規定される、特定の差動インピーダンスを満たすためには、差動貫通配線の間隔Xは、1つの値しか取ることができない。
なお、ここで、貫通孔111A,111Bの見かけの単位長さ(ここでは、基板の厚みで規定される)あたりのインダクタンスは、貫通孔の径D[mm]と貫通孔の高さH[mm]とにより、
Figure 0005758548


と表現できる。また、貫通孔111A,111B間の単位長さあたりのキャパシタンスCは、貫通孔111A,111Bの対向面積をS、貫通孔111A,111Bに充填される誘電体の比誘電率をεと定義すると、
Figure 0005758548


と表現される。ここで、差動インピーダンスZdiff=√L/C=100Ωを満たすCは、ひとつしかない。すなわち、貫通孔間隔Xを変えられない。
即ち、従来の差動貫通配線では、この差動貫通配線110A,110Bの間隔距離Xが大きいため、フットプリントの増大を招いてしまうという問題があった。
日本国特許第2736107号公報
本発明は、このような従来の実情に鑑みて考案されたものであり、ペア貫通配線同士の距離を狭くすることを可能とし、伝送特性の劣化を抑制しつつ高密度に配された伝送路を実現可能な配線基板を提供することを目的とする。
本発明の第1態様に係る配線基板は、第1面と前記第1面とは反対の第2面とを有する基板と;前記第1面と前記第2面とに露出しかつ前記基板の内部に形成された平行する2本の貫通配線を有する伝送路と;を備え、前記2本の貫通配線のうちの少なくとも一方は、前記第1面における前記貫通配線の径及び前記第2面における前記貫通配線の径よりも小さい径を有するくびれ部を有する。
前記2本の貫通配線の両方が、前記くびれ部を有しており、前記2本の貫通配線の前記くびれ部は前記第1面から互いに等しい距離に配置されていてもよい。
前記くびれ部のうち、その径が最小になる部分は、前記基板の厚み方向における中央に設けられていてもよい。
前記2本の貫通配線の前記第1面に平行な断面における形状が、前記基板の全厚さにわたって互いに同一であってもよい。
前記基板は一体構造であってもよい。
前記伝送路は、前記配線基板の前記第1面上に平行に配置された2本の表面配線を含み、前記2本の表面配線と前記2本の貫通配線とは、各々の配線ピッチを調整するためのピッチ調整部を介して接続されていてもよい
上記本発明の一態様に係る配線基板は、差動伝送路を構成する2本の貫通配線において、前記2本の貫通配線の少なくとも一方は、前記2本の貫通配線同士の離間距離が局所的に大きくなるような、くびれ部を有している。
2本の貫通配線の少なくとも一方がくびれ部を有することにより、従来のストレート形状の貫通配線間隔が広がったことと同様な効果を実現することができる。即ち、従来のストレート形状の貫通配線において、所定のインピーダンス条件を満たすための貫通孔間隔がXである場合、くびれを有する貫通配線間の距離をYとすると、Y<Xの関係が必ず成り立つ。
根本的な原理としては、くびれ部を有する貫通配線と、従来のストレート形状の貫通配線とで間隔が等しい場合、前者の容量成分C(F)と後者の容量成分C(F)ではC>Cの関係が成り立つことにある。くびれ部を有する貫通配線では、間隔を狭くすることで不足分の容量成分が増加する。結果として、貫通孔同士の距離を狭くすることが可能となる。
その結果、本発明では、差動伝送信号が流れる2本の貫通配線部同士の距離を狭くすることを可能とし、伝送特性の劣化を抑制しつつ高密度に配された差動伝送路を備えた配線基板を実現することが可能となる。
本発明に係る配線基板の一構成例を示す透過斜視図である。 本発明の一実施形態に係る配線基板の変形例を示す透過斜視図である。 図1に示す配線基板において、貫通配線の部分を拡大して示す透過斜視図である。 図1に示す配線基板において、貫通配線の部分を拡大して示す平面図である。 本発明の原理を説明するための図であり、本発明に係る配線基板の貫通配線の一例の断面図である。 本発明に係る配線基板の貫通配線の変形例の断面図である。 本発明に係る配線基板の貫通配線の変形例の断面図である。 ストレート形状の貫通配線を有する配線基板において、貫通配線の部分を拡大した平面図である。 ストレート形状の貫通配線を有する配線基板を示す透過斜視図である。 図5に示す配線基板において、反射係数の周波数特性の電磁界シミュレーション結果を示す図である。 図1に示す配線基板について、反射係数の周波数特性の電磁界シミュレーション結果を示す図である。 貫通配線の他の例を示す断面図である。 貫通配線の他の例を示す断面図である。 貫通配線の他の例を示す断面図である。 従来の貫通配線基板の一例を示す断面図である。 従来の貫通配線基板の一例を示す透過斜視図である。 従来の差動伝送方式の貫通配線の一例を示す透過斜視図である。 従来の差動貫通配線を示す断面図である。
以下、本発明の一実施形態に係る配線基板について、図面に基づいて説明する。
図1Aは、本発明の一実施形態に係る配線基板1の一構成例を示す透過斜視図である。
本発明の一実施形態に係る配線基板1は、基板10の一面(第1面)10a上に、平行に配置された2本の表面配線11A,11Bから構成される伝送路12と、前記基板10に形成された貫通孔14A,14Bに導体を充填又は成膜することで形成され、前記2本の表面配線11A,11Bにそれぞれ電気的に接続された、2つの貫通配線16A,16Bを有する。
なお、以下の本発明の実施形態の説明では伝送路12を差動伝送路として用いる場合について言及しているが本発明の伝送路12は差動伝送路に限定されない。また、伝送路12を差動伝送路として用いる場合、配線基板1に不図示のグランド配線を適宜設けてもよい。
基板10は、高周波領域での誘電損失が小さい材料からなる。基板10の材料として、例えば石英、ホウ珪酸ガラス、高絶縁シリコン、ファインセラミックス、液晶ポリマー、及びテフロン(登録商標)などのフッ素系樹脂材料が挙げられる。比誘電率が特に小さいため、石英、液晶ポリマー、及びテフロンなどのフッ素系樹脂材料が基板10の材料として好適に用いられる。基板10の厚さは、配線基板1が所定の薄さ以上でウエハの搬送性を満たせば良く、例えば0.1〜2.0mmとする。また、本発明において基板10は一体構造であることが好ましい。
伝送路12は、平行に配置された2本の表面配線11A,11B(表面配線)から構成される。2本の表面配線11A,11Bはそれぞれ+極と−極の極性を持ち、1組で伝送路を構成する。
表面配線11A,11Bは、抵抗値が低い導体で形成される。例えばCuの電解めっきで形成される。表面配線11A(+極)と配線11B(−極)との膜厚、配線幅、間隔は、所望の特性インピ−ダンスとなるように設計される。
また、図1Bに示すように、表面配線を形成する際に発生する基板10への熱応力を低減するため、基板10の一面10a上に熱緩和樹脂17を設け、その上に表面配線11A,11Bを形成してもよい。熱緩和樹脂17の材料としては、高耐熱性を有するポリイミド樹脂またはシリコン樹脂を用いることが好ましい。なお、図1Bでは基板10の他方の面(第2面)10b上にも熱緩和樹脂17が設けられているが、10a及び10bのどちらか一面のみに熱緩和樹脂17が形成されていてもよい。
電極パッド13A,13Bは、表面配線11A,11Bとそれぞれ電気的に接続されている。電極パッド13A,13Bは、基板10の一面10aに設けられ、少なくとも一部が、貫通孔14A,14Bの一方の開口部から孔内に露呈するようにして設けられている。
電極パッド13A,13Bの材質としては、例えばアルミニウム(Al)、銅(Cu)、アルミニウム−シリコン(Al−Si)合金、またはアルミニウム−シリコン−銅(Al−Si−Cu)合金等の導電性に優れる材質が好適に用いられる。
図2は、本発明の一実施形態に係る配線基板1において、貫通配線16A,16Bの部分を拡大して示す透過斜視図である。また、図3は、本発明の一実施形態に係る配線基板1において、貫通配線16A,16Bの部分を拡大して示す平面図である。
貫通配線16A,16Bは、前記基板10の他方の面10b側から一方の面10a側に貫通するように配置され、前記電極パッド13A,13Bの一部を露呈する貫通孔14A,14Bと、前記貫通孔14A,14Bの内に充填又は成膜された導体から構成されている。貫通配線16A,16Bは、電極パッド13A,13Bを介して、伝送路12を構成する前記2本の表面配線11A,11Bにそれぞれ電気的に接続されている。
そして本発明の一実施形態に係る配線基板1は、図2に示すように、2つの貫通孔14A,14Bの少なくとも一方は、2つの貫通孔14A,14Bの側壁面同士の距離が局所的に大きくなるような、くびれ部15A,15Bを有している。すなわち、2つの貫通孔14A,14Bの内部に導体を充填又は成膜することで形成された2本の貫通配線16A,16Bの少なくとも一方は、前記2本の貫通配線16A,16Bの離間距離が局所的に大きくなるような、くびれ部15A,15Bを有している。
図2では、2つの貫通孔14A,14Bの双方が、くびれ部15A,15Bを有している場合を例に挙げて示している。また、2つの貫通孔14A,14Bのくびれ部15A,15Bが、基板10の一面から互いに等しい距離に配置されている。ここでは、くびれ部15A,15Bは、基板10の厚み方向において中央に設けられている。また、図2に示す例では、2つの貫通孔14A,14Bの形状が、基板10の一面から等距離にある位置においては、貫通孔の径が互いに同じである。つまり、2つの貫通孔14A,14Bの基板10の一面に平行な断面の形状は、前記基板の全厚さにわたって互いに同一である。2つの貫通孔14A,14Bが、互いに同一の断面形状であると、双方の貫通配線に流れる高周波信号の位相が時間的にずれにくくなるので好ましい。具体的には、貫通孔の一端から信号伝送方向に対して垂直方向をX軸とし、貫通孔の前記一端を信号位相の原点とした場合、X=0におけるプラス極性側の貫通孔と、マイナス側極性の貫通孔との信号位相差は0となる。他方、くびれ部15A,15Bが基板10の一面から互いに異なる距離に配置されていると、プラス極性側の貫通孔と、マイナス側極性貫通孔とで信号経路の長さが異なることとなるため、位相差は0とはならない。これは位相差を生じさせ、スキューと呼ばれる波形歪みを生じさせる要因となる。
2つの貫通配線16A,16Bにおいて、貫通孔14A,14Bの少なくとも一方が、くびれ部15A,15Bを有することにより、従来のストレート形状の貫通孔間隔が広がったことと同様な効果を実現することができる。即ち、従来のストレート形状の貫通配線において、所定のインピーダンス条件を満たすための貫通孔間隔がXである場合、くびれ部を有する貫通配線間の距離をYとすると、Y<Xの関係が必ず成り立つ。
本発明の根本的な原理は、本発明の一実施形態に係るくびれ部15A,15Bを有する貫通配線16A,16Bと、従来のストレート形状の貫通配線との間隔が等しい場合、前者の容量成分C(F)と後者の容量成分C(F)ではC>Cの関係が成り立つことである。くびれ部15A,15Bを有する貫通孔14A,14Bでは、間隔を狭くすることで不足分の容量成分を増加させる。結果として、貫通孔14A,14B同士の距離を狭くすることが可能となる。
その結果、本発明では、貫通配線16A,16B部同士の距離を狭くすることを可能とし、高密度実装を実現することが可能な、配線基板1を提供することができる。
なお、従来(図11A〜図13)、基板100の表面には、2本の並走して形成された伝送路111A、111B(112)と貫通配線110A、110Bとの間に、両者のピッチを調整するためのVの字状のピッチ調整部111Ap(111A)、111Bp(111B)が形成されている。このVの字状のピッチ調整部においては、配線間距離が一定でないためインピーダンス不整合が生じて信号波形が崩れ、伝送特性が劣化するという問題があった。
しかしながら、本発明(図1〜図3)によれば、前述したとおり、貫通配線16A,16B同士の距離を狭くすることが可能となるので、Vの字状のピッチ調整部11Ap(11A)、11Bp(11B)においては線間距離を大きく変更する必要がない。つまり、ピッチ調整部11Ap(11A)、11Bp(11B)における線間距離を、表面配線11A、11Bの線間距離に近づけることができる。その結果、ピッチ調整部11Ap(11A)、11Bp(11B)においては、インピーダンス不整合が生じにくくなるので、伝送特性の劣化が抑えられる。
図4Aは、本発明の原理を説明するための図であり、配線基板1において貫通配線16A,16Bの部分を示す断面図である。貫通配線16A,16Bの貫通孔14A,14Bは、底面部及び上面部の径をDとした場合、貫通孔14A,14B内部の径がΔDだけ小さくなる部分(くびれ部15A,15B)を有する。すなわち、くびれ部15A,15Bの径は(D−ΔD)となる。
ここで、貫通配線16A,16Bの見かけの単位長さあたりのインダクタンスLは、貫通配線16A,16Bの径D[mm]と高さH[mm]により、
Figure 0005758548


と表現できる。なお、ここでいう単位長さとは、基板10の厚みで定義している。また、貫通配線16A,16B間の、見かけの単位長さあたりのキャパシタンスCは、見かけの対向面積をS’、誘電体の比誘電率をεと定義すると、
Figure 0005758548


と表現される。
しかし、本発明の実施形態によると、貫通配線16A,16B上面と底面の径を変えなくても、内部にくびれ部15A,15Bを導入することにより、みかけの単位長さあたりの貫通配線16A,16Bのインダクタンスを上昇させ、且つ、貫通配線16A,16B間のみかけの単位長さあたりのキャパシタンスを低下させることができる。つまり、見かけの差動インピーダンスをZ0diffとすると、
Figure 0005758548


に対して、実際のインダクタンスLがLよりも大きくなり、実際の単位長さあたりのキャパシタンスCがCよりも小さくなる。従って、実際の差動インピーダンスをZdiff−dashとすると、
Figure 0005758548


は、100Ωよりも大きくなる。
差動インピーダンスZdiff−dashを100Ωにしたい場合、何らかの方法でZdiff−dashを下げなければならない。もし、これをキャパシタンスCを大きくすることによって実現する場合、後述するように貫通配線16A,16B間距離をδXだけ短縮することで実現される。
すなわち、前述したメカニズムにより、本発明を適用することにより、従来では実現できなかった、貫通配線16A,16Bの配線間距離の短縮化、いわゆるフットプリントの縮小化が量δXだけ実現できる。
具体的には、例えば、ガラス基板10に、くびれ部15A,15Bを有する貫通配線16A,16Bを設けたような場合、従来例でX=350μmだったのに対し、本実施形態では、Y=X−δX=300μmまで距離を短くすることができた。従って、δX=50μmだけフットプリントを縮小化できるという効果を発揮する。
しかしながら、くびれ部15A,15Bのくびれ方をより急峻にする等すれば、上記具体例よりも大きなδXが得られることは想像に難くない。
また、くびれ部15A,15Bは、図4Aに示すような貫通配線の径が基板の厚さ方向の中央に向かって線形的に小さくなる形状に限定されない。例えば、くびれ部が図4Bに示すように曲面で構成されてもよい。また、図4Cに示すようにくびれ部が一定の径で基板の厚さ方向に一定の長さを有するように形成されていてもよい。本発明において、くびれ部とは、貫通配線のうち基板の底面部10b及び上面部10aにおける貫通配線の径よりも小さい径を有する部分を含む領域を指す。
インダクタンス及びキャパシタンスの制御のしやすさの観点から、くびれ部は貫通配線の径が基板の厚さ方向の中央(もしくは基板の厚さ方向の中央以外の任意の箇所)に向かって連続的に小さくなるように形成されることが好ましい。
本実施形態の効果は、貫通配線16A,16Bのくびれ部15A,15Bによる、みかけの単位長さあたりのインダクタンスの上昇と、貫通配線16A,16Bのくびれ部15A,15Bの導入による、みかけの単位長さあたりの貫通孔14A,14B間キャパシタンスの低下によってもたらされていることである。
従来のストレート形状の貫通配線110A,110Bを有する配線基板100(図5A及び図5B参照)について、反射係数の周波数特性の電磁界シミュレーション結果を図6に示す。電磁界解析には、アンシス社の3次元電磁界解析ソフと「HFSS」を用いた。
ポートのインピーダンスは100Ωに設定している。貫通配線とポート間を結ぶ、伝送線路(差動伝送線路)は、差動インピーダンス=100Ωで設計されている。貫通配線110A,110Bの間隔を300μmと357.5μmでシミュレーションした。反射損SddIIが、間隔300μmの場合よりも、357.5μmの方が良好である(=反射が少ない)ことから、357.5μmの貫通配線の方が、100Ωに近い差動インピーダンスを有していると考えられる。反射損はおおよそ−25dB以下となる。
一方、本発明の実施形態に係る貫通配線16A,16Bがくびれ部15A,15Bを有する配線基板1(図1参照)について、シミュレーション結果を、図7に示す。
貫通配線16A,16Bの間隔は300μmとした。反射損はおおよそ−25dB以下となった。よって、ストレート形状で間隔357.5μmの場合の効果を、くびれ部15A,15Bを有する本発明の実施形態に係る貫通配線16A,16Bでは、300umで実現できている。
すなわち、本発明実施形態に係る貫通配線を用いた場合、貫通配線16A,16Bの間隔を従来の貫通配線よりも57.5μm短縮できる。なお、貫通配線16A,16Bは、貫通孔14A,14Bの内部が金属で充填されていても、内壁のみが被覆されていても本発明の効果は有効である。
また、本実施形態の配線基板1において、図3に示すように、伝送路12を構成する2つの表面配線11A,11Bは、貫通配線16A,16Bとの接続部近傍において、2つの表面配線11A,11Bが、非平行である。図2に示す例では、貫通配線16A,16Bとの接続部近傍において、2つの表面配線11A,11B間の距離が、広がっている場合を示している。
従来の配線基板では、決まった差動配線のピッチが、差動貫通配線にいたるまでの間に崩れてしまうため、インピーダンス不整合を起こし、波形に影響を与えるという問題があった。一方、本実施形態の配線基板1では、貫通配線16A,16Bがくびれ部15A,15Bを有することで、伝送路12を構成する2本の表面配線11A,11Bのピッチ間隔と、貫通孔14A,14B間隔の差を小さくすることができ、インピーダンス不連続部による波形への影響を軽減することができる。
なお、上述した説明では、くびれ部15A,15Bのうち、その径が最小になる部分は、基板10の厚み方向において中央に設けられている場合を例に挙げて説明したが、本発明はこれに限定されず、例えば図8に示すように、くびれ部15A,15Bの径が最小になる部分が、基板10の厚み方向において中央以外に設けられていてもよい。
くびれ部の径が最小になる部分を基板の厚さ方向における中央に設けた場合、導体間の静電容量を最大にできる。一方、くびれ部の径が最小になる部分を基板10の厚み方向の中央以外に設ける場合、くびれ部の離間距離を変えずにくびれ部の径が最小になる部分の厚み方向における位置をずらすことで、静電容量を調整することができる。
また、2つの貫通孔14A,14Bの双方が、くびれ部15A,15Bを有している場合を例に挙げて説明したが、本発明はこれに限定されず、例えば図9に示すように、2つの貫通孔の片方(貫通孔14A)のみが、くびれ部15Aを有していてもよい。
また、2つの貫通孔14A,14Bの双方が、くびれ部15A,15Bを有している場合、例えば図10に示すように、前記2つの貫通孔14A,14Bのくびれ部15A,15Bが、基板10の一面からそれぞれ異なる距離に配置されていてもよい。
このような、くびれ部15A,15Bを有する貫通孔14A,14Bの形成方法は、特に限定されない。例えば、貫通孔14A,14Bを形成する部分以外の基板10上にレジスト(保護膜)を配し、基板10の両側から、サンドブラストを行う。最後にレジストを剥離することにより、形成することができる。
具体的には、基板10の一面10a及び他方の面10bの両面上であって、貫通孔14A,14Bを形成する部分以外の部分にレジストを配し、レジスト越しに基板10に対してサンドブラストを行うことで、前記基板の内部に、基板10の一面10aにおける前記貫通配線の径及び基板10の他方の面10bにおける前記貫通配線の径より小さい径を有するくびれ部15A,15Bを有する貫通孔を形成することができる。
以上、本発明の配線基板について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
本発明は、伝送路を備える配線基板に広く適用可能である。
1 配線基板、10 基板、11A、11B 表面配線、11Ap、11Bp ピッチ調整部、12 伝送路、13A、13B 電極パッド、14A、14B 貫通孔、15A、15B くびれ部、16A、16B 貫通配線。

Claims (6)

  1. 配線基板であって、
    第1面と前記第1面とは反対の第2面とを有する基板と;
    前記第1面と前記第2面とに露出しかつ前記基板の内部に形成された平行する2本の貫通配線を有する伝送路と;を備え、
    前記2本の貫通配線のうちの少なくとも一方は、前記第1面における前記貫通配線の径及び前記第2面における前記貫通配線の径よりも小さい径を有するくびれ部を有する配線基板。
  2. 前記2本の貫通配線の両方が、前記くびれ部を有しており、
    前記2本の貫通配線の前記くびれ部は前記第1面から互いに等しい距離に配置されている請求項1に記載の配線基板。
  3. 前記くびれ部のうち、その径が最小になる部分は、前記基板の厚み方向における中央に設けられている請求項2に記載の配線基板。
  4. 前記2本の貫通配線の前記第1面に平行な断面における形状が、前記基板の全厚さにわたって互いに同一である請求項2又は3に記載の配線基板。
  5. 前記基板は一体構造である請求項1乃至4のいずれか一項に記載の配線基板。
  6. 前記伝送路は、前記配線基板の前記第1面上に平行に配置された2本の表面配線を含み、
    前記2本の表面配線と前記2本の貫通配線とは、各々の配線ピッチを調整するためのピッチ調整部を介して接続されている請求項1乃至5のいずれか一項に記載の配線基板。
JP2014534363A 2012-09-07 2013-09-03 配線基板 Active JP5758548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014534363A JP5758548B2 (ja) 2012-09-07 2013-09-03 配線基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012197388 2012-09-07
JP2012197388 2012-09-07
JP2014534363A JP5758548B2 (ja) 2012-09-07 2013-09-03 配線基板
PCT/JP2013/073665 WO2014038542A1 (ja) 2012-09-07 2013-09-03 配線基板

Publications (2)

Publication Number Publication Date
JP5758548B2 true JP5758548B2 (ja) 2015-08-05
JPWO2014038542A1 JPWO2014038542A1 (ja) 2016-08-08

Family

ID=50237151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534363A Active JP5758548B2 (ja) 2012-09-07 2013-09-03 配線基板

Country Status (4)

Country Link
US (1) US9814131B2 (ja)
EP (1) EP2866532A4 (ja)
JP (1) JP5758548B2 (ja)
WO (1) WO2014038542A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728670B2 (ja) 1986-11-03 1998-03-18 ゲルマン アレクサンドロビチ ジュラフレフ 複合噛合形歯車装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180088786A (ko) 2015-11-30 2018-08-07 르네사스 일렉트로닉스 가부시키가이샤 전자 장치
CN106449574B (zh) * 2016-12-05 2019-04-30 中国科学院微电子研究所 同轴式差分对硅通孔结构
WO2018181678A1 (ja) * 2017-03-30 2018-10-04 太陽誘電株式会社 配線基板及びその製造方法
JP6719628B2 (ja) * 2019-07-29 2020-07-08 ルネサスエレクトロニクス株式会社 電子装置
WO2022052121A1 (en) * 2020-09-14 2022-03-17 Hongfujin Precision Industry (Wuhan) Co., Ltd. Circuit board having complementary signal conducting patterns
WO2022137443A1 (ja) * 2020-12-24 2022-06-30 三菱電機株式会社 プリント配線板の製造方法およびレーザ加工機
CN117377189A (zh) * 2022-06-30 2024-01-09 中兴智能科技南京有限公司 电路板的过孔结构及电路板
CN117836943A (zh) * 2022-07-27 2024-04-05 京东方科技集团股份有限公司 功能基板及其制备方法、电子设备
KR20250094110A (ko) * 2023-12-18 2025-06-25 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359446A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 配線基板およびその製造方法
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
WO2011024921A1 (ja) * 2009-08-31 2011-03-03 イビデン株式会社 プリント配線板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2736107B2 (ja) 1989-03-14 1998-04-02 株式会社東芝 信号配線基板
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
US6211468B1 (en) * 1998-08-12 2001-04-03 3M Innovative Properties Company Flexible circuit with conductive vias having off-set axes
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
US7317165B2 (en) * 2003-06-24 2008-01-08 Ngk Spark Plug Co., Ltd. Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
JP4819639B2 (ja) * 2005-10-12 2011-11-24 キヤノン株式会社 プリント回路板
US7732930B2 (en) * 2006-09-06 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device, relay chip, and method for producing relay chip
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359446A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 配線基板およびその製造方法
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
WO2011024921A1 (ja) * 2009-08-31 2011-03-03 イビデン株式会社 プリント配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728670B2 (ja) 1986-11-03 1998-03-18 ゲルマン アレクサンドロビチ ジュラフレフ 複合噛合形歯車装置

Also Published As

Publication number Publication date
EP2866532A4 (en) 2016-03-09
US9814131B2 (en) 2017-11-07
EP2866532A1 (en) 2015-04-29
US20150107888A1 (en) 2015-04-23
JPWO2014038542A1 (ja) 2016-08-08
WO2014038542A1 (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5758548B2 (ja) 配線基板
US10770774B2 (en) Microstrip-waveguide transition for transmitting electromagnetic wave signal
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
EP0890197B1 (en) Bidirectional non-solid impedance controlled reference plane
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
JP4656212B2 (ja) 接続方法
JP2016006874A (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
CN104255085B (zh) 具有集成通孔组件的导体结构
JP2015050680A (ja) 高周波伝送線路
WO2003046975A1 (en) Single and multiple layer packaging of high-speed/high-density ics
JP6270762B2 (ja) Ic回路
JP2003249731A (ja) 同軸線路構造を有するプリント配線基板およびその製造方法
JP6892126B2 (ja) 積層基板に形成した高速差動伝送線路
JP5922604B2 (ja) 多層配線基板
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
JP2008205099A (ja) 多層配線基板
JP6013297B2 (ja) 高周波伝送線路
JP2009060150A (ja) 差動平衡信号伝送基板
WO2009119849A1 (ja) 複合配線基板
JP6649195B2 (ja) 差動信号伝送装置
US7432776B2 (en) Dielectric-filled transmission lines
CN104205483B (zh) 平面电路-波导管变换器
CN107222970A (zh) 多层线路结构
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150603

R151 Written notification of patent or utility model registration

Ref document number: 5758548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250