JP5902010B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5902010B2
JP5902010B2 JP2012062708A JP2012062708A JP5902010B2 JP 5902010 B2 JP5902010 B2 JP 5902010B2 JP 2012062708 A JP2012062708 A JP 2012062708A JP 2012062708 A JP2012062708 A JP 2012062708A JP 5902010 B2 JP5902010 B2 JP 5902010B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
multilayer structure
semiconductor multilayer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012062708A
Other languages
English (en)
Other versions
JP2013197305A (ja
Inventor
山田　敦史
敦史 山田
Original Assignee
トランスフォーム・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム・ジャパン株式会社 filed Critical トランスフォーム・ジャパン株式会社
Priority to JP2012062708A priority Critical patent/JP5902010B2/ja
Priority to TW101148014A priority patent/TWI492378B/zh
Priority to US13/720,349 priority patent/US20130242618A1/en
Priority to CN201210575487.7A priority patent/CN103325822B/zh
Priority to KR1020120153423A priority patent/KR101473534B1/ko
Publication of JP2013197305A publication Critical patent/JP2013197305A/ja
Application granted granted Critical
Publication of JP5902010B2 publication Critical patent/JP5902010B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いたデバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開２００９−７６８４５号公報 特開２００７−１９３０９号公報
窒化物半導体デバイスでは、２ＤＥＧの発生量を局所的に制御する技術が要求されている。例えばＨＥＭＴの場合には、いわゆるフェイルセーフの観点から、電圧のオフ時には電流が流れない、所謂ノーマリオフ動作が望まれる。そのためには、電圧のオフ時においてゲート電極の下方における２ＤＥＧの発生量を抑える工夫が必要である。
ノーマリオフ動作のＧａＮ・ＨＥＭＴを実現するための手法の一つとして、ｐ型ＧａＮ層を電子供給層上に形成し、ｐ型ＧａＮ層の下方に相当する部位の２ＤＥＧを打ち消してノーマリオフ動作を指向する手法が提案されている。この手法では、電子供給層となる例えばＡｌＧａＮ上の全面にｐ型ＧａＮを成長し、ｐ型ＧａＮをドライエッチングしてゲート電極の形成部位に残してｐ型ＧａＮ層を形成し、その上にゲート電極を形成する。
ところがこの場合、ｐ型ＧａＮ層を成長した際に、ｐ型ＧａＮ層のｐ型ドーパントが電子供給層を通ってその下の電子走行層まで拡散する。２ＤＥＧは電子走行層の電子供給層との界面に生成されるため、ｐ型ドーパントの拡散により２ＤＥＧの全体が消失する。その後、ゲート電極の形成部位を残してｐ型ＧａＮをドライエッチングで除去しても、ｐ型ドーパントが電子走行層まで拡散しているため、２ＤＥＧは回復しない。
更に、ｐ型ＧａＮのドライエッチングにより、ｐ型ＧａＮの下部に存する電子供給層がエッチングダメージを受ける。これにより、電子供給層の抵抗が上昇し、２ＤＥＧの回復が一層困難となる。
本発明は、上記の課題に鑑みてなされたものであり、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
半導体装置の一態様は、化合物半導体積層構造と、前記化合物半導体積層構造の上方に形成された電極とを含み、前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまでｐ型不純物が局在する。
半導体装置の製造方法の一態様は、化合物半導体積層構造の上方における電極形成領域にｐ型不純物の化合物層を形成する工程と、前記化合物層を熱処理し、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまで、前記化合物層の前記ｐ型不純物を拡散させる工程とを含む。
上記の各態様によれば、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高い化合物半導体装置が実現する。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図３に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを用いたＨＥＭＴチップを示す概略平面図である。 第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを用いたＨＥＭＴチップのディスクリートパッケージを示す概略平面図である。 第３の実施形態によるＰＦＣ回路を示す結線図である。 第４の実施形態による電源装置の概略構成を示す結線図である。 第５の実施形態による高周波増幅器の概略構成を示す結線図である。
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
（第１の実施形態）
本実施形態では、化合物半導体装置として、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図４は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、サファイア基板、ＧａＡｓ基板、Ｓｉ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、核形成層２ａ、電子走行層２ｂ、中間層（スペーサ層）２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、核形成層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅとなる各化合物半導体を順次成長する。核形成層２ａは、ＳｉＣ基板１上に、ＡｌＮを例えば０．１μｍ程度の厚みに成長することで形成される。電子走行層２ｂは、ｉ（インテンショナリ・アンドープ）−ＧａＮを例えば３μｍ程度の厚みに成長することで形成される。中間層２ｃは、ｉ−ＡｌＧａＮを例えば５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｄは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。キャップ層２ｅは、ｎ−ＧａＮを、例えば１０ｎｍ程度に成長することで形成される。中間層２ｃは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮ、ＧａＮをｎ型として成長する際、即ち電子供給層２ｄ（ｎ−ＡｌＧａＮ）及びキャップ層２ｅ（ｎ−ＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮ、ＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮ、ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
形成された化合物半導体積層構造２では、電子走行層２ｂの電子供給層２ｄとの界面（正確には、中間層２ｃとの界面。以下、ＧａＮ／ＡｌＧａＮ界面と記す。）には、ＧａＮの格子定数とＡｌＧａＮの格子定数との差に起因した歪みによるピエゾ分極が生じる。このピエゾ分極の効果と、電子走行層２ｂ及び電子供給層２ｄの自発分極の効果とが相俟って、ＧａＮ／ＡｌＧａＮ界面に高い電子濃度の２次元電子ガス（２ＤＥＧ）が発生する。
続いて、図１（ｂ）に示すように、化合物半導体積層構造２上にｐ型不純物の化合物層、ここではＭｇＯ層３を成膜する。
詳細には、化合物半導体積層構造２上に、例えば蒸着法によりＭｇＯを５０ｎｍ程度の厚みに堆積する。これにより、化合物半導体積層構造２上を覆うＭｇＯ層３が形成される。
続いて、図１（ｃ）に示すように、ＭｇＯ層３を加工する。
詳細には、ＭｇＯ層３上にシリコン酸化物（ＳｉＯ2）を形成し、リソグラフィーによりＳｉＯ2を加工して、ＭｇＯ層３のゲート電極の形成予定部位に相当する部分を覆い、他の部分を開口するＳｉＯ2マスクを形成する。このＳｉＯ2マスクを用いて、ＭｇＯ層３をウェットエッチングする。ウェットエッチングは、硫酸に浸漬させて行う。このウェットエッチングにより、ＭｇＯ層３のＳｉＯ2マスクの開口から露出する部分がエッチング除去され、化合物半導体積層構造２上のゲート電極の形成予定部位にＭｇＯ層３が残存する。残存したＭｇＯ層３をＭｇＯ層３ａとして図示する。このＭｇＯ層３ａが後述するｐ型不純物であるＭｇの拡散源となる。
ＳｉＯ2マスクは、ウェット処理又は灰化処理等により除去される。
ＭｇＯは、ウェットエッチングにより所望の加工が可能な材料である。本実施形態では、ドライエッチングを用いることなくウェットエッチングでＭｇＯ層３を加工する。そのため、化合物半導体積層構造２にエッチングダメージを与えることなく、所望形状のＭｇＯ層３ａを得ることができる。
続いて、図２（ａ）に示すように、ＭｇＯ層３ａを覆う保護膜４を形成する。
詳細には、ＭｇＯ層３ａを覆うように、熱ＣＶＤ法等により化合物半導体積層構造２上に例えばシリコン酸化物（ＳｉＯ2）を１００ｎｍ程度の厚みに堆積する。これにより、ＭｇＯ層３ａおよびキャップ層２ｅを覆う保護膜４が形成される。保護膜４は、ＧａＮ表面の保護のために形成される。
続いて、図２（ｂ）に示すように、化合物半導体積層構造２にＭｇ拡散領域５を形成する。
詳細には、保護膜４を介してＭｇＯ層３ａを熱処理する。処理温度は９００℃以上、例えば１１００℃程度であり、処理時間は３０分間程度である。この熱処理により、ＭｇＯ層３ａからｐ型不純物であるＭｇが下方の化合物半導体積層構造２に拡散する。この時、同時に酸素（Ｏ）も拡散する。Ｍｇ及びＯは、化合物半導体積層構造２のＭｇＯ層３ａに位置整合した範囲で、化合物半導体積層構造２の表面（キャップ２ｅの表面）からＧａＮ／ＡｌＧａＮ界面の２ＤＥＧを含む部位まで拡散する。これにより、化合物半導体積層構造２の下方にＭｇ及びＯの拡散領域５（以下、記載を簡略化してＭｇ拡散領域５とする）が形成される。Ｍｇ拡散領域５は、ＭｇＯ層３ａに位置整合する範囲で、キャップ２ｅの表面から電子走行層２ｂの２ＤＥＧを含む部位まで拡散したＭｇ及びＯが局在する領域である。Ｍｇ拡散領域５では、拡散したＭｇにより２ＤＥＧの一部（ＧａＮ／ＡｌＧａＮ界面に生成した２ＤＥＧのうち、ＭｇＯ層３ａに位置整合する部分）が打ち消されて消失する。
続いて、図２（ｃ）に示すように、保護膜４及びＭｇＯ層３ａを除去する。
ウェットエッチングにより、化合物半導体積層構造２上の保護膜４及びＭｇＯ層３ａを除去する。化合物半導体積層構造２には、Ｍｇ拡散領域５が残存する。ウェットエッチングは、エッチング液としてフッ酸及び硫酸を用いることにより、それぞれ保護膜４及びＭｇＯ層３ａをエッチング除去することができる。
続いて、図３（ａ）に示すように、素子分離構造６を形成する。図３（ｂ）以降では、素子分離構造６の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉＣ基板１の表層部分に素子分離構造６が形成される。素子分離構造６により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法等既知の他の方法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図３（ｂ）に示すように、キャップ層２ｅに電極形成用の開口２ｅＡ，２ｅＢを形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の各形成予定部位に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、キャップ層２ｅをドライエッチングする。これにより、キャップ層２ｅには、電子供給層２ｄの表面のソース電極及びドレイン電極の各形成予定部位を露出する開口２ｅＡ，２ｅＢが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。なお、開口２ｅＡ，２ｅＢは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄ以降の所定深さまでエッチングして形成しても良い。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
続いて、図４（ａ）に示すように、ソース電極７及びドレイン電極８を形成する。
先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、開口２ｅＡ，２ｅＢを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により開口２ｅＡ，２ｅＢ内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、キャップ層２ｅの開口２ｅＡ，２ｅＢを電極材料の一部で埋め込むソース電極７及びドレイン電極８が形成される。
続いて、図４（ｂ）に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、キャップ層２ｅのＭｇ拡散領域５の表面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、Ｍｇ拡散領域５の表面を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、キャップ層２ｅのＭｇ拡散領域５上にゲート電極９が形成される。
しかる後、ソース電極７、ドレイン電極８、ゲート電極９と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態では、ＭｇＯ層３ａをｐ型不純物であるＭｇの拡散源として用い、熱処理によるＭｇの拡散により、化合物半導体積層構造２におけるゲート電極９の下方の範囲に局在するＭｇ拡散領域５を形成する。ＧａＮ／ＡｌＧａＮ界面の２ＤＥＧは、ゲート電極９に位置整合したＭｇ拡散領域５のみで消失する。この構成により、ゲート電極９の直下におけるエネルギーバンドが押し上げられ、確実なノーマリオフ動作が実現する。
また、本実施形態では、ＭｇＯ層３をエッチング加工してゲート電極の形成予定部位にＭｇＯ層３ａを残す際に、ウェットエッチングを用いる。そのため、ドライエッチングを用いる場合のように、化合物半導体積層構造２にエッチングダメージを与えることがなく、高品質で信頼性の高いノーマリオフ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
本実施形態では、化合物半導体装置として、ＭＩＳ（Metal-Insulator-Semiconductor）型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図５は、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を順次行う。図２（ａ）の工程により、化合物半導体積層構造２にＭｇ拡散領域５が形成される。
続いて、図５（ａ）に示すように、保護膜４を除去する。
ウェットエッチングにより、化合物半導体積層構造２上の保護膜４を除去する。化合物半導体積層構造２には、Ｍｇ拡散領域５及びその上のＭｇＯ層３ａが残存する。ウェットエッチングは、エッチング液としてフッ酸を用いることにより、ＭｇＯ層３ａを残して保護膜４のみをエッチング除去することができる。残存するＭｇＯ層３ａは、後述のようにゲート絶縁膜として用いられる。
続いて、第１の実施形態と同様に、図３（ａ）〜図４（ａ）の諸工程を順次行う。図３（ｂ）の工程により、化合物半導体積層構造２にソース電極７及びドレイン電極８が形成される。
続いて、図５（ｂ）に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ＭｇＯ層３ａの表面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ＭｇＯ層３ａの表面を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ＭｇＯ層３ａ上にゲート電極９が形成される。ＭｇＯ層３ａはゲート絶縁膜として機能する。
なお、ＭｇＯ層３は、第１の実施形態の図１（ｂ）の工程では、５０ｎｍ程度に形成される場合を例示している。本実施形態では、拡散源として用いられたＭｇＯ層３ａが、ゲート絶縁膜としても用いられることから、その膜厚をゲート絶縁膜にも適した値、ここでは１０ｎｍ程度〜１００ｎｍ程度、例えば２０ｎｍ程度に形成するようにしても良い。
しかる後、ソース電極７、ドレイン電極８、ゲート電極９と接続される配線の形成等の諸工程を経て、本実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態では、ＭｇＯ層３ａをｐ型不純物であるＭｇの拡散源として用い、熱処理によるＭｇの拡散により、化合物半導体積層構造２におけるゲート電極９の下方の範囲に局在するＭｇ拡散領域５を形成する。Ｍｇ拡散領域５では、電子走行層２ｂの２ＤＥＧがゲート電極９に位置整合した範囲で消失する。この構成により、ゲート電極９の直下におけるエネルギーバンドが押し上げられ、確実なノーマリオフ動作が実現する。
また、本実施形態では、ＭｇＯ層３をエッチング加工してゲート電極の形成予定部位にＭｇＯ層３ａを残す際に、ウェットエッチングを用いる。そのため、ドライエッチングを用いる場合のように、化合物半導体積層構造２にエッチングダメージを与えることがなく、高品質で信頼性の高いノーマリオフ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
更に、本実施形態では、ＭｇＯ層３ａをＭｇの拡散源として用いた後に、ＭｇＯ層３ａを除去することなくゲート絶縁膜としても用いる。この構成により、ゲート絶縁膜を形成する工程が削減され、製造コストの低廉化が可能となる。
なお、ゲート絶縁膜の選択の幅を広げ、ＭｇＯ層３ａとは別個に所望のゲート絶縁膜を形成することもできる。この場合には、第１の実施形態の図１（ａ）〜図２（ｃ）の諸工程を順次行って保護膜４と共にＭｇＯ層３ａを除去した後、化合物半導体積層構造２上にゲート絶縁膜となる絶縁膜を形成する。ゲート絶縁膜上にゲート電極９が形成される。絶縁膜の材料としては、Ａｌ2Ｏ3、Ａｌの窒化物又は酸窒化物が用いられる。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
第１及び第２の実施形態では、ｐ型不純物の拡散源としてＭｇＯを用い、ＭｇＯ層３を形成する場合を例示したが、これに限定されることなく、他のｐ型不純物の化合物を拡散源として形成しても良い。例えば、ＢｅＯをｐ型不純物の拡散源として用いることが考えられる。この場合、化合物半導体積層構造２上に堆積したＢｅＯ膜をゲート電極の形成予定部位に残すパターニングをし、熱処理により残存するＢｅＯ膜からＢｅを下方の化合物半導体積層構造２に拡散させる。Ｂｅは、化合物半導体積層構造２のＢｅＯ膜に位置整合した範囲で、化合物半導体積層構造２の表面（キャップ２ｅの表面）から電子走行層２ｂの２ＤＥＧを含む部位まで拡散する。これにより、Ｍｇ拡散領域５と同様に、化合物半導体積層構造２におけるゲート電極９の下方の範囲に局在するＢｅ拡散領域を形成する。Ｂｅ拡散領域では、電子走行層２ｂの２ＤＥＧがゲート電極９に位置整合した範囲で消失し、確実なノーマリオフ動作が実現する。
第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、いわゆるディスクリートパッケージに適用される。
このディスクリートパッケージでは、第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのチップが搭載される。以下、第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのチップ（以下、ＨＥＭＴチップと言う）のディスクリートパッケージについて例示する。
ＨＥＭＴチップの概略構成を図６に示す。
ＨＥＭＴチップ１００では、その表面に、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴのトランジスタ領域１０１と、ドレイン電極が接続されたドレインパッド１０２と、ゲート電極が接続されたゲートパッド１０３と、ソース電極が接続されたソースパッド１０４とが設けられている。
図７は、ディスクリートパッケージを示す概略平面図である。
ディスクリートパッケージを作製するには、先ず、ＨＥＭＴチップ１００を、ハンダ等のダイアタッチ剤１１１を用いてリードフレーム１１２に固定する。リードフレーム１１２にはドレインリード１１２ａが一体形成されており、ゲートリード１１２ｂ及びソースリード１１２ｃがリードフレーム１１２と別体として離間して配置される。
続いて、Ａｌワイヤ１１３を用いたボンディングにより、ドレインパッド１０２とドレインリード１１２ａ、ゲートパッド１０３とゲートリード１１２ｂ、ソースパッド１０４とソースリード１１２ｃをそれぞれ電気的に接続する。
その後、モールド樹脂１１４を用いて、トランスファーモールド法によりＨＥＭＴチップ１００を樹脂封止し、リードフレーム１１２を切り離す。以上により、ディスクリートパッケージが形成される。
（第３の実施形態）
本実施形態では、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路を開示する。
図８は、ＰＦＣ回路を示す結線図である。
ＰＦＣ回路２０は、スイッチ素子（トランジスタ）２１と、ダイオード２２と、チョークコイル２３と、コンデンサ２４，２５と、ダイオードブリッジ２６と、交流電源（ＡＣ）２７とを備えて構成される。スイッチ素子２１に、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが適用される。
ＰＦＣ回路２０では、スイッチ素子２１のドレイン電極と、ダイオード２２のアノード端子及びチョークコイル２３の一端子とが接続される。スイッチ素子２１のソース電極と、コンデンサ２４の一端子及びコンデンサ２５の一端子とが接続される。コンデンサ２４の他端子とチョークコイル２３の他端子とが接続される。コンデンサ２５の他端子とダイオード２２のカソード端子とが接続される。コンデンサ２４の両端子間には、ダイオードブリッジ２６を介してＡＣ２７が接続される。コンデンサ２５の両端子間には、直流電源（ＤＣ）が接続される。なお、スイッチ素子２１には不図示のＰＦＣコントローラが接続される。
本実施形態では、第１及び第２の実施形態から選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴをＰＦＣ回路２０に適用する。これにより、信頼性の高いＰＦＣ回路３０が実現する。
（第４の実施形態）
本実施形態では、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図９は、第４の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、第３の実施形態によるＰＦＣ回路２０と、ＰＦＣ回路２０のコンデンサ２５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路３０とを有している。フルブリッジインバータ回路３０は、複数（ここでは４つ）のスイッチ素子３４ａ，３４ｂ，３４ｃ，３４ｄを備えて構成される。
二次側回路３２は、複数（ここでは３つ）のスイッチ素子３５ａ，３５ｂ，３５ｃを備えて構成される。
本実施形態では、一次側回路３１を構成するＰＦＣ回路が第３の実施形態によるＰＦＣ回路２０であると共に、フルブリッジインバータ回路３０のスイッチ素子３４ａ，３４ｂ，３４ｃ，３４ｄが、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチ素子３５ａ，３５ｂ，３５ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、第３の実施形態によるＰＦＣ回路２０と、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとを、高圧回路である一次側回路３１に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
（第５の実施形態）
本実施形態では、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図１０は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１０では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
本実施形態では、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１及び第２の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他の装置例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１及び第２の実施形態では、電子走行層がｉ−ＧａＮ、中間層がＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他の装置例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１及び第２の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまでｐ型不純物が局在することを特徴とする化合物半導体装置。
（付記２）前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまで前記ｐ型不純物及び酸素が局在することを特徴とする化合物半導体装置。
（付記３）前記化合物半導体積層構造と前記電極との間に形成された絶縁膜を更に含むことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記絶縁膜は、前記ｐ型不純物の熱拡散源として用いられた、前記ｐ型不純物の化合物層であることを特徴とする付記３に記載の化合物半導体装置。
（付記５）前記ｐ型不純物は、Ｍｇ又はＢｅであることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）化合物半導体積層構造の上方における電極形成領域にｐ型不純物の化合物層を形成する工程と、
前記化合物層を熱処理し、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまで、前記化合物層の前記ｐ型不純物を拡散させる工程と
を含むことを特徴とする化合物半導体装置の製造方法。
（付記７）化合物半導体積層構造の上方を覆うように形成された前記化合物層をウェットエッチングして、前記化合物層を前記電極形成領域に残すことを特徴とする付記６に記載の化合物半導体装置の製造方法。
（付記８）前記化合物層を覆うように保護膜を形成し、前記化合物層が前記保護膜に覆われた状態で前記熱処理を行うことを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。
（付記９）前記熱処理の後、前記化合物層を除去する工程と、
前記電極形成領域にゲート電極を形成する工程と
を更に含むことを特徴とする付記６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１０）前記熱処理の後、前記化合物層上にゲート電極を形成する工程を更に含むことを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１１）前記ｐ型不純物は、Ｍｇ又はＢｅであることを特徴とする付記６〜１０のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１２）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源装置であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成された２次元電子ガスの一部を消失させる深さまでｐ型不純物が局在することを特徴とする電源装置。
（付記１３）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成された２次元電子ガスの一部を消失させる深さまでｐ型不純物が局在することを特徴とする高周波増幅器。
１ ＳｉＣ基板
２ 化合物半導体積層構造
２ａ 核形成層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
２ｅ キャップ層
２ｅＡ，２ｅＢ 開口
３，３ａ ＭｇＯ層
４ 保護膜
５ Ｍｇ拡散領域
６ 素子分離構造
７ ソース電極
８ ドレイン電極
９ ゲート絶縁膜
２０ ＰＦＣ回路
２１，３４ａ，３４ｂ，３４ｃ，３４ｄ，３５ａ，３５ｂ，３５ｃ スイッチ素子
２２ ダイオード
２３ チョークコイル
２４，２５ コンデンサ
２６ ダイオードブリッジ
３０ フルブリッジインバータ回路
３１ 一次側回路
３２ 二次側回路
３３ トランス
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ
１００ ＨＥＭＴチップ
１０１ トランジスタ領域
１０２ ドレインパッド
１０３ ゲートパッド
１０４ ソースパッド
１１１ ダイアタッチ剤
１１２ リードフレーム
１１２ａ ドレインリード
１１２ｂ ゲートリード
１１２ｃ ソースリード
１１３ Ａｌワイヤ
１１４ モールド樹脂

Claims (6)

  1. 化合物半導体積層構造と、
    前記化合物半導体積層構造の上方に形成された電極と、
    前記化合物半導体積層構造と前記電極との間に形成された絶縁膜と、
    を含み、
    前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまでｐ型不純物が局在しており、
    前記絶縁膜は、前記ｐ型不純物の熱拡散源として用いられた、前記ｐ型不純物の化合物層であることを特徴とする化合物半導体装置。
  2. 前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまで前記ｐ型不純物及び酸素が局在することを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記ｐ型不純物は、Ｍｇ又はＢｅであることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 化合物半導体積層構造の上方にＭｇＯ又はＢｅＯからなるｐ型不純物の化合物層を形成する工程と、
    前記化合物層の一部をウェットエッチングして、前記化合物層を前記電極形成領域に残す工程と、
    前記化合物層を熱処理し、前記化合物半導体積層構造に生成した２次元電子ガスの一部を消失させる深さまで、前記化合物層の前記ｐ型不純物を拡散させる工程と
    を含むことを特徴とする化合物半導体装置の製造方法。
  5. 前記化合物層を覆うように保護膜を形成し、前記化合物層が前記保護膜に覆われた状態で前記熱処理を行うことを特徴とする請求項４に記載の化合物半導体装置の製造方法。
  6. 前記熱処理の後、前記化合物層を除去する工程と、
    前記電極形成領域にゲート電極を形成する工程と
    を更に含むことを特徴とする請求項４又は５に記載の化合物半導体装置の製造方法。
JP2012062708A 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法 Expired - Fee Related JP5902010B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012062708A JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法
TW101148014A TWI492378B (zh) 2012-03-19 2012-12-18 化合物半導體裝置及其製造方法
US13/720,349 US20130242618A1 (en) 2012-03-19 2012-12-19 Compound semiconductor device and method for manufacturing the same
CN201210575487.7A CN103325822B (zh) 2012-03-19 2012-12-26 化合物半导体器件及其制造方法
KR1020120153423A KR101473534B1 (ko) 2012-03-19 2012-12-26 화합물 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062708A JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013197305A JP2013197305A (ja) 2013-09-30
JP5902010B2 true JP5902010B2 (ja) 2016-04-13

Family

ID=49157450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012062708A Expired - Fee Related JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20130242618A1 (ja)
JP (1) JP5902010B2 (ja)
KR (1) KR101473534B1 (ja)
CN (1) CN103325822B (ja)
TW (1) TWI492378B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
CN103794643B (zh) * 2014-01-22 2016-03-02 西安电子科技大学 一种基于槽栅高压器件及其制作方法
WO2015166572A1 (ja) * 2014-05-01 2015-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6308049B2 (ja) 2014-06-26 2018-04-11 株式会社デンソー 半導体装置の製造方法
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan
CN106549049B (zh) * 2015-09-17 2019-08-30 苏州能屋电子科技有限公司 一种电化学刻蚀p型氮化物实现增强型hemt的方法
JP6560117B2 (ja) * 2015-12-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3751622A4 (en) * 2018-02-06 2021-05-26 Nissan Motor Co., Ltd. SEMICONDUCTOR DEVICE
KR102060383B1 (ko) 2018-02-23 2019-12-30 한국과학기술연구원 3족-5족 화합물 반도체 장치
CN108807530B (zh) * 2018-06-19 2021-02-09 深圳大学 异质结场效应晶体管及其制备方法
US12142642B2 (en) * 2018-06-20 2024-11-12 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11258270B2 (en) * 2019-06-28 2022-02-22 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
US10630080B1 (en) * 2019-06-28 2020-04-21 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC Converter for high power density charging application
CN110911484B (zh) * 2019-11-22 2021-02-19 华南理工大学 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11881404B2 (en) * 2020-02-11 2024-01-23 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法
JP7534269B2 (ja) * 2021-07-26 2024-08-14 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853018B2 (en) * 2001-07-19 2005-02-08 Sony Corporation Semiconductor device having a channel layer, first semiconductor layer, second semiconductor layer, and a conductive impurity region
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
JP5384029B2 (ja) * 2007-08-23 2014-01-08 日本碍子株式会社 Ｍｉｓゲート構造型のｈｅｍｔ素子およびｍｉｓゲート構造型のｈｅｍｔ素子の作製方法
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
JP4687742B2 (ja) * 2007-08-27 2011-05-25 株式会社デンソー 半導体装置の製造方法
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2010245465A (ja) * 2009-04-10 2010-10-28 Mitsubishi Electric Corp 窒化物系半導体レーザ及びその製造方法
JP2011204717A (ja) * 2010-03-24 2011-10-13 Sanken Electric Co Ltd 化合物半導体装置
US9299821B2 (en) * 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method

Also Published As

Publication number Publication date
TWI492378B (zh) 2015-07-11
JP2013197305A (ja) 2013-09-30
TW201340314A (zh) 2013-10-01
CN103325822B (zh) 2016-03-30
US20130242618A1 (en) 2013-09-19
KR101473534B1 (ko) 2014-12-16
KR20130106263A (ko) 2013-09-27
CN103325822A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5902010B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP6054621B2 (ja) 化合物半導体装置及びその製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
JP6014984B2 (ja) 半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP2014072397A (ja) 化合物半導体装置及びその製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2014072360A (ja) 化合物半導体装置及びその製造方法
JP2013207102A (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP7032641B2 (ja) 化合物半導体装置及びその製造方法
JP2013077630A (ja) 半導体装置及びその製造方法
JP2014090033A (ja) 化合物半導体装置及びその製造方法
JP6458495B2 (ja) 化合物半導体装置及びその製造方法
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160309

R150 Certificate of patent or registration of utility model

Ref document number: 5902010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees