JP5941735B2 - 配線基板の製造方法及び配線基板 - Google Patents

配線基板の製造方法及び配線基板 Download PDF

Info

Publication number
JP5941735B2
JP5941735B2 JP2012089245A JP2012089245A JP5941735B2 JP 5941735 B2 JP5941735 B2 JP 5941735B2 JP 2012089245 A JP2012089245 A JP 2012089245A JP 2012089245 A JP2012089245 A JP 2012089245A JP 5941735 B2 JP5941735 B2 JP 5941735B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
wiring pattern
insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012089245A
Other languages
English (en)
Other versions
JP2013219228A (ja
Inventor
章夫 堀内
章夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012089245A priority Critical patent/JP5941735B2/ja
Priority to US13/833,047 priority patent/US9392684B2/en
Priority to CN201310097694.0A priority patent/CN103369874B/zh
Publication of JP2013219228A publication Critical patent/JP2013219228A/ja
Application granted granted Critical
Publication of JP5941735B2 publication Critical patent/JP5941735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

配線基板の製造方法及び配線基板に関する。
従来、電子部品が実装される基板は、コア基板の両主面に複数の絶縁層及び配線層を有する、所謂多層配線基板である（例えば、特許文献１参照）。このような配線基板は、例えば、コア基板の両主面にそれぞれ同数の絶縁層及び配線層を有している。上面に形成された保護膜の開口から露出された配線パターンの一部が半導体装置（ＬＳＩ）等の電子部品を接続するための電極である。この電極には半導体チップ等の電子部品が接続される。また、下面に形成された保護膜の開口から露出された配線パターンの一部は実装基板に配線基板を接続するための電極である。
特開平９−３２１４３４号公報
しかしながら、上記したような配線基板において、例えばコア基板の上方に半導体チップを搭載し下方に実装基板を接続するような配線基板では、上方と下方とで配線パターンの配線密度に差が生じる。この密度差は、配線基板に反りを生じさせる要因の一つである。反りが生じた配線基板は、配線基板の電極と半導体装置の電極とを互いに接続することを阻害する。つまり、配線基板と半導体装置の間の接続不良を引き起こす。
本発明の一観点によれば、コア基板の上面側の第１配線パターンを覆う第１絶縁層と、前記コア基板の下面側の第２配線パターンを覆う第２絶縁層をそれぞれ形成する工程と、前記第１絶縁層にビアホールを形成する工程と、前記第２絶縁層を薄くして前記第２配線パターンの表面を露出し、薄くした前記第２絶縁層により絶縁膜を形成する工程と、前記第１絶縁層の上面を覆う第１シード層と、前記第２配線パターン及び前記絶縁膜の下面を覆う第２シード層をそれぞれ形成する工程と、前記第１シード層を覆い開口を有する第１レジスト層と、前記第２シード層の下面全体を覆う第２レジスト層を形成する工程と、前記第１レジスト層の開口内にビア及び配線パターンを形成する工程と、前記第１レジスト層と前記第２レジスト層を除去し、露出した前記第１シード層と前記第２シード層を除去する工程を含む。
本発明の一観点によれば、接続不良を低減可能な配線基板及び配線基板の製造方法を提供することができる。
半導体装置の概略断面図。 （ａ）〜（ｄ）は、配線基板の製造工程を示す概略断面図。 （ａ）〜（ｅ）は、配線基板の製造工程を示す概略断面図。 （ａ）〜（ｅ）は、配線基板の製造工程を示す概略断面図。 （ａ）〜（ｃ）は、別の配線基板の製造工程を示す概略断面図。 別の配線基板の概略断面図。 別の配線基板の概略断面図。
以下、添付図面を参照して一実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさ、比率を表していない。
図１に示すように、半導体装置１０（半導体パッケージ）は、配線基板１１と、その配線基板１１の一主面（上面）に搭載された半導体チップ１２とを有している。配線基板１１は、コア基板２１を有している。コア基板２１は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板である。
コア基板２１には、所定位置に上面と下面との間を貫通する複数の貫通孔２２が形成されている。貫通孔２２内には、コア基板２１の上面と下面との間を貫通する貫通電極２３が形成されている。貫通電極２３の材料は、例えば銅（Ｃｕ）である。
コア基板２１の上面には、配線パターン４１，絶縁層３１，配線パターン４２，絶縁層３２，配線パターン４３，絶縁層３３，配線パターン４４がこの順番で積層されている。コア基板２１の下面には、配線パターン６１，絶縁層５１，配線パターン６２，絶縁層５２，配線パターン６３がこの順番で積層されている。従って、本実施形態の配線基板１１において、コア基板２１の上方の絶縁層及び配線パターンの層数と、コア基板２１の下方の絶縁層及び配線パターンの層数は互いに異なる。絶縁層３１〜３３及び絶縁層５１，５２の材料は、例えばエポキシ系の絶縁樹脂である。配線パターン４１〜４４及び配線パターン６１〜６３の材料は、例えば銅である。
配線パターン４２は、絶縁層３１の上面と下面との間を貫通するビア４５ａにより配線パターン４１と電気的に接続されている。同様に、配線パターン４３はビア４５ｂにより配線パターン４２と電気的に接続され、配線パターン４４はビア４５ｃにより配線パターン４３と電気的に接続されている。最外層の絶縁層３３及び配線パターン４４の表面は、ソルダレジスト等の保護膜７１により被覆されている。保護膜７１には、所定位置に開口７１ａが形成され、開口７１ａから配線パターン４４が半導体チップ１２に接続される電極４４ａとして露出している。電極４４ａには、半導体チップ１２のバンプ１２ａがフリップチップ接合されている。
半導体チップ１２と配線基板１１の保護膜７１との間には、アンダーフィル樹脂１３が充填されている。このアンダーフィル樹脂１３は、電極４４ａとバンプ１２ａとの接続強度を向上させる。また、アンダーフィル樹脂１３は、配線パターン４４の腐食等を抑制し、配線基板１１と半導体チップ１２との接続の信頼性の低下を防ぐ。アンダーフィル樹脂１３の材料は、例えばエポキシ樹脂である。
コア基板２１の下方側においては、配線パターン６２は、絶縁層５１の上面と下面との間を貫通するビア６５ａにより配線パターン６１と電気的に接続されている。同様に、配線パターン６３は、ビア６５ｂにより配線パターン６２と電気的に接続されている。絶縁層５２の表面には、絶縁膜５３ａが形成されている。絶縁膜５３ａは、配線パターン６３間、配線パターン６３と絶縁層５２の端部との間を覆うように形成されている。絶縁膜５３ａの膜厚は、配線パターン６３の厚みと等しい。絶縁膜５３ａの表面は、配線パターン６３の表面と面一となっている。絶縁膜５３ａの材料は、例えばエポキシ系の絶縁樹脂である。絶縁膜５３ａ及び配線パターン６３の表面は、ソルダレジスト等の保護膜７２により被覆されている。保護膜７２には、所定位置に開口７２ａが形成され、開口７２ａから配線パターン６３が外部接続用パッド６３ａとして露出している。半導体装置１０は、外部接続用パッド６３ａがバンプ（はんだボール等）を介して実装基板（図示略）に実装される。
（作用）
本実施形態の配線基板１１は、コア基板２１の上方の絶縁層３１〜３３の層数が下方の絶縁層５１，５２の層数より多くなっている。このような構成では、製造時の硬化収縮により体積が変化する絶縁層３１〜３３及び絶縁層５１，５２を異なる層数にして配線基板１１の反りを調整することができる。また、配線基板１１は、上部の配線パターン４１〜４４の層数が下部の配線パターン６１〜６３の層数より多くなっている。例えば、配線パターン４１〜４４は、半導体チップ１２のバンプ１２ａの数及びピッチに応じて細くパターニングされている。一方で、配線パターン６１〜６３は、実装基板に対する信号の伝送や、電位が接地レベルとなるグランドプレーンや接地電位に対して所定電位が与えられるパワープレーンを設けるために形成されている。グランドプレーン及びパワープレーンは、コア基板２１の主面に広がるようにパターニング（ベタ状にパターニング）されている。つまり、配線密度が異なる上方の配線パターン４１〜４４と下方の配線パターン６１〜６３を異なる層数にして配線基板１１の反りを調整することができる。そして、配線基板１１は、コア基板２１より上側の配線パターン４１〜４４及び絶縁層３１〜３３と、コア基板２１より下側の配線パターン６１〜６３及び絶縁層５１，５２の層数が、配線基板１１の反りが半導体チップ１２に応じた形状となるように設定されている。従って、配線基板１１の反りを半導体チップ１２に合わせることで配線基板１１の電極４４ａと半導体チップ１２のバンプ１２ａとの接続性が高くなる。なお、配線パターン及び絶縁層の層数は、層数を変更した配線基板１１の反りを計測した結果、又はシミュレーション結果等に基づいて設定する。
次に、配線基板１１の製造方法について説明する。
図１に示す配線基板１１の製造方法では、図２（ａ）に示すコア基板２１を用いる。コア基板２１は、例えばガラスエポキシ基板に貫通孔２２を形成し、貫通孔２２内に貫通電極２３を形成する。貫通電極２３は、例えば電解めっき法により形成する。また、コア基板２１の各面に貫通電極２３の両端にそれぞれ接続された配線パターン４１，６１を形成する。配線パターン４１，６１は、例えばセミアディティブ法やサブトラクティブ法により形成する。
次いで、図２（ｂ）に示すように、コア基板２１の各面に絶縁層３１，５１を形成する。例えば樹脂フィルムで両主面をラミネートした後に、樹脂フィルムを押圧しながら熱処理を施して硬化させることにより、絶縁層３１，５１を形成する。絶縁層３１，５１の厚さは、例えば２０〜３０μｍ（マイクロメートル）である。
次いで、図２（ｃ）に示すように、配線パターン４１の上面の一部が露出されるように、絶縁層３１の所定箇所にそれぞれビアホール３１ａを形成する。同様に、配線パターン６１の下面の一部が露出されるように絶縁層５１の所定箇所にビアホール５１ａを形成する。ビアホール３１ａ，５１ａは、例えばレーザ加工によって形成する。ビアホール３１ａ，５１ａの形成後に、デスミア処理を行ってビアホール３１ａ，５１ａの底部に露出する配線パターン４１の上面に付着した絶縁層３１の樹脂残渣（樹脂スミア）を除去する。デスミア処理は、例えば過マンガン酸溶液により、樹脂残渣を溶解除去（エッチング）する。
次いで、図２（ｄ）に示すように、ビアホール３１ａ内のビア４５ａと絶縁層３１上面の配線パターン４２を形成する。同様に、ビアホール５１ａ内のビア６５ａと、絶縁層５１下面の配線パターン６２を形成する。配線パターン４２及びビア４５ａは、例えばセミアディティブ法により形成する。配線パターン４２，６２の厚さは、例えば１０〜１５μｍである。
次いで、図３（ａ）に示すように、図２（ｂ）〜図２（ｄ）と同様な工程により配線パターン４２の上に絶縁層３２及び配線パターン４３を形成する。同様に、配線パターン６２の下に絶縁層５２及び配線パターン６３を形成する。
次いで、図３（ｂ）に示すように、配線パターン４３及び絶縁層３２上面を被覆するように絶縁層３３を形成する。また、配線パターン６３及び絶縁層５２下面を被覆するように絶縁層５３を形成する。この絶縁層５３は、厚さが絶縁層３３に比べて薄く形成されている。また、絶縁層５３の配線パターン６３の上に形成された部分の厚さは、例えば５〜６μｍである。
次いで、図３（ｃ）に示すように、配線パターン４３の上面の一部が露出されるように、絶縁層３３の所定箇所にビアホール３３ａを形成してデスミア処理を行う。このデスミア処理において、ビアホール３３ａの底部に露出する配線パターン４３の上面に付着した絶縁層３３の樹脂残渣を除去するとともに、絶縁層５３の下部分を除去する。デスミア処理では、絶縁層３３，５３が例えば表面から５〜６μｍの厚さだけ除去される。絶縁層５３は、配線パターン６３の表面より下方（外側）に形成された部分の厚さが、このデスミア処理により除去される厚さとなるように設定されている。デスミア処理により、図３（ｄ）に示すように配線パターン６３の表面が露出するとともに、配線パターン６３を形成した部分を除く絶縁層５２の下面を覆うように絶縁膜５３ａが形成される。
次いで、図３（ｅ）に示すように、ビアホール３３ａ内を含む絶縁層３３及び配線パターン４３の上面を被覆するようにシード層８１を形成する。シード層８１は、例えば無電解めっき（例えば、銅）により形成する。同様に、配線パターン６３及び絶縁膜５３ａの下面を被覆するようにシード層８２を形成する。シード層８２は、下方の表面全体を覆うように形成される。
次いで、図４（ａ）に示すように、配線パターン４４（図１参照）及びビア４５ｃに対応した開口８３ａを有するレジスト層８３をシード層８１上に形成する。レジスト層８３は、例えばドライフィルムレジスト（ＤＦＲ）の貼着で形成する。レジスト層８３は、例えばフォトリソグラフィ法によりパターニングする。同様に、シード層８２の下面全体にレジスト層８４を形成する。
次いで、図４（ｂ）に示すように、上方のシード層８１を給電層として電解めっき（例えば、電解銅めっき）により、ビアホール３３ａ内にビア４５ｃを形成するとともに、絶縁層３３の上に配線パターン４４を形成する。このとき、コア基板２１より下方のシード層８２の表面はレジスト層８４により覆われているため、シード層８２は電解めっきが付着しない。
次いで、図４（ｃ）に示すように、レジスト層８３，８４を除去する。
次いで、図４（ｄ）に示すように、シード層８１，８２をエッチングにより除去する。
次いで、図４（ｅ）に示すように、絶縁層３３及び配線パターン４４の上側に、配線パターン４４の一部が電極４４ａとして露出するように開口７１ａを有する保護膜７１を形成する。同様に、絶縁膜５３ａ及び配線パターン６３の下側に、配線パターン６３の一部が外部接続用パッド６３ａとして露出するように開口７２ａを有する保護膜７２を形成する。保護膜７１，７２は、例えばエポキシ樹脂系等の感光性樹脂のソルダレジストフィルムをラミネートし、このレジストを所要の形状にパターニングすることにより形成する。以上の製造工程により、図１に示す配線基板１１を製造することができる。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）配線基板１１において、コア基板２１の上方（第１主面側）には３層の絶縁層３１〜３３が形成され、コア基板２１の下方（第２主面側）には２層の絶縁層５１，５２が形成されている。絶縁層５２の表面には、配線パターン６３と、配線パターン６３間及び配線パターン６３と端部間を覆う絶縁膜５３ａが形成されている。コア基板２１の上方における配線密度は、コア基板２１の下方における配線密度より低い。コア基板２１の上方に形成された３層の絶縁層３１〜３３と、コア基板２１の下方に形成された２層の絶縁層５１，５２は、製造時の硬化収縮により体積が変化する。このように、コア基板２１の上方の絶縁層の総数と、コア基板２１の下方の絶縁層の総数を、互いに異なるようにすることで、配線基板１１の反りを調整することができる。従って、配線基板１１に接続する半導体チップ１２に応じて、配線基板１１の反りを調整することで、半導体チップ１２の端子と配線基板１１の電極４４ａの接続性を高めることができる。
（２）配線基板１１の製造工程において、絶縁層３３に形成したビアホール３３ａに対するデスミア処理において、配線パターン６３の下面が露出する厚さまで絶縁層５３の層全体を除去することで絶縁膜５３ａを形成する。これにより、絶縁層３３を形成する工程において、絶縁層３３と対応する絶縁層５３を一度形成した後に絶縁膜５３ａを残して除去できる。つまり、コア基板２１の上下の各絶縁層３１〜３３，５１〜５３を同一工程で形成しながらも、製造後に異なる層数の絶縁層を有する配線基板１１が形成できる。その結果、多くの工程を追加することなく、配線基板１１を容易に形成することができる。
（３）配線基板１１の製造工程において、図３（ｅ）に示すように、ビアホール３３ａを含む絶縁層３３（第１絶縁層）上面のシード層８１（第１シード層）と、配線パターン６３及び絶縁膜５３ａの下面のシード層８２（第２シード層）を形成する。次いで、図４（ａ）に示すように、シード層８１の上面にビア４５ｃ及び配線パターン４４に応じた開口８３ａを有するレジスト層８３を形成し、シード層８２の下面を被覆するようにレジスト層８４を形成する。次いで、図４（ｂ）に示すように、ビアホール３３ａ内のビア４５ｃと配線パターン４４を形成する。一方、コア基板２１の下方に形成されたシード層８２の下面全体はレジスト層８４により覆われているため、電解めっきが形成されない。これにより、配線基板１１は、上方の配線パターン４１〜４４の層数が下方の配線パターン６１〜６３の層数より多くなる。従来の配線基板は、コア基板の上下面に積層する配線層（配線パターン）と絶縁層を同数としている。このため、微細な配線の引き回しを必要としないコア基板の下方に形成される配線パターン及びビアは、上下の配線パターンを接続するために形成されることが多い。従って、シード層８２の下面全体をレジスト層８４により覆うことで、工程の変更を少なくして配線層を減らすことができる。また、配線層が少なくなることで、配線基板１１の厚みを従来と比べて薄くすることができる。
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、図３（ｃ），図３（ｄ）に示すように、配線パターン６３を覆う絶縁層５３全体を下面側から所定厚さ除去した後に配線パターン４４及びビア４５ｃを形成している。しかし、配線パターン４４及びビア４５ｃを形成した後に絶縁層５３の一部を除去して絶縁膜５３ａとしてもよい。例えば、図３（ｃ）に示す工程の後に、図５（ａ）に示すように、絶縁層３３のビアホール３３ａ内のビア４５ｃと、絶縁層３３上面の配線パターン４４を形成する。次いで、図５（ｂ）に示すように、配線パターン６３の下面に形成された絶縁層５３を薄くして絶縁膜５３ａを形成する。絶縁膜５３ａの形成は、例えば絶縁層５３の下面側から研磨又はエッチングして形成する。エッチング処理は、例えば過マンガン酸溶液によりエッチングする。次いで、図５（ｃ）に示すように、保護膜７１，７２を形成し、配線基板１１を形成する。このような製造方法においても接続不良が低減可能な配線基板１１を製造することができる。
・上記実施形態において、配線パターン４１〜４４，６１〜６３とは別に配線密度を調整するためのダミーパターンを設けた構成としてもよい。図６に示す配線基板１１ａは、絶縁層３３の上面にダミーパターン９１が、絶縁層５２の下面にダミーパターン９２が形成されている。ダミーパターン９１，９２は、例えば配線パターン４４，６３と同一工程で、例えばセミアディティブ法により形成することができる。このような構成では、ダミーパターン９１，９２により配線基板１１ａの配線密度を調整して基板の反りを所望の形状にすることができる。なお、ダミーパターン９１，９２は、コア基板２１の上方及び下方のどちらか一方側のみに形成してもよい。また、最外層に限らず内層に形成してもよい。また、コア基板２１の上下の一方側に複数層形成してもよい。
・上記実施形態において、絶縁層３１〜３３，５１，５２の少なくとも１つの層を補強材入り絶縁層で構成してもよい。例えば図７に示す配線基板１１ｂの絶縁層３１，５１は、補強材入りの絶縁層であって、その他の絶縁層３２〜３３，５２よりも機械的強度（剛性や硬度等）が高い絶縁層である。この絶縁層３１，５１の材料としては、例えば熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。具体的には、絶縁層３１，５１の材料としては、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。これにより、機械的強度を高めた絶縁層３１，５１を用いることで、配線基板１１ｂの反りを所望の形状に調整することができる。
・絶縁層３１〜３３，５１，５２の材料は、エポキシ系樹脂に限定されず、例えばポリイミド系樹脂などその他の材料を用いてもよい。
・配線パターン４１〜４４，６１〜６３の材料は、銅に限定されず、金等の他の金属や合金を用いてもよい。
・配線パターン４１〜４４，６１〜６３の形成は、サブトラクティブ法などの各種の配線形成方法を用いてもよい。
・シード層８１，８２の形成は、無電解めっき法に限定されず、例えばスパッタ法などその他の方法を用いて形成してもよい。
・保護膜７１，７２の形成は、例えば液状のソルダレジストを塗布し、このレジストを所要の形状にパターニングすることにより形成してもよい。
・上記実施形態において、コア基板２１の構造及び材質は特に限定されない
１１，１１ａ，１１ｂ 配線基板
２１ コア基板
３１〜３３，５１〜５３ 絶縁層、
３３ 絶縁層（第１絶縁層）
５３ 絶縁層（第２絶縁層）
３１ａ，３３ａ，５１ａ ビアホール
４１〜４４，６１〜６３ 配線パターン
４４ａ 電極
４５ａ〜４５ｃ，６５ａ，６５ｂ ビア
５３ａ 絶縁膜
８１，８２ シード層（第１シード層，第２シード層）
８３，８４ レジスト層（第１レジスト層，第２レジスト層）
８３ａ 開口
９１，９２ ダミーパターン

Claims (7)

  1. コア基板の上面側の第１配線パターンを覆う第１絶縁層と、前記コア基板の下面側の第２配線パターンを覆う第２絶縁層をそれぞれ形成する工程と、
    前記第１絶縁層にビアホールを形成する工程と、
    前記第２絶縁層を薄くして前記第２配線パターンの表面を露出し、薄くした前記第２絶縁層により絶縁膜を形成する工程と、
    前記第１絶縁層の上面を覆う第１シード層と、前記第２配線パターン及び前記絶縁膜の下面を覆う第２シード層をそれぞれ形成する工程と、
    前記第１シード層を覆い開口を有する第１レジスト層と、前記第２シード層の下面全体を覆う第２レジスト層を形成する工程と、
    前記第１レジスト層の開口内にビア及び配線パターンを形成する工程と、
    前記第１レジスト層と前記第２レジスト層を除去し、露出した前記第１シード層と前記第２シード層を除去する工程と、
    を含む配線基板の製造方法。
  2. 前記第２配線パターンを露出する工程は、
    前記第１絶縁層に形成した前記ビアホール内の残渣を溶解除去する際に、同時に前記第２絶縁層の表面を溶解除去する工程であることを特徴とする請求項１に記載の配線基板の製造方法。
  3. コア基板の上面側の第１配線パターンを覆う第１絶縁層と、前記コア基板の下面側の第２配線パターンを覆う第２絶縁層をそれぞれ形成する工程と、
    前記第１絶縁層にビアホールを形成する工程と、
    前記ビアホール内のビアと、前記第１絶縁層上に形成され前記ビアと接続された配線パターンを形成する工程と、
    前記第２絶縁層を薄くして前記第２配線パターンの表面を露出し、薄くした前記第２絶縁層により絶縁膜を形成する工程と、
    を含む配線基板の製造方法。
  4. 前記第２絶縁層を、研磨又はエッチングにより薄くすること、を特徴とする請求項３に記載の配線基板の製造方法。
  5. コア基板の上面側に形成された絶縁層と、
    前記コア基板の下面側に形成され前記コア基板の上面側の絶縁層より少ない層数の絶縁層と、
    前記コア基板の下面側の絶縁層のうち最外層として形成される前記絶縁層の下面に形成された配線パターンと配線パターンの間、及び配線パターンと前記最外層の絶縁層の外終端との間の前記絶縁層を覆い前記配線パターンの表面が露出するように形成された絶縁膜と、
    を有することを特徴とする配線基板。
  6. 前記コア基板の上面及び下面の少なくとも一方の側に形成されたダミーパターンを含むことを特徴とする請求項５に記載の配線基板。
  7. 前記絶縁層のうち少なくとも１つの層が補強材入り絶縁層であることを特徴とする請求項５又は６に記載の配線基板。
JP2012089245A 2012-04-10 2012-04-10 配線基板の製造方法及び配線基板 Active JP5941735B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012089245A JP5941735B2 (ja) 2012-04-10 2012-04-10 配線基板の製造方法及び配線基板
US13/833,047 US9392684B2 (en) 2012-04-10 2013-03-15 Wiring substrate and method for manufacturing wiring substrate
CN201310097694.0A CN103369874B (zh) 2012-04-10 2013-03-25 布线基板的制造方法以及布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012089245A JP5941735B2 (ja) 2012-04-10 2012-04-10 配線基板の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
JP2013219228A JP2013219228A (ja) 2013-10-24
JP5941735B2 true JP5941735B2 (ja) 2016-06-29

Family

ID=49291407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012089245A Active JP5941735B2 (ja) 2012-04-10 2012-04-10 配線基板の製造方法及び配線基板

Country Status (3)

Country Link
US (1) US9392684B2 (ja)
JP (1) JP5941735B2 (ja)
CN (1) CN103369874B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150047879A (ko) * 2013-10-25 2015-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5662551B1 (ja) 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6584939B2 (ja) * 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6852404B2 (ja) * 2017-01-06 2021-03-31 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
CN113545170A (zh) * 2019-10-31 2021-10-22 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
CN112103195B (zh) * 2020-11-09 2021-07-23 珠海越亚半导体股份有限公司 一种具有围坝的封装结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580638B2 (ja) 1996-05-29 2004-10-27 京セラ株式会社 配線基板及びその製造方法
EP1895586A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
US6391762B1 (en) * 1999-11-12 2002-05-21 Motorola, Inc. Method of forming a microelectronic assembly with a particulate free underfill material and a microelectronic assembly incorporation the same
JP2004080027A (ja) * 2002-07-31 2004-03-11 Ngk Spark Plug Co Ltd 片面積層配線基板およびその製造方法
JP2004221452A (ja) * 2003-01-17 2004-08-05 Noda Screen:Kk 回路基板の製造方法
KR100692850B1 (ko) * 2003-07-31 2007-03-13 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법
CN1316861C (zh) * 2004-03-31 2007-05-16 全懋精密科技股份有限公司 多层电路板及其制法
TWI296492B (en) * 2004-06-29 2008-05-01 Phoenix Prec Technology Corp Un-symmetric circuit board and method for fabricating the same
KR100969326B1 (ko) * 2007-09-18 2010-07-09 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers

Also Published As

Publication number Publication date
US9392684B2 (en) 2016-07-12
CN103369874B (zh) 2017-09-22
CN103369874A (zh) 2013-10-23
US20130264100A1 (en) 2013-10-10
JP2013219228A (ja) 2013-10-24

Similar Documents

Publication Publication Date Title
JP5941735B2 (ja) 配線基板の製造方法及び配線基板
JP6162458B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6951838B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101296996B1 (ko) 배선기판
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI505756B (zh) 印刷電路板及其製造方法
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
JP2007059821A (ja) 配線基板の製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
TWI590391B (zh) 配線基板
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9997474B2 (en) Wiring board and semiconductor device
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
KR20140044733A (ko) 배선 기판 및 배선 기판 제조 방법
US9941232B2 (en) Electronic component device
JP2014072372A (ja) プリント配線板の製造方法及びプリント配線板
JP6671256B2 (ja) 配線基板及びその製造方法
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5941735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150