JP6375121B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents
配線基板、半導体装置及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP6375121B2 JP6375121B2 JP2014037475A JP2014037475A JP6375121B2 JP 6375121 B2 JP6375121 B2 JP 6375121B2 JP 2014037475 A JP2014037475 A JP 2014037475A JP 2014037475 A JP2014037475 A JP 2014037475A JP 6375121 B2 JP6375121 B2 JP 6375121B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- wiring structure
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
Description
以下、図1〜図11に従って第1実施形態を説明する。
図1に示すように、配線基板10は、配線構造11と、配線構造11の一方の側の面(ここでは、上面)に積層された配線構造12と、配線構造11の他方の側の面(ここでは、下面)に積層されたソルダレジスト層13とを有している。配線基板10の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線基板10の平面形状は、20mm×20mm〜40mm×40mm程度の正方形状とすることができる。
配線構造11は、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造11の厚さ方向の略中心部には、コア基板20が設けられている。コア基板20としては、例えば、補強材であるガラスクロス(ガラス織布)にエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。熱硬化性の絶縁性樹脂としては、エポキシ系樹脂に限らず、例えば、ポリイミド系樹脂やシアネート系樹脂などの樹脂材を用いることができる。コア基板20は、所要数(図1では、1個)のガラスクロス20Gを有している。例えば、ガラスクロス20Gは、第1方向に並設されたガラス繊維束と、第1方向と平面視で直交する第2方向に並設されたガラス繊維束とが格子状に平織りされた形態を有している。各ガラス繊維束は、例えば、1本当たりの繊維径が1〜2μm程度のガラス繊維を複数本束ねたものである。各ガラス繊維束の厚さは、例えば、5〜50μm程度とすることができる。なお、ガラス繊維束を用いたガラスクロス20G以外に、炭素繊維束、ポリエステル繊維束、ナイロン繊維束、アラミド繊維束、液晶ポリマ(Liquid Crystal Polymer:LCP)繊維束等を用いた織布や不織布を補強材として用いてもよい。繊維束の織り方は、平織りに限定されず、例えば、朱子織りや綾織りであってもよい。また、コア基板20は、例えば、シリカ(SiO2)やアルミナ(Al2O3)等のフィラーを含有していてもよい。
配線構造12は、配線構造11よりも配線密度の高い配線層が形成された高密度配線層である。配線構造12は、絶縁層35上に積層された配線層50と、絶縁層51と、配線層52と、絶縁層53と、配線層54と、絶縁層55と、配線層56とが順に積層された構造を有している。配線構造12の厚さT1、具体的には配線構造12内の全ての絶縁層を合わせた厚さ(つまり、絶縁層35の上面35Aから絶縁層55の上面までの厚さ)T1は、例えば、20〜40μm程度とすることができる。
図3に示すように、半導体装置60は、配線基板10と、1又は複数の半導体チップ70と、アンダーフィル樹脂75とを有している。
続いて、図4(b)に示す工程では、例えば、銅等を用いた無電解めっき法と電解めっき法等により、各貫通孔20Xの内側面に貫通電極21を形成する。次いで、貫通電極21が形成された各貫通孔20Xの中心部に、例えばエポキシ系樹脂等の絶縁性樹脂を充填して樹脂22を形成する。また、貫通電極21及び樹脂22の上端面及び下端面に、例えば、無電解めっき法と電解めっき法等により銅パターンを形成する。なお、図4(b)では、貫通電極21及び樹脂22の上端面及び下端面に形成された銅パターンと、その周辺部の金属箔とは特に区別していない。このため、図4(b)では、銅パターンを形成した部分も含めて平板状の金属箔81,82として図示している。
次に、図7(a)に示す工程では、絶縁層35の上面35A全面及びビア配線36の上端面36A全面を被覆するようにシード層84を形成する。このシード層84は、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層35の上面35Aが平滑面であるため、その上面35Aに対してスパッタ法によりシード層84を均一に形成することができ、シード層84の上面を平滑に形成することができる。このため、粗化面に対してスパッタ法によりシード層84を形成する場合に比べて、シード層84を薄く形成することができる。例えば、スパッタ法によりシード層84を形成する場合には、まず、絶縁層35の上面35A及びビア配線36の上端面36Aを被覆するように、それら上面35A及び上端面36A上にチタン(Ti)をスパッタリングにより堆積させてTi層を形成する。その後、Ti層上に銅をスパッタリングにより堆積させてCu層を形成する。これにより、2層構造(Ti層/Cu層)のシード層84を形成することができる。このとき、Ti層の厚さは、例えば20〜50nm程度とすることができ、Cu層の厚さは、例えば100〜300nm程度とすることができる。このように、シード層84の下層にTi層を形成することにより、絶縁層35とシード層84との密着性を向上させることができる。なお、Ti層を窒化チタン(TiN)からなるTiN層に変更し、TiN層とCu層からなる2層構造のシード層84を形成するようにしてもよい。ここで、チタンや窒化チタンは、銅よりも耐腐食性の高い金属であり、銅よりも絶縁層35との密着性が高い金属である。また、無電解めっき法によりシード層84を形成する場合には、例えば、無電解銅めっき法によりCu層(1層構造)からなるシード層84を形成することができる。
次に、図10(a)に示した構造体を、スライサー等を用いて切断線A2に沿って切断することにより、個片化された複数の配線基板10を得る。
図11に示す工程では、まず、柱状の接続端子71を有する半導体チップ70を用意する。接続端子71は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
(1)配線基板10は、コア基板20を中心として絶縁層及び配線層が上下略対称に形成された配線構造11を有している。また、配線基板10は、配線構造11の上面に配線層及び絶縁層が複数層積層された配線構造12が形成され、配線構造11の下面にソルダレジスト層13が形成されており、配線構造11を中心として上下非対称の構造になっている。具体的には、外部接続用パッドP2が設けられる配線パターン46Aは配線密度が低いため、その配線パターン46Aと配線構造12との間で配線密度の差が生じ、配線構造11を中心として上下非対称の構造になっている。このため、配線基板10は、反りが発生し易い構造になっている。
以下、図12〜図15に従って第2実施形態を説明する。この実施形態の配線基板10Aは、配線構造11が配線構造11Aに置換された点が上記第1実施形態と異なっている。先の図1〜図11に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
これら絶縁層131の上面131A及びビア配線132の上端面132Aには、配線構造12が積層されている。例えば、配線構造12の配線層50は、ビア配線132の上端面132Aと接続するように、絶縁層131の上面131Aに積層されている。
ここで、配線構造11Aの最下層の配線層142(配線パターン142A及びダミーパターン142B)の体積V2は、配線構造12全体の配線層50,52,54,56の体積V1と略等しくなるように設定されている。具体的には、体積V2に対する体積V1の体積比V1/V2が0.8〜1.5の範囲に設定されている。
次に、図15に示す工程では、図7〜図10に示した工程と同様に、配線構造11Aの上面、つまり絶縁層131の上面131A上及びビア配線132の上端面132A上に、複数の配線層50,52,54,56と複数の絶縁層51,53,55とを交互に積層する。これにより、配線構造11Aの上面に配線構造12が積層される。その後、配線構造11Aの下面、つまり絶縁層141の下面に、最下層の配線パターン142Aの所要箇所に画定される外部接続用パッドP2を露出させるための開口部13Xを有するソルダレジスト層13(図12参照)を積層する。
以上説明した実施形態によれば、第1実施形態の(1)〜(6)の効果に加えて、以下の効果を奏することができる。
以下、図16に従って第3実施形態を説明する。この実施形態の配線基板10Bは、配線構造11が配線構造11Bに置換された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図15に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
以下、図17に従って第4実施形態を説明する。この実施形態の配線基板10Cは、配線構造11が配線構造11Cに置換された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図16に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
以下、図18に従って第5実施形態を説明する。この実施形態の配線基板10Dは、最上層の配線層56の構造が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図17に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
(適用例1)
まず、図19に従って、配線基板10Dに他の半導体パッケージ200を搭載した半導体装置61について説明する。
半導体パッケージ200は、配線基板210と、その配線基板210に実装された1又は複数の半導体チップ220と、配線基板210と半導体チップ220との間に形成されたアンダーフィル樹脂225とを有している。
次に、図20に従って、配線基板10Dを電子部品内蔵基板62に適用した場合について説明する。
(適用例3)
次に、図21に従って、図20に示した電子部品内蔵基板62に、他の半導体パッケージ300を搭載した半導体装置63について説明する。
半導体パッケージ300は、配線基板310と、その配線基板310に実装された1又は複数の半導体チップ320と、配線基板310と半導体チップ320との間に形成されたアンダーフィル樹脂325とを有している。
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第2〜第4実施形態の配線基板10A〜10Cにおける最上層の配線層56に、上記第5実施形態の配線基板10Dと同様に、接続パッドP3を設けるようにしてもよい。
(反りのシミュレーション)
図1に示した配線基板10と同様の構造を有する配線基板(以下、「配線基板A」とする)について、反りのシミュレーションを実行した。具体的には、配線基板Aの平面形状は、19.5mm×13.5mmの矩形状とした。また、コア基板20の厚さを800μm、配線構造11内の配線層23,24の厚さを35μm、配線層32,34,42,44の厚さを15μm、配線構造11内の絶縁層31,33,35,41,43,45の厚さを30μm、ソルダレジスト層13の厚さを25μmに固定した。そして、このような配線基板Aにおいて、最下層の配線層46の体積V2に対する、配線構造12内の配線層50,52,54,56の体積V1の体積比V1/V2を、0.8、1.0、1.3、1.5に変えた場合の反りのシミュレーションを実行した。なお、比較例として、体積V2に対する体積V1の体積比V1/V2を0.5、1.9、2.5とした場合の反りのシミュレーションも実行した。
配線基板Aの配線構造12(高密度配線層)における絶縁層の熱膨張係数(例えば、50〜70ppm/℃程度)は、コア基板20の熱膨張係数(例えば、10ppm/℃程度)よりも大きい。このため、配線基板AのパッドP1に半導体チップ70を搭載する際の加熱処理では、コア基板20よりも配線構造12が大きく膨張する。このため、図24(b)に示すように、半導体チップ70の搭載前に配線構造12側が凸に反っている場合には、半導体チップ70を搭載する際の加熱処理によって配線基板Aの反りが悪化してしまう。これに対し、図24(a)に示すように、半導体チップ70の搭載前に配線構造12側が凹に反っている場合には、半導体チップ70を搭載する際の加熱処理において配線基板Aの反りが改善される。以上のことから、半導体チップ70を搭載する前の配線基板Aの反りの向きは、配線構造12側が凹に反る方向が好適である。
11,11A〜11C 配線構造(第1配線構造)
12 配線構造(第2配線構造)
13 ソルダレジスト層(最外絶縁層)
20 コア基板
23,24,32,34,42,44 配線層
31,33,43,45,141 絶縁層
35,41,131、165 絶縁層(第1絶縁層、最上層の絶縁層)
35A,41A,131A,165A 上面
35X,41X,131X,165X 貫通孔
36,48,132,166 ビア配線
36A,48A,132A,166A 上端面
41X,43X,45X,161X,163X 貫通孔
46,142,160 配線層(最下層の配線層)
46A,142A,160A 配線パターン
46B,142B,160B ダミーパターン
50 配線層(第1配線層)
52,54 配線層
56 配線層(最上層の配線層)
51,53,55 絶縁層
60 半導体装置
70 半導体チップ
83,150 導電層
84 シード層
161,163,165 絶縁層
162,164 配線層
T1 厚さ
T2 厚さ
Claims (10)
- 配線層と絶縁層とが複数層積層された構造を有する第1配線構造と、
配線層と絶縁層とが複数層積層された構造を有し、前記第1配線構造の上面に積層された第2配線構造と、
前記第1配線構造の下面に積層され、前記第1配線構造における最下層の配線層の一部を被覆する最外絶縁層と、を有し、
前記第2配線構造の配線密度は、前記第1配線構造の配線密度よりも高く、
前記第2配線構造が有する各配線層の厚さは、前記第1配線構造が有する各配線層の厚さよりも薄く、
前記第2配線構造における最上層の絶縁層の上面に、前記第2配線構造における最上層の配線層が形成されており、
前記最上層の配線層は、電子部品搭載用パッドを有しており、
前記最下層の配線層は、外部接続用パッドを有しており、
前記最外絶縁層は、前記外部接続用パッドを露出する開口部を有しており、
前記最外絶縁層は、単層の絶縁層であり、
前記最下層の配線層の体積に対する、前記第2配線構造全体の配線層の体積の体積比が、0.8〜1.5であり、
前記最外絶縁層の厚さは、前記第2配線構造内の全ての絶縁層を合わせた厚さと等しい、又は前記第2配線構造内の全ての絶縁層を合わせた厚さよりも厚いことを特徴とする配線基板。 - 前記体積比は、1.0〜1.5であることを特徴とする請求項1に記載の配線基板。
- 前記最下層の配線層は、配線パターンと、前記配線パターンの形成されていない領域に形成されたダミーパターンとを有することを特徴とする請求項1又は2に記載の配線基板。
- 前記第1配線構造が有する絶縁層は、非感光性樹脂を主成分とする絶縁層であり、
前記第2配線構造が有する絶縁層は、感光性樹脂を主成分とする絶縁層であって、前記第1配線構造が有する絶縁層よりも薄い絶縁層であり、
前記最外絶縁層は、感光性樹脂を主成分とする絶縁層であることを特徴とする請求項1〜3のいずれか一項に記載の配線基板。 - 前記第1配線構造は、
前記第1配線構造の最上層に形成された第1絶縁層と、
前記第1絶縁層の上面に開口し、前記第1絶縁層を厚さ方向に貫通する貫通孔と、
前記貫通孔内に充填され、前記第1絶縁層から露出された上端面を有するビア配線と、を有し、
前記第2配線構造は、前記第1絶縁層の上面及び前記ビア配線の上端面に積層された第1配線層を有し、
前記第1配線層は、前記ビア配線の上端面とシード層を介して接続されていることを特徴とする請求項1〜4のいずれか一項に記載の配線基板。 - 前記第1絶縁層の上面及び前記ビア配線の上端面は研磨面であることを特徴とする請求項5に記載の配線基板。
- 前記第1配線構造は、
補強材入りの絶縁性樹脂からなるコア基板と、
前記コア基板の上面に積層された、補強材入りの絶縁性樹脂からなる絶縁層と、前記コア基板の下面に積層された、補強材入りの絶縁性樹脂からなる絶縁層と、を有することを特徴とする請求項1〜6のいずれか一項に記載の配線基板。 - 前記第1配線構造が有する絶縁層に形成された貫通孔の全てが、前記最外絶縁層側の開口部に対して前記第2配線構造側の開口部が拡開されたテーパ状に形成されている、又は、前記第1配線構造が有する絶縁層に形成された貫通孔の全てが、前記第2配線構造側の開口部に対して前記最外絶縁層側の開口部が拡開されたテーパ状に形成されていることを特徴とする請求項1〜7のいずれか一項に記載の配線基板。
- 請求項1〜8のいずれか一項に記載の配線基板と、
前記第2配線構造の最上層の配線層にフリップチップ実装された半導体チップと、
を有することを特徴とする半導体装置。 - 非感光性樹脂を主成分とする絶縁層と配線層とを複数層有する第1配線構造を形成する工程と、
前記第1配線構造の上面に、感光性樹脂を主成分とする絶縁層と配線層とを複数層有する第2配線構造を積層する工程と、
前記第1配線構造の下面に、感光性樹脂を主成分とする単層の絶縁層である最外絶縁層を積層する工程と、を有し、
前記第1配線構造を形成する工程は、
配線層を被覆する非感光性樹脂を主成分とする最上層の第1絶縁層を形成する工程と、
前記第1絶縁層を厚さ方向に貫通する貫通孔を形成する工程と、
前記貫通孔を充填するとともに、前記第1絶縁層の上面を被覆する導電層を形成する工程と、
前記導電層と前記第1絶縁層の上面とを研磨することにより、前記第1絶縁層の上面を平滑化するとともに、前記第1絶縁層から露出する上端面を有するビア配線を形成する工程と、を有し、
前記第2配線構造を積層する工程は、
前記第1絶縁層の上面に、前記ビア配線の上端面に接合される配線層を形成する工程と、
前記第2配線構造における最上層の絶縁層の上面に、前記第2配線構造における最上層の配線層を形成する工程と、を含み、
前記第2配線構造が有する各配線層の厚さは、前記第1配線構造が有する各配線層の厚さよりも薄く形成され、
前記第2配線構造における最上層の配線層は、電子部品搭載用パッドを有しており、
前記最外絶縁層には、前記第1配線構造における最下層の配線層の一部を外部接続用パッドとして露出させるための開口部が形成され、
前記最下層の配線層の体積に対する、前記第2配線構造全体の配線層の体積の体積比が、0.8〜1.5となるように形成され、
前記最外絶縁層の厚さは、前記第2配線構造内の全ての絶縁層を合わせた厚さと等しくなるように、又は前記第2配線構造内の全ての絶縁層を合わせた厚さよりも厚くなるように設定されることを特徴とする配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014037475A JP6375121B2 (ja) | 2014-02-27 | 2014-02-27 | 配線基板、半導体装置及び配線基板の製造方法 |
| US14/623,689 US9220167B2 (en) | 2014-02-27 | 2015-02-17 | Wiring substrate, semiconductor device, and method of manufacturing wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014037475A JP6375121B2 (ja) | 2014-02-27 | 2014-02-27 | 配線基板、半導体装置及び配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015162607A JP2015162607A (ja) | 2015-09-07 |
| JP6375121B2 true JP6375121B2 (ja) | 2018-08-15 |
Family
ID=53883634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014037475A Active JP6375121B2 (ja) | 2014-02-27 | 2014-02-27 | 配線基板、半導体装置及び配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9220167B2 (ja) |
| JP (1) | JP6375121B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11521922B2 (en) | 2020-06-30 | 2022-12-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI411073B (zh) * | 2010-08-13 | 2013-10-01 | 欣興電子股份有限公司 | 嵌埋被動元件之封裝基板及其製法 |
| JP2016139632A (ja) * | 2015-01-26 | 2016-08-04 | 京セラ株式会社 | 配線基板 |
| CN104657707B (zh) * | 2015-01-30 | 2018-03-20 | 业成光电(深圳)有限公司 | 指纹识别装置及其制作方法 |
| US9837484B2 (en) | 2015-05-27 | 2017-12-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming substrate including embedded component with symmetrical structure |
| CN106356673B (zh) * | 2015-07-17 | 2018-06-15 | 华为技术有限公司 | 一种卡托及其制备方法、移动终端 |
| JP2017108070A (ja) * | 2015-12-11 | 2017-06-15 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP6566879B2 (ja) * | 2016-01-28 | 2019-08-28 | 新光電気工業株式会社 | 電子部品内蔵基板 |
| JP6661232B2 (ja) * | 2016-03-01 | 2020-03-11 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 |
| JP2017162849A (ja) * | 2016-03-07 | 2017-09-14 | イビデン株式会社 | 配線基板及びその製造方法 |
| JP2018026392A (ja) * | 2016-08-08 | 2018-02-15 | イビデン株式会社 | 配線板及びその製造方法 |
| JP6711262B2 (ja) * | 2016-12-26 | 2020-06-17 | 株式会社デンソー | 電子装置 |
| EP3373714B1 (en) * | 2017-03-08 | 2023-08-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Hybrid component carrier and method for manufacturing the same |
| US10643936B2 (en) * | 2017-05-31 | 2020-05-05 | Dyi-chung Hu | Package substrate and package structure |
| KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
| JP2019041041A (ja) * | 2017-08-28 | 2019-03-14 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 |
| US11309252B2 (en) * | 2017-11-13 | 2022-04-19 | Dyi-chung Hu | Package substrate and package structure |
| US12176277B2 (en) * | 2017-11-13 | 2024-12-24 | Dyi-chung Hu | Package substrate and package structure |
| US10818584B2 (en) * | 2017-11-13 | 2020-10-27 | Dyi-chung Hu | Package substrate and package structure |
| JP7352840B2 (ja) * | 2018-09-14 | 2023-09-29 | ニデックアドバンステクノロジー株式会社 | 検査指示情報生成装置、基板検査システム、検査指示情報生成方法、及び検査指示情報生成プログラム |
| JP7289620B2 (ja) * | 2018-09-18 | 2023-06-12 | 新光電気工業株式会社 | 配線基板、積層型配線基板、半導体装置 |
| JP7099359B2 (ja) * | 2019-02-20 | 2022-07-12 | 株式会社村田製作所 | コイル部品 |
| US11069605B2 (en) * | 2019-04-30 | 2021-07-20 | Advanced Semiconductor Engineering, Inc. | Wiring structure having low and high density stacked structures |
| TWI701979B (zh) * | 2019-05-17 | 2020-08-11 | 欣興電子股份有限公司 | 線路板及其製作方法 |
| KR20210050106A (ko) * | 2019-10-28 | 2021-05-07 | 삼성전기주식회사 | 인쇄회로기판 |
| US20220069489A1 (en) * | 2020-08-28 | 2022-03-03 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
| JP7603516B2 (ja) * | 2021-04-21 | 2024-12-20 | イビデン株式会社 | 配線基板 |
| KR102897592B1 (ko) * | 2021-06-16 | 2025-12-09 | 삼성전자주식회사 | 집적회로 장치 |
| US11990399B2 (en) * | 2021-09-24 | 2024-05-21 | Texas Instruments Incorporated | Device with dummy metallic traces |
| WO2023090115A1 (ja) * | 2021-11-18 | 2023-05-25 | 株式会社村田製作所 | 配線基板 |
| CN114121794A (zh) * | 2021-11-26 | 2022-03-01 | 长电集成电路(绍兴)有限公司 | 布线层结构及其制备方法 |
| US20230187333A1 (en) * | 2021-12-13 | 2023-06-15 | Panelsemi Corporation | Substrate structure and electronic device |
| US12108530B2 (en) * | 2022-01-13 | 2024-10-01 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
| CN116489875A (zh) * | 2022-01-13 | 2023-07-25 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
| JP2023183320A (ja) * | 2022-06-15 | 2023-12-27 | 新光電気工業株式会社 | 積層基板及び積層基板の製造方法 |
| US12148688B2 (en) * | 2023-02-13 | 2024-11-19 | Dyi-chung Hu | Semiconductor substrate and manufacturing method thereof |
| TWI884561B (zh) * | 2023-02-13 | 2025-05-21 | 胡迪群 | 半導體基板及其製造方法 |
| US20250174533A1 (en) * | 2023-11-29 | 2025-05-29 | Mediatek Inc. | Semiconductor package structure |
| TWI859075B (zh) * | 2024-02-19 | 2024-10-11 | 欣興電子股份有限公司 | 線路板結構 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2059020C (en) * | 1991-01-09 | 1998-08-18 | Kohji Kimbara | Polyimide multilayer wiring board and method of producing same |
| JPH0810792B2 (ja) * | 1991-05-10 | 1996-01-31 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JP2833521B2 (ja) * | 1995-05-18 | 1998-12-09 | 日本電気株式会社 | 配線基板 |
| JP3370498B2 (ja) * | 1995-12-19 | 2003-01-27 | 新光電気工業株式会社 | 半導体装置用基板 |
| US6565954B2 (en) * | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| JP2003023252A (ja) | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP5191074B2 (ja) | 2001-07-10 | 2013-04-24 | イビデン株式会社 | 多層プリント配線板 |
| JP4119205B2 (ja) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | 多層配線基板 |
| JP2005072328A (ja) * | 2003-08-26 | 2005-03-17 | Kyocera Corp | 多層配線基板 |
| JP2006216714A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2010177555A (ja) * | 2009-01-30 | 2010-08-12 | Micronics Japan Co Ltd | 多層配線基板及びその製造方法並びにプローブカード |
| JP6081693B2 (ja) * | 2011-09-12 | 2017-02-15 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP2013135080A (ja) * | 2011-12-26 | 2013-07-08 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP5941735B2 (ja) * | 2012-04-10 | 2016-06-29 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
| JP6016510B2 (ja) * | 2012-08-03 | 2016-10-26 | 日本特殊陶業株式会社 | 配線基板及び配線基板の製造方法 |
| JP6169955B2 (ja) * | 2013-04-17 | 2017-07-26 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2014
- 2014-02-27 JP JP2014037475A patent/JP6375121B2/ja active Active
-
2015
- 2015-02-17 US US14/623,689 patent/US9220167B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11521922B2 (en) | 2020-06-30 | 2022-12-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150245473A1 (en) | 2015-08-27 |
| JP2015162607A (ja) | 2015-09-07 |
| US9220167B2 (en) | 2015-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP5662551B1 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6324876B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6298722B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6170832B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
| JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
| JP6375159B2 (ja) | 配線基板、半導体パッケージ | |
| JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US9997474B2 (en) | Wiring board and semiconductor device | |
| JP6341714B2 (ja) | 配線基板及びその製造方法 | |
| US20140097009A1 (en) | Wiring substrate | |
| JP2022016495A (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
| JP2014127623A (ja) | 配線基板及び配線基板の製造方法 | |
| JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US9392684B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP6368635B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6626687B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6343058B2 (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180528 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6375121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |