JP6375121B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6375121B2
JP6375121B2 JP2014037475A JP2014037475A JP6375121B2 JP 6375121 B2 JP6375121 B2 JP 6375121B2 JP 2014037475 A JP2014037475 A JP 2014037475A JP 2014037475 A JP2014037475 A JP 2014037475A JP 6375121 B2 JP6375121 B2 JP 6375121B2
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating layer
wiring structure
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014037475A
Other languages
English (en)
Other versions
JP2015162607A (ja
Inventor
清水 規良
規良 清水
田中 正人
正人 田中
小山 利徳
利徳 小山
六川 昭雄
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014037475A priority Critical patent/JP6375121B2/ja
Priority to US14/623,689 priority patent/US9220167B2/en
Publication of JP2015162607A publication Critical patent/JP2015162607A/ja
Application granted granted Critical
Publication of JP6375121B2 publication Critical patent/JP6375121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • H10W70/692Ceramics or glasses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/045Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09409Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10204Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/401Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、半導体パッケージ等に用いられる配線基板として、配線パターンを高密度化するため、コア基板の上下両面にビルドアップ配線層と絶縁層とを積層したビルドアップ配線基板が知られている(例えば、特許文献1,2参照)。
特開2003−023252号公報 特開2003−023253号公報
ところで、上述した配線基板において、例えば、配線基板の上方に半導体チップを搭載し下方に実装基板を接続するような場合には、上方と下方とで物性値(熱膨張係数や弾性率等)に差が生じる。このような物性値の相違に起因して、配線基板に反りが生じ易くなるという問題がある。
本発明の一観点によれば、配線層と絶縁層とが複数層積層された構造を有する第1配線構造と、配線層と絶縁層とが複数層積層された構造を有し、前記第1配線構造の上面に積層された第2配線構造と、前記第1配線構造の下面に積層され、前記第1配線構造における最下層の配線層の一部を被覆する最外絶縁層と、を有し、前記第2配線構造の配線密度は、前記第1配線構造の配線密度よりも高く、前記第2配線構造が有する各配線層の厚さは、前記第1配線構造が有する各配線層の厚さよりも薄く、前記第2配線構造における最上層の絶縁層の上面に、前記第2配線構造における最上層の配線層が形成されており、前記最上層の配線層は、電子部品搭載用パッドを有しており、前記最下層の配線層は、外部接続用パッドを有しており、前記最外絶縁層は、前記外部接続用パッドを露出する開口部を有しており、前記最外絶縁層は、単層の絶縁層であり、前記最下層の配線層の体積に対する、前記第2配線構造全体の配線層の体積の体積比が、0.8〜1.5であり、前記最外絶縁層の厚さは、前記第2配線構造内の全ての絶縁層を合わせた厚さと等しい、又は前記第2配線構造内の全ての絶縁層を合わせた厚さよりも厚い。
本発明の一観点によれば、反りを抑制することができるという効果を奏する。
第1実施形態の配線基板を示す概略断面図(図2における1−1断面図)。 第1実施形態の配線基板を示す概略平面図。本図では、ソルダレジスト層が透視的に描かれている。 第1実施形態の半導体装置を示す概略断面図。 (a)〜(d)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a)〜(c)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a)は、第1実施形態の配線基板の製造方法を示す概略断面図、(b)は(a)に示した構造体の一部を拡大した拡大断面図。 (a)、(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a)は、第1実施形態の配線基板の製造方法を示す概略断面図、(b)は、(a)に示した構造体の一部を拡大した拡大断面図。 第1実施形態の半導体装置の製造方法を示す概略断面図。 第2実施形態の配線基板を示す概略断面図。 (a)、(b)は、第2実施形態の配線基板の製造方法を示す概略断面図。 (a)〜(c)は、第2実施形態の配線基板の製造方法を示す概略断面図。 第2実施形態の配線基板の製造方法を示す概略断面図。 第3実施形態の配線基板を示す概略断面図。 第4実施形態の配線基板を示す概略断面図。 第5実施形態の配線基板を示す概略断面図。 第5実施形態の配線基板の適用例を示す概略断面図。 第5実施形態の配線基板の適用例を示す概略断面図。 第5実施形態の配線基板の適用例を示す概略断面図。 変形例における最下層の配線層を示す概略平面図。 シミュレーション結果を示す説明図。 (a)、(b)は、配線基板の反りの向きを示す説明図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
(第1実施形態)
以下、図1〜図11に従って第1実施形態を説明する。
図1に示すように、配線基板10は、配線構造11と、配線構造11の一方の側の面(ここでは、上面)に積層された配線構造12と、配線構造11の他方の側の面(ここでは、下面)に積層されたソルダレジスト層13とを有している。配線基板10の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線基板10の平面形状は、20mm×20mm〜40mm×40mm程度の正方形状とすることができる。
まず、配線構造11の構造について説明する。
配線構造11は、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造11の厚さ方向の略中心部には、コア基板20が設けられている。コア基板20としては、例えば、補強材であるガラスクロス(ガラス織布)にエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。熱硬化性の絶縁性樹脂としては、エポキシ系樹脂に限らず、例えば、ポリイミド系樹脂やシアネート系樹脂などの樹脂材を用いることができる。コア基板20は、所要数(図1では、1個)のガラスクロス20Gを有している。例えば、ガラスクロス20Gは、第1方向に並設されたガラス繊維束と、第1方向と平面視で直交する第2方向に並設されたガラス繊維束とが格子状に平織りされた形態を有している。各ガラス繊維束は、例えば、1本当たりの繊維径が1〜2μm程度のガラス繊維を複数本束ねたものである。各ガラス繊維束の厚さは、例えば、5〜50μm程度とすることができる。なお、ガラス繊維束を用いたガラスクロス20G以外に、炭素繊維束、ポリエステル繊維束、ナイロン繊維束、アラミド繊維束、液晶ポリマ(Liquid Crystal Polymer:LCP)繊維束等を用いた織布や不織布を補強材として用いてもよい。繊維束の織り方は、平織りに限定されず、例えば、朱子織りや綾織りであってもよい。また、コア基板20は、例えば、シリカ(SiO)やアルミナ(Al)等のフィラーを含有していてもよい。
コア基板20には、所要の箇所(図1では3箇所)に貫通孔20Xが設けられている。貫通孔20Xは、コア基板20の上面20Aから下面20Bまでを貫通するように形成されている。貫通孔20Xは、図示は省略するが、例えば平面視略円形状に形成されている。その貫通孔20Xの直径は、例えば、100〜200μm程度とすることができる。貫通孔20Xのピッチは、例えば、200〜400μm程度とすることができる。
貫通孔20Xの内側面には、コア基板20を厚さ方向に貫通する貫通電極21が形成されている。貫通孔20Xの中心部(つまり、貫通電極21よりも内側の貫通孔20X)には、樹脂22が充填されている。貫通電極21の材料としては、例えば、銅(Cu)や銅合金を用いることができる。樹脂22の材料としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。
コア基板20の上面20Aには配線層23が形成され、コア基板20の下面20Bには配線層24が形成されている。これら配線層23,24は貫通電極21を介して相互に電気的に接続されている。なお、配線層23,24の材料としては、例えば、銅や銅合金を用いることができる。配線層23,24の厚さは、例えば、15〜35μm程度とすることができる。配線層23,24のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。ここで、ラインアンドスペースは、配線の幅と、隣り合う配線同士の間隔とを示す。
コア基板20の上面20Aには、絶縁層31と、配線層32と、絶縁層33と、配線層34と、絶縁層35と、ビア配線36が順に積層されている。絶縁層31,33,35の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層31,33,35は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層32,34及びビア配線36の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層31,33,35の厚さは、例えば、20〜45μm程度とすることができる。配線層32,34の厚さは、例えば、15〜35μm程度とすることができる。配線層32,34のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。
絶縁層31は、コア基板20の上面20Aに、配線層23を被覆するように形成されている。絶縁層31には、所要の箇所に、当該絶縁層31を厚さ方向に貫通して配線層23の上面を露出する貫通孔31Xが形成されている。
配線層32は、絶縁層31の上面に積層されている。配線層32は、貫通孔31X内に充填されたビア配線を介して配線層23と電気的に接続されている。この配線層32は、例えば、貫通孔31X内に充填されたビア配線と一体に形成されている。
絶縁層33は、絶縁層31の上面に、配線層32を被覆するように形成されている。絶縁層33には、所要の箇所に、当該絶縁層33を厚さ方向に貫通して配線層32の上面を露出する貫通孔33Xが形成されている。
配線層34は、絶縁層33の上面に積層されている。配線層34は、貫通孔33X内に充填されたビア配線を介して配線層32と電気的に接続されている。この配線層34は、例えば、貫通孔33X内に充填されたビア配線と一体に形成されている。
絶縁層35は、絶縁層33の上面に、配線層34を被覆するように形成されている。絶縁層35には、当該絶縁層35の上面35Aの所要の箇所に開口し、当該絶縁層35を厚さ方向に貫通して配線層34の上面を露出する貫通孔35Xが形成されている。
絶縁層35の上面35Aは、凹凸が少ない平滑面(低粗度面)である。例えば、絶縁層35の上面35Aは、貫通孔35Xの内側面よりも表面粗度が低くなっている。絶縁層35の上面35Aの粗度は、表面粗さRa値で例えば15〜40nm程度となるように設定されている。また、貫通孔35Xの内側面の粗度は、表面粗さRa値で例えば300〜400nm程度となるように設定されている。ここで、表面粗さRa値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
ここで、貫通孔31X,33X,35Xは、図1において下側(コア基板20側)から上側(配線構造12側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔31X,33X,35Xは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。貫通孔31X,33X,35Xの上側の開口端の開口径は、例えば、60〜70μm程度とすることができる。
貫通孔35X内には、配線層34と絶縁層35の上面35A上に形成された配線層50とを電気的に接続するビア配線36が形成されている。このビア配線36は、絶縁層35を厚さ方向に貫通するように形成されている。ビア配線36は、貫通孔35Xと同様に、図1において下側(配線層34側)から上側(配線層50側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア配線36は、上端面36Aが下端面よりも大径となる略逆円錐台形状に形成されている。ビア配線36の上端面36Aは、絶縁層35から露出されている。例えば、ビア配線36の上端面36Aは、絶縁層35の上面35Aと略面一に形成されている。そして、ビア配線36の上端面36Aは配線層50に直接接合されている。なお、ビア配線36の上端面36Aの直径は、例えば、60〜70μm程度とすることができる。ビア配線36の材料としては、例えば、銅や銅合金を用いることができる。
コア基板20の下面20Bには、絶縁層41と、配線層42と、絶縁層43と、配線層44と、絶縁層45と、最外層(ここでは、最下層)の配線層46とが順に積層されている。絶縁層41,43,45の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を主成分とする熱硬化性の絶縁性樹脂を用いることができる。これら絶縁層41,43,45は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層42,44,46の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層41,43,45の厚さは、例えば、20〜45μm程度とすることができる。配線層42,44,46の厚さは、例えば、15〜35μm程度とすることができる。配線層42,44,46のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。
絶縁層41は、コア基板20の下面20Bに、配線層24を被覆するように形成されている。絶縁層41には、所要の箇所に、当該絶縁層41を厚さ方向に貫通して配線層24の下面を露出する貫通孔41Xが形成されている。
配線層42は、絶縁層41の下面に積層されている。配線層42は、貫通孔41X内に充填されたビア配線を介して配線層24と電気的に接続されている。この配線層42は、例えば、貫通孔41X内に充填されたビア配線と一体に形成されている。
絶縁層43は、絶縁層41の下面に、配線層42を被覆するように形成されている。絶縁層43には、所要の箇所に、当該絶縁層43を厚さ方向に貫通して配線層42の下面を露出する貫通孔43Xが形成されている。
配線層44は、絶縁層43の下面に積層されている。配線層44は、貫通孔43X内に充填されたビア配線を介して配線層42と電気的に接続されている。この配線層44は、例えば、貫通孔43X内に充填されたビア配線と一体に形成されている。
絶縁層45は、絶縁層43の下面に、配線層44を被覆するように形成されている。絶縁層45は、配線構造11の最下層に形成された絶縁層である。絶縁層45には、所要の箇所に、当該絶縁層45を厚さ方向に貫通して配線層44の下面を露出する貫通孔45Xが形成されている。
ここで、貫通孔41X,43X,45Xは、図1において上側(コア基板20側)から下側(ソルダレジスト層13側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔41X,43X,45Xは、下側の開口端の開口径が上側の開口端の開口径よりも大径となる円錐台形状に形成されている。貫通孔41X,43X,45Xの下側の開口端の開口径は、例えば、60〜70μm程度とすることができる。
配線層46は、絶縁層45の下面に積層されている。配線層46は、配線構造11の最下層(最外層)に形成された配線層である。配線層46の一部は、貫通孔45X内に充填されたビア配線47を介して配線層44と電気的に接続されている。
配線層46は、例えば、ビア配線47と一体に形成され、ビア配線47を介して配線層44と電気的に接続された配線パターン46Aと、配線パターン46Aの形成(配置)されていない領域の一部に形成されたダミーパターン46Bとを有している。配線パターン46Aは、例えば、当該配線基板10をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続される外部接続用パッドP2として機能する。ダミーパターン46Bは、例えば、ベタ状に形成されている。また、ダミーパターン46Bは、例えば、直上の配線層44(ビア配線47)と電気的に接続されず、電気的に孤立(フローティング)している。
図2に示すように、配線パターン46Aは、例えば、平面視でマトリクス状に配置されている。ダミーパターン46Bは、例えば、隣接する配線パターン46A間に形成されている。配線パターン46A及びダミーパターン46Bの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線パターン46Aの平面形状は、直径が250〜400μm程度の円形状とすることができる。また、ダミーパターン46Bは、例えば、平面視略菱形状に形成されている。
このように、図1に示した配線構造11では、コア基板20の上下両面に同一層数の絶縁層及び配線層が積層されている。すなわち、コア基板20を中心として絶縁層及び配線層が上下略対称に形成されている。このため、配線構造11は、反りに強い構造である。とくに、各絶縁層を同一層厚とすることにより、上下のバランスが向上するため、反りに強い構造となる。
本実施形態では、コア基板20の上面20Aに3層の絶縁層(絶縁層31,33,35)が形成され、コア基板20の下面20Bに3層の絶縁層(絶縁層41,43,45)が形成されている。これに限らず、コア基板20の上面20A及び下面20Bにそれぞれ形成される絶縁層の数は3層以外の層数に設定してもよい。また、コア基板20の上面20Aに4層の配線層(配線層23,32,34及びビア配線36)が形成され、コア基板20の下面20B側に4層の配線層(配線層24,42,44,46)が形成されている。これに限らず、コア基板20の上面20A及び下面20Bにそれぞれ形成される配線層の数は4層以外の層数に設定してもよい。
次に、配線構造12の構造について説明する。
配線構造12は、配線構造11よりも配線密度の高い配線層が形成された高密度配線層である。配線構造12は、絶縁層35上に積層された配線層50と、絶縁層51と、配線層52と、絶縁層53と、配線層54と、絶縁層55と、配線層56とが順に積層された構造を有している。配線構造12の厚さT1、具体的には配線構造12内の全ての絶縁層を合わせた厚さ(つまり、絶縁層35の上面35Aから絶縁層55の上面までの厚さ)T1は、例えば、20〜40μm程度とすることができる。
ここで、配線層50,52,54,56の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層51,53,55の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。これら絶縁層51,53,55は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
また、配線層50,52,54,56は、配線構造11の配線層よりも薄い配線層である。配線層50,52,54の厚さは、例えば、1〜3μm程度とすることができる。配線層56の厚さは、例えば、10〜15μm程度とすることができる。配線層50,52,54のラインアンドスペース(L/S)は、例えば、2μm/2μm程度とすることができる。また、絶縁層51,53,55は、配線構造11の絶縁層よりも薄い絶縁層である。絶縁層51,53,55の厚さは、例えば、5〜10μm程度とすることができる。
配線層50は、ビア配線36の上端面36Aと接続するように、絶縁層35の上面35A上に積層されている。すなわち、配線層50の下面の一部がビア配線36の上端面36Aと接しており、配線層50とビア配線36とが電気的に接続されている。換言すると、配線層50とビア配線36とは電気的に接続されているが、一体的ではない。具体的には、配線層50は、例えば、ビア配線36(例えば、銅(Cu)層)の上端面36A上に形成されたシード層(例えば、チタン(Ti)層とCu層の積層体)と、そのシード層上に形成された金属層(例えば、Cu層)とを有している。
絶縁層51は、絶縁層35の上面35Aに、配線層50を被覆するように形成されている。絶縁層51は、配線層50から露出する絶縁層35の上面35A全面を被覆するように形成されている。絶縁層51には、所要の箇所に、当該絶縁層51を厚さ方向に貫通して配線層50の上面を露出する貫通孔51Xが形成されている。
配線層52は、絶縁層51の上面に積層されている。配線層52は、貫通孔51X内に充填されたビア配線を介して配線層50と電気的に接続されている。この配線層52は、例えば、貫通孔51X内に充填されたビア配線と一体に形成されている。
絶縁層53は、絶縁層51の上面に、配線層52を被覆するように形成されている。絶縁層53には、所要の箇所に、当該絶縁層53を厚さ方向に貫通して配線層52の上面を露出する貫通孔53Xが形成されている。
配線層54は、絶縁層53の上面に積層されている。配線層54は、貫通孔53X内に充填されたビア配線を介して配線層52と電気的に接続されている。この配線層54は、例えば、貫通孔53X内に充填されたビア配線と一体に形成されている。
絶縁層55は、絶縁層53の上面に、配線層54を被覆するように形成されている。絶縁層55には、所要の箇所に、当該絶縁層55を厚さ方向に貫通して配線層54の上面を露出する貫通孔55Xが形成されている。
ここで、貫通孔51X,53X,55Xは、図1において下側(配線構造11側)から上側(配線層56側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔51X,53X,55Xは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。貫通孔51X,53X,55Xの上側の開口端の開口径は、例えば、10〜20μm程度とすることができる。
配線層56は、絶縁層55の上面に積層されている。配線層56は、貫通孔55X内に充填されたビア配線を介して配線層54と電気的に接続されている。この配線層56は、例えば、貫通孔55X内に充填されたビア配線と一体に形成され、絶縁層55の上面から突出するパッドP1を有している。パッドP1の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、パッドP1の平面形状は、直径が20〜30μm程度の円形状とすることができる。パッドP1のピッチは、例えば、40〜60μm程度とすることができる。このパッドP1は、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、パッドP1の表面(上面及び側面、又は上面のみ)に表面処理層を形成するようにしてもよい。表面処理層の例としては、金(Au)層、ニッケル(Ni)層/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni層/パラジウム(Pd)層/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。これらNi層、Au層、Pd層としては、例えば、無電解めっき法により形成された金属層(無電解めっき金属層)を用いることができる。また、Ni層はNi又はNi合金からなる金属層、Au層はAu又はAu合金からなる金属層、Pd層はPd又はPd合金からなる金属層である。また、パッドP1の表面(上面及び側面、又は上面のみ)に、OSP(Organic Solderability Preservative)処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
ここで、配線構造12全体における配線層50,52,54,56の体積V1は、配線構造11の最下層の配線層46(つまり、最下層の絶縁層45の下面に形成された配線パターン46A及びダミーパターン46B)の体積V2と略等しくなるように設定されている。例えば、配線構造11の最上層の絶縁層35よりも上方に形成された配線層50,52,54,56の体積V1を、配線構造11の最下層の絶縁層45よりも下方に形成された配線層46の体積V2と略等しくすることにより、配線基板10の反り量を低減できる。
具体的には、最下層の配線層46の体積V2に対する、配線層50,52,54,56の体積V1の体積比V1/V2は、0.8〜1.5であることが好ましく、1.0〜1.5であることが更に好ましい。このように体積比V1/V2を設定することにより、配線基板10の反り量をより好適に低減することができる。詳しくは、反りのシミュレーションの項で説明する。
なお、体積V2に対する体積V1の体積比V1/V2は、例えば、ダミーパターン46Bの形成領域や、配線層46及び配線層50,52,54,56の厚さを適宜調整することにより、所定値に設定することができる。
一方、ソルダレジスト層13は、配線基板10の最外層(ここでは、最下層)の最外絶縁層である。ソルダレジスト層13は、配線構造11の下面(具体的には、配線構造11の最下層に形成された絶縁層45の下面)に、最下層の配線層46を被覆するように形成されている。ソルダレジスト層13は、例えば、配線パターン46Aの一部を被覆するとともに、ダミーパターン46Bの表面(下面及び側面)全面を被覆するように形成されている。
ソルダレジスト層13には、最下層の配線層46(具体的には、配線パターン46A)の一部を外部接続用パッドP2として露出させるための開口部13Xが形成されている。この外部接続用パッドP2には、配線基板10をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、開口部13Xから露出する配線パターン46A上に表面処理層を形成するようにしてもよい。表面処理層の例としては、Au層、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)や、Ni層/Pd層/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。これらNi層、Au層、Pd層としては、例えば、無電解めっき法により形成された金属層を用いることができる。また、外部接続用パッドP2の下面に、OSP処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。なお、開口部13Xから露出する配線パターン46A(あるいは、配線パターン46A上に表面処理層が形成されている場合には、その表面処理層)自体を、外部接続端子としてもよい。
外部接続用パッドP2及び開口部13Xの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、外部接続用パッドP2及び開口部13Xの平面形状は、直径が200〜300μm程度の円形状とすることができる。なお、ソルダレジスト層13の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダレジスト層13は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
ソルダレジスト層13の厚さT2、つまり絶縁層45の下面からソルダレジスト層13の下面までの厚さT2は、配線構造12の厚さT1と等しい、又は、厚さT1よりも厚く設定されている。例えば、配線構造12の厚さT1が30μmである場合には、ソルダレジスト層13の厚さT2は例えば30〜50μm程度とすることができる。具体的には、ソルダレジスト層13の厚さT2に対する配線構造12の厚さT1の比率(T1/T2)は、1以下とすることが好ましく、0.75以下とすることが更に好ましい。このようにソルダレジスト層13の厚さを設定することにより、配線基板10の反り量を低減することができる。
配線基板10において、コア基板20の弾性率は約30GPa程度とし、コア基板20の熱膨張係数は約10ppm/℃程度とすることが好ましい。また、熱硬化性樹脂(非感光性樹脂)を主成分とする絶縁層31,33,35,41,43,45の弾性率は約5〜15GPa程度とし、絶縁層31,33,35,41,43,45の熱膨張係数は約10〜40ppm/℃程度とすることが好ましい。また、感光性樹脂を主成分とする絶縁層51,53,55の弾性率は約5GPa程度とし、絶縁層51,53,55の熱膨張係数は約50〜70ppm/℃程度とすることが好ましい。また、感光性樹脂を主成分とするソルダレジスト層13の弾性率は約2〜4GPa程度とし、ソルダレジスト層13の熱膨張係数は約40〜50ppm/℃程度とすることが好ましい。
なお、各絶縁層の熱膨張係数は、例えば、フィラーの含有量により所定値に調整することができる。但し、感光性樹脂を主成分とする絶縁層では、フィラーの含有量が多くなると露光が不可能となるため、含有可能なフィラーの量には制限(上限)がある。したがって、感光性樹脂を主成分とする絶縁層の熱膨張係数は、熱硬化性樹脂を主成分とする絶縁層の熱膨張係数よりも大きくなる傾向がある。フィラーとしては、前述したシリカやアルミナ以外に、例えば、カオリン(AlSi(OH))、タルク(MgSi10(OH))などを用いてもよい。または、これらを混在させてもよい。
上述した物性値(弾性率及び熱膨張係数)とすることにより、配線基板10は、コア基板20を中心として外層に向かうに連れて徐々に軟らかくなる構造となる。このため、上述した、配線層50,52,54,56と配線層46の体積の関係、及びソルダレジスト層13と配線構造12の厚さの関係との相乗効果により、配線基板10の反りが抑制される。
次に、図3に従って、半導体装置60の構造について説明する。
図3に示すように、半導体装置60は、配線基板10と、1又は複数の半導体チップ70と、アンダーフィル樹脂75とを有している。
半導体チップ70は、配線基板10にフリップチップ実装されている。すなわち、半導体チップ70の回路形成面(ここでは、下面)に配設された接続端子71を、接合部材72を介して配線基板10のパッドP1に接合することにより、半導体チップ70は、接続端子71及び接合部材72を介してパッドP1(配線層56)と電気的に接続されている。
半導体チップ70としては、例えば、CPU(Central Processing Unit)チップやGPU(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体チップ70としては、例えば、DRAM(Dynamic Random Access Memory)チップ、SRAM(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板10に複数の半導体チップ70を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板10に搭載するようにしてもよい。
半導体チップ70の大きさは、例えば、平面視で3mm×3mm〜12mm×12mm程度とすることができる。また、半導体チップ70の厚さは、例えば、50〜100μm程度とすることができる。
接続端子71としては、例えば、金属ポストを用いることができる。この接続端子71は、半導体チップ70の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子71は、例えば、円柱状に形成されている。このような接続端子71の高さは、例えば、10〜20μm程度とすることができる。接続端子71の直径は、例えば、20〜30μm程度とすることができる。また、接続端子71のピッチは、例えば、40〜60μm程度とすることができる。接続端子71の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子71としては、金属ポストの他に、例えば、金バンプを用いることもできる。
接合部材72は、パッドP1に接合されるとともに、接続端子71に接合されている。接合部材72としては、例えば、錫(Sn)層や鉛(Pb)フリーはんだのはんだを用いることができる。はんだの材料としては、例えば、Sn−銀(Ag)系、Sn−Cu系、Sn−Ag−Cu系の鉛フリーはんだを用いることができる。なお、接合部材72の厚さは、例えば、5〜15μm程度とすることができる。
アンダーフィル樹脂75は、配線基板10と半導体チップ70との隙間を充填するように設けられている。アンダーフィル樹脂75の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板10の製造方法について説明する。なお、以下の説明では、配線基板10となる複数の部分を一括して製作した後に、個片化して多数の配線基板10を製造する、いわゆる多数個取りの製造方法について説明する。
まず、図4(a)に示す工程では、コア基板20の上面20Aに平板状の金属箔81が積層され、コア基板20の下面20Bに平板状の金属箔82が積層された基材を準備する。このとき、コア基板20としては、配線基板10が多数個取れる大判の基板が使用される。詳述すると、コア基板20は、配線基板10に対応する構造体が形成される領域A1を複数個有している。このコア基板20は、領域A1に配線基板10に対応する構造体が形成された後、切断線A2に沿ってスライサー等によって切断される。これにより、配線基板10に対応する構造体が個片化され、複数の配線基板10が製造されることになる。なお、金属箔81,82としては、例えば、厚さが10〜20μm程度の銅箔を用いることができる。
次に、コア基板20(基材)に複数の貫通孔20Xを形成する。この貫通孔20Xは、例えば、ドリル加工法により形成することができる。
続いて、図4(b)に示す工程では、例えば、銅等を用いた無電解めっき法と電解めっき法等により、各貫通孔20Xの内側面に貫通電極21を形成する。次いで、貫通電極21が形成された各貫通孔20Xの中心部に、例えばエポキシ系樹脂等の絶縁性樹脂を充填して樹脂22を形成する。また、貫通電極21及び樹脂22の上端面及び下端面に、例えば、無電解めっき法と電解めっき法等により銅パターンを形成する。なお、図4(b)では、貫通電極21及び樹脂22の上端面及び下端面に形成された銅パターンと、その周辺部の金属箔とは特に区別していない。このため、図4(b)では、銅パターンを形成した部分も含めて平板状の金属箔81,82として図示している。
次いで、平板状の金属箔81,82をパターニングして、図4(c)に示すように、コア基板20の上面20Aに配線層23を形成し、コア基板20の下面20Bに配線層24を形成する。このように、配線層23,24は、例えば、サブトラクティブ法により形成される。
次に、図4(d)に示す工程では、コア基板20の上面20A及び配線層23を被覆する絶縁層31を形成するとともに、コア基板20の下面20B及び配線層24を被覆する絶縁層41を形成する。絶縁層31,41として樹脂フィルムを用いる場合には、例えば、コア基板20の上面20A及び下面20Bに樹脂フィルムをラミネートする。そして、樹脂フィルムを押圧しながら硬化温度以上の温度(例えば、130〜200℃程度)で熱処理して硬化させることにより、絶縁層31,41を形成することができる。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。また、絶縁層31,41として液状又はペースト状の絶縁性樹脂を用いる場合には、コア基板20の上面20A及び下面20Bに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。そして、塗布した絶縁性樹脂を硬化温度以上の温度で熱処理して硬化させることにより、絶縁層31,41を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂を用いることができる。
続いて、図5(a)に示す工程では、配線層23の上面の一部が露出されるように絶縁層31の所定箇所に貫通孔31Xを形成するとともに、配線層24の下面の一部が露出されるように絶縁層41の所定箇所に貫通孔41Xを形成する。これら貫通孔31X,41Xは、例えば、COレーザやUV−YAGレーザ等によるレーザ加工法によって形成することができる。次いで、貫通孔31X,41Xをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔31X,41Xの底部に露出する配線層23,24の露出面に付着した樹脂スミアを除去する。
続いて、図5(b)に示す工程では、絶縁層31の貫通孔31Xに充填されたビア配線と、そのビア配線を介して配線層23と電気的に接続され、絶縁層31の上面に積層された配線層32とを形成する。また、絶縁層41の貫通孔41Xに充填されたビア配線と、そのビア配線を介して配線層24と電気的に接続され、絶縁層41の下面に積層された配線層42を形成する。これら配線層32,42は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次に、図4(d)〜図5(b)に示した工程と同様の工程を再度実行することにより、図5(c)に示すように、絶縁層31の上面に絶縁層33と配線層34を積層するとともに、絶縁層41の下面に絶縁層43と配線層44を積層する。
また、図5(c)に示す工程では、図4(d)及び図5(a)に示した工程と同様の工程を再度実行することにより、絶縁層33の上面に、貫通孔35Xを有する絶縁層35を積層するとともに、絶縁層43の下面に、貫通孔45Xを有する絶縁層45を積層する。
次いで、貫通孔35X,45Xをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔35X,45Xの底部に露出する配線層34,44の露出面に付着した樹脂スミアを除去する。このデスミア処理により、貫通孔35Xの内側面及び絶縁層35の上面35Aが粗化されるとともに、貫通孔45Xの内側面及び絶縁層45の下面が粗化される。
次に、図6(a)に示す工程では、絶縁層45の貫通孔45Xに充填されたビア配線47を形成するとともに、絶縁層45の下面に配線層46を形成する。このとき、絶縁層45の下面には、ビア配線47を介して配線層44と電気的に接続される配線パターン46Aと、その配線パターン46Aの配置されていない領域の一部に形成されたダミーパターン46Bとが形成される。この配線層46は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
また、図6(a)に示す工程では、貫通孔35Xの内面を含む絶縁層35の上面35A全面を被覆するシード層(図示略)を形成し、そのシード層を給電層とする電解めっきを施す。例えば、絶縁層35の表面全面を被覆するシード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施して導電層83を形成する。これにより、貫通孔35Xを充填するとともに、絶縁層35の上面35A全面を被覆する導電層83が形成される。
続いて、図6(b)に示す工程では、例えば、CMP法(Chemical Mechanical Polishing)等により、絶縁層35の上面35Aから突出する導電層83を研磨するとともに、粗化面である絶縁層35の上面35Aの一部を研磨する。これにより、貫通孔35X内に充填されたビア配線36が形成され、そのビア配線36の上端面36Aが絶縁層35の上面35Aと略面一になるように形成される。また、絶縁層35の上面35Aの一部を研磨することにより、絶縁層35の上面35Aが平滑化される。例えば、研磨前における絶縁層35の上面35Aの粗度が表面粗さRa値で300〜400nm程度であるのに対し、研磨により絶縁層35の上面35Aの粗度を表面粗さRa値で15〜40nm程度とすることができる。換言すると、本工程では、絶縁層35の上面35Aが平滑化される(例えば、表面粗さRa値で15〜40nm程度)ように、絶縁層35の上面35Aが研磨される。なお、貫通孔35Xの内側面は粗面化された状態のままであるため、絶縁層35の上面35Aは貫通孔35Xの内側面よりも表面粗度が低くなる。本工程の研磨により、絶縁層35の上面35A及びビア配線36の上端面36Aは研磨面となる。
以上の製造工程により、配線構造11に対応する構造体が製造される。
次に、図7(a)に示す工程では、絶縁層35の上面35A全面及びビア配線36の上端面36A全面を被覆するようにシード層84を形成する。このシード層84は、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層35の上面35Aが平滑面であるため、その上面35Aに対してスパッタ法によりシード層84を均一に形成することができ、シード層84の上面を平滑に形成することができる。このため、粗化面に対してスパッタ法によりシード層84を形成する場合に比べて、シード層84を薄く形成することができる。例えば、スパッタ法によりシード層84を形成する場合には、まず、絶縁層35の上面35A及びビア配線36の上端面36Aを被覆するように、それら上面35A及び上端面36A上にチタン(Ti)をスパッタリングにより堆積させてTi層を形成する。その後、Ti層上に銅をスパッタリングにより堆積させてCu層を形成する。これにより、2層構造(Ti層/Cu層)のシード層84を形成することができる。このとき、Ti層の厚さは、例えば20〜50nm程度とすることができ、Cu層の厚さは、例えば100〜300nm程度とすることができる。このように、シード層84の下層にTi層を形成することにより、絶縁層35とシード層84との密着性を向上させることができる。なお、Ti層を窒化チタン(TiN)からなるTiN層に変更し、TiN層とCu層からなる2層構造のシード層84を形成するようにしてもよい。ここで、チタンや窒化チタンは、銅よりも耐腐食性の高い金属であり、銅よりも絶縁層35との密着性が高い金属である。また、無電解めっき法によりシード層84を形成する場合には、例えば、無電解銅めっき法によりCu層(1層構造)からなるシード層84を形成することができる。
なお、シード層84を形成する前に、絶縁層35の上面35Aに、Oプラズマアッシング等のプラズマ処理を施すようにしてもよい。プラズマ処理を施すことにより、絶縁層35の上面35Aを粗化できる。絶縁層35の上面35Aを粗化することにより、シード層84と絶縁層35との密着性を高めることができる。但し、絶縁層35の上面35Aの粗度を低減して平滑度を向上することにより上面35A上に微細配線の形成が可能となるため、プラズマ処理では、後工程での微細配線の形成に支障のない程度に絶縁層35の上面35Aを粗化する。
次いで、シード層84上に、所定の箇所に開口パターン85Xを有するレジスト層85を形成する。開口パターン85Xは、配線層50(図1参照)の形成領域に対応する部分のシード層84を露出するように形成される。レジスト層85の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層85の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト(例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層84の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層85を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層85を形成することができる。本工程において、レジスト層85が形成されるシード層84の上面が平滑面になっているため、レジスト層85にパターニング欠陥が生じることを抑制することができる。すなわち、レジスト層85に開口パターン85Xを高精度に形成することができる。
次に、図7(b)に示す工程では、レジスト層85をめっきマスクとして、シード層84の上面に、そのシード層84をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層85の開口パターン85Xから露出されたシード層84の上面に電解めっき法(ここでは、電解銅めっき法)を施すことにより、そのシード層84の上面に金属層86(電解めっき金属層)を形成する。
続いて、レジスト層85を例えばアルカリ性の剥離液により除去する。次いで、金属層86をエッチングマスクとして、不要なシード層84をエッチングにより除去する。これにより、図8(a)及び図8(b)に示すように、ビア配線36の上端面36A及び絶縁層35の上面35A上に配線層50が形成される。この配線層50は、図8(b)に示すように、ビア配線36の上端面36Aと接合されたシード層84と、そのシード層84上に形成された金属層86とから構成されている。このように、配線層50は、セミアディティブ法によって形成される。また、配線層50とビア配線36とは別工程で形成されるため、配線層50とビア配線36とは一体的に形成されていない。
次に、図9(a)に示す工程では、絶縁層35の上面35A上に、配線層50の上面の一部を露出する貫通孔51Xを有する絶縁層51を形成する。例えば、絶縁層51として樹脂フィルムを用いる場合には、絶縁層35の上面35Aに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層51を形成する。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂のフィルムを用いることができる。また、絶縁層51として液状又はペースト状の絶縁性樹脂を用いる場合には、例えば、絶縁層35の上面35Aに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層51を形成する。なお、液状又はペースト状の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を用いることができる。
なお、このような感光性樹脂からなる絶縁層51の上面の粗度は、例えば、表面粗さRa値で2〜10nm程度とすることができる。すなわち、絶縁層51の上面は、貫通孔35Xの内側面よりも表面粗度が低く、且つ絶縁層35の上面35Aよりも表面粗度が低い。
次いで、図9(b)に示す工程では、貫通孔51Xに充填されたビア配線と、そのビア配線を介して配線層50と電気的に接続され、絶縁層51の上面に積層された配線層52とを形成する。このとき、配線層52は、図10(b)に示すように、貫通孔51X周辺の絶縁層51の上面を被覆するシード層91と、そのシード層91上に形成された電解銅めっき層92とから構成されている。この配線層52は、例えば、セミアディティブ法を用いて形成することができる。なお、シード層91は、シード層84と同様に、例えば、スパッタ法や無電解めっき法により形成することができる。
次に、図10(a)に示す工程では、図9(a)に示した工程と同様に、絶縁層51上に、配線層52の上面の一部を露出する貫通孔53Xを有する絶縁層53を形成する。続いて、図9(b)に示した工程と同様に、例えばセミアディティブ法により、貫通孔53Xに充填されたビア配線と、そのビア配線を介して配線層52と電気的に接続され、絶縁層53の上面に積層された配線層54とを形成する。このとき、配線層54は、図10(b)に示すように、貫通孔53X周辺の絶縁層53の上面を被覆するシード層93と、そのシード層93上に形成された電解銅めっき層94とから構成されている。なお、シード層93は、シード層84と同様に、例えば、スパッタ法や無電解めっき法により形成することができる。
次に、図9(a)に示した工程と同様に、絶縁層53上に、配線層54の上面の一部を露出する貫通孔55Xを有する絶縁層55を形成する。続いて、図9(b)に示した工程と同様に、例えばセミアディティブ法により、貫通孔55Xに充填されたビア配線と、そのビア配線を介して配線層54と電気的に接続され、絶縁層55の上面に積層された配線層56とを形成する。このとき、配線層56は、貫通孔55X周辺の絶縁層55の上面を被覆するシード層95と、そのシード層95上に形成された電解銅めっき層96とから構成されている。なお、必要に応じて、配線層56のパッドP1の表面に表面処理層を形成するようにしてもよい。また、シード層95は、シード層84と同様に、例えば、スパッタ法や無電解めっき法により形成することができる。
以上の製造工程により、配線構造11の最上層に形成された絶縁層35の上面35A上に配線構造12を積層することができる。このとき、配線構造12全体の配線層50,52,54,56の体積V1は、配線構造11の最下層の配線層46の体積V2と略等しくなるように設定されている。
また、図10(a)に示す工程では、配線構造11の最下層の配線パターン46Aの所要箇所に画定される外部接続用パッドP2を露出させるための開口部13Xを有するソルダレジスト層13を、絶縁層45の下面に積層する。このとき、ソルダレジスト層13の厚さT2(絶縁層45の下面からソルダレジスト層13の下面までの厚さ)は、配線構造12の厚さT1(絶縁層35の上面35Aから絶縁層55の上面までの厚さ)と等しい、又は配線構造12の厚さT1よりも厚く設定されている。ソルダレジスト層13は、感光性のフェノール系樹脂やポリイミド系樹脂からなる。このソルダレジスト層13は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層13の開口部13Xから配線パターン46Aの一部が外部接続用パッドP2として露出される。
なお、必要に応じて、外部接続用パッドP2上に表面処理層を形成するようにしてもよい。また、ソルダレジスト層13は、最下層の配線層46を形成した後であればいつ形成してもよい。例えば、図6(a)に示した工程の後にソルダレジスト層13を形成するようにしてもよい。
以上の製造工程により、各領域A1に配線基板10に対応する構造体が製造される。
次に、図10(a)に示した構造体を、スライサー等を用いて切断線A2に沿って切断することにより、個片化された複数の配線基板10を得る。
次に、図11に従って、半導体装置60の製造方法について説明する。
図11に示す工程では、まず、柱状の接続端子71を有する半導体チップ70を用意する。接続端子71は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
まず、半導体チップ70の回路形成面(ここでは、下面)に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子71の形成領域に対応する部分のシード層(電極パッドの下面を被覆するシード層)を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法(例えば、電解銅めっき法)を施すことにより、電極パッド上に柱状の接続端子71を形成する。
続いて、接続端子71の下面に、接合部材72を形成する。この接合部材72は、例えば、レジスト層をめっきマスクに利用し、シード層をめっき給電層に利用する電解はんだめっき法により、接続端子71の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。
次いで、配線基板10のパッドP1上に、半導体チップ70の接続端子71をフリップチップ接合する。例えば、配線基板10と半導体チップ70とを位置合わせした後に、リフロー処理を行って接合部材72(はんだめっき層)を溶融させ、接続端子71をパッドP1に電気的に接続する。
その後、フリップチップ接合された半導体チップ70と配線基板10との間に、アンダーフィル樹脂75(図3参照)を充填し、そのアンダーフィル樹脂75を硬化する。以上の製造工程により、図3に示した半導体装置60を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)配線基板10は、コア基板20を中心として絶縁層及び配線層が上下略対称に形成された配線構造11を有している。また、配線基板10は、配線構造11の上面に配線層及び絶縁層が複数層積層された配線構造12が形成され、配線構造11の下面にソルダレジスト層13が形成されており、配線構造11を中心として上下非対称の構造になっている。具体的には、外部接続用パッドP2が設けられる配線パターン46Aは配線密度が低いため、その配線パターン46Aと配線構造12との間で配線密度の差が生じ、配線構造11を中心として上下非対称の構造になっている。このため、配線基板10は、反りが発生し易い構造になっている。
但し、本実施形態の配線基板10では、配線構造11の最下層の絶縁層45の下面に積層された配線層46の体積V2を、配線構造11の最上層の絶縁層35の上面35Aに積層された配線層50,52,54,56の体積V1と略等しくなるように設定した。これにより、最下層の絶縁層45の下方における配線密度と、最上層の絶縁層35の上方における配線密度との差を小さくすることができる。したがって、コア基板20を中心とした上下の物性値(熱膨張係数や弾性率等)のバランスが良好となる。すなわち、配線基板10を上下方向(厚さ方向)に見たときに、コア基板20を中心とした物性値の分布が上下対称に近づく。このため、配線基板10に反りやうねりが発生することを好適に抑制することができる。
(2)ところで、配線基板10に反りやうねりが発生した場合には、熱硬化性樹脂を主成分とする絶縁層35と、感光性樹脂を主成分とする絶縁層51との界面に応力が生じる。このとき、絶縁層35の上面35Aが平滑面である場合には、絶縁層35と絶縁層51との密着性が弱いため、応力に起因して絶縁層51が絶縁層35から剥離しやすくなるという問題がある。これに対し、本例では、配線基板10に反りやうねりが発生することを抑制できるため、絶縁層51が絶縁層35から剥離することを好適に抑制することができる。
(3)配線層46に、配線パターン46Aとダミーパターン46Bを設けるようにした。このとき、配線パターン46Aの配線密度が低いため、ダミーパターン46Bを配置する領域を容易に確保することができる。
(4)ソルダレジスト層13の厚さT2を、配線構造12内の全ての絶縁層を合わせた厚さT1と等しい、又は厚さT1よりも厚く形成するようにした。これにより、配線基板10を上下方向(厚さ方向)に見たときの物性値の分布を、コア基板20を中心にして上下対称に近づけることができる。したがって、コア基板20を中心とした上下の物性値のバランスが良好となり、熱収縮などに伴って配線基板10に反りや変形が発生することを好適に抑制することができる。
(5)絶縁層35に設けられた貫通孔35Xの内側面を粗化面とした。これにより、貫通孔35Xの内側面が平滑面である場合に比べて、ビア配線36と絶縁層35との接触面積を増大させることができる。このため、ビア配線36と絶縁層35との密着性が向上し、ビア配線36と絶縁層35との線膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア配線36と絶縁層35との接続信頼性を向上させることができるとともに、ビア配線36が貫通孔35Xから抜けることを抑制することができる。
(6)絶縁層35の上面35Aを、その絶縁層35の貫通孔35Xの内側面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層35の上面35Aに金属膜(例えば、シード層84)を均一に形成することができる。したがって、粗化面にシード層84を形成する場合に比べて、シード層84を薄く形成することができる。さらに、絶縁層35の上面35Aは凹凸の少ない平滑面であるため、絶縁層35の上面35Aが凹凸の大きい粗化面である場合に比べて、シード層84をエッチング除去する際の残渣の発生を抑制することができる。これらにより、絶縁層35の上面35Aに積層される配線層の微細化が進んだ場合であっても、その配線層の微細化に容易に対応することができる。
(第2実施形態)
以下、図12〜図15に従って第2実施形態を説明する。この実施形態の配線基板10Aは、配線構造11が配線構造11Aに置換された点が上記第1実施形態と異なっている。先の図1〜図11に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図12に示すように、配線基板10Aは、配線構造11Aと、配線構造11Aの上面に積層された配線構造12と、配線構造11Aの下面に積層されたソルダレジスト層13とを有している。配線基板10Aの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線基板10Aの平面形状は、20mm×20mm〜40mm×40mm程度の正方形状とすることができる。
配線構造11Aは、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造11Aは、コア基板20と、コア基板20の上面20Aに積層された絶縁層131及びビア配線132と、コア基板20の下面20Bに積層された絶縁層141及び配線層142とを有している。
ここで、絶縁層131,141は、補強材入りの絶縁層であって、機械的強度(剛性や硬度等)の高い絶縁層である。例えば、絶縁層131,141は、配線構造12の絶縁層51,53,55よりも機械的強度の高い絶縁層である。この絶縁層131,141の材料としては、例えば、補強材であるガラスクロスにエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。絶縁層131は、所要数(図12では、1個)のガラスクロス131Gを有し、絶縁層141は、所要数(図12では、1個)のガラスクロス141Gを有している。これらガラスクロス131G,141Gは、ガラスクロス20Gと同様の構造を有している。なお、補強材としてはガラスクロス131Gに限らず、例えば、炭素繊維束、ポリエステル繊維束、ナイロン繊維束、アラミド繊維束、液晶ポリマ繊維束等を用いた織布や不織布を用いることができる。また、熱硬化性の絶縁性樹脂としては、エポキシ系樹脂に限らず、例えば、ポリイミド系樹脂やシアネート系樹脂などの樹脂材を用いることができる。
絶縁層131は、配線層23を被覆するように、コア基板20の上面20Aに積層されている。絶縁層131の厚さは、例えば、コア基板20よりも薄く設定されている。例えば、絶縁層131の厚さは40〜75μm程度とすることができる。
絶縁層131には、上面131Aの所要の箇所に開口し、当該絶縁層131を厚さ方向に貫通して配線層23の上面の一部を露出する貫通孔131Xが形成されている。貫通孔131Xは、図12において下側(コア基板20側)から上側(配線構造12側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔131Xは、下側の開口端の開口径が上側の開口端の開口径よりも小径となる逆円錐台形状に形成されている。なお、貫通孔131Xの上側の開口端の開口径は、貫通孔20Xの直径よりも小径に設定されている。例えば、貫通孔131Xの上側の開口端の開口径は50〜70μm程度とすることができる。
この貫通孔131Xによってガラスクロス131Gが分断されている。分断されたガラスクロス131Gの端部は、例えば、貫通孔131Xの側壁から該貫通孔131Xの内側に向かって突出している。
絶縁層131の上面131Aは、凹凸が少ない平滑面(低粗度面)である。例えば、絶縁層131の上面131Aは、貫通孔131Xの内側面よりも表面粗度が低くなっている。絶縁層131の上面131Aの粗度は、表面粗さRa値で例えば15〜40nm程度となるように設定されている。また、貫通孔131Xの内側面の粗度は、表面粗さRa値で例えば300〜400nm程度となるように設定されている。
貫通孔131X内には、配線層23と電気的に接続されるビア配線132が形成されている。このビア配線132は、絶縁層131を厚さ方向に貫通するように形成されている。ビア配線132は、例えば、貫通孔131X内に充填されている。このため、ビア配線132は、貫通孔131Xと同様の形状に形成されている。なお、ビア配線132の材料としては、例えば、銅や銅合金を用いることができる。
ビア配線132は、貫通孔131X内において、その貫通孔131Xの側壁から突出されたガラスクロス131Gの端部全面を被覆するように形成されている。
これら絶縁層131の上面131A及びビア配線132の上端面132Aには、配線構造12が積層されている。例えば、配線構造12の配線層50は、ビア配線132の上端面132Aと接続するように、絶縁層131の上面131Aに積層されている。
一方、コア基板20の下面20Bには、絶縁層141と、配線層142とが順に積層されている。絶縁層141は、配線層24を被覆するように、コア基板20の下面20Bに積層されている。絶縁層141の厚さは、例えば、コア基板20よりも薄く設定されている。例えば、絶縁層141の厚さは40〜75μm程度とすることができる。
絶縁層141には、所要の箇所に、当該絶縁層141を厚さ方向に貫通する貫通孔141Xが形成されている。貫通孔141Xは、図12において上側(コア基板20側)から下側(ソルダレジスト層13側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔141Xは、下側の開口端の開口径が上側の開口端の開口径よりも大径となる円錐台形状に形成されている。なお、貫通孔141Xの下側の開口端の開口径は、貫通孔20Xの直径よりも小径に設定されている。例えば、貫通孔141Xの下側の開口端の開口径は50〜70μm程度とすることができる。
この貫通孔141Xによってガラスクロス141Gが分断されている。分断されたガラスクロス141Gの端部は、例えば、貫通孔141Xの側壁から該貫通孔141Xの内側に向かって突出している。
配線層142は、配線構造11Aの最下層の絶縁層141の下面に積層された最下層の配線層である。配線層142の一部は、貫通孔141X内に形成されたビア配線143を介して配線層24と電気的に接続されている。ビア配線143は、例えば、貫通孔141X内に充填されている。このため、ビア配線143は、貫通孔141Xと同様の形状に形成されている。
配線層142は、例えば、ビア配線143と一体に形成され、ビア配線143を介して配線層24と電気的に接続された配線パターン142Aと、配線パターン142Aの形成されていない領域の一部に形成されたダミーパターン142Bとを有している。ダミーパターン142Bは、上記第1実施形態のダミーパターン46Bと同様に形成されている。
なお、配線層142(配線パターン142A及びダミーパターン142B)及びビア配線143の材料としては、例えば、銅や銅合金を用いることができる。
ここで、配線構造11Aの最下層の配線層142(配線パターン142A及びダミーパターン142B)の体積V2は、配線構造12全体の配線層50,52,54,56の体積V1と略等しくなるように設定されている。具体的には、体積V2に対する体積V1の体積比V1/V2が0.8〜1.5の範囲に設定されている。
ソルダレジスト層13は、配線構造11Aの最下層に形成された絶縁層141の下面に、最下層の配線層142を被覆するように形成されている。このソルダレジスト層13の開口部13Xから配線層142(具体的には、配線パターン142A)の下面の一部が外部接続用パッドP2として露出される。
次に、配線基板10Aの製造方法について説明する。なお、以下の説明では、配線基板10Aとなる複数の部分を一括して製作した後に、個片化して多数の配線基板10Aを製造する、いわゆる多数個取りの製造方法について説明する。
まず、図13(a)に示す工程では、図4(a)〜図4(c)に示した工程と同様に、コア基板20の上面20Aに配線層23を形成し、コア基板20の下面に配線層24を形成する。
続いて、図13(b)に示す工程では、コア基板20の上面20A及び配線層23を被覆する絶縁層131を形成するとともに、コア基板20の下面20B及び配線層24を被覆する絶縁層141を形成する。これら絶縁層131,141は、例えば、コア基板20に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら130〜200℃程度の温度で熱処理して硬化させることにより形成することができる。ここで、樹脂フィルムとしては、補強材であるガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂フィルムを用いることができる。
続いて、図14(a)に示す工程では、配線層23の上面の一部が露出されるように絶縁層131の所定箇所に貫通孔131Xを形成するとともに、配線層24の下面の一部が露出されるように絶縁層141の所定箇所に貫通孔141Xを形成する。これら貫通孔131X,141Xは、例えば、COレーザやUV−YAGレーザ等によるレーザ加工法によって形成することができる。レーザ加工法により貫通孔131Xを形成すると、レーザにより切断されたガラスクロス131Gの端部が貫通孔131Xの側壁から突出する。これにより、ガラスクロス131G部分の表面粗さが樹脂部分(つまり、貫通孔131Xの側壁を構成する樹脂層)の表面粗さよりも大きくなる。同様に、レーザ加工法により貫通孔141Xを形成した場合には、レーザにより切断されたガラスクロス141Gの端部が貫通孔141Xの側壁から突出する。
次いで、貫通孔131X,141Xをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔131X,141Xの底部に露出する配線層23,24の露出面に付着した樹脂スミアを除去する。なお、このデスミア処理により、貫通孔131Xの内側面及び絶縁層131の上面131Aが粗化されるとともに、貫通孔141Xの内側面及び絶縁層141の下面が粗化される。
続いて、図14(b)に示す工程では、図6(a)に示した工程と同様に、絶縁層141の貫通孔141Xに充填されたビア配線143を形成するとともに、絶縁層141の下面に配線層142を形成する。このとき、ビア配線143は、貫通孔141Xの側壁から突出するガラスクロス141Gの端部全面を被覆するように形成される。このため、貫通孔141Xの側壁から突出されたガラスクロス141Gの端部がビア配線143に食い込むように形成されることになる。また、本工程により、絶縁層141の下面に、ビア配線143を介して配線層24と電気的に接続される配線パターン142Aが形成されるとともに、配線パターン142Aの配置されていない領域にダミーパターン142Bが形成される。
また、図14(b)に示す工程では、貫通孔131Xの内面を含む絶縁層131の上面131A全面及び貫通孔131Xから露出する配線層23の上面全面を被覆するシード層(図示略)を形成し、そのシード層を給電層とする電解めっき法を施す。これにより、貫通孔131Xを充填するとともに、絶縁層131の上面131A全面を被覆する導電層150が形成される。
次いで、図14(c)に示す工程では、例えば、CMP法等により、絶縁層131の上面131Aから突出する導電層150を研磨するとともに、粗化面である絶縁層131の上面131Aの一部を研磨する。これにより、貫通孔131X内に充填されたビア配線132が形成され、そのビア配線132の上端面132Aが絶縁層131の上面131Aと略面一になるように形成される。このとき、ビア配線132は、貫通孔131Xの側壁から突出するガラスクロス131Gの端部全面を被覆するように形成される。このため、貫通孔131Xの側壁から突出されたガラスクロス131Gの端部がビア配線132に食い込むように形成されることになる。また、本工程では、絶縁層131の上面131Aの一部を研磨することにより、絶縁層131の上面131Aが平滑化される。
以上の製造工程により、配線構造11Aを製造することができる。
次に、図15に示す工程では、図7〜図10に示した工程と同様に、配線構造11Aの上面、つまり絶縁層131の上面131A上及びビア配線132の上端面132A上に、複数の配線層50,52,54,56と複数の絶縁層51,53,55とを交互に積層する。これにより、配線構造11Aの上面に配線構造12が積層される。その後、配線構造11Aの下面、つまり絶縁層141の下面に、最下層の配線パターン142Aの所要箇所に画定される外部接続用パッドP2を露出させるための開口部13Xを有するソルダレジスト層13(図12参照)を積層する。
以上の製造工程により、各領域A1に配線基板10Aに対応する構造体が製造される。
以上説明した実施形態によれば、第1実施形態の(1)〜(6)の効果に加えて、以下の効果を奏することができる。
(7)コア基板20の上下両面に、補強材入りの絶縁性樹脂からなる絶縁層131,141を形成するようにした。これにより、コア基板20の薄型化に伴ってコア基板20の機械的強度が低下した場合であっても、その低下した分を絶縁層131,141の機械的強度によって補うことができる。この点について以下に説明する。
まず、コア基板20に形成される貫通孔20Xの直径が100〜200μm程度であるのに対し、補強材入りの絶縁層131,141に形成される貫通孔131X,141Xの直径は50〜70μm程度である。すなわち、貫通孔131X,141Xは、貫通孔20Xよりも小径に設定されている。このため、仮に貫通孔20Xと貫通孔131X(又は、貫通孔141X)とを同数設けた場合には、コア基板20のガラスクロス20Gが貫通孔20Xにより分断される量よりも、絶縁層131のガラスクロス131G(又は、絶縁層141のガラスクロス141G)が貫通孔131X(又は、貫通孔141X)により分断される量の方が少なくなる。このため、補強材であるガラスクロス20G,131G,141Gが占める面積が大きく確保される。従って、コア基板20を薄型化し、その厚さ減少分よりも薄い絶縁層131,141をコア基板20の上下両面に積層した場合であっても、絶縁層131,141のガラスクロス131G,141Gにより、配線基板10Aの剛性を十分に確保することができる。このため、配線基板10A全体を薄型化することができ、さらに配線基板10Aに反りやうねりが発生することを好適に抑制することができる。
(第3実施形態)
以下、図16に従って第3実施形態を説明する。この実施形態の配線基板10Bは、配線構造11が配線構造11Bに置換された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図15に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図16に示すように、配線構造11Bは、コア基板20を有していない配線構造であり、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。配線構造11Bは、配線層160と、絶縁層161と、配線層162と、絶縁層163と、配線層164と、絶縁層165と、ビア配線166とが順に積層された構造を有している。絶縁層161,163,165の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を主成分とする熱硬化性の絶縁性樹脂を用いることができる。これら絶縁層161,163,165は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層162,164及びビア配線166の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層161,163,165の厚さは、例えば20〜45μm程度とすることができる。配線層160,162,164の厚さは、例えば、15〜35μm程度とすることができる。配線層160,162,164のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。
配線層160は、配線構造11Bの最下層の配線層である。配線層160の下面は、絶縁層161から露出されている。配線層160の下面は、例えば、絶縁層161の下面と略面一になるように形成されている。例えば、配線層160としては、第1金属層(例えば、Cu層)と、第2金属層(例えば、Ni層/Au層)とが積層された構造を採用することができる。この場合に、配線層160は、Au層が絶縁層161から露出するように形成されている。
配線層160は、例えば、直上の配線層162と電気的に接続された配線パターン160Aと、配線パターン160Aの形成されていない領域の一部に形成されたダミーパターン160Bとを有している。ダミーパターン160Bは、上記第1実施形態のダミーパターン46Bと同様に形成されている。
ここで、配線構造11Bの最下層の配線層160(配線パターン160A及びダミーパターン160B)の体積V2は、配線構造12全体の配線層50,52,54,56の体積V1と略等しくなるように設定されている。具体的には、体積V2に対する体積V1の体積比V1/V2が0.8〜1.5の範囲に設定されている。
絶縁層161は、配線層160の上面及び側面を被覆し、配線層160の下面を露出するように形成されている。絶縁層161には、所要の箇所に、当該絶縁層161を厚さ方向に貫通して配線層160(具体的には、配線パターン160A)の上面を露出する貫通孔161Xが形成されている。
配線層162は、絶縁層161の上面に積層されている。配線層162は、貫通孔161X内に充填されたビア配線を介して配線層160(具体的には、配線パターン160A)と電気的に接続されている。この配線層162は、例えば、貫通孔161X内に充填されたビア配線と一体に形成されている。
絶縁層163は、絶縁層161の上面に、配線層162を被覆するように形成されている。絶縁層163には、所要の箇所に、当該絶縁層163を厚さ方向に貫通して配線層162の上面を露出する貫通孔163Xが形成されている。
配線層164は、絶縁層163の上面に積層されている。配線層164は、貫通孔163X内に充填されたビア配線を介して配線層162と電気的に接続されている。この配線層164は、例えば、貫通孔163X内に充填されたビア配線と一体に形成されている。
絶縁層165は、絶縁層163の上面に、配線層164を被覆するように形成されている。絶縁層165には、上面165Aの所要の箇所に開口し、当該絶縁層165を厚さ方向に貫通して配線層164の上面を露出する貫通孔165Xが形成されている。
ここで、貫通孔161X,163X,165Xは、図16において下側(ソルダレジスト層13側)から上側(配線構造12側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔161X,163X,165Xは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。このように、配線構造11Bに形成された貫通孔161X,163X,165Xの全てが、ソルダレジスト層13側の開口部に対して配線構造12側の開口部が拡開されたテーパ状に形成されている。なお、貫通孔161X,163X,165Xの上側の開口端の開口径は、例えば、60〜70μm程度とすることができる。
貫通孔165X内には、配線層164と絶縁層165の上面165A上に形成された配線層50とを電気的に接続するビア配線166が形成されている。ビア配線166は、例えば、貫通孔165X内に充填されている。このため、ビア配線166は、貫通孔165Xと同様の形状に形成されている。ビア配線166の上端面166Aは、例えば、絶縁層165の上面165Aと略面一になるように形成されている。
これら絶縁層165の上面165A上及びビア配線166の上端面166A上には、配線構造12が積層されている。例えば、配線構造12の配線層50は、ビア配線166の上端面166Aと接続するように、絶縁層165の上面165A上に積層されている。ここで、絶縁層165の上面165A及びビア配線166の上端面166Aを、例えば、上記第1実施形態の絶縁層35の上面35A及びビア配線36の上端面36A(図1参照)と同様に、研磨面としてもよい。
一方、ソルダレジスト層13は、配線構造11Bの最下層の絶縁層161の下面に、最下層の配線層160を被覆するように形成されている。このソルダレジスト層13の開口部13Xから配線パターン160Aの下面の一部が外部接続用パッドP2として露出される。
このように配線構造11Bがコア基板20を有しない場合であっても、配線層160の体積V2に対する配線層50,52,54,56の体積V1の体積比V1/V2を0.8〜1.5(より好適には、1.0〜1.5)に設定することにより、配線基板10Bの反り量を低減することができる。また、配線構造11Bがコア基板20を有しない場合であっても、上記第1実施形態の(2)〜(6)の効果と同様の効果を奏することができる。
なお、配線構造11Bは、公知の製造方法により製造することが可能であるため、図示を省略して説明を割愛するが、例えば以下のような方法で製造される。まず、支持体としての仮基板を用意し、この仮基板の上に、配線層160と、絶縁層161と、配線層162と、絶縁層163と、配線層164と、絶縁層165とを順に積層し、絶縁層165にビア配線166を形成する。これにより、仮基板上に配線構造11Bに対応する構造体が製造される。そして、図7〜図10に示した工程と同様に、配線構造11Bの上面に配線構造12を積層した後、仮基板を除去し、絶縁層161の下面にソルダレジスト層13を形成することにより、配線基板10Bを製造することができる。
(第4実施形態)
以下、図17に従って第4実施形態を説明する。この実施形態の配線基板10Cは、配線構造11が配線構造11Cに置換された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図16に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図17に示すように、配線構造11Cは、コア基板20を有していない配線構造であり、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。配線構造11Cは、絶縁層41と、配線層42と、絶縁層43と、配線層44と、絶縁層45と、配線層46とが順に積層された構造を有している。
配線構造11Cの最上層に形成された絶縁層41には、上面41Aの所要の箇所に開口し、当該絶縁層41を厚さ方向に貫通する貫通孔41Xが形成されている。絶縁層41の上面41Aは、例えば、貫通孔41Xの内側面よりも表面粗度が低くなっている。
ここで、配線構造11Cの絶縁層41,43,45に形成された貫通孔41X,43X,45Xは、図17において上側(配線構造12側)から下側(ソルダレジスト層13側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔41X,43X,45Xは、下側の開口端の開口径が上側の開口端の開口径よりも大径となる円錐台形状に形成されている。このように、配線構造11Cに形成された貫通孔41X,43X,45Xの全てが、配線構造12側の開口部に対してソルダレジスト層13側の開口部が拡開されたテーパ形状に形成されている。
配線層42は、絶縁層41の下面に形成されている。配線層42は、貫通孔41X内に形成されたビア配線48と電気的に接続されている。配線層42は、例えば、ビア配線48と一体に形成されている。ビア配線48は、貫通孔41X内に充填されている。このため、ビア配線48は、貫通孔41Xと同様の形状に形成されている。ビア配線48の上端面48Aは、例えば、絶縁層41の上面41Aと略面一に形成されている。
これら絶縁層41の上面41A上及びビア配線48の上端面48A上には、配線構造12が積層されている。例えば、配線構造12の配線層50は、ビア配線48の上端面48Aと接続するように、絶縁層41の上面41A上に積層されている。ここで、絶縁層41の上面41A及びビア配線48の上端面48Aを、例えば、上記第1実施形態の絶縁層35の上面35A及びビア配線36の上端面36A(図1参照)と同様に、研磨面としてもよい。
このように配線構造11Cがコア基板20を有しない場合であっても、最下層の配線層46の体積V2に対する配線層50,52,54,56の体積V1の体積比V1/V2を0.8〜1.5(より好適には、1.0〜1.5)に設定することにより、配線基板10Cの反り量を低減することができる。また、配線構造11Cがコア基板20を有しない場合であっても、上記第1実施形態の(2)〜(6)の効果と同様の効果を奏することができる。
なお、配線構造11Cは、公知の製造方法により製造することが可能であるため、図示を省略して説明を割愛するが、例えば以下のような方法で製造される。まず、支持体としての仮基板を用意し、この仮基板の上に、絶縁層41と、配線層42と、絶縁層43と、配線層44と、絶縁層45と、配線層46とを順に積層する。これにより、仮基板上に配線構造11Cに対応する構造体が製造される。そして、配線構造11Cから仮基板を除去した後、絶縁層41の上面41A上及びビア配線48の上端面48A上に配線構造12を積層し、絶縁層45の下面にソルダレジスト層13を形成することにより、配線基板10Cを製造することができる。
(第5実施形態)
以下、図18に従って第5実施形態を説明する。この実施形態の配線基板10Dは、最上層の配線層56の構造が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図17に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
配線基板10Dでは、図1に示した配線基板10における最上層の配線層56に、パッドP1と併せて、他の配線基板や他の半導体装置と電気的に接続される接続パッドP3を設けるようにした。
接続パッドP3は、例えば、パッドP1よりも外側の領域に形成されている。接続パッドP3は、例えば、最上層の絶縁層55の上面に平面視でペリフェラル状に配置されている。接続パッドP3の平面形状は、任意の形状及び任意の大きさとすることができる。接続パッドP3の平面形状は、例えば、パッドP1の平面形状よりも大きく形成されている。例えば、接続パッドP3の平面形状は、直径が120〜170μm程度の円形状とすることができる。
このように配線層56に接続パッドP3を設けた場合であっても、最下層の配線層46の体積V2に対する配線層50,52,54,56の体積V1の体積比V1/V2を0.8〜1.5(より好適には、1.0〜1.5)に設定することにより、配線基板10Dの反り量を低減することができる。また、配線層56に接続パッドP3を設けた配線基板10Dであっても、上記第1実施形態の(2)〜(6)の効果と同様の効果を奏することができる。
次に、図19〜図21に従って、配線基板10Dの適用例について説明する。
(適用例1)
まず、図19に従って、配線基板10Dに他の半導体パッケージ200を搭載した半導体装置61について説明する。
半導体装置61は、配線基板10Dと、配線基板10Dに実装された1又は複数(図19では、2つ)の半導体チップ70と、配線基板10Dに積層接合された半導体パッケージ200と、外部接続端子14とを有している。
次に、半導体パッケージ200の構造について簡単に説明する。
半導体パッケージ200は、配線基板210と、その配線基板210に実装された1又は複数の半導体チップ220と、配線基板210と半導体チップ220との間に形成されたアンダーフィル樹脂225とを有している。
配線基板210は、コア基板211と、コア基板211に設けられた貫通電極212と、コア基板211の下面に形成された最下層の配線層213と、コア基板211の上面に形成された最上層の配線層214と、ソルダレジスト層215,216とを有している。配線層213,214は、貫通電極212を介して相互に電気的に接続されている。
ソルダレジスト層215は、配線層213の一部を覆うようにコア基板211の下面に積層されている。ソルダレジスト層215には、配線層213の一部を接続パッドP4として露出させるための開口部215Xが形成されている。この接続パッドP4は、配線基板10Dの接続パッドP3と電気的に接続されるパッドであり、接続パッドP3の各々に対向するように設けられている。
ソルダレジスト層216は、配線層214の一部を覆うようにコア基板211の上面に積層されている。ソルダレジスト層216には、配線層214の一部をパッドP5として露出させるための開口部216Xが形成されている。このパッドP5は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
半導体チップ220は、以上説明した配線基板210にフリップチップ実装されている。すなわち、半導体チップ220の回路形成面(図19では、下面)に配設されたバンプ221をパッドP5に接合することにより、半導体チップ220は、バンプ221を介して配線層214と電気的に接続されている。このようにフリップチップ接合された配線基板210と半導体チップ220との隙間には、アンダーフィル樹脂225が形成されている。
配線基板10Dの接続パッドP3上には、はんだボール230が接合されている。はんだボール230は、配線基板10Dと半導体パッケージ200との間に介在して設けられ、その一端が接続パッドP3に接合され、他端が接続パッドP4に接合されている。はんだボール230としては、例えば、導電性コアボール(銅コアボールなど)や樹脂コアボールの周囲をはんだで覆った構造を有するはんだボールを用いることができる。なお、はんだボール230としては、導電性コアボールや樹脂コアボールを省略したはんだボールを用いることもできる。
このように、配線基板10Dと半導体パッケージ200とがはんだボール230を介して積層接合され、POP(Package on Package)構造の半導体装置61が形成されている。
外部接続端子14は、配線基板10Dの外部接続用パッドP2上に形成されている。この外部接続端子14は、例えば図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子14としては、例えば、はんだボールやリードピンを用いることができる。
なお、配線基板10D上に半導体パッケージ200を積層接合する際に、配線基板10Dの反り量が低減されているため、その配線基板10Dに半導体パッケージ200を容易に積層接合させることができる。
(適用例2)
次に、図20に従って、配線基板10Dを電子部品内蔵基板62に適用した場合について説明する。
電子部品内蔵基板62は、配線基板10Dと、配線基板10Dに実装された1又は複数(図20では、2つ)の半導体チップ70と、配線基板10Dに搭載された他の配線基板210と、配線基板10Dと配線基板210との間の空間に形成された封止樹脂240とを有している。
電子部品内蔵基板62では、配線基板10Dと配線基板210とがはんだボール230を介して積層接合されている。はんだボール230は、配線基板10Dと配線基板210との間に介在して設けられ、その一端が接続パッドP3に接合され、他端が接続パッドP4に接合されている。
配線基板10Dと配線基板210との間の空間には、封止樹脂240が充填されている。この封止樹脂240によって、配線基板210が配線基板10Dに対して固定されるとともに、配線基板10Dに実装された半導体チップ70が封止される。すなわち、封止樹脂240は、配線基板10Dと配線基板210とを接着する接着剤として機能するとともに、半導体チップ70を保護する保護層として機能する。
このように、電子部品内蔵基板62は、配線基板10Dと配線基板210との間の空間に電子部品である半導体チップ70が内蔵された構造を有している。
(適用例3)
次に、図21に従って、図20に示した電子部品内蔵基板62に、他の半導体パッケージ300を搭載した半導体装置63について説明する。
半導体装置63は、配線基板10Dを有する電子部品内蔵基板62と、その電子部品内蔵基板62に積層接合された半導体パッケージ300と、外部接続端子14とを有している。電子部品内蔵基板62の配線基板210に形成されたパッドP5は、他の配線基板や他の半導体装置と電気的に接続されるパッドとして機能する。
次に、半導体パッケージ300の構造について簡単に説明する。
半導体パッケージ300は、配線基板310と、その配線基板310に実装された1又は複数の半導体チップ320と、配線基板310と半導体チップ320との間に形成されたアンダーフィル樹脂325とを有している。
配線基板310は、コア基板311と、コア基板311に設けられた貫通電極312と、コア基板311の下面に形成された最下層の配線層313と、コア基板311の上面に形成された最上層の配線層314と、ソルダレジスト層315,316とを有している。配線層313,314は、貫通電極312を介して相互に電気的に接続されている。
ソルダレジスト層315は、配線層313の一部を覆うようにコア基板311の下面に積層されている。ソルダレジスト層315には、配線層313の一部を接続パッドP6として露出させるための開口部315Xが形成されている。この接続パッドP6は、電子部品内蔵基板62のパッドP5と電気的に接続されるパッドであり、パッドP5の各々に対向するように設けられている。
ソルダレジスト層316は、配線層314の一部を覆うようにコア基板311の上面に積層されている。ソルダレジスト層316には、配線層314の一部をパッドP7として露出させるための開口部316Xが形成されている。このパッドP7は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
半導体チップ320は、以上説明した配線基板310にフリップチップ実装されている。すなわち、半導体チップ320の回路形成面(図21では、下面)に配設されたバンプ321をパッドP7に接合することにより、半導体チップ320は、バンプ321を介して配線層314と電気的に接続されている。このようにフリップチップ接合された配線基板310と半導体チップ320との隙間には、アンダーフィル樹脂325が形成されている。
半導体パッケージ300は、はんだボール330を介して電子部品内蔵基板62上に積層接合されている。はんだボール330は、電子部品内蔵基板62と半導体パッケージ300との間に介在して設けられ、その一端が電子部品内蔵基板62のパッドP5に接合され、他端が接続パッドP6に接合されている。
(他の実施形態)
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第2〜第4実施形態の配線基板10A〜10Cにおける最上層の配線層56に、上記第5実施形態の配線基板10Dと同様に、接続パッドP3を設けるようにしてもよい。
・上記各実施形態では、配線構造11,11A〜11Dの最下層の配線層46,142,160に、配線パターン46A,142A,160Aとダミーパターン46B,142B,160Bとを形成するようにした。これに限らず、例えば、ダミーパターン46B,142B,160Bと同様のダミーパターンを、配線構造12内の配線層50,52,54,56の少なくとも1つの配線層に形成するようにしてもよい。
・上記各実施形態及び上記変形例における配線層46,142,160の構造を変更してもよい。例えば、上記各実施形態及び上記変形例におけるダミーパターン46B,142B,160Bを省略してもよい。このとき、例えば図22に示すように、配線層46を、外部接続用パッドP2のみで構成するようにしてもよい。図示の例では、外部接続用パッドP2は、例えば、最下層の絶縁層45の下面全面に平面視で格子状に配列される。また、ダミーパターン46Bを省略したときに、例えば、配線層46を、外部接続用パッドP2と、その外部接続用パッドP2と接続される配線パターンとから構成するようにしてもよい。以上説明した配線層46と同様に、配線層142,160についても変更することができる。
なお、このようにダミーパターン46B,142B,160Bを省略した場合には、配線構造11,11A〜11Cの最下層の配線層46,142,160の厚さや面積と、配線層50,52,54,56の厚さや面積とを適宜調整することにより、体積比V1/V2を0.8〜1.5の範囲に設定するようにしてもよい。
・上記各実施形態では、ソルダレジスト層13の厚さT2を、配線構造12の厚さT1と等しい、又は配線構造12の厚さT1よりも厚く設定するようにした。これに限らず、例えば、ソルダレジスト層13の厚さT2を、配線構造12の厚さT1よりも薄く設定するようにしてもよい。
・上記各実施形態では、ビア配線36,132,166,48の上端面36A,132A,166A,48Aを、絶縁層35,131,165,41の上面35A,131A,165A,41Aと面一になるようにそれぞれ形成した。これに限らず、例えば、ビア配線36,132,166,48の上端面36A,132A,166A,48Aを、絶縁層35,131,165,41の上面35A,131A,165A,41Aよりも下方に凹むように形成してもよい。また、ビア配線36,132,166,48の上端面36A,132A,166A,48Aを、絶縁層35,131,165,41の上面35A,131A,165A,41Aよりも上方に突出するように形成してもよい。
・上記各実施形態の配線基板10,10A〜10Cに形成された貫通孔の断面形状は特に限定されない。例えば、配線基板10,10A〜10Cに形成された貫通孔をストレート形状(断面視略矩形状)に形成するようにしてもよい。
・上記各実施形態における配線構造11,11A〜11Cにおける配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。例えば、上記第2実施形態では、コア基板20の上面20Aに1層の絶縁層131を形成し、コア基板20の下面20Bに1層の絶縁層141を形成するようにした。これに限らず、コア基板20の上面20A及び下面20Bにそれぞれ形成される、補強材入りの絶縁層の層数を2層以上としてもよい。
・上記各実施形態では、配線構造12内の絶縁層51,53,55を、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層とした。これに限らず、例えば、配線構造12内の絶縁層51,53,55を、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂からなる絶縁層としてもよい。
・上記各実施形態における配線構造12における配線層50,52,54,56及び絶縁層51,53,55の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記第1実施形態の半導体装置60では、配線基板10に半導体チップ70を実装するようにした。これに限らず、例えば、半導体チップ70の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体チップ以外の電子部品を配線基板10に実装するようにしてもよい。また、上記第2〜第4実施形態の配線基板10A〜10Cに半導体チップ70等の電子部品を実装するようにしてもよい。
・また、半導体チップ70、チップ部品及び水晶振動子などの電子部品の実装の形態(例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ)などは様々に変形・変更することが可能である。
・上記各実施形態における貫通電極21を、例えば、めっき金属層(例えば、Cu層)等により貫通孔20Xを完全に充填した貫通電極に変更してもよい。
(反りのシミュレーション)
図1に示した配線基板10と同様の構造を有する配線基板(以下、「配線基板A」とする)について、反りのシミュレーションを実行した。具体的には、配線基板Aの平面形状は、19.5mm×13.5mmの矩形状とした。また、コア基板20の厚さを800μm、配線構造11内の配線層23,24の厚さを35μm、配線層32,34,42,44の厚さを15μm、配線構造11内の絶縁層31,33,35,41,43,45の厚さを30μm、ソルダレジスト層13の厚さを25μmに固定した。そして、このような配線基板Aにおいて、最下層の配線層46の体積V2に対する、配線構造12内の配線層50,52,54,56の体積V1の体積比V1/V2を、0.8、1.0、1.3、1.5に変えた場合の反りのシミュレーションを実行した。なお、比較例として、体積V2に対する体積V1の体積比V1/V2を0.5、1.9、2.5とした場合の反りのシミュレーションも実行した。
シミュレーション結果を図23に示す。図23に示すように、体積比V1/V2が所定値(ここでは、1.5)に近くなると、配線基板Aの反り量が低減されることが確認された。具体的には、体積比V1/V2を0.8〜2.5の範囲に設定することにより、体積比V1/V2が0.5である比較例よりも、配線基板Aの反り量を低減できることが確認された。また、体積比V1/V2が所定値(1.5)よりも小さい場合には、配線構造12側が凹に反る傾向があることが確認された。さらに、体積比V1/V2が所定値(1.5)よりも大きい場合、ここでは体積比V1/V2が1.9及び2.5の比較例の場合には、配線構造12側が凸に反る傾向があることが確認された。
配線基板Aは、配線構造11の上面に高密度配線層である配線構造12が形成され、配線構造11の下面にソルダレジスト層13が形成された構造、つまり配線構造11を中心として上下非対称の構造を有している。このため、配線基板Aは、反りの発生し易い構造になっている。しかし、上下非対称構造である配線基板Aであっても、体積比V1/V2を1.5近傍の所定値に近づけることにより、配線基板Aの反りを改善できることが分かった。その一方で、体積比V1/V2が1.5近傍の所定値より大きくなっても小さくなっても反りが悪化する傾向にあることが分かった。
ここで、本発明者らの検討により、配線基板AのパッドP1に半導体チップ等の電子部品を実装する場合を考慮すると、配線基板Aの反り量を40μm以下に抑制すると好適であり、30μm以下に抑制すると更に好適であることが分かっている。さらに、配線基板Aの反りの向きは、配線構造12側が凹に反る方向が好適であることが分かっている。
以下に、図24を参照して、配線構造12側が凹に反る方向が好適である点について説明する。
配線基板Aの配線構造12(高密度配線層)における絶縁層の熱膨張係数(例えば、50〜70ppm/℃程度)は、コア基板20の熱膨張係数(例えば、10ppm/℃程度)よりも大きい。このため、配線基板AのパッドP1に半導体チップ70を搭載する際の加熱処理では、コア基板20よりも配線構造12が大きく膨張する。このため、図24(b)に示すように、半導体チップ70の搭載前に配線構造12側が凸に反っている場合には、半導体チップ70を搭載する際の加熱処理によって配線基板Aの反りが悪化してしまう。これに対し、図24(a)に示すように、半導体チップ70の搭載前に配線構造12側が凹に反っている場合には、半導体チップ70を搭載する際の加熱処理において配線基板Aの反りが改善される。以上のことから、半導体チップ70を搭載する前の配線基板Aの反りの向きは、配線構造12側が凹に反る方向が好適である。
これらの検討を踏まえると、図23に示したシミュレーション結果から、配線基板Aの反りの方向を配線構造12側が凹に反る方向とし、反り量を40μm以下に抑制するためには、体積比V1/V2を0.8〜1.5の範囲に設定することが好ましい。さらに、配線基板Aの反りの方向を配線構造12側が凹に反る方向とし、反り量を30μm以下に抑制するためには、体積比V1/V2を1.0〜1.5の範囲に設定することが好ましい。
ここで、体積比V1/V2を1.5から1.9に変更させたときの反り量の変化量は3.9μmであることから、体積比V1/V2を1.5から1.9に変更させたときには反り量がほとんど変化しない。このため、体積比V1/V2を1.5〜1.9の間で更に細かく刻んでシミュレーションを行っても、シミュレーション精度の関係から、実際上の有効な結果は得られない。また、体積比V1/V2が1.5のときに配線構造12側が凹に反る方向、体積比V1/V2が1.9のときに配線構造12側が凸に反る方向であり、1.5と1.9との間で反り方向が変化する。以上のことから、体積比V1/V2が1.5のときを反り方向の転換点と見なし、「1.5」を体積比V1/V2の上限とした。
10,10A〜10D 配線基板
11,11A〜11C 配線構造(第1配線構造)
12 配線構造(第2配線構造)
13 ソルダレジスト層(最外絶縁層)
20 コア基板
23,24,32,34,42,44 配線層
31,33,43,45,141 絶縁層
35,41,131、165 絶縁層(第1絶縁層、最上層の絶縁層)
35A,41A,131A,165A 上面
35X,41X,131X,165X 貫通孔
36,48,132,166 ビア配線
36A,48A,132A,166A 上端面
41X,43X,45X,161X,163X 貫通孔
46,142,160 配線層(最下層の配線層)
46A,142A,160A 配線パターン
46B,142B,160B ダミーパターン
50 配線層(第1配線層)
52,54 配線層
56 配線層(最上層の配線層)
51,53,55 絶縁層
60 半導体装置
70 半導体チップ
83,150 導電層
84 シード層
161,163,165 絶縁層
162,164 配線層
T1 厚さ
T2 厚さ

Claims (10)

  1. 配線層と絶縁層とが複数層積層された構造を有する第1配線構造と、
    配線層と絶縁層とが複数層積層された構造を有し、前記第1配線構造の上面に積層された第2配線構造と、
    前記第1配線構造の下面に積層され、前記第1配線構造における最下層の配線層の一部を被覆する最外絶縁層と、を有し、
    前記第2配線構造の配線密度は、前記第1配線構造の配線密度よりも高く、
    前記第2配線構造が有する各配線層の厚さは、前記第1配線構造が有する各配線層の厚さよりも薄く、
    前記第2配線構造における最上層の絶縁層の上面に、前記第2配線構造における最上層の配線層が形成されており、
    前記最上層の配線層は、電子部品搭載用パッドを有しており、
    前記最下層の配線層は、外部接続用パッドを有しており、
    前記最外絶縁層は、前記外部接続用パッドを露出する開口部を有しており、
    前記最外絶縁層は、単層の絶縁層であり、
    前記最下層の配線層の体積に対する、前記第2配線構造全体の配線層の体積の体積比が、0.8〜1.5であり、
    前記最外絶縁層の厚さは、前記第2配線構造内の全ての絶縁層を合わせた厚さと等しい、又は前記第2配線構造内の全ての絶縁層を合わせた厚さよりも厚いことを特徴とする配線基板。
  2. 前記体積比は、1.0〜1.5であることを特徴とする請求項1に記載の配線基板。
  3. 前記最下層の配線層は、配線パターンと、前記配線パターンの形成されていない領域に形成されたダミーパターンとを有することを特徴とする請求項1又は2に記載の配線基板。
  4. 前記第1配線構造が有する絶縁層は、非感光性樹脂を主成分とする絶縁層であり、
    前記第2配線構造が有する絶縁層は、感光性樹脂を主成分とする絶縁層であって、前記第1配線構造が有する絶縁層よりも薄い絶縁層であり、
    前記最外絶縁層は、感光性樹脂を主成分とする絶縁層であることを特徴とする請求項1〜3のいずれか一項に記載の配線基板。
  5. 前記第1配線構造は、
    前記第1配線構造の最上層に形成された第1絶縁層と、
    前記第1絶縁層の上面に開口し、前記第1絶縁層を厚さ方向に貫通する貫通孔と、
    前記貫通孔内に充填され、前記第1絶縁層から露出された上端面を有するビア配線と、を有し、
    前記第2配線構造は、前記第1絶縁層の上面及び前記ビア配線の上端面に積層された第1配線層を有し、
    前記第1配線層は、前記ビア配線の上端面とシード層を介して接続されていることを特徴とする請求項1〜4のいずれか一項に記載の配線基板。
  6. 前記第1絶縁層の上面及び前記ビア配線の上端面は研磨面であることを特徴とする請求項5に記載の配線基板。
  7. 前記第1配線構造は、
    補強材入りの絶縁性樹脂からなるコア基板と、
    前記コア基板の上面に積層された、補強材入りの絶縁性樹脂からなる絶縁層と、前記コア基板の下面に積層された、補強材入りの絶縁性樹脂からなる絶縁層と、を有することを特徴とする請求項1〜6のいずれか一項に記載の配線基板。
  8. 前記第1配線構造が有する絶縁層に形成された貫通孔の全てが、前記最外絶縁層側の開口部に対して前記第2配線構造側の開口部が拡開されたテーパ状に形成されている、又は、前記第1配線構造が有する絶縁層に形成された貫通孔の全てが、前記第2配線構造側の開口部に対して前記最外絶縁層側の開口部が拡開されたテーパ状に形成されていることを特徴とする請求項1〜7のいずれか一項に記載の配線基板。
  9. 請求項1〜8のいずれか一項に記載の配線基板と、
    前記第2配線構造の最上層の配線層にフリップチップ実装された半導体チップと、
    を有することを特徴とする半導体装置。
  10. 非感光性樹脂を主成分とする絶縁層と配線層とを複数層有する第1配線構造を形成する工程と、
    前記第1配線構造の上面に、感光性樹脂を主成分とする絶縁層と配線層とを複数層有する第2配線構造を積層する工程と、
    前記第1配線構造の下面に、感光性樹脂を主成分とする単層の絶縁層である最外絶縁層を積層する工程と、を有し、
    前記第1配線構造を形成する工程は、
    配線層を被覆する非感光性樹脂を主成分とする最上層の第1絶縁層を形成する工程と、
    前記第1絶縁層を厚さ方向に貫通する貫通孔を形成する工程と、
    前記貫通孔を充填するとともに、前記第1絶縁層の上面を被覆する導電層を形成する工程と、
    前記導電層と前記第1絶縁層の上面とを研磨することにより、前記第1絶縁層の上面を平滑化するとともに、前記第1絶縁層から露出する上端面を有するビア配線を形成する工程と、を有し、
    前記第2配線構造を積層する工程は、
    前記第1絶縁層の上面に、前記ビア配線の上端面に接合される配線層を形成する工程と、
    前記第2配線構造における最上層の絶縁層の上面に、前記第2配線構造における最上層の配線層を形成する工程と、を含み、
    前記第2配線構造が有する各配線層の厚さは、前記第1配線構造が有する各配線層の厚さよりも薄く形成され、
    前記第2配線構造における最上層の配線層は、電子部品搭載用パッドを有しており、
    前記最外絶縁層には、前記第1配線構造における最下層の配線層の一部を外部接続用パッドとして露出させるための開口部が形成され、
    記最下層配線層の体積に対する、前記第2配線構造全体の配線層の体積の体積比が、0.8〜1.5となるように形成され、
    前記最外絶縁層の厚さは、前記第2配線構造内の全ての絶縁層を合わせた厚さと等しくなるように、又は前記第2配線構造内の全ての絶縁層を合わせた厚さよりも厚くなるように設定されることを特徴とする配線基板の製造方法。
JP2014037475A 2014-02-27 2014-02-27 配線基板、半導体装置及び配線基板の製造方法 Active JP6375121B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014037475A JP6375121B2 (ja) 2014-02-27 2014-02-27 配線基板、半導体装置及び配線基板の製造方法
US14/623,689 US9220167B2 (en) 2014-02-27 2015-02-17 Wiring substrate, semiconductor device, and method of manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014037475A JP6375121B2 (ja) 2014-02-27 2014-02-27 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015162607A JP2015162607A (ja) 2015-09-07
JP6375121B2 true JP6375121B2 (ja) 2018-08-15

Family

ID=53883634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014037475A Active JP6375121B2 (ja) 2014-02-27 2014-02-27 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9220167B2 (ja)
JP (1) JP6375121B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521922B2 (en) 2020-06-30 2022-12-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411073B (zh) * 2010-08-13 2013-10-01 欣興電子股份有限公司 嵌埋被動元件之封裝基板及其製法
JP2016139632A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板
CN104657707B (zh) * 2015-01-30 2018-03-20 业成光电(深圳)有限公司 指纹识别装置及其制作方法
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN106356673B (zh) * 2015-07-17 2018-06-15 华为技术有限公司 一种卡托及其制备方法、移动终端
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6566879B2 (ja) * 2016-01-28 2019-08-28 新光電気工業株式会社 電子部品内蔵基板
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2017162849A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
JP6711262B2 (ja) * 2016-12-26 2020-06-17 株式会社デンソー 電子装置
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US11309252B2 (en) * 2017-11-13 2022-04-19 Dyi-chung Hu Package substrate and package structure
US12176277B2 (en) * 2017-11-13 2024-12-24 Dyi-chung Hu Package substrate and package structure
US10818584B2 (en) * 2017-11-13 2020-10-27 Dyi-chung Hu Package substrate and package structure
JP7352840B2 (ja) * 2018-09-14 2023-09-29 ニデックアドバンステクノロジー株式会社 検査指示情報生成装置、基板検査システム、検査指示情報生成方法、及び検査指示情報生成プログラム
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
JP7099359B2 (ja) * 2019-02-20 2022-07-12 株式会社村田製作所 コイル部品
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
KR20210050106A (ko) * 2019-10-28 2021-05-07 삼성전기주식회사 인쇄회로기판
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
JP7603516B2 (ja) * 2021-04-21 2024-12-20 イビデン株式会社 配線基板
KR102897592B1 (ko) * 2021-06-16 2025-12-09 삼성전자주식회사 집적회로 장치
US11990399B2 (en) * 2021-09-24 2024-05-21 Texas Instruments Incorporated Device with dummy metallic traces
WO2023090115A1 (ja) * 2021-11-18 2023-05-25 株式会社村田製作所 配線基板
CN114121794A (zh) * 2021-11-26 2022-03-01 长电集成电路(绍兴)有限公司 布线层结构及其制备方法
US20230187333A1 (en) * 2021-12-13 2023-06-15 Panelsemi Corporation Substrate structure and electronic device
US12108530B2 (en) * 2022-01-13 2024-10-01 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN116489875A (zh) * 2022-01-13 2023-07-25 欣兴电子股份有限公司 电路板结构及其制作方法
JP2023183320A (ja) * 2022-06-15 2023-12-27 新光電気工業株式会社 積層基板及び積層基板の製造方法
US12148688B2 (en) * 2023-02-13 2024-11-19 Dyi-chung Hu Semiconductor substrate and manufacturing method thereof
TWI884561B (zh) * 2023-02-13 2025-05-21 胡迪群 半導體基板及其製造方法
US20250174533A1 (en) * 2023-11-29 2025-05-29 Mediatek Inc. Semiconductor package structure
TWI859075B (zh) * 2024-02-19 2024-10-11 欣興電子股份有限公司 線路板結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JPH0810792B2 (ja) * 1991-05-10 1996-01-31 株式会社日立製作所 多層配線基板の製造方法
JP2833521B2 (ja) * 1995-05-18 1998-12-09 日本電気株式会社 配線基板
JP3370498B2 (ja) * 1995-12-19 2003-01-27 新光電気工業株式会社 半導体装置用基板
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2010177555A (ja) * 2009-01-30 2010-08-12 Micronics Japan Co Ltd 多層配線基板及びその製造方法並びにプローブカード
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5941735B2 (ja) * 2012-04-10 2016-06-29 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP6016510B2 (ja) * 2012-08-03 2016-10-26 日本特殊陶業株式会社 配線基板及び配線基板の製造方法
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521922B2 (en) 2020-06-30 2022-12-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
US20150245473A1 (en) 2015-08-27
JP2015162607A (ja) 2015-09-07
US9220167B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
US9997474B2 (en) Wiring board and semiconductor device
JP6341714B2 (ja) 配線基板及びその製造方法
US20140097009A1 (en) Wiring substrate
JP2022016495A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2014127623A (ja) 配線基板及び配線基板の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6343058B2 (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180528

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6375121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150