JP5955246B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5955246B2
JP5955246B2 JP2013035300A JP2013035300A JP5955246B2 JP 5955246 B2 JP5955246 B2 JP 5955246B2 JP 2013035300 A JP2013035300 A JP 2013035300A JP 2013035300 A JP2013035300 A JP 2013035300A JP 5955246 B2 JP5955246 B2 JP 5955246B2
Authority
JP
Japan
Prior art keywords
substrate
sic
semiconductor device
film
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013035300A
Other languages
English (en)
Other versions
JP2014165348A (ja
Inventor
寿一 谷岡
寿一 谷岡
陽一郎 樽井
陽一郎 樽井
小林　和雄
和雄 小林
秀昭 結城
秀昭 結城
陽介 瀬戸口
陽介 瀬戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013035300A priority Critical patent/JP5955246B2/ja
Priority to US14/071,406 priority patent/US9159585B2/en
Priority to DE102013225320.6A priority patent/DE102013225320B4/de
Priority to KR1020140015775A priority patent/KR101597602B1/ko
Priority to CN201410067436.2A priority patent/CN104008969B/zh
Publication of JP2014165348A publication Critical patent/JP2014165348A/ja
Application granted granted Critical
Publication of JP5955246B2 publication Critical patent/JP5955246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0612—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Formation Of Insulating Films (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)

Description

この発明は半導体装置の製造方法に関し、特に、半導体基板の熱処理工程に関する。
半導体基板をバッチ式装置で熱処理する場合、垂直方向に配置した複数の製品基板の上端の直上に、スロットの空きをなくして熱分布を均一にするための補充基板（以下、ダミー基板と称する）やプロセスを管理するためのモニター基板を設置することが一般的である（特許文献１参照）。例えば熱酸化工程やＣＶＤ（Chemical Vapor Deposition）工程では、成膜した膜厚を確認するためのモニター基板を設置することがある。ダミー基板やモニター基板には製品基板と同じ材料を用いても良い。しかし、製品基板の材料が炭化珪素（以下、ＳｉＣと称する）である場合、ダミー基板やモニター基板にはシリコン（以下、Ｓｉと称する）基板等のより安価な基板を用いることが一般的である。
特開２００９−１１７６４６号公報
しかしながら、裏面に無機膜が形成された製品基板の熱酸化を行う場合、ダミー基板の裏面に無機膜が形成されていないと、当該裏面で雰囲気ガスとの反応により副生成物が生じる。そのため、ダミー基板の直下に配置される製品基板とその他の基板とで、その表面が曝される雰囲気ガスに違いが生じ、異なる電気的特性となってしまうという問題があった。
本発明は上述の問題に鑑み、バッチ式装置でダミー基板と複数の処理基板を互いに間隔を空けて積層した状態で熱処理する場合に、ダミー基板と近接する処理基板が他の処理基板と異なる電気的特性となることを抑制する。
本発明の半導体装置の製造方法は、（ａ）ダミー基板および、表面を（０００１）面とし裏面を（０００−１）面とする複数のＳｉＣ半導体基板を準備する工程と、（ｂ）ダミー基板の裏面と複数のＳｉＣ半導体基板の裏面に、無機膜を形成する工程と、（ｃ）ダミー基板と複数のＳｉＣ半導体基板を表面を同方向に向け互いに間隔を空けて積層するように配置する工程と、（ｄ）工程（ｂ）および（ｃ）の後、酸化ガス雰囲気又は還元ガス雰囲気内でＳｉＣ半導体基板表面の熱酸化処理又はポストアニールを行う工程と、を備える。
本発明の半導体装置の製造方法は、（ａ）ダミー基板および、表面を（０００１）面とし裏面を（０００−１）面とする複数のＳｉＣ半導体基板を準備する工程と、（ｂ）ダミー基板の裏面と複数のＳｉＣ半導体基板の裏面に、無機膜を形成する工程と、（ｃ）ダミー基板と複数のＳｉＣ半導体基板を表面を同方向に向け互いに間隔を空けて積層するように配置する工程と、（ｄ）工程（ｂ）および（ｃ）の後、酸化ガス雰囲気又は還元ガス雰囲気内でＳｉＣ半導体基板表面の熱酸化処理又はポストアニールを行う工程と、を備える。ダミー基板およびＳｉＣ半導体基板夫々の裏面に無機膜を形成することで、加熱処理時の雰囲気ガスが各基板の裏面で消費されないので、各基板の表面における雰囲気ガスの消費量が均一になり、電気的特性が均一になる。
本発明の半導体装置の製造方法を示す図である。 本発明の半導体装置の製造方法により製造される半導体装置の断面図である。 本発明の半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 本発明の半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 本発明の半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 本発明の半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 本発明の半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 本発明の半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 本発明の半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 前提技術の半導体装置の製造方法を示す図である。 前提技術の半導体装置の製造方法を示す図である。 前提技術の半導体装置の製造方法により製造された半導体装置の電気的特性を示す図である。 前提技術の半導体装置の製造方法により製造された半導体装置の酸化膜厚を示す図である。
＜Ａ．実施の形態１＞
図１０は、前提技術の半導体装置の製造方法を示す図であり、熱処理工程における半導体基板の配置を示している。図１０において、熱処理を行う半導体基板である製品基板３１〜３５は、炉２０内のボート２１において互いに隙間を空け垂直方向に積層して設置される。そのうち最上段に設置された製品基板３１の上には、隙間を空けてダミー基板２２が設置される。ここではダミー基板２２の代わりにモニター基板が設置されても良いし、ダミー基板２２がモニター基板を兼ねても良い。
図１１は、前提技術の半導体装置の製造方法を示す図であり、図１０に示した基板配置で製品基板３１〜３５の熱処理を行う場面の一例として、ＭＯＳＦＥＴにおけるゲート絶縁膜のポストアニール工程における基板配置を示している。図１１では図１０に示した炉２０の図示を省略している。ここで、製品基板３１〜３５はＳｉＣ基板、ダミー基板２２はＳｉ基板とする。製品基板３１〜３５の裏面側には約１μｍの酸化膜３１ｆ〜３５ｆが形成される一方、ダミー基板２２の裏面側には何も成膜されていない。また、製品基板３１〜３５の表面側には約５０ｎｍのゲート絶縁膜（図示省略）が形成されている。
図１２は、前提技術の半導体装置の製造方法により製造された半導体装置の電気的特性を示す図であり、図１１に示す基板配置でゲート絶縁膜のポストアニール工程を経て形成された、ＳｉＣ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のドレイン電流Ｉｄ−ゲート電圧Ｖｇ特性を示している。ここでは、ＷＥＴ（Ｈ２／Ｏ２混合)雰囲気でポストアニールを行うものとする。ＷＥＴ雰囲気でのポストアニールは、ドレイン電流が立上る電圧（閾値電圧）を高くするために行うプロセスである。なお、製品基板３１から形成されたＳｉＣ−ＭＯＳＦＥＴを製品（１）と示し、以下同様に、製品基板３２〜３５から形成されたＳｉＣ−ＭＯＳＦＥＴを製品（２）〜（５）と示す。
図１２から、ダミー基板２２の直下に設置された製品（１）の閾値電圧は製品（２）〜（５）に比べて低く、電気特性の分布外れが製品（１）に生じていることが分かる。出願人はこの理由を以下のように考察した。
図１１の領域Ａでは、Ｓｉ基板（ダミー基板２２）の裏面とＳｉＣ基板（製品基板３１）の表面でＷＥＴ雰囲気ガスが消費されるのに対して、図１１の領域Ｂでは、ＳｉＣ基板（製品基板３３）の裏面とＳｉＣ基板（製品基板３４）の表面でＷＥＴ雰囲気ガスが消費される。Ｓｉ基板（ダミー基板２２）の裏面では熱酸化によりＷＥＴ雰囲気ガスが消費され、反応副生成物が生じるのに対し、ＳｉＣ基板（製品基板３３）の裏面側には厚い酸化膜３３ｆが形成されているので、熱拡散してＳｉＣ基板と反応するＷＥＴ雰囲気ガスは無視できる。この違いが製品（１）の分布外れをもたらした原因であると考察した。
そこで、ダミー基板２２の裏面でＷＥＴ雰囲気ガスが消費されないようにすれば製品（１）の分布外れは解消すると考え、検証を行った。本発明では図１に示すように、ダミー基板２２の裏面側に数μｍの無機膜２２ｆ（ＳｉＯ２）を成膜する他は図１１と同様の基板配置において熱処理を行った。すると、製品（１）の分布外れは解消した。
ここでは、ダミー基板２２と製品基板３１〜３５で材料が異なる場合の分布外れについて考察した。材料が異なれば反応速度や反応副生成物が異なるので、材料が同じ場合と比べて図１１の領域Ａ，Ｂにおける雰囲気ガスの差異が大きくなり、本発明の効果が大きい。
しかし、ダミー基板２２が製品基板３１〜３５と同じ材料である場合にも同様の問題が生じる。特に、酸化速度の面方位依存性が大きい場合には分布外れが大きく、本発明の効果が大きい。例えば４Ｈ−ＳｉＣの場合、（０００−１）面の酸化速度は（０００１）面の１０倍程度大きい。裏面が（０００−１）面として、裏面に何も形成されてないダミー基板を用い、裏面に数ｕｍの絶縁膜を形成した製品を熱処理した場合、図１１の領域Ａ，Ｂにおけるガス雰囲気の差異が大きくなる。ダミー基板２２を製品基板３１〜３５と同様のＳｉＣ基板とし、製品基板３５の直下に製品基板３６（図示せず）を追加する他は図１１と同様の基板配置において、１００％Ｏ２雰囲気で熱酸化により形成された酸化膜の膜厚を図１３に示す。図１３では図１２と同様、製品基板３１から形成されたＳｉＣ−ＭＯＳＦＥＴを製品（１）と示し、以下同様に、製品基板３２〜３６から形成されたＳｉＣ−ＭＯＳＦＥＴを製品（２）〜（６）と示す。
図１３から、ダミー基板２２の直下に設置した製品（１）における酸化膜厚が製品（２）〜（６）に比べて大きいことが分かる。この現象も、図１２の現象と同じモデルで説明できる。すなわち、ＳｉＣ基板（ダミー基板２２）の裏面で熱酸化反応が生じ、ＣＯやＣＯ２反応生成物が発生することでガス雰囲気が変化し、酸化速度が増大したためである。
以上の考察に基づき、本発明では裏面に数μｍの酸化膜が形成されたＳｉＣ基板をダミー基板２２に用いたところ、製品（１）の分布外れは解消した。
上記では、裏面に酸化膜が形成されたＳｉＣ基板を酸化系ガス（ＷＥＴ雰囲気、Ｏ２雰囲気）で熱処理する例を示したが、図１１に示す領域Ａ，Ｂで消費されるガスや副生成されるガスが異なる状況が発生しさえすれば、基板の種類や基板の裏面の膜の有無によらず分布外れが発生しうる。
また、酸化系ガスで熱処理する例を示したが、還元系ガスなど基板と反応するガスで熱処理する場合にも、上述の分布外れの問題が生じうる。
そこで、本発明ではダミー基板や製品の裏面に、酸化系ガスや還元系ガスなどと反応しにくく、耐高温性のある無機膜を形成することにより、製品となる半導体装置の分布外れを抑制する。
＜Ａ−１．ＭＯＳＦＥＴ＞
本発明の半導体装置の製造方法を、ＭＯＳＦＥＴのゲート絶縁膜形成工程に適用した例を以下に説明する。製品基板である半導体基板はＳｉＣ基板とするが、Ｓｉ，ＧａＮ，ＧａＡｓ等、他の基板でも良い。また、ダミー基板の材料は半導体基板と同じでも異なっていても良い。さらに、作成するデバイスはＭＯＳＦＥＴの他、ｐｎダイオード、ＳＢＤ（Schottky Barrier diode），ＢＪＴ（Bipolar Junction Transistor），ＪＦＥＴ（Junction FET），ＩＧＢＴ（Insulated Gate Bipolar Transistor）等、他のデバイスでも良い。また、ゲート絶縁膜形成工程の他、メタル電極の熱処理工程等、バッチ式装置で熱処理する他の工程に本発明を適用しても良い。
図２は、本発明の半導体装置の製造方法により製造される縦型のＭＯＳＦＥＴ１００の断面模式図である。ＭＯＳＦＥＴ１００は、図１に示す製品基板３１〜３５から製造される炭化珪素半導体装置である。図２（ａ）はセル内部を、図２（ｂ）はセル外周部を示している。以下、第１導電型をｎ型、第２導電型をｐ型として説明するが、逆の導電型であっても良い。
ＭＯＳＦＥＴ１００は、ＳｉＣ基板１、ＳｉＣドリフト層２、ベース領域３、ソース領域４、ゲート絶縁膜５、ゲート配線６、ソース電極７、ドレイン電極８、層間絶縁膜９、ゲート電極１０を備えている。ＳｉＣ基板１は、第１主面（表面）の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型で低抵抗の基板である。ＳｉＣドリフト層２は、ＳｉＣ基板１の第１主面上に形成される。ベース領域３はＳｉＣドリフト層２の表層に選択的に形成され、ｐ型不純物としてアルミニウム（Ａｌ）を含有する。ソース領域４はセル内部においてベース領域３の表層に選択的に形成され、ｎ型不純物として窒素（Ｎ）を含有する。
ゲート絶縁膜５は、ソース領域４、ベース領域３、及び近接する二つのソース領域４に挟まれたＳｉＣドリフト層２上に亘って形成される。ゲート絶縁膜５上にはゲート配線６が形成される。ゲート絶縁膜５が形成されていないソース領域４の表面にはソース電極７が形成される。また、ＳｉＣ基板１の第１主面と反対側の第２主面、すなわち裏面にはドレイン電極８が形成される。ゲート配線６とソース電極７は層間絶縁膜９で分離される。ゲート配線６はセル内部からセル外周まで引き回され、セル外周でゲート電極１０とコンタクトを形成する。
＜Ａ−２．製造工程＞
図３〜９は、ＭＯＳＦＥＴ１００の製造工程を示す断面図である。以下、図３〜９に沿ってＭＯＳＦＥＴ１００の製造工程を説明する。
まず、ＳｉＣ基板１の第１主面（表面）上に、ＣＶＤ法によりＳｉＣドリフト層２をエピタキシャル成長させる（図３）。ＳｉＣドリフト層２のｎ型不純物濃度は１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３、厚みは５〜５０μｍとする。
次に、ＳｉＣドリフト層２の表面にマスク４１を形成し、マスク４１を用いてＳｉＣドリフト層２にｐ型不純物であるＡｌをイオン注入する（図４）。このとき、Ａｌのイオン注入の深さはＳｉＣドリフト層２の厚さを超えない０．５〜３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲でＳｉＣドリフト層２のｎ型不純物濃度より多いものとする。ここで、ＳｉＣドリフト層２のＡｌがイオン注入された領域でｐ型になる領域がベース領域３となる。
次に、マスク４１を除去した後、ＳｉＣドリフト層２の表面にマスク４２を形成し、マスク４２を用いてＳｉＣドリフト層２の表面に、ｎ型不純物であるＮをイオン注入する（図５）。Ｎのイオン注入深さはベース領域３の厚さより浅くする。また、イオン注入したＮの不純物濃度は、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３の範囲でベース領域３のｐ型不純物濃度を超えるものとする。ＳｉＣドリフト層２内のＮが注入された領域のうちｎ型を示す領域がソース領域４となる。マスク４２を除去後、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行い、イオン注入されたＮ、Ａｌを活性化させる。
次に、層間絶縁膜９をＣＶＤ法により成膜する（図６）。層間絶縁膜９は、後工程で形成するゲート配線６をチップ外周部まで引き回し、ゲート電極とコンタクトを取るためのものである。その膜厚は、ゲート容量に影響を与えずスイッチングやサージ等で破壊しにくい１〜３μｍとすることが望ましい。層間絶縁膜９の材料はＢＰＳＧ、ＰＳＧ、ＴＥＯＳ等を用いる。層間絶縁膜９は、ＳｉＣ基板１の表面側と裏面側に成膜される。成膜後、パターニングとドライエッチングによりセル内部において表面側の層間絶縁膜９を除去し、セル外周部においても表面側の所望の位置の層間絶縁膜９を除去する。一方、ＳｉＣ基板１の裏面側に形成された層間絶縁膜９は残しておき、酸化（還元）ガスとの反応性が低い、すなわち耐高温性を有する無機膜として用いることにより、無機膜を別途成膜する工程は不要である。ここで、酸化（還元）ガスとの反応性が低いとは、熱酸化処理や熱処理の温度に耐え、酸化または還元ガス種のＳｉＣ基板１の裏面に到達する量が十分少なくなるだけの膜厚を有することを意味している。熱処理の温度にもよるが、１μｍの層間絶縁膜９を熱拡散するガス量はほとんど無視できる。
なお、層間絶縁膜を形成する工程がデバイス製造プロセスに無い場合は、別途、酸化（還元）ガスとの反応性が低い耐高温性を有する無機膜をＳｉＣ基板１の裏面に成膜する。この無機膜はＣＶＤ法や熱酸化などにより成膜し、材料としては、金属酸化膜、ＰＳＧなどの絶縁膜や、窒化膜（ＳｉＮｘ）を用いる。無機膜に窒化膜を用いる場合、デバイスのゲート構造がＳｉＯ２／ＳｉＮｘ／ＳｉＣであれば、すなわち、ゲート絶縁膜５が窒化膜とシリコン酸化膜の二層構造である場合には、改めて窒化膜を形成する必要がない。酸化（還元）ガスが熱拡散してもＳｉＣ基板１の裏面に殆ど到達しないように、無機膜の厚みを決定する。酸化（還元）ガス種にもよるが、１３００℃以下の熱処理であれば無機膜の厚みは１μｍ以上あれば十分である。以上の条件でＳｉＣ基板１の表面側と裏面側に無機膜を成膜した後、表面側の無機膜をウェットエッチやドライエッチで除去する。
次に、図１のようにＳｉＣ基板１を熱処理装置内に設置する。ここで、ＳｉＣ基板１は図１の製品基板３１〜３５にあたる。複数のＳｉＣ基板１のうち最上段のＳｉＣ基板１の上には、予め裏面側に耐高温性を有する無機膜２２ｆが成膜されたダミー基板２２を設置する。そして、１２００〜１３００℃のＯ２雰囲気で熱酸化して、ゲート絶縁膜５となるＳｉＯ２膜を形成する（図７）。熱酸化はＷＥＴ雰囲気、Ｏ２雰囲気、または酸化窒素（ＮＯ，Ｎ２Ｏ）雰囲気等の酸化系ガス雰囲気で実施する。続いて、ＳｉＯ２／ＳｉＣの界面準位を低減するためのポストアニールも、同様に図１の基板配置で実施する。ポストアニールは、ＷＥＴ雰囲気や酸化窒素（ＮＯ，Ｎ２Ｏ）雰囲気、ＰＯＣｌ３雰囲気などの酸化ガス雰囲気や、Ｈ２ガスやＮＨ３ガスなどの還元ガス雰囲気で実施する。
その後、ゲート絶縁膜５の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート配線６を形成する。その後、ＣＶＤ装置で１．０〜３．０μｍ程度の層間絶縁膜９を形成してゲート配線６を覆う。その後、ＳｉＣ基板１の裏面に成膜された層間絶縁膜９や多結晶珪素膜をウェットエッチやドライエッチで除去する（図８）。なお、デバイス製造プロセスに層間絶縁膜の形成工程がなく別途の無機膜を成膜した場合は、ここでＳｉＣ基板１の裏面に成膜された無機膜を除去する。
次に、パターニングおよびドライエッチングにより、ソース電極を形成する領域の層間絶縁膜９を除去する。また、ソース電極を形成する領域にシリサイド層を形成した後、パターニングおよびドライエッチングにより、ゲート配線６とコンタクトを取る領域の層間絶縁膜９を除去する（図９）。
そして、ソース領域４及びゲート配線６とそれぞれ電気的に接続するソース電極７及びゲート電極１０を形成する。これらは、Ａｌ合金などをスパッタ法で基板の表面全面に成膜した後、パターニングとウェットエッチングにより成形する。最後に、ＳｉＣ基板１の裏面側にドレイン電極８を形成し、図２に示す縦型のＭＯＳＦＥＴ１００が完成する。ここで、ドレイン電極８の材料にはＡｌ合金等が挙げられる。
＜Ａ−３．変形例＞
熱処理を行うに際して、予めダミー基板２２の裏面には無機膜２２ｆを形成したが、表面には無機膜を形成しなくても良い。そうすれば、ダミー基板２２の表面を用いて膜厚等のモニターが可能であり、ダミー基板２２をモニター基板としても用いることが出来る。この場合、ダミー基板２２とは別途のモニター基板を同一バッチ式装置内に設置する必要がないので、処理枚数が増え生産性が向上する。
また、石英ガラスを材料とするダミー基板２２を用いれば、石英ガラス自体が酸化ガス雰囲気や還元ガス雰囲気との反応性が低いため、裏面に無機膜を形成する必要がない。また、無機膜を形成する場合と異なり、繰り返して使用することが可能である。
＜Ａ−４．効果＞
本発明の半導体装置の製造方法は、（ａ）ダミー基板２２および複数の半導体基板３１〜３５を準備する工程と、（ｂ）ダミー基板２２の裏面と複数の製品基板３１〜３５（半導体基板）の裏面に、熱酸化処理または熱処理の温度に耐え、酸化または還元ガス種の複数の半導体基板の裏面に到達する量が十分少なくなる膜厚を有する無機膜２２ｆ、３１ｆ〜３５ｆを形成する工程と、（ｃ）ダミー基板２２と複数の製品基板３１〜３５を表面を同方向に向け互いに間隔を空けて積層するように配置する工程と、（ｄ）工程（ｂ）および（ｃ）の後、酸化ガス雰囲気又は還元ガス雰囲気内で半導体基板３１〜３５表面の熱酸化処理又はポストアニールを行う工程と、を備える。ダミー基板２２および製品基板３１〜３５夫々の裏面に無機膜を形成することで、加熱処理時の雰囲気ガスが各基板２２，３１〜３５の裏面で消費されないので、製品基板３１〜３５の表面における雰囲気ガスの消費量が均一になり、電気的特性が均一になる。
また、工程（ｂ）は、無機膜として、熱酸化膜、ＣＶＤ酸化膜、金属酸化膜、又はＰＳＧのいずれかの絶縁膜を形成する工程である。よって、層間絶縁膜等、半導体プロセスにおける通常の絶縁膜形成工程を利用して無機膜を形成できる。あるいは、工程（ｂ）は、無機膜として窒化膜を形成する工程である。ゲート絶縁膜５が窒化膜とシリコン酸化膜の二層構造である場合には、半導体プロセスにおける通常の窒化膜形成工程を利用して無機膜を形成できる。
また、ダミー基板２２は製品基板３１〜３５と異なる材料の基板である場合は、ダミー基板２２の裏面に無機膜を形成することによる分布ばらつきの低減効果が大きい。ダミー基板２２が製品基板２１〜３５と同一材料の基板であっても、製品基板３１〜３５の表面と裏面で熱酸化速度が異なる場合には、ダミー基板２２の裏面に無機膜を形成することによる分布ばらつきの低減効果が大きい。
工程（ａ）は、ダミー基板２２の裏面にのみ無機膜２２ｆを形成する工程であるので、ダミー基板２２をプロセス管理用の膜厚等のモニター基板として利用でき、別途のモニター基板が不要になるので、生産性が向上する。
また、石英ガラスからなるダミー基板２２を用いれば、石英ガラス自体が酸化ガス雰囲気や還元ガス雰囲気との反応性が低いため、裏面に無機膜を形成する必要がなく、繰り返して使用することが可能である。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ ＳｉＣ基板、２ ＳｉＣドリフト層、３ ベース領域、４ ソース領域、５ ゲート絶縁膜、６ ゲート配線、７ ソース電極、８ ドレイン電極、９ 層間絶縁膜、１０ ゲート電極、２０ 炉、２１ ボート、２２ ダミー基板、３１，３２，３３，３４，３５，３６ 製品基板、２２ｆ、３１ｆ、３２ｆ、３３ｆ、３４ｆ、３５ｆ，３６ｆ 無機膜、４１，４２ マスク、１００ ＭＯＳＦＥＴ。

Claims (6)

  1. （ａ）ダミー基板および、表面を（０００１）面とし裏面を（０００−１）面とする複数のＳｉＣ半導体基板を準備する工程と、
    （ｂ）前記ダミー基板の裏面と前記複数のＳｉＣ半導体基板の裏面に、無機膜を形成する工程と、
    （ｃ）前記ダミー基板と前記複数のＳｉＣ半導体基板を表面を同方向に向け互いに間隔を空けて積層するように配置する工程と、
    （ｄ）前記工程（ｂ）および（ｃ）の後、酸化ガス雰囲気又は還元ガス雰囲気内で前記ＳｉＣ半導体基板表面の熱酸化処理又はポストアニールを行う工程と、
    を備える半導体装置の製造方法。
  2. 前記工程（ｂ）は、前記無機膜として、熱酸化膜、ＣＶＤ酸化膜、金属酸化膜、若しくはＰＳＧのいずれかの絶縁膜、又は窒化膜を形成する工程である、
    請求項１に記載の半導体装置の製造方法。
  3. 前記ダミー基板は前記ＳｉＣ半導体基板と異なる材料の基板である、
    請求項１又は２に記載の半導体装置の製造方法。
  4. 前記ダミー基板は前記ＳｉＣ半導体基板と同一材料の基板であり、
    前記ＳｉＣ半導体基板の裏面に前記無機膜が形成されない状態において、前記ＳｉＣ半導体基板の表面と裏面では熱酸化速度が異なる、
    請求項１又は２に記載の半導体装置の製造方法。
  5. 前記工程（ａ）は、前記ダミー基板の裏面にのみ前記無機膜を形成する工程である、
    請求項１〜４のいずれかに記載の半導体装置の製造方法。
  6. 前記工程（ａ）は、石英ガラスからなる前記ダミー基板を準備する工程であり、
    前記工程（ｂ）に代えて、
    （ｅ）前記複数のＳｉＣ半導体基板の裏面に、無機膜を形成する工程を備える、
    請求項１〜５のいずれかに記載の半導体装置の製造方法。
JP2013035300A 2013-02-26 2013-02-26 半導体装置の製造方法 Active JP5955246B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013035300A JP5955246B2 (ja) 2013-02-26 2013-02-26 半導体装置の製造方法
US14/071,406 US9159585B2 (en) 2013-02-26 2013-11-04 Method of manufacturing semiconductor device
DE102013225320.6A DE102013225320B4 (de) 2013-02-26 2013-12-09 Verfahren zum Herstellen einer Halbleitervorrichtung
KR1020140015775A KR101597602B1 (ko) 2013-02-26 2014-02-12 반도체장치의 제조방법
CN201410067436.2A CN104008969B (zh) 2013-02-26 2014-02-26 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013035300A JP5955246B2 (ja) 2013-02-26 2013-02-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014165348A JP2014165348A (ja) 2014-09-08
JP5955246B2 true JP5955246B2 (ja) 2016-07-20

Family

ID=51349534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013035300A Active JP5955246B2 (ja) 2013-02-26 2013-02-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9159585B2 (ja)
JP (1) JP5955246B2 (ja)
KR (1) KR101597602B1 (ja)
CN (1) CN104008969B (ja)
DE (1) DE102013225320B4 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740B4 (de) 2018-10-08 2025-08-28 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
JP7236947B2 (ja) * 2019-07-11 2023-03-10 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP7563844B2 (ja) * 2020-11-06 2024-10-08 東京エレクトロン株式会社 熱処理装置及びダミー基板の処理方法
JP7565885B2 (ja) 2021-07-27 2024-10-11 三菱電機株式会社 半導体装置の製造方法および半導体製造装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586136A (ja) * 1981-07-02 1983-01-13 Nec Corp 半導体ウエ−ハの熱処理法
JPH03224228A (ja) * 1990-01-30 1991-10-03 Fujitsu Ltd 半導体装置の製造方法
JPH0799157A (ja) * 1993-09-29 1995-04-11 Hitachi Ltd 成膜方法および装置
JPH07254591A (ja) 1994-03-16 1995-10-03 Toshiba Corp 熱処理装置
JP2000260718A (ja) * 1999-03-10 2000-09-22 Sony Corp ポリシリコンｃｖｄ膜の成膜方法
TW538499B (en) * 2002-06-10 2003-06-21 Taiwan Semiconductor Mfg Boat with constant backside emissivity to wafers
US7667301B2 (en) 2002-09-27 2010-02-23 Hitachi Kokusai Electric Inc. Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate
JP2004152920A (ja) 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法及び半導体製造工程の管理方法
TWI264758B (en) * 2004-03-11 2006-10-21 Hitachi Int Electric Inc A substrate processing apparatus and a semiconductor device manufacturing method use the same
US7972703B2 (en) 2005-03-03 2011-07-05 Ferrotec (Usa) Corporation Baffle wafers and randomly oriented polycrystalline silicon used therefor
JP2008300643A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP5246843B2 (ja) 2007-11-07 2013-07-24 株式会社日立国際電気 基板処理装置、ベーキング方法及び半導体装置の製造方法
JP5239697B2 (ja) * 2008-09-29 2013-07-17 セイコーエプソン株式会社 半導体装置の製造方法、熱酸化処理方法及び熱酸化処理装置
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20120252225A1 (en) * 2011-03-29 2012-10-04 Chunlong Li Semiconductor fabrication method
CN102723272B (zh) * 2011-03-29 2015-02-25 中国科学院微电子研究所 半导体制造方法

Also Published As

Publication number Publication date
DE102013225320A1 (de) 2014-08-28
US20140242815A1 (en) 2014-08-28
CN104008969A (zh) 2014-08-27
US9159585B2 (en) 2015-10-13
KR20140106402A (ko) 2014-09-03
CN104008969B (zh) 2017-06-16
DE102013225320B4 (de) 2019-06-19
JP2014165348A (ja) 2014-09-08
KR101597602B1 (ko) 2016-02-25

Similar Documents

Publication Publication Date Title
JP2014165348A (ja) 半導体装置の製造方法
JP6120756B2 (ja) 炭化珪素半導体装置とその製造方法
US20120007104A1 (en) Semiconductor device and method for manufacturing same
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
JPWO2010125661A1 (ja) 半導体装置及びその製造方法
JP2012160485A (ja) 半導体装置とその製造方法
US9613809B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2024001352A (ja) 半導体装置の製造方法
US20130292703A1 (en) Semiconductor device and method for manufacturing same
JP2015103631A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2016013471A1 (ja) 半導体装置及び半導体装置の製造方法
JP6208106B2 (ja) 半導体装置及びその製造方法
JP2014127660A (ja) 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
CN102132388A (zh) 双极型半导体装置及其制造方法
CN104282766A (zh) 一种新型碳化硅mosfet及其制造方法
CN107204363A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP5236787B2 (ja) 窒化物半導体装置およびその製造方法
JP2015015352A (ja) 炭化珪素半導体装置の製造方法
JP5526493B2 (ja) トレンチゲート型半導体装置およびその製造方法
JP6690333B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
JP6441412B2 (ja) 半導体装置
JP2017168681A (ja) 半導体装置および半導体装置の製造方法
CN104319292A (zh) 一种新型碳化硅mosfet及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160614

R150 Certificate of patent or registration of utility model

Ref document number: 5955246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250