JP7565885B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP7565885B2
JP7565885B2 JP2021122358A JP2021122358A JP7565885B2 JP 7565885 B2 JP7565885 B2 JP 7565885B2 JP 2021122358 A JP2021122358 A JP 2021122358A JP 2021122358 A JP2021122358 A JP 2021122358A JP 7565885 B2 JP7565885 B2 JP 7565885B2
Authority
JP
Japan
Prior art keywords
silicon carbide
wafer
wafers
sic
carbide wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021122358A
Other languages
English (en)
Other versions
JP2023018322A (ja
JP2023018322A5 (ja
Inventor
恭兵 秋好
敦史 吉田
洋介 中西
真一郎 香月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021122358A priority Critical patent/JP7565885B2/ja
Priority to US17/830,069 priority patent/US12451355B2/en
Priority to DE102022118209.6A priority patent/DE102022118209B4/de
Priority to CN202210868164.0A priority patent/CN115692171A/zh
Publication of JP2023018322A publication Critical patent/JP2023018322A/ja
Publication of JP2023018322A5 publication Critical patent/JP2023018322A5/ja
Application granted granted Critical
Publication of JP7565885B2 publication Critical patent/JP7565885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means

Landscapes

  • Formation Of Insulating Films (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Description

本開示は、半導体装置の製造方法および半導体製造装置に関する。
特許文献１および特許文献２では、複数の炭化珪素（以下、ＳｉＣとも呼ぶ）ウエハに酸化膜を形成する際に、複数のＳｉＣウエハの間での酸化膜の厚さのばらつきを抑制するための手法が開示されている。
特開２０１４－１６５３４８号公報 特許第６１４１１３０号
従来技術における手法は、複数のＳｉＣウエハ間での熱酸化膜の厚さのばらつきを抑える手法として必ずしも十分ではなかった。
本開示は上記の問題を解決するための物であり、複数のＳｉＣウエハ間での酸化膜の厚さのばらつきを抑えることのできる半導体装置の製造方法を提供することを目的とする。
本開示の１つの半導体装置の製造方法は、複数の炭化珪素ウエハの下面に第１無機膜を形成し、第１無機膜の形成の後に複数の炭化珪素ウエハのエッチングを行い、エッチングは、エッチングの後に複数の炭化珪素ウエハの第１無機膜の厚さが７５０ｎｍ以上残るように行い、エッチングの後に半導体製造装置を用いて熱酸化処理を行って複数の炭化珪素ウエハの上面に酸化膜を形成し、熱酸化処理を、ダミーウエハまたはモニターウエハの少なくともいずれかを含む少なくとも１つのウエハであって複数の炭化珪素ウエハとは異なる少なくとも１つのウエハおよび複数の炭化珪素ウエハが一方向に沿ってかつ複数の炭化珪素ウエハの上面を一方向に向けて並べられた状態で行い、熱酸化処理の状態において、複数の炭化珪素ウエハのうちの第１の炭化珪素ウエハは少なくとも１つのウエハのいずれかの直下に配置され、複数の炭化珪素ウエハのうちの第２の炭化珪素ウエハは複数の炭化珪素ウエハのうちの第３の炭化珪素ウエハの直下に配置されており、複数の炭化珪素ウエハそれぞれにおいて、上面はＳｉ面であり、下面はＣ面であり、エッチングをディップ方式のウェットエッチングにより行う、半導体装置の製造方法である。
本開示により、複数のＳｉＣウエハ間での酸化膜の厚さのばらつきを抑えることのできる半導体装置の製造方法が提供される。
実施の形態１の縦型バッチ式拡散炉を示す図である。 熱酸化処理時のＳｉＣウエハ付近の状態を示す断面図である。 ＳｉＣウエハの結晶構造を模式的に示す図である。 実施の形態１の半導体装置のセル内部を示す図である。 実施の形態１の半導体装置のセル外周部を示す図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造途中の状態を示す断面図である。 実施の形態１の半導体装置の製造方法のフローチャートである。 ＳｉＣウエハのＣ面に形成された層間絶縁膜の厚さと、ＳｉＣウエハ間でのゲート酸化膜の厚さのばらつきと、の関係を示す図である。 実施の形態２におけるウエハの配置を示す図である。 実施の形態３の縦型バッチ式拡散炉を示す図である。 実施の形態４の縦型バッチ式拡散炉を示す図である。 実施の形態５の縦型バッチ式拡散炉の一例を示す図である。 実施の形態５の縦型バッチ式拡散炉の一例を示す図である。
＜前提技術＞
図１は各実施の形態で用いられる縦型バッチ式拡散炉の一例である縦型バッチ式拡散炉８０の構成を示す図である。後述する各実施の形態においては、例えば図１に示す縦型バッチ式拡散炉８０を用いて、炭化珪素半導体装置となるＳｉＣウエハ５０上に酸化膜が形成される。
縦型バッチ式拡散炉８０はチューブ８１とボート８２とガス導入ライン８３とを備える。ボート８２はウエハを支持する支持部８２ａを複数備える。チューブ８１は熱酸化処理を行う容器である。縦型バッチ式拡散炉８０は、複数のウエハを、複数の支持部８２ａにより一方向に沿ってかつ当該複数のウエハの主面を一方向に向けて並べて支持する。
図１に示されるように、熱酸化処理において、複数のＳｉＣウエハ５０は、支持部８２ａに支持され互いに間隔をあけた状態でチューブ８１内に設置される。以下、縦型バッチ式拡散炉８０で同時に処理される複数のＳｉＣウエハ５０のまとまりをバッチと呼ぶ。ガス導入ライン８３はチューブ８１内に酸化性ガスを導入するためのラインである。ガス導入ライン８３には開口８３０が設けられており、開口８３０を通って、チューブ８１内に酸化性ガスが導入される。酸化性ガスとは、熱酸化処理に用いられるガスであり、例えば酸素（Ｏ２）ガスまたはオゾン（Ｏ３）ガスである。
ＳｉＣウエハ５０において、例えば、一方の主面はカーボン（Ｃ）面であり他方の主面はシリコン（Ｓｉ）面である。
図１には、熱酸化処理が行われる際のＳｉＣウエハ５０の配置の一例が示されている。
ＳｉＣウエハ５０は、カーボン（Ｃ）面が下側、シリコン（Ｓｉ）面が上側を向くように、ボート８２に保持されている。ＳｉＣウエハ５０は、ＳｉＣウエハ５０の主面に交差する方向、例えばＳｉＣウエハ５０の主面に垂直な方向、に互いに隙間を空けて積層される。
熱酸化処理を行う前に、各ＳｉＣウエハ５０の下面であるＣ面１２には無機膜９０（図２および図３を参照）が形成されている。
各ＳｉＣウエハ５０のうち最上段のＳｉＣウエハ５０の上には、当該最上段のＳｉＣウエハ５０と間隔を空けてＳｉＣダミーウエハ５１が設置されている。当該ＳｉＣダミーウエハ５１の上には、当該ＳｉＣダミーウエハ５１と間隔を空けて、Ｓｉモニターウエハ５２が設置されている。
ＳｉＣダミーウエハ５１の下面には、図２のＳｉＣウエハ５０の下面と同様に、無機膜９０が形成されている。ＳｉＣダミーウエハ５１を設置する理由に関しては後述する。
熱酸化処理が完了した後にＳｉモニターウエハ５２の酸化膜の厚さを測定することで、各ＳｉＣウエハ５０に形成された酸化膜に問題がないかどうか確認される。
ＳｉＣウエハ５０における熱酸化反応は、酸化性ガスとしてＯ２ガスを使用した場合、以下の式（１）に示すようになると推定される。以下に示す各式において、「（↑）」は、気体（ガス）が発生することを意味する。
ＳｉＣ＋２Ｏ２＝ＳｉＯ２＋ＣＯ２（↑） …（１）
式（１）に示すように、ＳｉＣウエハ５０における熱酸化反応では、二酸化珪素（ＳｉＯ２）膜が形成されるとともに二酸化炭素（ＣＯ２）ガスが発生する。発生したＣＯ２ガスが、チューブ８１内の高温環境下において可逆的に分解して、以下の式（２）に示す反応を起こすことにより、一酸化炭素（ＣＯ）ガスが排出されるとともに、再度、Ｏ２ガスが生成されると推定される。
２ＣＯ２＝２ＣＯ（↑）＋Ｏ２（↑） …（２）
図２は、熱酸化処理時のＳｉＣウエハ５０付近の状態を示す断面図である。図３は、ＳｉＣウエハ５０の結晶構造を模式的に示す図である。
図３に示すように、ＳｉＣウエハ５０の結晶構造は、シリコン（Ｓｉ）原子４５とカーボン（Ｃ）原子４６によって構成されている。ＳｉＣウエハ５０の一方主面はＣ原子４６が露出したＣ面１２であり、他方主面はＳｉ原子４５が露出したＳｉ面１３である。
図２に示すように、ＳｉＣウエハ５０にＯ２ガスを供給して酸化膜５ａを形成するとき、式（１）の反応によってＣＯ２ガスが発生する。図３に示すように、ＳｉＣウエハ５０のＣ面１２側の方が、Ｓｉ面１３側よりもＣ原子４６が多い。従って、Ｃ面１２の方がＳｉ面１３よりＣＯ２ガスを多く発生すると考えられる。
前述のように、ＳｉＣウエハ５０のＣ面１２には、無機膜９０が形成されている。ＳｉＣウエハ５０のＣ面１２に設けられた無機膜９０は、ＳｉＣウエハ５０のＣ面１２における（１）の反応を抑制する効果がある。無機膜９０が薄い場合、前述の式（１）の反応を抑制する効果が小さく、そのため式（２）の反応が抑制される程度が小さく、ＳｉＣウエハ５０のＣ面１２の直下において、式（２）の反応により酸素濃度が増加する効果が大きい。そのため、図２に示すようにＳｉＣウエハ５０のＣ面１２が隣のＳｉＣウエハ５０のＳｉ面１３に対面している場合、ＳｉＣウエハ５０の直下に配置されたＳｉＣウエハ５０では、Ｓｉ面１３において、熱酸化処理により形成される酸化膜５ａが厚くなると考えられる。また、（２）の反応によって生成される酸素による影響はウエハ面内の位置によって異なるため、酸化反応の起こる度合いが面内で不均一になり、ＳｉＣウエハ５０の直下に配置されたＳｉＣウエハ５０では、熱酸化処理により形成される酸化膜５ａの厚さが面内の位置によって異なるようになると考えられる。
図１の配置において、ＳｉＣウエハ５０のＣ面１２に形成されている無機膜９０が薄く、Ｓｉモニターウエハ５２とＳｉＣウエハ５０の間にＳｉＣダミーウエハ５１が設置されていない場合を考える。つまり、図１において、ＳｉＣダミーウエハ５１の位置にもＳｉＣウエハ５０がおかれている場合を考える。Ｓｉモニターウエハ５２では式（１）の反応が起こらないため、Ｓｉモニターウエハ５２が存在することによって式（２）の反応が起こりＯ２ガスが発生することもない。この場合、Ｓｉモニターウエハ５２直下のＳｉＣウエハ５０においては、ＳｉＣウエハ５０直下のＳｉＣウエハ５０における場合と比べて熱酸化処理により形成される酸化膜５ａが薄くなる。このように、ＳｉＣウエハ５０の上面上に形成される酸化膜５ａの厚さはバッチ内のＳｉＣウエハ５０の間で不均一となる。
図１に示すように、Ｓｉモニターウエハ５２とＳｉＣウエハ５０の間に、Ｃ面１２に無機膜９０を形成したＳｉＣダミーウエハ５１を設置することで、熱酸化処理により形成される酸化膜５ａの厚さがバッチ内のＳｉＣウエハ５０の間で不均一となることを抑制できる。
ＳｉＣダミーウエハ５１のＣ面１２には、無機膜９０が形成されている。ＳｉＣダミーウエハ５１のＣ面１２の無機膜９０は例えばＳｉＣウエハ５０のＣ面１２の無機膜９０と同じ厚さである。この場合、ＳｉＣウエハ５０のＣ面１２から発生するのと同量のＣＯ２ガスがＳｉＣダミーウエハ５１のＣ面１２から発生するため、熱酸化処理により形成される酸化膜５ａの厚さがバッチ内のＳｉＣウエハ５０の間で不均一となることを抑制できる。
しかし、ＳｉＣダミーウエハ５１を繰り返し使用することにより、ＳｉＣダミーウエハ５１のＣ面１２に厚い熱酸化膜が形成され、無機膜９０が厚くなる。このため、ＳｉＣダミーウエハ５１のＣ面１２ではＳｉＣウエハ５０のＣ面１２よりもＯ２ガスの発生量が少なくなる。ＳｉＣダミーウエハ５１の直下のＳｉＣウエハ５０の上面に熱酸化処理により形成される酸化膜５ａは、ＳｉＣウエハ５０の直下のＳｉＣウエハ５０の上面に熱酸化処理により形成される酸化膜５ａに比べて薄くなる。その結果、熱酸化処理により形成される酸化膜５ａの厚さがバッチ内のＳｉＣウエハ５０の間で不均一となる。
後述するように、実施の形態１から５の半導体装置の製造方法では、熱酸化処理を行う際、ＳｉＣウエハ５０のＣ面１２に厚い無機膜９０が形成されているため、熱酸化処理により形成される酸化膜５ａの厚さがバッチ内のＳｉＣウエハ５０の間で不均一となることが抑制される。
上記の記述では式（１）および式（２）の反応が起こるという推定のもと説明を行ったが、実施の形態１から５の半導体装置の製造方法の効果は式（１）および式（２）の反応による影響を抑えることに限定されない。あるＳｉＣウエハ５０の上側の雰囲気は、当該ＳｉＣウエハ５０の上側のウエハがＳｉモニターウエハ５２かＳｉＣダミーウエハ５１かＳｉＣウエハ５０かによって変わりうる。実施の形態１から５の半導体装置の製造方法では、そのような雰囲気の変化によって、熱酸化処理により形成される酸化膜５ａの厚さがバッチ内のＳｉＣウエハ５０の間で不均一となるということを、抑制できる。
＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
本実施の形態の炭化珪素半導体装置の製造方法により、例えばＭＯＳＦＥＴ、ｐｎダイオード、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ ｄｉｏｄｅ）、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）、またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が製造される。
以下では、本実施の形態の炭化珪素半導体装置の製造方法により製造される半導体装置が図４および図５に示されるＭＯＳＦＥＴ１００である場合を想定して説明する。図４はＭＯＳＦＥＴ１００のセル内部を示す。図５はＭＯＳＦＥＴ１００のセル外周部を示す。以下の説明において、半導体層の導電型は、入れ替えてもよい。
図４および図５に示されるように、ＭＯＳＦＥＴ１００は、ＳｉＣ基板１、ＳｉＣドリフト層２、ベース領域３、ソース領域４、ゲート酸化膜５、ゲート配線６、ソース電極７、ドレイン電極８、層間絶縁膜９、およびゲート電極１０を備える。
ＳｉＣ基板１の上面はＳｉ面である。また、ＳｉＣ基板１は４Ｈの結晶構造を有する単結晶のｎ型の基板である。
ＳｉＣドリフト層２は、ＳｉＣ基板１の上面上に形成されている。
ベース領域３はＳｉＣドリフト層２の上面の表層部分に選択的に形成されている。ベース領域３はｐ型の半導体層であり、ｐ型の不純物として例えばアルミニウム（Ａｌ）を含む。
ソース領域４はセル内部においてベース領域３の上面の表層部分に選択的に形成されている。ソース領域４はｎ型の半導体層である。ソース領域４はｎ型の不純物として例えば窒素（Ｎ）を含む。
ゲート酸化膜５は、ソース領域４、ベース領域３、及びＳｉＣドリフト層２のうち近接する二つのソース領域４に挟まれた領域２ａの上に亘って形成されている。ゲート酸化膜５上にはゲート配線６が形成されている。また、ＳｉＣ基板１の下面であるＣ面上にはドレイン電極８が形成されている。ゲート配線６とソース電極７は層間絶縁膜９で分離されている。ゲート配線６はセル内部からセル外周まで引き回され、セル外周でゲート電極１０と接続されている。
図４ではＭＯＳＦＥＴ１００はプレーナーゲート構造として示されているが、ＭＯＳＦＥＴ１００はトレンチゲート型であってもよい。
＜Ａ－２．製造方法＞
図１７は本実施の形態の半導体装置の製造方法のフローチャートである。
図６～１１は、ＭＯＳＦＥＴ１００の製造途中の状態を示す断面図である。以下、図６～１１に沿ってＭＯＳＦＥＴの製造工程を説明する。図６はセル内部およびセル外周部の両方に対応する図である。図７～９、１１、１３、および１５はセル内部に対応する図である。図１０、１２、１４、および１６はセル外周部に対応する図である。
まず、ステップＳ１では、炭化珪素基板１を準備する。
次に、ステップＳ２では、炭化珪素基板１の上面上に、ＣＶＤ法によりＳｉＣドリフト層２をエピタキシャル成長させる（図６を参照）。ＳｉＣドリフト層２のｎ型不純物濃度は１×１０１５ｃｍ－３～１×１０１７ｃｍ－３、厚みは５～５０μｍとする。
次に、ステップＳ３では、ＳｉＣドリフト層２の上面上にマスク４１を形成し、マスク４１を用いてＳｉＣドリフト層２にｐ型不純物であるＡｌをイオン注入する（図７を参照）。このとき、Ａｌのイオン注入の深さはＳｉＣドリフト層２の厚さを超えない０．５～３μｍ程度である。また、イオン注入されたＡｌの不純物濃度は、１×１０１７ｃｍ－３～１×１０１９ｃｍ－３の範囲であり、ＳｉＣドリフト層２のｎ型不純物濃度より高い。ＳｉＣドリフト層２のうちＡｌがイオン注入された領域でかつｐ型になる領域がベース領域３となる。Ａｌのイオン注入を行った後、マスク４１を除去する。
さらに、ステップＳ３では、マスク４１を除去した後、ＳｉＣドリフト層２の上面上にマスク４２を形成し、マスク４２を用いて、ＳｉＣドリフト層２の表層部にｎ型不純物であるＮをイオン注入する（図８を参照）。ステップＳ３では、ＳｉＣドリフト層２のうち先にステップＳ３でＡｌイオンが注入された領域も含めてＳｉＣドリフト層２と呼ぶ。Ｎをイオン注入する深さはベース領域３の厚さより浅くする。また、イオン注入するＮの不純物濃度は、１×１０１８ｃｍ－３～１×１０２１ｃｍ－３の範囲でベース領域３のｐ型不純物濃度を超えるものとする。ＳｉＣドリフト層２内のＮが注入された領域のうちｎ型を示す領域がソース領域４となる。Ｎのイオン注入を行った後、マスク４２を除去する。
次に、ステップＳ４では、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００～１９００℃、３０秒～１時間のアニールを行い、ステップＳ３においてイオン注入されたＮ、Ａｌを活性化させる。
次に、ステップＳ５では、層間絶縁膜９をＣＶＤ法により成膜する層間絶縁膜形成工程を行う（図９および図１０を参照）。層間絶縁膜９により、後工程で形成するゲート配線６をセル外周部まで引き回してゲート電極１０と接続する際に、ＳｉＣドリフト層２、ベース領域３、およびソース領域４とゲート配線６との間が絶縁される。層間絶縁膜９の厚さは、ゲート容量に影響を与えず、かつスイッチングおよびサージ等で層間絶縁膜９が破壊されにくい、１～３μｍであることが望ましい。無機膜である層間絶縁膜９の材料はＢＰＳＧ（Ｂｏｒｏ－Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ、ホウリンケイ酸塩ガラス）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ、リンケイ酸塩ガラス）、またはＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、テトラエトキシシラン）等である。図８に示しされる、ＳｉＣ基板１、ＳｉＣドリフト層２、ベース領域３、ソース領域４からなる構成が、図１におけるＳｉＣウエハ５０に相当する。また、層間絶縁膜９は図２の無機膜９０に相当する。
層間絶縁膜９は、ＳｉＣウエハ５０の上面であるＳｉ面１３（つまり、ソース領域４側の主面）上と下面であるＣ面１２（つまり、ＳｉＣ基板１の下面側の主面）上に成膜される。Ｃ面１２上の層間絶縁膜９は第１の無機膜の一例であり、Ｓｉ面１３上の層間絶縁膜９は第２の無機膜の一例である。
次に、ステップＳ６では、エッチング工程を行う。ステップＳ６のエッチング工程では、パターニングとドライエッチング及びウェットエッチングによりセル内部においてＳｉ面１３側の層間絶縁膜９を除去し、セル外周部においてもＳｉ面１３側の所望の位置の層間絶縁膜９を除去する（図９および図１０を参照）。
ステップＳ６では、Ｓｉ面１３側の層間絶縁膜９がエッチングされるが、この際に、エッチングの行い方によっては、ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９もエッチングされ、ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９が薄くなる。後のステップにおいて、ＳｉＣウエハ５０のＣ面側の層間絶縁膜９が厚さ０.７５μｍ、つまり７５０ｎｍ以上あることが好ましい。そのため、本実施の形態では、ステップＳ６のエッチング工程は、ステップＳ６のエッチングが行われた後に、ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９が０.７５μｍ以上残っているように行う。ステップＳ６のエッチングが行われた後に、ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９が０.７５μｍ以上残っていることが好ましい理由については後述する。ステップＳ６のエッチングが行われた後にＳｉＣウエハ５０のＣ面１２側に残っている層間絶縁膜９の厚さは１．２μｍ以上であってよく、１．６μｍ以上であってよい。
ステップＳ６では、例えば、ＳｉＣウエハ５０のＣ面側の層間絶縁膜９がＳｉＣウエハ５０の平面視における中央部で厚さ０.７５μｍ以上残される。また、ステップＳ６では、例えば、ＳｉＣウエハ５０のＣ面側の全体において層間絶縁膜９が０.７５μｍ以上残される。また、ステップＳ６では、例えば、ＳｉＣウエハ５０のＣ面側において層間絶縁膜９が平均で０.７５μｍ以上残される。ここで、層間絶縁膜９の平均の厚さとは、ＳｉＣウエハ５０の面内の多数、例えば１００点以上、の均等に配置された点で測定した各厚さの平均とする。
例えば、ステップＳ６のエッチングが行われた後に、ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９が０.７５μｍ以上残っているようにするための方法としては、例えば、あらかじめＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９をより厚く形成しておく、または、ステップＳ６においてＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９がエッチングされにくいように、ステップＳ６の処理を行う際にＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９上に保護膜を形成しておく、等の方法が挙げられる。例えばステップＳ６において保護膜を形成せずにディップ方式のウェットエッチングを行った場合、Ｓｉ面１３側の層間絶縁膜９だけでなくＣ面１２側の層間絶縁膜９もエッチングされてしまう。ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９上に保護膜を形成してからディップ方式のウェットエッチングを行うことで、コストを削減でき、かつ、ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９を例えば０.７５μｍ以上残すことができる。
次に、ステップＳ７では、熱酸化処理により、図１１および図１２に示されるように、ＳｉＣウエハ５０の上面側のうち層間絶縁膜９が形成されていない領域に、熱酸化膜であるゲート酸化膜５を形成する。当該熱酸化処理では、上記のように、酸化性ガス、例えばＯ２ガスまたはＯ３ガス、を使用する。ゲート酸化膜５は図２における酸化膜５ａに相当する。図２ではＳｉＣウエハ５０の下面に無機膜９０が示されており、ＳｉＣウエハ５０の上面に酸化膜５ａが示されているが、本実施の形態のステップＳ７において、ＳｉＣウエハ５０の上面の一部にも層間絶縁膜９が形成されていてよい。
以下、ステップＳ７の詳細について説明する。ステップＳ７において、ゲート酸化膜５は、図１に示す縦型バッチ式拡散炉８０でＳｉＣウエハ５０に熱酸化処理を行うことにより、形成される。
ステップＳ７においては、まず、Ｃ面１２上に層間絶縁膜９が０．７５μm以上残されたＳｉＣウエハ５０を図１に示すように縦型バッチ式拡散炉８０内に配置する。ＳｉＣウエハ５０およびＳｉＣダミーウエハ５１は、Ｃ面１２が下側を向くように配置される。なお、図１において層間絶縁膜９の図示は省略されている。
次に、１２００℃以上１３００℃以下でＳｉＣウエハ５０のＳｉ面１３を熱酸化させ、ＳｉＣウエハ５０のＳｉ面１３に熱酸化膜を形成する。この際、ＳｉＣウエハ５０のＳｉ面１３のうち層間絶縁膜９が形成されていない領域（つまり、ステップＳ６で層間絶縁膜９が除去された領域）に、熱酸化膜であるゲート酸化膜５が形成される。ＳｉＣウエハ５０のＣ面１２側に残された層間絶縁膜９が厚い程、Ｏ２ガスが層間絶縁膜９に阻まれてＣ面１２に到達しづらくなる。このため、上記の式（１）および式（２）の反応によりＣ面１２から発生するＯ２ガス量が少なくなり、ＳｉＣウエハ５０直下のＳｉＣウエハ５０においては当該Ｏ２ガスによる酸化反応が生じにくくなる。
ステップＳ７において形成されるゲート酸化膜５の厚さについて、図１８を用いて詳細に説明する。図１８は、ＳｉＣウエハ５０のＣ面１２に形成された層間絶縁膜９の厚さと、ＳｉＣウエハ５０間でのゲート酸化膜５の厚さのばらつきと、の関係を示す図である。図１８の横軸は、あるＳｉＣウエハ５０のＣ面１２に形成された層間絶縁膜９の平均厚さである。図１８の横軸は、代表的なＳｉＣウエハ５０のＣ面１２に形成された層間絶縁膜９の厚さであるが、バッチ内の各ＳｉＣウエハ５０のＣ面１２にはほぼ同じ厚さの層間絶縁膜９が形成されている。図１８の縦軸は、ステップＳ７の熱酸化処理を行った際にバッチ内の各ＳｉＣウエハ５０のＳｉ面１３上に形成されたゲート酸化膜５の厚さのうち最大のものと最小のものとの差である。図１８において、測定値と記されているものは、実際に熱酸化処理を行って測定を行った結果であり、計算値と記されているものは、数値シミュレーションを行って得られた結果である。バッチ内の各ＳｉＣウエハ５０のうち、Ｓｉ面１３上に形成されたゲート酸化膜５が最も薄かったのは、ＳｉＣダミーウエハ５１の直下のＳｉＣウエハ５０であった。
図１８に示される結果は図１に示される縦型バッチ式拡散炉８０を用いて熱酸化処理を行った際に得られた結果である。当該熱酸化処理では、口径が４インチのＳｉＣウエハ５０の上面に、４５～５０ｎｍ程度のゲート酸化膜５を形成した。当該熱酸化処理を行う前に、ＳｉＣダミーウエハ５１のＣ面１２上には、式（１）および式（２）により発生するＯ２ガスが無いとみなせる程度の十分な厚さの層間絶縁膜９が形成されている。ＳｉＣダミーウエハ５１のＣ面１２上には、無機膜である層間絶縁膜９が、バッチ内の各ＳｉＣウエハ５０のＣ面１２に形成された層間絶縁膜９よりも厚く形成されている。
図１８に示すように、ＳｉＣウエハ５０のＣ面１２上に形成された層間絶縁膜９が厚い程、バッチ内のＳｉＣウエハ５０の間でのステップＳ７において形成されるゲート酸化膜５の厚さのばらつきが小さくなる。これは、ＳｉＣウエハ５０のＣ面１２上に形成された層間絶縁膜９が厚い程、式（１）および式（２）に示される反応によるＳｉＣウエハ５０のＣ面１２からのＯ２ガスの発生を抑制できるためと考えられる。
ステップＳ７を行う際に、ＳｉＣダミーウエハ５１に式（１）および式（２）により発生するＯ２ガスが無いとみなせる程度の十分な厚さの層間絶縁膜９が形成されているため、ＳｉＣダミーウエハ５１を設置せず、ＳｉＣウエハ５０の直上がＳｉモニターウエハ５２である場合でも、図１８と同様の結果が得られる。つまり、ＳｉＣウエハ５０のＣ面１２の層間絶縁膜９の厚さを０．７５μｍ以上にすることで、ＳｉＣダミーウエハ５１を無くした場合においても、バッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さのばらつきは抑制される。そのため、ＳｉＣウエハ５０のＣ面１２の層間絶縁膜９の厚さを０．７５μｍ以上にした場合、図１においてＳｉＣダミーウエハ５１がおかれている位置にＳｉＣウエハ５０を置いてもよい。
以上説明したように、ステップＳ６においてＳｉＣウエハ５０の下面に残す層間絶縁膜９の厚さを０．７５μｍ以上にすると、バッチ内のＳｉＣウエハ５０間での、ステップＳ７において形成されるゲート酸化膜５の厚さの差を０．８ｎｍ以下に抑制できることが、鋭意研究の結果、新たに見出された。
また、ＳｉＣウエハ５０のＣ面１２の層間絶縁膜９が薄いと、ＳｉＣウエハ５０のＣ面１２の層間絶縁膜９の厚さが面内で均一でないことによってＯ２発生量の面内位置による偏りが大きくなり、当該ＳｉＣウエハ５０の直下のＳｉＣウエハ５０のゲート酸化膜５の面内均一性が悪くなる。ＳｉＣウエハ５０の層間絶縁膜９が０.７５μｍ以上残されていれば、Ｏ２ガスの発生を抑制できるため、当該ＳｉＣウエハ５０の直下のＳｉＣウエハ５０のＳｉ面１３に形成されるゲート酸化膜５の面内均一性が向上する。
ＳｉＣウエハ５０のＣ面１２の層間絶縁膜９の厚さを１．２μｍ以上にするとバッチ内のＳｉＣウエハ５０間でのゲート酸化膜５の厚さの差を０．３ｎｍ以下に抑制できる。ＳｉＣウエハ５０のＣ面１２の層間絶縁膜９の厚さを１．６μｍ以上にするとバッチ内のＳｉＣウエハ５０間でのゲート酸化膜５の厚さの差を０．１ｎｍ以下に抑制することができる。そのため、ステップＳ６で層間絶縁膜９を１．２μｍ残しておくことがより好ましく、ステップＳ６で層間絶縁膜９を１．６μｍ残しておくことがさらに好ましい。
ステップＳ７では、熱酸化膜を形成した後、ＳｉＯ２とＳｉＣの界面における界面準位を低減するためのポストアニールを、図１と同様のウエハの配置で実施する。ポストアニールは、ＷＥＴ雰囲気、酸化窒素(ＮＯまたはＮ２Ｏ)雰囲気、ＰＯＣｌ３雰囲気などの酸化ガス雰囲気、もしくは、Ｈ２ガスまたはＮＨ３ガスなどの還元ガス雰囲気で実施する。
その後、ステップＳ８において、ゲート酸化膜５の上にゲート配線６を形成する。ゲート配線６は、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成した後、当該多結晶珪素膜をパターニングすることにより形成される。その後、ＣＶＤ装置で１．０～３．０μｍ程度の厚さの層間絶縁膜９を追加的に形成してゲート配線６を覆う。
その後、ステップＳ９において、ＳｉＣウエハ５０の下面の層間絶縁膜９および多結晶珪素膜を、ウェットエッチングまたはドライエッチングにより除去する。これにより、図１３および図１４に示される状態が得られる。
次に、ステップＳ１０において、ソース電極７及びゲート電極１０を形成する。
ステップＳ１０では、まず、パターニングおよびドライエッチングにより、ソース電極７を形成する領域の層間絶縁膜９を除去する。また、ソース電極７を形成する領域にシリサイド層を形成した後、パターニングおよびドライエッチングにより、ゲート配線６とコンタクトを取る領域の層間絶縁膜９を除去する（図１５および図１６を参照）。次に、ソース領域４と電気的に接続するソース電極７及びゲート配線６と電気的に接続するゲート電極１０を形成する。ソース電極７およびゲート電極１０は、Ａｌ合金などの膜をスパッタ法でＳｉＣウエハ５０の上面全体に成膜した後、当該膜をパターニングとウェットエッチングにより整形することで形成される。
次に、ステップＳ１１において、ＳｉＣウエハ５０の下面側にドレイン電極８を形成する。ドレイン電極８の材料は例えばＡｌ合金である。
以上の工程を経て、図４および図５に示される縦型のＭＯＳＦＥＴ１００が完成する。
以上説明した実施の形態１の炭化珪素半導体装置の製造方法をまとめると、以下のとおりである。複数のＳｉＣウエハ５０を準備し、複数のＳｉＣウエハ５０の下面に第１無機膜である層間絶縁膜９を形成し、当該第１無機膜の形成の後に複数のＳｉＣウエハ５０のエッチングを行う。当該エッチングは、当該エッチングの後に複数のＳｉＣウエハ５０の第１無機膜の厚さが０．７５μｍ以上残るように行う。次に、ステップＳ７において、縦型バッチ式拡散炉８０を用いて熱酸化処理を行って複数のＳｉＣウエハ５０の上面にゲート酸化膜５を形成する。熱酸化処理は、Ｓｉモニターウエハ５２またはＳｉＣダミーウエハ５１の少なくともいずれかを含む少なくとも１つのウエハであって複数のＳｉＣウエハ５０とは異なる少なくとも１つのウエハ、および複数のＳｉＣウエハ５０が一方向に沿ってかつ複数のＳｉＣウエハ５０の上面を一方向に向けて並べられた状態で行われる。熱酸化処理の状態において、複数のＳｉＣウエハ５０のうちの第１のＳｉＣウエハ５０は、Ｓｉモニターウエハ５２またはＳｉＣダミーウエハ５１の少なくともいずれかを含む少なくとも１つのウエハのいずれかの直下に配置され、複数のＳｉＣウエハ５０のうちの第２のＳｉＣウエハ５０は複数のＳｉＣウエハ５０のうちの第３のＳｉＣウエハ５０の直下に配置されている。
ステップＳ７において、ＳｉＣウエハ５０のＣ面１２側の層間絶縁膜９の厚さが０．７５μｍ以上であることにより、ＳｉＣウエハ５０のＣ面１２から発生するガスが抑制されるため、バッチ内のＳｉＣウエハ５０の間で、ゲート酸化膜５の厚さが均一化される。また、ＳｉＣウエハ５０のＣ面１２から発生するガスが抑制されるため、ＳｉＣダミーウエハ５１を無くすこともできる。
本実施の形態の製造方法のステップＳ７と同様の構成を、メタル電極の熱処理工程等、バッチ式装置での熱処理を行う他の工程に適用することも可能である。また、ステップＳ７と同様の構成を、ゲート酸化膜５以外の酸化膜を形成する工程に対して適用することも可能である。
＜Ｂ．実施の形態２＞
図１９は、実施の形態２の半導体装置の製造方法のステップＳ７（図１７を参照）における、縦型バッチ式拡散炉８０へのウエハの配置され方を示す図である。本実施の形態のステップＳ７では、ボート８２に、ＳｉＣウエハ５０とＳｉダミーウエハ５１ａが交互に配置される。本実施の半導体装置の製造方法は、その他の点では実施の形態１の半導体装置の製造方法と同様である。
ウエハが図１９のように配置されることで、ＳｉＣウエハ５０のＣ面１２から発生するＯ２ガスの拡散はその直下に設置されているＳｉダミーウエハ５１ａに遮られる。拡散により他のＳｉＣウエハ５０に到達するＯ２ガスの量が減少する。したがって、Ｓｉダミーウエハ５１ａの直下のＳｉＣウエハ５０では他のＳｉＣウエハ５０のＣ面１２から発生するＯ２ガスによる酸化は生じづらくなり、バッチ内のＳｉＣウエハ５０間におけるゲート酸化膜５の厚さのばらつきが抑えられる。
さらに、Ｏ２ガスの発生を抑制できるため、ステップＳ７においてバッチ内の各ＳｉＣウエハ５０のＳｉ面１３に形成されるゲート酸化膜５の厚さの面内均一性が、向上する。Ｓｉダミーウエハ５１ａの代わりに、下面においてＯ２ガスが発生しにくく、その直下のＳｉＣウエハ５０へ不均一な酸化反応を生じさせにくい他のダミーウエハを用いてもよい。当該他のダミーウエハは、例えば、厚さ０．７５μｍ以上の無機膜が下面に形成されたＳｉＣダミーウエハ５１である。
ＳｉＣウエハ５０の下面に層間絶縁膜９が０．７５μｍ以上残されていれば、ステップＳ７においてＳｉＣウエハ５０の下面から発生するＯ２ガスの量が減少するため、Ｓｉダミーウエハ５１ａを回り込み他のＳｉＣウエハ５０へと拡散するＯ２ガスの量も減少し、より高精度にバッチ内のＳｉＣウエハ５０の間のゲート酸化膜５の厚さのばらつきを抑えることができる。
＜Ｃ．実施の形態３＞
図２０は本実施の形態で用いられる縦型バッチ式拡散炉８０ｃの構成を示す図である。本実施の形態の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比べると、ステップＳ７（図１７を参照）において縦型バッチ式拡散炉８０ではなく縦型バッチ式拡散炉８０ｃを用いる点が異なる。図２０ではＳｉＣダミーウエハ５１を用いない場合が示されているが、本実施の形態においても実施の形態１の場合と同様にＳｉモニターウエハ５２とＳｉＣウエハ５０の間にＳｉＣダミーウエハ５１を配置してもよい。本実施の形態の半導体装置の製造方法は、その他の点では実施の形態１の半導体装置の製造方法と同様である。
実施の形態１及び２で用いられる縦型バッチ式拡散炉８０と比べると、本実施の形態の縦型バッチ式拡散炉８０ｃは、支持部８２ａの代わりに支持部８２ｂを備える。縦型バッチ式拡散炉８０ｃはその他の点では縦型バッチ式拡散炉８０と同様である。
実施の形態１の縦型バッチ式拡散炉８０においては、ボート８２の支持部８２ａは爪状であり、ウエハ端部のみが支持部８２ａと接触し、ウエハは中央部が支持部８２ａと平面視で重ならない状態で支持部８２ａに支持される。
一方、本実施の形態の縦型バッチ式拡散炉８０ｃでは支持部８２ｂは板状である。ＳｉＣウエハ５０は、Ｃ面１２が下を向くような向きで、当該板状の支持部８２ｂに載置される。ＳｉＣウエハ５０は、例えば、平面視で全体が板状の支持部８２ｂと重なるように、板状の支持部８２ｂに載置される。ＳｉＣウエハ５０は、例えば、当該ＳｉＣウエハ５０の平面視における中央を含む一部または当該ＳｉＣウエハ５０の平面視における全体において支持部８２ｂと接する状態で、板状の支持部８２ｂに載置される。
縦型バッチ式拡散炉８０ｃにおいては、板状の支持部８２ｂにより、あるＳｉＣウエハ５０と、当該あるＳｉＣウエハ５０の直下のＳｉＣウエハ５０との間が仕切られる。そのため、当該あるＳｉＣウエハ５０のＣ面１２から式（１）および式（２）の反応により発生するＯ２ガスのその直下のＳｉＣウエハ５０への拡散が抑制され、当該あるＳｉＣウエハ５０の直下のＳｉＣウエハ５０においてＯ２ガスによる酸化反応が過剰に起こることを抑制できる。縦型バッチ式拡散炉８０ｃにおいては、例えば、互いに隣接するＳｉＣウエハ５０の間がそれぞれ、板状の支持部８２ｂにより仕切られる。
このように、縦型バッチ式拡散炉８０ｃを用いることで、バッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さのばらつきを抑えることができる。さらに、式（１）および式（２）の反応により発生するＯ２ガスの影響を抑制できるため、バッチ内の各ＳｉＣウエハ５０のＳｉ面１３に形成されるゲート酸化膜５の厚さの面内均一性が向上する。
ステップＳ６（図１７を参照）においてＳｉＣウエハ５０の下面に層間絶縁膜９が０．７５μｍ以上残されていれば、ステップＳ７（図１７を参照）においてＳｉＣウエハ５０の下面から発生するＯ２ガスの量が減少する。そのため、板状の支持部８２ｂを回り込み拡散するＯ２ガスが減少し、より高精度にバッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さのばらつきを抑えることができる。
＜Ｄ．実施の形態４＞
図２１は本実施の形態で用いられる縦型バッチ式拡散炉８０ｄの構成を示す図である。本実施の形態の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比べると、ステップＳ７（図１７を参照）において縦型バッチ式拡散炉８０ではなく縦型バッチ式拡散炉８０ｄを用いる点が異なる。図２１ではＳｉＣダミーウエハ５１を用いない場合が示されているが、本実施の形態においても実施の形態１の場合と同様にＳｉモニターウエハ５２とＳｉＣウエハ５０の間にＳｉＣダミーウエハ５１を配置してもよい。本実施の形態の半導体装置の製造方法は、その他の点では実施の形態１の半導体装置の製造方法と同様である。
実施の形態１及び２で用いられる縦型バッチ式拡散炉８０と比べると、本実施の形態の縦型バッチ式拡散炉８０ｄは、仕切り８４をさらに備える点が異なる。縦型バッチ式拡散炉８０ｄはその他の点では縦型バッチ式拡散炉８０と同様である。
縦型バッチ式拡散炉８０ｄでは、ある支持部８２ａに支持されるウエハと隣の段の支持部８２ａに支持されるウエハとは、仕切り８４により仕切られる。縦型バッチ式拡散炉８０ｄにおいては、例えば、互いに隣接するＳｉＣウエハ５０の間がそれぞれ、仕切り８４により仕切られる。
仕切り８４により、ステップＳ７においてＳｉＣウエハ５０の下面から発生するＯ２ガスが当該ＳｉＣウエハ５０の直下のＳｉＣウエハ５０に拡散することが抑制され、ＳｉＣウエハ５０の直下のＳｉＣウエハ５０におけるＯ２ガスによる酸化反応が抑制される。これにより、バッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さのばらつきを抑えることができる。さらに、Ｏ２ガスの拡散を抑制できるため、バッチ内の各ＳｉＣウエハ５０におけるＳｉ面１３のゲート酸化膜５の厚さの面内均一性が向上する。
ステップＳ６（図１７を参照）においてＳｉＣウエハ５０の下面に層間絶縁膜９が０．７５μｍ以上残されていれば、ステップＳ７（図１７を参照）においてＳｉＣウエハ５０の下面から発生するＯ２ガスの量が減少する。そのため、仕切り８４を回り込み拡散するＯ２ガスが減少し、より高精度にバッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さのばらつきを抑えることができる。
ＳｉＣウエハ５０から発生するガスが仕切り８４を回り込み拡散するのを防ぐため、仕切り８４の大きさはウエハの大きさと同等かそれ以上が望ましい。例えば、ステップＳ７（図１７を参照）において、ＳｉＣウエハ５０は、当該ＳｉＣウエハ５０の全体が平面視で仕切り８４と重なるような配置で、支持部８２ａに支持される。
仕切り８４はボート８２と一体であっても良いし、ボート８２から取り外すことができても良い。
仕切り８４をボート８２から取り外すことができれば、ボート８２の取り回しが良くなり、縦型バッチ式拡散炉８０ｄの設置およびメンテナンスが容易になる。
＜Ｅ．実施の形態５＞
図２２は本実施の形態で用いられる縦型バッチ式拡散炉８０ｅの構成およびステップＳ７（図１７を参照）におけるウエハの配置を示す図である。本実施の形態の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比べると、ステップＳ７において縦型バッチ式拡散炉８０ではなく縦型バッチ式拡散炉８０ｅを用いる点が異なる。図２２ではＳｉＣダミーウエハ５１を用いない場合が示されている。本実施の形態の半導体装置の製造方法は、その他の点では実施の形態１の半導体装置の製造方法と同様である。
実施の形態１及び２で用いられる縦型バッチ式拡散炉８０と比べると、縦型バッチ式拡散炉８０ｅは、ガス導入ライン８３に加えてガス導入ライン８３ａを備える点が異なる。縦型バッチ式拡散炉８０ｅは、ガス導入ライン８３ａにより、複数のウエハが積層されている方向に隣接するある一組の支持部８２ａの間の領域に対し、複数のウエハが積層されている方向に隣接する別の一組の支持部８２ａの間の領域に対するよりも、より多くのＯ２ガスまたはＯ３ガスを供給可能である。
本実施の形態の半導体装置の製造方法では、ステップＳ７（図１７を参照）において、ガス導入ライン８３を通して酸素が供給されるのに加え、Ｓｉモニターウエハ５２とＳｉＣウエハ５０と、の間に、ガス導入ライン８３ａを通してＯ２ガスまたはＯ３ガスが選択的に供給される。これにより、Ｓｉモニターウエハ５２とＳｉＣウエハ５０との間の領域に、ＳｉＣウエハ５０同士の間の領域に対するよりも、より多くのＯ２ガスまたはＯ３ガスが供給される。ステップＳ７（図１７を参照）においてダミーウエハが用いられる場合には、当該ダミーウエハとＳｉＣウエハ５０と、の間の領域に、ガス導入ライン８３ａを通してＯ２ガスまたはＯ３ガスが供給される。これにより、当該ダミーウエハとＳｉＣウエハ５０との間の領域に、ＳｉＣウエハ５０同士の間の領域に対するよりも、より多くのＯ２ガスまたはＯ３ガスが供給される。
上述のように、実施の形態１の図１８に示される結果において、ステップＳ７（図１７を参照）においてモニターウエハまたはダミーウエハの直下に配置されたＳｉＣウエハ５０に形成されるゲート酸化膜５は、ステップＳ７（図１７を参照）においてＳｉＣウエハ５０の直下に配置されたＳｉＣウエハ５０に形成されるゲート酸化膜５と比べて薄かった。
本実施の形態の半導体装置の製造方法においては、モニターウエハまたはダミーウエハの直下に配置されたＳｉＣウエハ５０の上面に、ガス導入ライン８３ａから優先的にＯ２ガスまたはＯ３ガスが供給され、モニターウエハまたはダミーウエハの直下に配置されたＳｉＣウエハ５０の上面において当該Ｏ２ガスまたはＯ３ガスによる酸化反応が生じやすくなる。したがって、バッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さのばらつきを抑えられる。
縦型バッチ式拡散炉８０ｅは、ガス導入ライン８３ａを備えていなくてもよい。その場合、ガス導入ライン８３には、図２３に示されるように、チューブ８１内において、開口８３０に加えて、側面に開口８３１が設けられている。モニターウエハまたはダミーウエハと当該モニターウエハまたはダミーウエハの直下に配置されたＳｉＣウエハ５０との間の領域に、開口８３１から優先的にＯ２ガスまたはＯ３ガスが供給されることにより、バッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さのばらつきを抑えられる。
ステップＳ６（図１７を参照）においてＳｉＣウエハ５０の下面に層間絶縁膜９が０．７５μｍ以上残されていれば、ステップＳ７においてバッチ内のＳｉＣウエハ５０の間でのゲート酸化膜５の厚さの差を０．８ｎｍ以下に抑制できることを実施の形態１で説明したが、実施の形態５を併用することでより高精度にバッチ内のＳｉＣウエハ５０間におけるゲート酸化膜５の厚さのばらつきを抑えることができる。その場合、ステップＳ７（図１７を参照）において、ＳｉＣウエハ５０の下面に形成されている層間絶縁膜９の厚さに応じて、ガス導入ライン８３ａから供給される酸化性ガスの量を調整する。また、ＳｉＣウエハ５０とＳｉモニターウエハ５２の間にＳｉＣダミーウエハ５１を配置する場合には、ステップＳ７（図１７を参照）において、ＳｉＣウエハ５０の下面に形成されている層間絶縁膜９の厚さおよびＳｉＣダミーウエハ５１の下面に形成されている層間絶縁膜９の厚さに応じて、ガス導入ライン８３ａから供給される酸化性ガスの量を調整する。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ＳｉＣ基板、２ ＳｉＣドリフト層、３ ベース領域、４ ソース領域、５ ゲート酸化膜、５ａ 酸化膜、６ ゲート配線、７ ソース電極、８ ドレイン電極、９ 層間絶縁膜、１０ ゲート電極、１２ Ｃ面、１３ Ｓｉ面、４１，４２ マスク、４５ Ｓｉ原子、４６ Ｃ原子、５０ ＳｉＣウエハ、５１ ＳｉＣダミーウエハ、５１ａ Ｓｉダミーウエハ、５２ Ｓｉモニターウエハ、８０，８０ｃ，８０ｄ，８０ｅ 縦型バッチ式拡散炉、８１ チューブ、８２ ボート、８２ａ，８２ｂ 支持部、８３，８３ａ ガス導入ライン、８４ 仕切り、９０ 無機膜、８３０，８３１ 開口。

Claims (11)

  1. 複数の炭化珪素ウエハの下面に第１無機膜を形成し、
    前記第１無機膜の前記形成の後に前記複数の炭化珪素ウエハのエッチングを行い、
    前記エッチングは、前記エッチングの後に前記複数の炭化珪素ウエハの前記第１無機膜の厚さが７５０ｎｍ以上残るように行い、
    前記エッチングの後に半導体製造装置を用いて熱酸化処理を行って前記複数の炭化珪素ウエハの上面に酸化膜を形成し、
    前記熱酸化処理を、ダミーウエハまたはモニターウエハの少なくともいずれかを含む少なくとも１つのウエハであって前記複数の炭化珪素ウエハとは異なる少なくとも１つのウエハおよび前記複数の炭化珪素ウエハが一方向に沿ってかつ前記複数の炭化珪素ウエハの上面を前記一方向に向けて並べられた状態で行い、
    前記熱酸化処理の前記状態において、前記複数の炭化珪素ウエハのうちの第１の炭化珪素ウエハは前記少なくとも１つのウエハのいずれかの直下に配置され、前記複数の炭化珪素ウエハのうちの第２の炭化珪素ウエハは前記複数の炭化珪素ウエハのうちの第３の炭化珪素ウエハの直下に配置されており、
    前記複数の炭化珪素ウエハそれぞれにおいて、前記上面はＳｉ面であり、前記下面はＣ面であり、
    前記エッチングをディップ方式のウェットエッチングにより行う、
    半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記複数の炭化珪素ウエハの上面に第２無機膜を形成し、
    前記エッチングにおいて前記複数の炭化珪素ウエハの上面の前記第２無機膜をエッチングする、
    半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法であって、
    前記酸化膜はゲート酸化膜である、
    半導体装置の製造方法。
  4. 請求項１から３のいずれか１項に記載の半導体装置の製造方法であって、
    前記熱酸化処理を酸素ガスまたはオゾンガスを用いて行う、
    半導体装置の製造方法。
  5. 複数の炭化珪素ウエハの下面に第１無機膜を形成し、
    前記第１無機膜の前記形成の後に前記複数の炭化珪素ウエハのエッチングを行い、
    前記エッチングは、前記エッチングの後に前記複数の炭化珪素ウエハの前記第１無機膜の厚さが７５０ｎｍ以上残るように行い、
    前記エッチングの後に半導体製造装置を用いて熱酸化処理を行って前記複数の炭化珪素ウエハの上面に酸化膜を形成し、
    前記熱酸化処理を、ダミーウエハまたはモニターウエハの少なくともいずれかを含む少なくとも１つのウエハであって前記複数の炭化珪素ウエハとは異なる少なくとも１つのウエハおよび前記複数の炭化珪素ウエハが一方向に沿ってかつ前記複数の炭化珪素ウエハの上面を前記一方向に向けて並べられた状態で行い、
    前記熱酸化処理の前記状態において、前記複数の炭化珪素ウエハのうちの第１の炭化珪素ウエハは前記少なくとも１つのウエハのいずれかの直下に配置され、前記複数の炭化珪素ウエハのうちの第２の炭化珪素ウエハは前記複数の炭化珪素ウエハのうちの第３の炭化珪素ウエハの直下に配置されており、
    前記複数の炭化珪素ウエハそれぞれにおいて、前記上面はＳｉ面であり、前記下面はＣ面であり、
    前記熱酸化処理において、前記少なくとも１つのウエハの前記いずれかと第１の炭化珪素ウエハとの間の領域に対し、前記第２の炭化珪素ウエハと前記第３の炭化珪素ウエハとの間の領域に対するよりも、多くの酸素ガスまたはオゾンガスを供給する、
    半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記半導体製造装置は、前記熱酸化処理を行う容器と、前記容器内に酸素ガスまたはオゾンガスを導入する第１の導入ラインおよび第２の導入ラインと備え、
    前記熱酸化処理において、前記第２の導入ラインは、前記少なくとも１つのウエハの前記いずれかと第１の炭化珪素ウエハとの間の領域に酸素ガスまたはオゾンガスを選択的に供給する、
    半導体装置の製造方法。
  7. 請求項５に記載の半導体装置の製造方法であって、
    前記半導体製造装置は、前記熱酸化処理を行う容器と、前記容器内に酸素ガスまたはオゾンガスを導入する導入ラインを有し、
    前記導入ラインは前記容器内において前記導入ラインの側面に開口を有し、
    前記熱酸化処理において、前記開口は、前記一方向に関して、前記少なくとも１つのウエハの前記いずれかと第１の炭化珪素ウエハとの間に位置し、前記開口を通って前記容器内に酸素ガスまたはオゾンガスが供給される、
    半導体装置の製造方法。
  8. 複数の炭化珪素ウエハの下面に第１無機膜を形成し、
    前記第１無機膜の前記形成の後に前記複数の炭化珪素ウエハのエッチングを行い、
    前記エッチングは、前記エッチングの後に前記複数の炭化珪素ウエハの前記第１無機膜の厚さが７５０ｎｍ以上残るように行い、
    前記エッチングの後に半導体製造装置を用いて熱酸化処理を行って前記複数の炭化珪素ウエハの上面に酸化膜を形成し、
    前記熱酸化処理を、ダミーウエハまたはモニターウエハの少なくともいずれかを含む少なくとも１つのウエハであって前記複数の炭化珪素ウエハとは異なる少なくとも１つのウエハおよび前記複数の炭化珪素ウエハが一方向に沿ってかつ前記複数の炭化珪素ウエハの上面を前記一方向に向けて並べられた状態で行い、
    前記熱酸化処理の前記状態において、前記複数の炭化珪素ウエハのうちの第１の炭化珪素ウエハは前記少なくとも１つのウエハのいずれかの直下に配置され、前記複数の炭化珪素ウエハのうちの第２の炭化珪素ウエハは前記複数の炭化珪素ウエハのうちの第３の炭化珪素ウエハの直下に配置されており、
    前記複数の炭化珪素ウエハそれぞれにおいて、前記上面はＳｉ面であり、前記下面はＣ面であり、
    前記少なくとも１つのウエハは複数のウエハであり、
    前記熱酸化処理における前記状態において、前記複数のウエハと前記複数の炭化珪素ウエハが前記一方向に交互に並んでいる、
    半導体装置の製造方法。
  9. 複数の炭化珪素ウエハの下面に第１無機膜を形成し、
    前記第１無機膜の前記形成の後に前記複数の炭化珪素ウエハのエッチングを行い、
    前記エッチングは、前記エッチングの後に前記複数の炭化珪素ウエハの前記第１無機膜の厚さが７５０ｎｍ以上残るように行い、
    前記エッチングの後に半導体製造装置を用いて熱酸化処理を行って前記複数の炭化珪素ウエハの上面に酸化膜を形成し、
    前記熱酸化処理を、ダミーウエハまたはモニターウエハの少なくともいずれかを含む少なくとも１つのウエハであって前記複数の炭化珪素ウエハとは異なる少なくとも１つのウエハおよび前記複数の炭化珪素ウエハが一方向に沿ってかつ前記複数の炭化珪素ウエハの上面を前記一方向に向けて並べられた状態で行い、
    前記熱酸化処理の前記状態において、前記複数の炭化珪素ウエハのうちの第１の炭化珪素ウエハは前記少なくとも１つのウエハのいずれかの直下に配置され、前記複数の炭化珪素ウエハのうちの第２の炭化珪素ウエハは前記複数の炭化珪素ウエハのうちの第３の炭化珪素ウエハの直下に配置されており、
    前記複数の炭化珪素ウエハそれぞれにおいて、前記上面はＳｉ面であり、前記下面はＣ面であり、
    前記熱酸化処理における前記状態において、前記第２の炭化珪素ウエハと前記第３の炭化珪素ウエハの間が、前記第２の炭化珪素ウエハの平面視での中央部と重なる仕切りにより仕切られている、
    半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法であって、
    前記仕切りは、前記第２の炭化珪素ウエハを支持する支持部である、
    半導体装置の製造方法。
  11. 請求項９に記載の半導体装置の製造方法であって、
    前記仕切りは、前記第２の炭化珪素ウエハを支持する支持部とは異なるものである仕切りである、
    半導体装置の製造方法。
JP2021122358A 2021-07-27 2021-07-27 半導体装置の製造方法および半導体製造装置 Active JP7565885B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021122358A JP7565885B2 (ja) 2021-07-27 2021-07-27 半導体装置の製造方法および半導体製造装置
US17/830,069 US12451355B2 (en) 2021-07-27 2022-06-01 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
DE102022118209.6A DE102022118209B4 (de) 2021-07-27 2022-07-21 Verfahren zum Herstellen einer Halbleitervorrichtung
CN202210868164.0A CN115692171A (zh) 2021-07-27 2022-07-22 半导体装置的制造方法及半导体制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021122358A JP7565885B2 (ja) 2021-07-27 2021-07-27 半導体装置の製造方法および半導体製造装置

Publications (3)

Publication Number Publication Date
JP2023018322A JP2023018322A (ja) 2023-02-08
JP2023018322A5 JP2023018322A5 (ja) 2023-08-10
JP7565885B2 true JP7565885B2 (ja) 2024-10-11

Family

ID=84889793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021122358A Active JP7565885B2 (ja) 2021-07-27 2021-07-27 半導体装置の製造方法および半導体製造装置

Country Status (4)

Country Link
US (1) US12451355B2 (ja)
JP (1) JP7565885B2 (ja)
CN (1) CN115692171A (ja)
DE (1) DE102022118209B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230036107A1 (en) * 2021-07-27 2023-02-02 Mitsubishi Electric Corporation Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303516A (ja) 2001-01-11 2006-11-02 Hitachi Kokusai Electric Inc 処理管
JP2012015536A (ja) 2003-08-26 2012-01-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013185760A (ja) 2012-03-08 2013-09-19 Tokyo Electron Ltd 熱処理装置
JP2015023043A (ja) 2013-07-16 2015-02-02 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2021015870A (ja) 2019-07-11 2021-02-12 三菱電機株式会社 ＳｉＣ半導体装置の製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670646A (en) 1979-11-13 1981-06-12 Fujitsu Ltd Manufacture of semiconductor device
JPH0590392A (ja) * 1991-09-25 1993-04-09 Sony Corp 縦型拡散炉用ウエハボート
JP3234617B2 (ja) * 1991-12-16 2001-12-04 東京エレクトロン株式会社 熱処理装置用基板支持具
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US20040043617A1 (en) 2002-09-04 2004-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Partitioned wafer boat for constant wafer backside emmissivity
TW200501254A (en) * 2003-04-22 2005-01-01 Tokyo Electron Ltd Method for removing silicon oxide film and processing apparatus
JP4039385B2 (ja) * 2003-04-22 2008-01-30 東京エレクトロン株式会社 ケミカル酸化膜の除去方法
US20060027171A1 (en) * 2004-08-06 2006-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer boat for reducing wafer warpage
US8268731B2 (en) * 2005-03-31 2012-09-18 Hitatchi Kokusai Electric Inc. Semiconductor device producing method, substrate producing method and substrate processing apparatus
JP4426518B2 (ja) 2005-10-11 2010-03-03 東京エレクトロン株式会社 処理装置
US7910494B2 (en) * 2006-03-29 2011-03-22 Tokyo Electron Limited Thermal processing furnace, gas delivery system therefor, and methods for delivering a process gas thereto
TWI351446B (en) * 2006-06-16 2011-11-01 Toshiba Kk Cleaning system and cleaning method
JP2008300643A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
KR100976369B1 (ko) * 2008-04-18 2010-08-18 국제엘렉트릭코리아 주식회사 반도체 제조에 사용되는 웨이퍼 보트
JP2010114188A (ja) * 2008-11-05 2010-05-20 Panasonic Corp 半導体製造装置
JP2010140947A (ja) * 2008-12-09 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2011187884A (ja) 2010-03-11 2011-09-22 Hitachi Kokusai Electric Inc 基板処理装置
JP2011222677A (ja) * 2010-04-07 2011-11-04 Hitachi Kokusai Electric Inc 基板処理装置
KR101223489B1 (ko) * 2010-06-30 2013-01-17 삼성디스플레이 주식회사 기판 가공 장치
JP5645718B2 (ja) * 2011-03-07 2014-12-24 東京エレクトロン株式会社 熱処理装置
JP5702657B2 (ja) * 2011-04-18 2015-04-15 東京エレクトロン株式会社 熱処理装置
JP2013197116A (ja) 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP6080451B2 (ja) * 2012-09-25 2017-02-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、及び熱電対支持体
JP6042160B2 (ja) * 2012-10-03 2016-12-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5955246B2 (ja) 2013-02-26 2016-07-20 三菱電機株式会社 半導体装置の製造方法
JP5977274B2 (ja) * 2013-03-21 2016-08-24 東京エレクトロン株式会社 バッチ式縦型基板処理装置および基板保持具
JP2016115860A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
US10228291B2 (en) * 2015-02-25 2019-03-12 Kokusai Electric Corporation Substrate processing apparatus, and thermocouple
KR101710944B1 (ko) * 2015-09-11 2017-02-28 주식회사 유진테크 기판처리장치
KR102527988B1 (ko) * 2016-01-07 2023-05-04 삼성전자주식회사 웨이퍼 보트 및 이를 포함하는 반도체 제조 장치
WO2017218162A1 (en) * 2016-06-14 2017-12-21 Aemerge Llc Hydrocarbon recycling of carbonizer hot gases
KR102823346B1 (ko) * 2019-03-22 2025-06-19 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 프로그램
JP7304975B2 (ja) * 2020-02-05 2023-07-07 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法および記録媒体
KR20220119670A (ko) * 2020-03-02 2022-08-30 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 기판 처리 방법, 프로그램 및 반도체 장치의 제조 방법
US20220148899A1 (en) * 2020-11-06 2022-05-12 Changxin Memory Technologies, Inc. Wafer boat structure, as well as wafer boat assembly and diffusion furnace with same
US11688621B2 (en) * 2020-12-10 2023-06-27 Yield Engineering Systems, Inc. Batch processing oven and operating methods
JP7565885B2 (ja) * 2021-07-27 2024-10-11 三菱電機株式会社 半導体装置の製造方法および半導体製造装置
CN117836915A (zh) * 2021-09-24 2024-04-05 株式会社国际电气 基板处理装置、半导体装置的制造方法以及程序

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303516A (ja) 2001-01-11 2006-11-02 Hitachi Kokusai Electric Inc 処理管
JP2012015536A (ja) 2003-08-26 2012-01-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013185760A (ja) 2012-03-08 2013-09-19 Tokyo Electron Ltd 熱処理装置
JP2015023043A (ja) 2013-07-16 2015-02-02 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2021015870A (ja) 2019-07-11 2021-02-12 三菱電機株式会社 ＳｉＣ半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230036107A1 (en) * 2021-07-27 2023-02-02 Mitsubishi Electric Corporation Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
US12451355B2 (en) * 2021-07-27 2025-10-21 Mitsubishi Electric Corporation Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
JP2023018322A (ja) 2023-02-08
US20230036107A1 (en) 2023-02-02
CN115692171A (zh) 2023-02-03
DE102022118209A1 (de) 2023-02-02
US12451355B2 (en) 2025-10-21
DE102022118209B4 (de) 2026-01-29

Similar Documents

Publication Publication Date Title
US8686438B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
CN104008969B (zh) 半导体装置的制造方法
JP2016076553A (ja) 半導体装置およびその製造方法
JP6991476B2 (ja) 半導体装置
JP5659882B2 (ja) 半導体装置の製造方法
JP2009141307A (ja) 半導体装置の製造方法
JP2011060901A (ja) 半導体装置および半導体装置の製造方法
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
JP2008305961A (ja) 半導体装置及びその製造方法
US12451355B2 (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
US20130221375A1 (en) Silicon carbide semiconductor device and method for manufacturing same
CN213071148U (zh) 半导体装置
JP4434080B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4792645B2 (ja) 炭化珪素半導体装置の製造方法
JP7722202B2 (ja) 炭化珪素半導体装置
JP2009004804A (ja) 半導体装置
JP7236947B2 (ja) ＳｉＣ半導体装置の製造方法
US6100140A (en) Manufacturing method of semiconductor device
TW201334036A (zh) 降低擴散摻雜區之表面摻雜濃度之方法、超級介面結構之製作方法以及功率電晶體元件之製作方法
JP2024030124A (ja) 炭化珪素半導体装置
CN117716512A (zh) 碳化硅半导体器件及碳化硅半导体器件的制造方法
JP2023131578A (ja) 半導体装置およびその製造方法
JP2016143788A (ja) 炭化珪素半導体装置の製造方法
JP7697286B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241001

R150 Certificate of patent or registration of utility model

Ref document number: 7565885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150