JP5961785B2 - スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム - Google Patents

スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム Download PDF

Info

Publication number
JP5961785B2
JP5961785B2 JP2011242355A JP2011242355A JP5961785B2 JP 5961785 B2 JP5961785 B2 JP 5961785B2 JP 2011242355 A JP2011242355 A JP 2011242355A JP 2011242355 A JP2011242355 A JP 2011242355A JP 5961785 B2 JP5961785 B2 JP 5961785B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetic junction
perpendicular anisotropy
anisotropy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011242355A
Other languages
English (en)
Other versions
JP2012104825A (ja
Inventor
ドミトロ・アパルコフ
モハマド・トウフィック・クロウンビ
Original Assignee
サムスン セミコンダクター，インコーポレーテッド
サムスン セミコンダクター，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムスン セミコンダクター，インコーポレーテッド, サムスン セミコンダクター，インコーポレーテッド filed Critical サムスン セミコンダクター，インコーポレーテッド
Publication of JP2012104825A publication Critical patent/JP2012104825A/ja
Application granted granted Critical
Publication of JP5961785B2 publication Critical patent/JP5961785B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、DARPAによって与えられた交付/契約番号HR0011-09-C-0023の下で米国政府の支援を受けた。米国政府は本発明に一定の権利を有する。
磁気メモリ、特に磁気ランダムアクセスメモリ(MRAM)は、それらの高い読み取り/書き込み速度、優れた耐久性、不揮発性、および動作中の低い電力消費の可能性により、ますます注目されている。MRAMは、情報記録媒体として磁性材料を利用して情報を記憶することができる。MRAMの1タイプは、スピントランスファートルクランダムアクセスメモリ(STT-RAM)である。STT-RAMは、磁気接合を通してドライブされた電流によって少なくとも一部書き込まれる磁気接合を利用する。磁気接合を通してドライブされたスピン偏極電流が、磁気接合での磁気モーメントにスピントルクを及ぼす。その結果、スピントルクに応答する磁気モーメントを有する層を所望の状態に切り替えることができる。
例えば、図1は、従来のSTT-RAMで使用することができるものなど、従来の磁気トンネル接合(MTJ)10を示す。従来のMTJ10は、典型的には、底部コンタクト11上に位置し、従来のシード層12を使用し、従来の反強磁性(AFM)層14と、従来のピンド層16と、従来のトンネル障壁層18と、従来の自由層20と、従来のキャップ層22とを含む。また、上部コンタクト24も図示されている。
図1に示されるように、従来のコンタクト11および24は、膜面垂直通電(CPP)方向で、またはz軸に沿って電流をドライブする際に使用される。従来のシード層12は、典型的には、所望の結晶構造を有するAFM層14など後続の層の成長を助けるために利用される。従来のトンネル障壁層18は非磁性であり、例えばMgOなどの薄い絶縁体である。
従来のピンド層16および従来の自由層20は磁性である。従来のピンド層16の磁化17は、典型的にはAFM層14との交換バイアス相互作用によって特定の方向で固定またはピン止めされる。単層(単一の層)として図示されているが、従来のピンド層16は複数の層を含むこともある。例えば、従来のピンド層16は、Ruなどの薄い導電層を介して反強磁性結合された磁性層を含む合成反強磁性(SAF)層でよい。そのようなSAFでは、Ruの薄層と交互配置された複数の磁性層を使用することができる。別の実施形態では、Ru層をまたぐ結合は強磁性でよい。さらに、従来のMTJ10の他のタイプは、追加の非磁性障壁または導電層(図示せず)によって自由層20から分離された追加のピンド層(図示せず)を含むことがある。
従来の自由層20は、変化可能な磁化21を有する。単層として図示されているが、従来の自由層20も複数の層を含むことがある。例えば、従来の自由層20は、Ruなどの薄い導電層を介して反強磁性または強磁性結合された磁性層を含む合成層でよい。従来の自由層20の磁化21は、平面内にあるものとして示されているが、垂直異方性を有することもある。
従来の自由層20の磁化21を切り替えるために、電流が平面に垂直に(z方向で)ドライブされる。十分な電流が上部コンタクト24から底部コンタクト11にドライブされるとき、従来の自由層20の磁化21は、従来のピンド層16の磁化17に平行に切り替わり得る。十分な電流が底部コンタクト11から上部コンタクト24にドライブされるとき、自由層の磁化21は、ピンド層16の磁化に反平行に切り替わり得る。磁気的構成の相違は、異なる磁気抵抗に対応し、したがって従来のMTJ10の異なる論理状態(例えば論理「0」と論理「1」)に対応する。
STT-RAM用途で使用されるとき、従来のMTJ10の自由層21は、比較的低い電流で切り替えられることが望ましい。臨界スイッチング電流(Ic0)は、平衡の向きを軸とする自由層磁化21の無限小の歳差が不安定になる最小の電流である。例えば、Ic0は、数mA以下のオーダーであることが望ましいことがある。さらに、より高いデータレートで従来の磁性要素10をプログラムする際、短い電流パルスを使用するのが望ましい。例えば、20〜30ns以下のオーダーの電流パルスが望ましい。
従来のMTJ10は、スピントランスファーを使用して書き込むことができ、STT-RAMで使用することができるが、欠点がある。例えば、受け入れることができるIc0およびパルス幅を有するメモリに関して、書き込みエラー率(WER)が、望まれるよりも高いことがある。書き込みエラー率は、少なくとも典型的なスイッチング電流に等しい電流を受けたときにセル(すなわち従来の磁気接合の自由層20の磁化21)が切り替えられない確率である。WERは、10-9以下であることが望ましい。しかし、従来の自由層20は、典型的にはこの値を大きく超えるWERを有する。さらに、WERは、より短い書き込み電流パルスに関して改良することが難しいことが分かっている。例えば、図2は、様々な幅のパルスに関するWERの傾向を示すグラフ50である。グラフ50に描かれているのは実際のデータではないことに留意されたい。そうではなく、グラフ50は、傾向を示す意味合いのものである。パルス幅は、最長のものから最短のものへ、曲線52、54、56、および58に関係している。グラフ50で見ることができるように、より高いパルス幅に関しては、WERと書き込み電流の関係がより高い傾きを有する。したがって、同じパルス幅に関して、より高い書き込み電流の印加がWERを大幅に減少させることがある。しかし、曲線54、56、および58でパルス幅が短くなるにつれて、曲線54、56、および58の傾きは減少する。パルス幅が小さくなるにつれて、電流の増加がWERをあまり減少しなくなる。したがって、従来のMTJ10を採用するメモリは、受け入れられないほど高いWERを有することがあり、これは、書き込み電流の増加によっては修正されないことがある。
WERなどの特性を改良するために、様々な従来の解決策が提案されている。例えば、磁場を用いたスイッチング、および/または複雑な構造を有する磁気接合を使用することができる。しかし、そのような従来の方式が他の特性を保ちながらWERを減少させることができる能力は限られている。例えば、そのような従来の方法によって、スケーラビリティ、エネルギー消費、および/または熱的安定性に悪影響が及ぼされることがある。したがって、従来のMTJを使用するメモリの性能は、引き続き改良が望まれている。
したがって、スピントランスファートルクベースのメモリの性能を改良することができる方法およびシステムが必要とされる。本明細書で説明する方法およびシステムは、そのような必要性に対処する。
磁気デバイスで有用な磁気接合を提供するための方法およびシステムを説明する。磁気接合は、ピンド層、非磁性スペーサ層、および自由層を含む。非磁性スペーサ層は、ピンド層と自由層の間にある。自由層は、円錐状の容易磁気異方性(easy cone magnetic anisotropy)を有する。磁気接合は、磁気接合に書き込み電流が流されるときに自由層が複数の安定な磁気状態間で切替え可能であるように構成される。
従来の磁気接合を示す図である。 書き込み電流と書き込みエラー率の関係の傾向を示すグラフである。 円錐状の容易異方性を有する自由層を含む磁気接合の例示的実施形態を示す図である。 自由層磁化に関する異方性エネルギーの例示的実施形態を示す図である。 円錐状の容易異方性を有する自由層を含む磁性要素の例示的実施形態を示す図である。 様々な磁気接合に関する異方性エネルギーの例示的実施形態を示す図である。 円錐状の容易異方性を有する自由層の磁気モーメントを示す図である。 円錐状の容易異方性を有する自由層を含む磁気接合の例示的実施形態を示す図である。 磁気接合で有用な円錐状の容易異方性を有する自由層の別の例示的実施形態を示す図である。 磁気接合で有用な円錐状の容易異方性を有する自由層の別の例示的実施形態を示す図である。 円錐状の容易異方性を有する自由層を含む磁気接合の別の例示的実施形態を示す図である。 円錐状の容易異方性を有する自由層を含む磁気接合を製造するための方法の例示的実施形態を示す図である。 記憶セルのメモリ要素で磁気接合を利用するメモリの例示的実施形態を示す図である。
例示的実施形態は、磁気メモリなど磁気デバイスで有用な磁気接合、およびそのような磁気接合を使用するデバイスに関する。以下の説明は、当業者が本発明を実施および使用できるように提示され、特許出願およびその要件との関連で提供される。例示的実施形態、ならびに本明細書で説明する全般的な原理および特徴に対する様々な修正が容易に明らかであろう。主に特定の実装形態で提供される特定の方法およびシステムに関して例示的実施形態を説明する。しかし、方法およびシステムは、他の実装形態でも効果的に機能する。「例示的実施形態」、「一実施形態」、および「別の実施形態」などの語句は、同一の実施形態を表すことも異なる実施形態を表すこともあり、また複数の実施形態を表すこともある。いくつかの構成要素を有するシステムおよび/またはデバイスに関して実施形態を説明する。しかし、システムおよび/またはデバイスは、図示されるよりも多い構成要素を含むことも、少ない構成要素を含むこともあり、本発明の範囲から逸脱することなく構成要素の構成およびタイプの変更を行うことができる。また、いくつかのステップを有する特定の方法との関連で例示的実施形態を説明する。しかし、方法およびシステムは、例示的実施形態と矛盾しない異なるステップおよび/または追加のステップ、ならびに異なる順序のステップを有する他の方法に関しても効果的に機能する。したがって、本発明は、図示される実施形態に限定されるものとは意図されず、本明細書で説明する原理および特徴と整合性のある最も広い範囲を与えられるべきである。
磁気接合を提供するための方法およびシステム、ならびに磁気接合を利用する磁気メモリを説明する。例示的実施形態は、磁気デバイスで有用な磁気接合を提供するための方法およびシステムを提供する。磁気接合は、ピンド層、非磁性スペーサ層、および自由層を含む。非磁性スペーサ層は、ピンド層と自由層の間にある。自由層は、円錐状の容易磁気異方性を有する。磁気接合は、磁気接合に書き込み電流が流されるときに自由層が複数の安定な磁気状態間で切替え可能であるように構成される。
いくつかの構成要素を有する特定の磁気接合および磁気メモリとの関連で例示的実施形態を説明する。当業者は、本発明が、本発明と矛盾しない他の構成要素および/または追加の構成要素および/または他の特徴を備える磁気接合および磁気メモリの使用とも整合性があることを容易に認識されよう。また、方法およびシステムは、スピントランスファー現象、磁気異方性、および他の物理的現象の現在の理解との関連で説明される。したがって、方法およびシステムの挙動の理論的な説明が、このスピントランスファー、磁気異方性、および他の物理的現象の現在の理解に基づいて行われていることを当業者は容易に理解されよう。しかし、本明細書で説明する方法およびシステムは、特定の物理的な説明に依存しない。また、方法およびシステムが、基板に対して特定の関係を有する構造との関連で説明されていることを当業者は容易に理解されよう。しかし、方法およびシステムが他の構造とも整合性があることを当業者は容易に理解されよう。さらに、いくつかの層が合成層および/または単層であるとの関連で方法およびシステムを説明する。しかし、層が別の構造を有することもできることを当業者は容易に理解されよう。さらに、特定の層を有する磁気接合および/または基礎構造との関連で方法およびシステムを説明する。しかし、方法およびシステムと矛盾しない追加の層および/または異なる層を有する磁気接合および/または基礎構造を使用することもできることを当業者は容易に理解されよう。さらに、いくつかの構成要素を磁性、強磁性、フェリ磁性として説明する。本明細書で使用するとき、用語「磁性」は、強磁性、フェリ磁性、または同様の構造を含むことがある。したがって、本明細書で使用するとき、用語「磁性」または「強磁性」は、強磁性体およびフェリ磁性体を含むが、それらに限定されない。また、単一の磁気接合および基礎構造との関連で方法およびシステムを説明する。しかし、方法およびシステムが、複数の磁気接合を有し、複数の基礎構造を使用する磁気メモリの使用とも整合性があることを当業者は容易に理解されよう。さらに、本明細書で使用する際、「平面内」は、実質的に磁気接合の層のうちの1層もしくは複数層の平面内にあるか、またはその平面に平行である。逆に、「垂直」は、磁気接合の層のうちの1層または複数層に実質的に垂直な方向に対応する。
図3は、磁気デバイス、例えばSTT-RAMなど磁気メモリでの磁気接合100の使用の例示的実施形態を示す。分かりやすくするために、図3は正確な縮尺では描かれていない。磁気接合100は、ピンド層110、非磁性スペーサ層120、および自由層130を含む。また、任意選択のピンニング層104が図示され、このピンニング層104は、ピンド層110の磁化(図示せず)を固定するために使用することができる。いくつかの実施形態では、任意選択のピンニング層104はAFM層または多層でよく、交換バイアス相互作用によってピンド層110の磁化(図示せず)をピン止めする。しかし、他の実施形態では、任意選択のピンニング層104を省くこともでき、または別の構造を使用することもできる。さらに、磁気接合100は、任意選択のシード層102および/または任意選択のキャップ層140など、他の層および/または追加の層を含むことができる。また、磁気接合100は、磁気接合100に書き込み電流が流されるときに自由層130を安定な磁気状態間で切り替えられるように構成される。したがって、自由層130は、スピントランスファートルクを利用して切替え可能である。
ピンド層110は磁性であり、したがって特に合金形態でNi、Fe、およびCoの1つまたは複数を含むことがある。単層として示されているが、ピンド層110は複数の層を含むこともできる。例えば、ピンド層110は、Ruなどの薄層を介して反強磁性または強磁性結合された磁性層を含むSAFでよい。そのようなSAFでは、Ruまたは他の材料の薄層と交互配置された複数の磁性層を使用することができる。また、ピンド層110は別の多層でもよい。図3には磁化が示されていないが、自由層は、平面外の減磁エネルギーを超える垂直な異方性エネルギーを有することがある。図示される実施形態では、円錐状の容易対称軸が、自由層の平面に実質的に垂直である。別の実施形態では、自由層での垂直異方性は、平面外の減磁エネルギー未満でよい。そのような場合には、円錐状の容易対称軸は、実質的に自由層の平面内にある。
スペーサ層120は非磁性である。いくつかの実施形態では、スペーサ層120は絶縁体、例えばトンネル障壁である。そのような実施形態では、スペーサ層120は結晶MgOを含むことができ、これは磁気接合のトンネル磁気抵抗(TMR)を高めることができる。他の実施形態では、スペーサ層は導体、例えばCuでよい。代替実施形態では、スペーサ層120は別の構造を有することがあり、例えば絶縁性マトリックス内に導電性チャネルを含む粒層である。
自由層130は磁性であり、したがってFe、Ni、および/またはCoの少なくとも1つを含むことがある。自由層130は、スピントランスファーによって切り替えることができる変化可能な磁化(図示せず)を有する。自由層130は単一層として示される。以下に説明する他の実施形態では、自由層130は、他の層を含むこともある。
さらに、自由層130は、円錐状の容易磁気異方性を有する。図3では、円錐状の容易異方性が磁化Mによって示される。円錐状の容易異方性により、自由層130の全体の磁化は、磁気接合100の層の平面に垂直な方向(すなわち図3でのz軸)からある角度で安定な状態を有する。また、その角度はz軸から90°未満である。すなわち、平面に対して垂直な磁化成分が存在する。図示される実施形態では、円錐状の容易対称軸がz方向に沿っている。しかし、他の実施形態では、円錐状の容易対称軸は別の方向でよく、例えば平面内のxまたはy方向に沿っている。
円錐状の容易異方性は、図3および図4を参照して理解することができる。図4は、自由層130に関する磁気異方性エネルギー145の一実施形態を示す。図3および図4を参照すると、円錐状の容易異方性に関して、磁気異方性エネルギー145は、磁気接合100の平面に対する垂線で、または垂線の近くで極大値を有する。図示される実施形態では、極大値は、z軸からゼロ度であるか、またはゼロ度に近い。いくつかの実施形態では、極大値は、kbTの少なくとも10倍であり、ここでkbはボルツマン定数であり、Tは磁気接合の動作温度である。他の実施形態では、極大値は少なくとも20kbTである。さらに、磁気異方性エネルギー145は、極大値からある角度で極小値を有する。自由層130の磁化は、極小値に沿って安定である。したがって、図3での磁化Mおよびエネルギー145によって見ることができるように、自由層の磁化は、z軸の周りのある角度で安定である。これらの安定な状態は、磁気接合100の層の平面に対する垂線の周りで円錐形を成す。したがって、自由層130の磁気異方性を、円錐状の容易異方性と呼ぶ。
自由層130での円錐状の容易異方性の導入は、自由層130のスイッチング特性を改良することができる。円錐状の容易異方性により、自由層130の磁化は、磁気接合100の層に対する垂線との位置合わせから傾斜されて(例えばz軸から傾斜されて)安定な状態を有することができる。この初期の非ゼロ角度は、スピントランスファートルクによって自由層130の磁化をより簡単に切り替えることができるようにする。この特性は、より低い書き込みエラー率に対応する。低いパルス幅(高いデータレート)でさえ、より低いWERを実現することができる。特に、書き込みエラー率と書き込み電流の関係の傾きは、10ns未満のパルス幅に関してさえ、十分に大きいままであることがある。いくつかの実施形態では、10〜30ns以下のパルス幅に関して、10-9以下の許容できる書き込みエラー率を実現することができる。したがって、外部磁場などのメカニズムを使用してスイッチングを補助するのではなく、円錐状の容易異方性が、高いエラー率の物理的な原因に対処する。したがって、自由層130は、より低いパルス幅に関してさえ、改良された書き込みエラー率を有する。
また、磁気接合100の他の特性を高めることもできる。磁気接合100の熱的安定性および対称性には悪影響を及ぼさないことがある。z軸から0度での磁気異方性エネルギー145の極大値の大きさは、kbTの20倍以上でよい。いくつかの実施形態では、極大値は、kbTの少なくとも60倍である。この大きさの極大値は、磁気接合100の熱的安定性を保証するのに十分であることがある。さらに、磁気接合100を切り替えるのに外部磁場が必要ないことがあるので、磁気接合100は、より高いメモリ密度へより良く拡張可能であることがある。したがって、磁気接合100、および磁気接合100を使用するメモリの性能および汎用性を改良することができる。
自由層に関する円錐状の容易異方性は、いくつかの方法で実現することができる。図5は、円錐状の容易異方性を有する自由層を含む磁気接合100'の例示的実施形態を示す。分かりやすくするために、図5は正確な縮尺では描かれていない。磁気接合100'は、STT-RAMなどの磁気メモリで使用することができる。磁気接合100'は磁気接合100と同様であり、すなわち同様の構造を含む。磁気接合100'は、任意選択のシード層102'、任意選択のピンニング層104'、ピンド層110'、非磁性スペーサ層120'、自由層130'、および任意選択のキャップ層140'を含み、これらの層は、任意選択のシード層102、任意選択のピンニング層104、ピンド層110、非磁性スペーサ層120、自由層130、および任意選択のキャップ層140とそれぞれ同様である。層110'、120'、130'、および140'は、それぞれ層110、120、130、および140と同様の構造および機能を有する。
自由層130'は複数の層を含む。特に、非磁性の交換相互作用制御層134によって分離された磁性層132と136が示される。図示される実施形態では、1つの磁性層132が、負の垂直異方性Hkを有する。したがって、単独では、この層の磁化は薄膜の平面内に留まる。いくつかの実施形態では、層132は、部分垂直異方性の効果を含むことができる。この効果は、z方向に沿ったこの層の磁化を飽和するのに必要な磁場を減少させる。いくつかの実施形態では、部分垂直異方性は、少なくとも4πMsの20パーセントであり、かつ4πMsの90パーセント未満である。他の磁性層136は、高い垂直異方性Hkを有する。いくつかの実施形態では、高い垂直異方性の大きさは、磁気接合の大きさに依存する。例えば、直径が100ナノメートル程度である比較的大きな磁気接合100'に関しては、大きなHkは1000エルステッド(1kOe)よりも大きくなることがある。対照的に、10ナノメートル程度の直径を有する比較的小さな磁気接合100'に関しては、Hkは約5000エルステッド(5kOe)である。層132および136は強磁性であり、したがってFe、Co、およびNiの1つまたは複数を含む。B、Ta、Cs、Zr、Pt、Pd、Tb、および/またはRuを含むが、それらに限定されない他の材料が層132および136に含まれることもある。層132と136に関して同一の材料を使用することも異なる材料を使用することもできることに留意されたい。層132および136、ならびに交換相互作用制御層134の使用される材料の組合せおよび/または厚さは、層132および136で所望の異方性が生成されるように調整することができる。
自由層130'は相互作用制御層134も含む。相互作用制御層は、磁性層132と136の交換相互作用など、磁気相互作用を扱うために使用することができる。相互作用制御層134は非磁性である。例えば、相互作用制御層134に関してTa、Cr、Mg、MgO、Ti、W、および/またはRuを使用することができる。また、相互作用制御層134の厚さを変えることもできる。いくつかの実施形態では、相互作用制御層134は少なくとも0.1nmであり、かつ1.5nm以下である。例えば、Ruが使用される場合、相互作用制御層134は少なくとも0.3nmであり、かつ1.3nm以下でよい。Taが使用される場合、相互作用制御層134は少なくとも0.1nmであり、かつ1.0nm以下でよい。
図6を参照して相互作用制御層134の使用を考察することができる。図6は、様々な磁気交換相互作用に関する総エネルギーと角度の関係を示す。磁気接合100'は、(そうである必要はないが)z軸の周りで対称であることがあるので、単純にするために図6での曲線は2次元で示される。図5および図6を参照すると、曲線152が、層132と136の非常に低い交換結合に関して、磁気異方性エネルギーと角度の関係を示す。曲線154は、層132と136の中度の交換結合に関して、磁気異方性エネルギーと角度の関係を示す。図示される実施形態では、交換結合は、1.5×10-4J/m2程度である。一般に、交換結合は、0.5×10-4J/m2〜20×10-4J/m2程度である。曲線156は、層132と136の高い交換結合に関して、磁気異方性エネルギーと角度の関係を示す。曲線152および156で見ることができるように、低い交換結合および高い交換結合に関しては、円錐状の容易異方性のための極小値によって取り囲まれる極大値は存在しない。しかし、中程度の交換結合に関しては、磁気異方性エネルギーは、表面に対する垂線からゼロ度付近で極大値を有する。
図7を参照して自由層130'の磁化を見ることができ、図7は、円錐状の容易異方性を有する自由層130'に関する磁化の一実施形態を示す。図5〜図7を参照すると、負の垂直異方性の層132が磁化133を有する。磁性層132と136の相互作用がない場合、磁化133は平面内に位置する。しかし、層132と136の交換相互作用により、磁化133は、(磁気接合100'の平面に対して垂直な)z軸からある角度θにある。高い垂直異方性の層136は磁化135を有する。この磁化135は、他方の層132がない場合には、z軸に沿って位置することがある。しかし、交換相互作用により、磁化135はz軸からある角度αにある。自由層130'の全体の磁化は、磁化137によって与えられる。全体の磁化137は、z軸からある角度φにある。この角度φは、エネルギー曲線154の最小値に対応する。
円錐状の容易異方性の効果は、数学的に理解することができる。自由層130'の単位面積当たりの磁気異方性エネルギーは、特定の方向からの角度の関数として与えることができる。
E(θ,α)=-Hk,132*M132*t132*cos2(θ)-Hk,136*M136*t136*cos2(α)+σ*cos(θ-α)
ここで、Hk,132は、層132に関する実効の垂直異方性磁場であり、M132は層132の磁化であり、t132は層132の厚さであり、Hk,136は、層136に関する実効の垂直異方性磁場であり、M136は層136の飽和磁化であり、t136は層136の厚さであり、σは、実質交換エネルギー密度である。最終的に、図7に示されるように、自由層の磁化137がz軸からある角度で安定になる。したがって、自由層130'は円錐状の容易異方性を示す。上で論じたように、自由層130'は円錐状の容易異方性を有する。したがって、スイッチング特性、熱的安定性、およびスケーラビリティの改良を実現することができる。
図8は、円錐状の容易異方性を有する自由層を含む磁気接合100''の例示的実施形態を示す。分かりやすくするために、図8は正確な縮尺では描かれていない。磁気接合100''は、STT-RAMなどの磁気メモリで使用することができる。磁気接合100''は磁気接合100および100'と同様であり、すなわち同様の構造を含む。磁気接合100''は、任意選択のシード層102''、任意選択のピンニング層104''、ピンド層110''、非磁性スペーサ層120''、自由層130''、および任意選択のキャップ層140''を含み、これらの層は、任意選択のシード層102/102'、任意選択のピンニング層104/104'、ピンド層110/110'、非磁性スペーサ層120/120'、自由層130/130'、および任意選択のキャップ層140/140'とそれぞれ同様である。層110''、120''、130''、および140''は、それぞれ層110/110'、120/120'、130/130'、および140/140'と同様の構造および機能を有する。
自由層130''は複数の層を含む。特に、非磁性の交換制御層134'によって分離された磁性層132'と136'が示される。しかし、層132'と136の位置が磁気接合100'とは逆になっている。図示される実施形態では、一方の磁性層132'が、負の垂直異方性Hkを有し、層136'よりもピンド層110''から離れている。他方の磁性層136'は、高い垂直異方性Hkを有する。層132'および136'の材料および厚さは、層132および136のものと同様である。この層136'は、層132'よりもピンド層110''に近い。磁性層132'および136'の位置の変更に関わらず、自由層130''は依然として円錐状の容易異方性を保つ。したがって、磁気接合100''は、磁気接合100および100'と同様に機能し、それらと同じ利点を有することができる。
図9は、磁気接合100、100'、および/または100''で使用可能であることがある別の自由層200の例示的実施形態を示す。分かりやすくするために、図9は正確な縮尺では描かれていない。自由層200は、自由層130/130'/130''と同様であり、すなわち同様の構造を含む。自由層200は、負の垂直異方性の層202および210と、高い垂直異方性の層206と、相互作用制御層204および208とを含む。層202および210は層132/132'と同様であり、層206は層136/136'と同様である。同様に、相互作用制御層204および208は相互作用制御層134/134'と同様である。自由層200では、高い垂直異方性の層206が2つの負の異方性層202と208の間に挟まれる。得られる自由層200は、円錐状の容易異方性を有することができる。したがって、磁気接合で使用されるとき、自由層200は、熱的安定性、スケーラビリティ、または低い臨界スイッチング電流を犠牲にすることなく、書き込みエラー率を改良することができる。
図10は、磁気接合100、100'、および/または100''で使用可能であることがある別の自由層200'の例示的実施形態を示す。分かりやすくするために、図10は正確な縮尺では描かれていない。自由層200'は、自由層130/130'/130''/200と同様であり、すなわち同様の構造を含む。自由層200'は、高い垂直異方性の層202'および210'と、負の垂直異方性の層206'と、相互作用制御層204'および208'とを含む。層202'および210'は層136/136'/206と同様であり、層206'は層132/132'/202/210と同様である。同様に、相互作用制御層204'および208'は相互作用制御層134/134'/204/208と同様である。自由層200'では、負の垂直異方性の層206'が2つの高い異方性の層202'と210'の間に挟まれる。得られる自由層200'は、円錐状の容易異方性を有することができる。したがって、接合で使用されるとき、自由層200'は、熱的安定性、スケーラビリティ、または低い臨界スイッチング電流を犠牲にすることなく、書き込みエラー率を改良することができる。
図11は、円錐状の容易異方性を有する自由層を含む別の磁気接合250の例示的実施形態を示す。分かりやすくするために、図11は正確な縮尺では描かれていない。磁気接合250は、STT-RAMなどの磁気メモリで使用することができる。磁気接合250は磁気接合100、100'、100''と同様であり、すなわち同様の構造を含む。磁気接合250は、任意選択のシード層252、任意選択のピンニング層254、ピンド層256、非磁性スペーサ層258、自由層260、および任意選択のキャップ層268を含み、これらの層は、任意選択のシード層102/102'、任意選択のピンニング層104/104'、ピンド層110/110'、非磁性スペーサ層120/120'、自由層130/130'、および任意選択のキャップ層140/140'とそれぞれ同様である。さらに、磁気接合250は、追加の非磁性スペーサ層262と、追加のピンド層264と、追加の任意選択のピンニング層266とを含む。したがって、磁気接合250は二重接合である。追加の非磁性スペーサ層262、追加のピンド層264、および追加の任意選択のピンニング層266は、非磁性スペーサ層258、ピンド層256、および任意選択のピンニング層254と同様である。したがって、磁気接合250は、接合100、100'、および100''と同じ利点を有することができる。さらに、磁気接合250は二重トンネル接合などの二重接合であり得るので、磁気接合250用のスイッチング電流を低減することができ、スイッチング特性を改良することができる。
図12は、磁気的基礎構造（substructure）を製造するための方法300の例示的実施形態を示す。単純にするために、いくつかのステップを省いても、組み合わせてもよい。磁気接合100との関連で方法300を説明する。しかし、方法300は、接合100'、100''、および/または250など他の磁気接合で使用することもできる。さらに、方法300は、磁気メモリの製造に組み込むこともできる。すなわち、方法300は、STT-RAMまたは他の磁気メモリを製造するのに使用することもできる。方法300は、シード層102と任意選択のピンニング層104が提供された後に開始することができる。
ステップ302によって、ピンド層110が提供される。ステップ302は、所望の材料を、ピンド層110の所望の厚さで堆積するステップを含むことができる。さらに、ステップ302は、SAFを提供するステップを含むこともある。ステップ304によって、非磁性層120が提供される。ステップ304は、結晶MgOを含めた、しかしそれに限定されない所望の非磁性材料を堆積するステップを含むことがある。さらに、ステップ304で、所望の厚さの材料を堆積することができる。
ステップ306によって、円錐状の容易異方性を有する自由層130が提供される。いくつかの実施形態では、ステップ306は、自由層130'、130''、200、および/または200'などの多層を堆積することによって完了することができる。次いで、ステップ308で製造が完了する。例えば、キャップ層140を提供することができる。他の実施形態では、追加のスペーサ層262と、追加のピンド層264と、任意選択の追加のピンニング層266とを提供することができる。磁気接合の層が積層として堆積され、次いで画定されるいくつかの実施形態では、ステップ308は、磁気接合100を画定するステップ、アニールを行うステップ、または他の形で磁気接合100の製造を完成させるステップを含むことができる。さらに、磁気接合100が、STT-RAMなどのメモリ内に組み込まれる場合、ステップ308は、コンタクトと、バイアス構造と、メモリの他の部分とを提供するステップを含むことがある。こうして、磁気接合100、100'、100''、および/または250が形成される。その結果、磁気接合の利益を実現することができる。
さらに、磁気接合100、100'、100''、および/または250を磁気メモリで使用することができる。図13は、1つのそのようなメモリ400の例示的実施形態を示す。磁気メモリ400は、読み取り/書き込み列選択ドライバ402および406と、ワード線選択ドライバ404とを含む。他の構成要素および/または異なる構成要素を提供することもできることに留意されたい。メモリ400の記憶領域は、磁気記憶セル410を含む。各磁気記憶セルは、少なくとも1つの磁気接合412と、少なくとも1つの選択デバイス414とを含む。いくつかの実施形態では、選択デバイス414はトランジスタである。磁気接合412は、磁気接合100、100'、100''、および/または250の1つでよい。1つのセル410につき1つの磁気接合412が示されているが、他の実施形態では、1つのセルにつき別の数の磁気接合412を提供することができる。したがって、磁気メモリ400は、より低いソフトエラー率および低い臨界スイッチング電流など、上述した利益を享受することができる。
様々な磁気接合100、100'、100''、および250、ならびに自由層130、130'、130''、200、および200'を開示してきた。磁気接合100、100、および250の様々な特徴を組み合わせることができることに留意されたい。したがって、書き込みエラー率の減少、垂直異方性、熱的安定性、および/またはスケーラビリティなど、磁気接合100、200、200'、および250、および/または自由層130、130'、130''、200、および/または200'の利益の1つまたは複数を実現することができる。
磁気接合を提供するための方法およびシステム、ならびに磁気接合を使用して製造されるメモリを説明してきた。図示される例示的実施形態に従って方法およびシステムを説明してきたが、当業者は、それらの実施形態に対する変形がありえ、任意の変形形態が、方法およびシステムの精神および範囲内にあることを容易に理解されよう。したがって、添付の特許請求の範囲の精神および範囲から逸脱することなく当業者が多くの修正を行うことができる。
100 磁気接合
102 シード層
104 ピンニング層
110 ピンド層
120 非磁性スペーサ層
130 自由層
132 磁性層
134 非磁性の交換相互作用制御層
136 磁性層
140 キャップ層

Claims (23)

  1. 磁気デバイスで使用するための磁気接合であって、
    ピンド層と、
    非磁性スペーサ層と、
    円錐状の容易磁気異方性を有する自由層と、を備え、
    前記非磁性スペーサ層が前記ピンド層と前記自由層の間に位置し、
    磁気接合が、磁気接合に書き込み電流が流されるときに前記自由層が複数の安定な磁気状態間で切替え可能であるように構成され、
    前記自由層が、高い垂直異方性の層と、負の垂直異方性の層と、前記高い垂直異方性の層と前記負の垂直異方性の層の間の相互作用制御層と、を含み、前記高い垂直異方性の層と前記負の垂直異方性の層が円錐異方性を提供し、
    前記自由層が、追加の負の垂直異方性の層と追加の相互作用制御層とをさらに含み、前記追加の相互作用制御層が、前記高い垂直異方性の層と前記追加の負の垂直異方性の層の間に位置する、磁気デバイスで使用するための磁気接合。
  2. 前記高い垂直異方性の層が、少なくとも1000エルステッドの垂直異方性磁場を有する、請求項１に記載の磁気接合。
  3. 前記高い垂直異方性磁場が、少なくとも5000エルステッドである、請求項２に記載の磁気接合。
  4. 前記相互作用制御層が、Ru、Ta、Mg、MgO、Ti、W、およびCrの少なくとも1つを含む、請求項１に記載の磁気接合。
  5. 前記相互作用制御層が、少なくとも0.1nmであり、かつ1.5nm以下の厚さを有する、請求項４に記載の磁気接合。
  6. 前記高い垂直異方性の層が、前記負の垂直異方性の層よりも前記ピンド層に近い、請求項１に記載の磁気接合。
  7. 前記負の垂直異方性の層が、前記高い垂直異方性の層よりも前記ピンド層に近い、請求項１に記載の磁気接合。
  8. 前記負の垂直異方性の層が、部分垂直異方性をさらに有する、請求項１に記載の磁気接合。
  9. 前記自由層が、前記磁気接合の平面に垂直な方向から実質的にゼロ度の角度で極大値を有する異方性エネルギーを有する、請求項1に記載の磁気接合。
  10. 前記極大値が、ボルツマン定数と前記磁気接合の温度との積の少なくとも10倍である、請求項９に記載の磁気接合。
  11. 前記極大値が、ボルツマン定数と前記磁気接合の温度との積の少なくとも20倍である、請求項１０に記載の磁気接合。
  12. 前記非磁性スペーサ層がトンネル障壁層である、請求項1に記載の磁気接合。
  13. 前記非磁性スペーサ層が結晶MgOを含む、請求項１２に記載の磁気接合。
  14. 追加のピンド層と、
    追加の非磁性スペーサ層と、をさらに備え、
    前記追加の非磁性スペーサ層が、前記追加のピンド層と前記自由層の間に位置する、
    請求項1に記載の磁気接合。
  15. 前記非磁性スペーサ層と前記追加の非磁性スペーサ層の少なくとも一方がトンネル障壁層である、請求項１４に記載の磁気接合。
  16. 複数の磁気記憶セルと、
    複数のビット線と、を備える磁気メモリであって、
    前記複数の磁気記憶セルがそれぞれ、少なくとも1つの磁気接合を含み、前記少なくとも1つの磁気接合が、ピンド層と、非磁性スペーサ層と、円錐状の容易磁気異方性を有する自由層とを含み、前記非磁性スペーサ層が前記ピンド層と前記自由層の間に位置し、前記磁気接合が、前記磁気接合に書き込み電流が流されるときに前記自由層が複数の安定な磁気状態の間で切替え可能であるように構成され、
    前記自由層が、高い垂直異方性の層と、負の垂直異方性の層と、前記高い垂直異方性の層と前記負の垂直異方性の層の間の相互作用制御層と、を含み、前記高い垂直異方性の層と前記負の垂直異方性の層が円錐状の容易異方性を提供し、
    前記自由層が、追加の負の垂直異方性の層と追加の相互作用制御層とをさらに含み、前記追加の相互作用制御層が、前記高い垂直異方性の層と前記追加の負の垂直異方性の層の間に位置する、磁気メモリ。
  17. 前記高い垂直異方性の層が、少なくとも1000エルステッドの垂直異方性磁場を有する、請求項１６に記載の磁気メモリ。
  18. 前記垂直異方性磁場が、少なくとも5000エルステッドである、請求項１７に記載の磁気メモリ。
  19. 前記負の垂直異方性の層が、部分垂直異方性をさらに有する、請求項１６に記載の磁気メモリ。
  20. 前記自由層が、前記磁気接合の平面に垂直な方向から実質的にゼロ度の角度で極大値を有する異方性エネルギーを有する、請求項１６に記載の磁気メモリ。
  21. 前記極大値が、ボルツマン定数と前記磁気接合の温度との積の少なくとも10倍である、請求項２０に記載の磁気メモリ。
  22. 前記極大値が、ボルツマン定数と前記磁気接合の温度との積の少なくとも20倍である、請求項２１に記載の磁気メモリ。
  23. 前記複数の磁気接合がそれぞれ、
    追加のピンド層と、
    追加の非磁性スペーサ層と、をさらに含み、前記追加の非磁性スペーサ層が前記追加のピンド層と前記自由層の間に位置する、
    請求項１６に記載の磁気メモリ。
JP2011242355A 2010-11-05 2011-11-04 スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム Expired - Fee Related JP5961785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/940,926 US8399941B2 (en) 2010-11-05 2010-11-05 Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US12/940,926 2010-11-05

Publications (2)

Publication Number Publication Date
JP2012104825A JP2012104825A (ja) 2012-05-31
JP5961785B2 true JP5961785B2 (ja) 2016-08-02

Family

ID=45350399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011242355A Expired - Fee Related JP5961785B2 (ja) 2010-11-05 2011-11-04 スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム

Country Status (6)

Country Link
US (1) US8399941B2 (ja)
EP (1) EP2450903B1 (ja)
JP (1) JP5961785B2 (ja)
KR (1) KR101893908B1 (ja)
CN (1) CN102468424B (ja)
TW (1) TWI556233B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432009B2 (en) * 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
JP5172004B1 (ja) * 2011-09-20 2013-03-27 株式会社日立製作所 磁気記録ヘッド及び磁気記録装置
JP5982794B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
JP5987302B2 (ja) * 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
JP5982795B2 (ja) 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9029965B2 (en) * 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
JP2014116474A (ja) * 2012-12-10 2014-06-26 Samsung R&D Institute Japan Co Ltd 磁気抵抗素子
KR102199622B1 (ko) * 2013-01-11 2021-01-08 삼성전자주식회사 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템
JP6064656B2 (ja) * 2013-02-18 2017-01-25 株式会社デンソー センサ用磁気抵抗素子、およびセンサ回路
KR101991900B1 (ko) 2013-03-13 2019-06-24 삼성전자주식회사 메모리 장치의 동작 방법, 이를 이용한 메모리 장치 및 이를 포함하는 메모리 시스템
KR102078850B1 (ko) 2013-03-15 2020-02-18 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
WO2014188525A1 (ja) * 2013-05-22 2014-11-27 株式会社日立製作所 スピン波デバイス及びスピン波デバイスを用いた論理回路
US9203017B2 (en) * 2013-08-02 2015-12-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
WO2015029514A1 (ja) * 2013-08-29 2015-03-05 三菱電機株式会社 磁気抵抗効果素子を備えた磁界検出器、および電流検出器
US9460397B2 (en) 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
US9099120B1 (en) 2014-04-09 2015-08-04 HGST Netherlands, B.V. Interlayer coupling field control in tunneling magnetoresistive read heads
WO2016186178A1 (ja) * 2015-05-21 2016-11-24 国立研究開発法人産業技術総合研究所 ノンコリニア磁気抵抗素子
CN105355780B (zh) * 2015-11-03 2018-12-25 湖北中部慧易数据科技有限公司 一种磁性元件、存储器系统及其写操作方法
US9489998B1 (en) * 2015-11-17 2016-11-08 Samsung Electronics Co., Ltd. Magnetic junctions having a magnetoelastic free layer programmable using spin transfer torque
US9966901B2 (en) 2015-11-19 2018-05-08 Samsung Electronics Co., Ltd. Spin-torque oscillator based on easy-cone anisotropy
JP6968398B2 (ja) * 2017-02-14 2021-11-17 国立研究開発法人産業技術総合研究所 磁気抵抗素子
WO2025220658A1 (ja) * 2024-04-16 2025-10-23 国立研究開発法人物質・材料研究機構 磁性積層体、ｔｍｒセンサ、及び磁性積層体の製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
KR100374792B1 (ko) 2000-12-29 2003-03-04 삼성전자주식회사 수직 자기 기록 디스크
JP2002324929A (ja) * 2001-04-26 2002-11-08 Canon Inc トンネル磁気抵抗効果素子
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
JP3854836B2 (ja) 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
TWI222763B (en) 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
US6909630B2 (en) * 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7057862B2 (en) * 2004-02-10 2006-06-06 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane-magnetoresistive sensor with free layer stabilized against vortex magnetic domains generated by the sense current
US7283333B2 (en) 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) * 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
TWI304586B (en) * 2006-03-20 2008-12-21 Univ Nat Yunlin Sci & Tech System for reducing critical current of magnetic random access memory
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7502249B1 (en) 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
FR2904724B1 (fr) * 2006-08-03 2011-03-04 Commissariat Energie Atomique Dispositif magnetique en couches minces a forte polarisation en spin perpendiculaire au plan des couches, jonction tunnel magnetique et vanne de spin mettant en oeuvre un tel dispositif
US7486551B1 (en) 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
JP2009043993A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd 磁気抵抗効果素子、磁気記憶装置、磁気メモリ装置
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
KR101616046B1 (ko) * 2009-10-05 2016-04-27 삼성전자주식회사 발진기 및 그 동작방법
JP5655391B2 (ja) * 2010-06-23 2015-01-21 ソニー株式会社 記憶素子及び記憶装置
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置

Also Published As

Publication number Publication date
CN102468424B (zh) 2016-01-20
TW201234360A (en) 2012-08-16
KR20120048482A (ko) 2012-05-15
KR101893908B1 (ko) 2018-08-31
JP2012104825A (ja) 2012-05-31
EP2450903A1 (en) 2012-05-09
TWI556233B (zh) 2016-11-01
US8399941B2 (en) 2013-03-19
EP2450903B1 (en) 2015-02-18
US20120112295A1 (en) 2012-05-10
CN102468424A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5961785B2 (ja) スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム
JP6038451B2 (ja) スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム
CN108376736B (zh) 磁装置和用于设置磁装置的方法
JP6088167B2 (ja) 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム
US8374048B2 (en) Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
CN102804279B (zh) 用于提供反向双磁隧道结元件的方法和系统
US8446761B2 (en) Method and system for providing multiple logic cells in a single stack
US8697484B2 (en) Method and system for setting a pinned layer in a magnetic tunneling junction
US8780665B2 (en) Method and system for providing magnetic tunneling junction elements having an easy cone anisotropy
CN103928607A (zh) 提供具有易锥各向异性的磁性隧道结元件的方法和系统
CN106876581A (zh) 具有细长自由层的磁结及其提供方法和包括其的磁存储器
US9478730B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

R150 Certificate of patent or registration of utility model

Ref document number: 5961785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees