JP6035714B2 - 半導体装置、半導体装置の製造方法、及び、電子機器 - Google Patents

半導体装置、半導体装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
JP6035714B2
JP6035714B2 JP2011178390A JP2011178390A JP6035714B2 JP 6035714 B2 JP6035714 B2 JP 6035714B2 JP 2011178390 A JP2011178390 A JP 2011178390A JP 2011178390 A JP2011178390 A JP 2011178390A JP 6035714 B2 JP6035714 B2 JP 6035714B2
Authority
JP
Japan
Prior art keywords
bump
solder
stud bump
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011178390A
Other languages
English (en)
Other versions
JP2013042005A (ja
Inventor
悟 脇山
悟 脇山
尾崎　裕司
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011178390A priority Critical patent/JP6035714B2/ja
Priority to TW101128440A priority patent/TWI523175B/zh
Priority to KR1020120086059A priority patent/KR101996676B1/ko
Priority to US13/568,574 priority patent/US9105625B2/en
Priority to CN2012102857034A priority patent/CN102956603A/zh
Publication of JP2013042005A publication Critical patent/JP2013042005A/ja
Priority to US14/790,146 priority patent/US20150303167A1/en
Application granted granted Critical
Publication of JP6035714B2 publication Critical patent/JP6035714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01208—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using permanent auxiliary members, e.g. using solder flow barriers, spacers or alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01236—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in solid form, e.g. by using a powder or by laminating a foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01265—Thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07255—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/224—Bumps having multiple side-by-side cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H10W72/2528—Intermetallic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Description

本技術は、スタッドバンプを用いて接続される構成の半導体装置、半導体装置の製造方法、及び、電子機器に関する。
半導体装置のフリップチップ接続技術として、Ａｕスタッドバンプを、ＳｎＡｇはんだバンプに接続する方法やＰｄで被覆したＳｎはんだバンプに接続する方法がある（特許文献１、特許文献２）。
Ａｕスタッドバンプを、半導体チップのＣｕ電極へ接続するフリップチップ接続技術（特許文献３）や、ＳｎめっきされたＣｕ電極へ接続するフリップチップ接続技術（特許文献４）がある。
また、Ａｕスタッドバンプに替わる、Ｃｕスタッドバンプが提案されている（特許文献５）。
特開２００９−２１８４４２号公報 特開２００９−２３９２７８号公報 特開２００１−６０６０２号公報 特開２００５−１７９０９９号公報 特開２０１１−２３５６８号公報
上述のスタッドバンプを用いたフリップチップ接続技術では、半導体装置の接続信頼性の向上が求められている。
本技術は、接続信頼性の高い半導体装置、半導体装置の製造方法、及び、電子機器を提供するものである。
本技術の半導体装置は、半導体部材と、半導体部材上に形成されているＣｕスタッドバンプと、Ｃｕスタッドバンプと電気的に接続するはんだバンプとを備える。
また、本技術の半導体装置の製造方法は、半導体部材上にＣｕスタッドバンプを形成する工程と、Ｃｕスタッドバンプをはんだバンプにフリップチップ接続する工程とを有する。
また、本技術の電子機器は、上記半導体装置と、半導体装置の出力信号を処理する信号処理回路とを備える。
上述の半導体装置及び半導体装置の製造方法によれば、Ｃｕスタッドバンプを用いてフリップチップ接続を行うことにより、低温接続においてもＣｕとはんだとの接続部分に強度の低い合金が発生しない。このため、Ｃｕスタッドバンプとはんだバンプとの接続部における接続不良を抑制し、接続信頼性を向上することができる。
本技術によれば、接続信頼性の高い半導体装置、及び、電子機器を提供することができる。
Ａは、フリップチップ接続前のスタッドバンプとはんだバンプの構成を示す図である。Ｂは、フリップチップ接続後のスタッドバンプとはんだバンプの構成を示す図である。 Ａは、フリップチップ接続前のスタッドバンプとはんだバンプの構成を示す図である。Ｂは、フリップチップ接続後のスタッドバンプとはんだバンプの構成を示す図である。 第１実施形態の半導体装置の構成を示す断面図である。 フリップチップ接続前のＣｕスタッドバンプの構成を示す図である。 フリップチップ接続後のＣｕスタッドバンプとはんだバンプの構成を示す図である。 第１実施形態の半導体装置のプロセスフローを示す図である。 Ａ〜Ｃは、Ｃｕスタッドバンプの製造工程図である。 Ａ〜Ｄは、はんだバンプの製造工程図である。 Ａ〜Ｃは、Ｃｕスタッドバンプとはんだバンプによるフリップチップ接続の工程図である。 第１実施形態の半導体装置のプロセスフローの変形例を示す図である。 Ａ〜Ｃは、Ｃｕスタッドバンプとはんだバンプによるフリップチップ接続の工程図である。 第１実施形態の半導体装置の変形例の構成を示す図である。 第２実施形態の半導体装置の構成を示す断面図である。 第２実施形態の半導体装置のプロセスフローを示す図である。 第２実施形態の半導体装置のプロセスフローの変形例を示す図である。 電子機器の構成を示す図である。
以下、本技術を実施するための形態例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．半導体装置の概要
２．半導体装置の第１実施形態
３．第１実施形態の半導体装置の製造方法
４．半導体装置の第２実施形態
５．第２実施形態の半導体装置の製造方法
６．電子機器
〈１．半導体装置の概要〉
半導体装置のフリップチップ接続の概要について説明する。
図１に、従来の一般的なＡｕスタッドバンプを用いたフリップチップ接続の構成を示す。図１Ａは、接続前のＡｕスタッドバンプ１１及びＳｎバンプ１２の構成を示す図である。図１Ｂは、接続後のＡｕスタッドバンプ１１及びＳｎバンプ１２の構成を示す図である。
図１Ａに示すＡｕスタッドバンプ１１は、Ａｕワイヤを用いて形成されたＡｕバンプである。Ａｕスタッドバンプ１１は、半導体部材１３上に形成された電極１４上に形成されている。半導体部材１３は、Ａｕスタッドバンプ１１が形成されている電極１４上を除き、保護層１５により被覆されている。
また、図１Ａに示すＳｎバンプ１２は、Ｓｎ系はんだからなり、例えばＳｎＡｇはんだバンプ等からなる。Ｓｎバンプ１２は、配線基板１６上に形成された電極１７、電極１７上に形成されたアンダーバンプメタル（ＵＢＭ）１８上に形成されている。半導体部材１３は、ＵＢＭ１８が形成されている電極１７上を除き、保護層１９により被覆されている。
図１Ｂに示すように、Ａｕスタッドバンプ１１とＳｎバンプ１２とにより、半導体部材１３を配線基板１６上にフリップチップ接続する。
このとき、Ａｕスタッドバンプ１１とＳｎバンプ１２との接続は、接続信頼性を高めるために、３００℃以上で行う必要がある。
３００℃以下の接続では、図１Ｂに示すように、ＡｕのＳｎへの拡散により、接続部分にＳｎＡｕ４合金等の強度の低い金属間化合物（Inter Metallic Compound：ＩＭＣ）２０が生成する。このため、クラック２４等の発生により接続不良が低下し、信頼性の低下が懸念される。また、Ｓｎバンプ１２にＡｕスタッドバンプ１１が刺さった状態となるため、ＡｕのＳｎへの拡散を防ぐことは困難である。このため、接続部分でのＩＭＣ２０の発生を防ぐことが難しい。
上述のように、Ａｕスタッドバンプ１１とＳｎバンプ１２とによるフリップチップ接続では、３００℃以上の高温接続が必要とされ、接続信頼性の観点から低温接続が困難である。
また、Ｓｎバンプを用いる替わりに、図２に示すように、Ｉｎ系の低融点はんだバンプを用いてＡｕスタッドバンプのフリップチップ接続を行うことが考えられている。図２Ａは、接続前のＡｕスタッドバンプ２１及びＩｎバンプ２２の構成を示す図である。図２Ｂは、接続後のＡｕスタッドバンプ２１及びＩｎバンプ２２の構成を示す図である。
図２Ａに示すＡｕスタッドバンプ２１は、上述の図１Ａと同様の構成である。また、Ｉｎバンプは、Ｉｎ系はんだからなる。この方法では、強度の低いＳｎＡｕ４等の合金が発生しないため、２００℃以下の低温フリップチップ接続が可能である。
しかし、Ａｕスタッドバンプ２１とＩｎバンプ２２とを用いた接続では、ＡｕとＩｎとの間の拡散係数が大きいため、ＡｕＩｎ合金の成長を制御することが難しい。この結果、図２Ｂに示すように、ＡｕＩｎ合金２３の成長により、Ｉｎバンプの吸い上げが発生する。このため、Ａｕスタッドバンプ２１とＩｎバンプ２２とによるフリップチップ接続では、接続性を確保することが難しい。
上述のようにスタッドバンプを用いたフリップチップ接続では、接続信頼性の観点から、低温処理を行うことが困難であった。このため、半導体部材等に、耐熱性の低い材料が搭載されている場合には、接続信頼性の高いフリップチップ接続を適用することができない。そこで、耐熱性の低い材料が使用されている半導体装置等に対しても、低温での安定した接続が可能であり、且つ、接続信頼性の高いフリップチップ接続方法が求められている。
〈２．半導体装置の第１実施形態〉
［イメージセンサ：構成］
以下、半導体装置の第１実施形態について説明する。図３に第１実施形態の半導体装置の構成を表す断面図を示す。第１実施形態は、半導体装置としてイメージセンサの例を挙げて説明する。図３は、ガラス基板上に実装されたイメージセンサからなる半導体装置３０の断面図である。
半導体装置３０は、イメージセンサを構成する半導体部材３１と、ガラス基板３２とを備えて構成されている。半導体部材３１は、半導体部材３１上に形成された電極４５と、電極４５上に形成されたＣｕスタッドバンプ４１とを備える。
また、ガラス基板３２は、ガラス基板上に形成されたフリップチップ接続用の電極４７と、電極４７上に形成されたアンダーバンプメタル（ＵＢＭ）４８と、ＵＢＭ４８上に形成された低融点はんだバンプ４４とを備える。さらに、ガラス基板３２上に形成された配線層３４と、配線層を被覆する保護層４９と、配線層３４と接続された外部接続用の電極３５と、外部接続用の電極３５上に形成されたはんだボール３６とを備える。
また、半導体部材３１とガラス基板３２との間には、Ｃｕスタッドバンプ４１とはんだバンプ４４との接続部を封止するアンダーフィル（ＵＦ）樹脂３３が設けられている。
半導体部材３１は、一般にイメージセンサとして使用される素子であり、例えば、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ等の半導体素子である。半導体部材３１はガラス基板３２側に受光面を向けて設置されている。
また、半導体部材３１は、受光面と同じ面にガラス基板３２と接続される電極４５が形成されている。そして、この電極４５上に、フリップチップ接続用のＣｕスタッドバンプ４１が形成されている。Ｃｕスタッドバンプ４１は、はんだバンプ４４との接触面に合金層４３が形成されている。また、Ｃｕスタッドバンプ４１は、はんだバンプ４４と接触していない表面にめっき層４２を備える。
ガラス基板３２は、例えば、イメージセンサに用いられるカバーガラスからなる。そして、ガラス基板３２上に、配線層３４によりフリップチップ接続用の電極４７と、外部接続用の電極３５とが接続されている。電極３５上には、外部機器接続用のはんだボール３６が形成されている。このはんだボール３６は、Ｓｎ系の二元系又は三元系はんだ等が用いられる。例えば、ＳｎＢｉ、ＳｎＩｎ、ＳｎＡｇＣｕ、ＳｎＺｎ及びＳｎＡｇ等が用いられる。なお、ガラス基板３２は、はんだボール３６の替わりに、Ａｕワイヤを用いたワイヤボンディングにより接続する構成としてもよい。
［Ｃｕスタッドバンプ：構成］
次に、上述の半導体装置３０において、半導体部材３１上に形成するＣｕスタッドバンプ４１の構成を、図４に示す。図４に示すＣｕスタッドバンプ４１は、接続前の状態である。また、図５に半導体部材３１とガラス基板３２とを接続した後の、Ｃｕスタッドバンプ４１とはんだバンプ４４との構成を示す。
図４に示すように、Ｃｕスタッドバンプ４１は、半導体部材３１上の電極４５上に形成されている。半導体部材３１は、Ｃｕスタッドバンプ４１が形成されている電極４５上を除き、保護層４６により被覆されている。
また、Ｃｕスタッドバンプ４１は、表面がめっき層４２により被覆されている。
めっき層４２は、Ｃｕスタッドバンプ４１の酸化を防ぐための保護層となる。また、めっき層４２は、Ｃｕスタッドバンプ４１をフリップチップ接続した際に、表面のめっき層が、はんだバンプ４４内に速やかに拡散する材料によって構成する。
めっき層４２としては、例えば、無電解法によるフラッシュＮｉめっき層とフラッシュＡｕめっき層とからなるめっき層、又は、無電解Ｃｏめっき層を用いる。
めっき層４２は、例えば、各層の厚さが０．０１〜０．１μｍで形成される。
また、ガラス基板３１上に設けられるはんだバンプ４４は、低融点はんだから構成される。低融点はんだとしては、例えば、Ｉｎの一元系はんだ材料、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｂｉ−Ｉｎ等の二元系低融点はんだ材料、上記二元系材料にその他の金属が添加されたはんだ材料等を用いる。低融点はんだとしては、例えば、融点２００℃以下のはんだ材料を用いる。
そして、半導体部材３１に形成されたＣｕスタッドバンプ４１を、ガラス基板３２のはんだバンプ４４に圧接することで、Ｃｕスタッドバンプ４１の先端が、はんだバンプ４４内に入り込む。そして、はんだバンプ４４にＣｕスタッドバンプ４１が刺さった状態で加熱することにより、図５に示すようにフリップチップ接続が行われる。
図５に示すように、Ｃｕスタッドバンプ４１とはんだバンプ４４との接触面のめっき層４２は、フリップチップ接続の際に、はんだバンプ４４内に拡散される。また、Ｃｕスタッドバンプ４１とはんだバンプ４４との接触面には、Ｃｕとはんだとの合金層４３が形成される。このとき、はんだバンプ４４は全て合金化せず、ＵＢＭ４８上に合金化していないはんだバンプ４４が残存していることが好ましい。
上述の構成によれば、フリップチップ接続のスタッドバンプの材料にＣｕを用いることにより、低融点はんだバンプ４４との界面に機械的強度に劣る合金の発生を防ぐことができる。また、はんだバンプ４４として、低融点はんだを用いることにより、フリップチップ接続を低温で行うことができる。
例えば、はんだバンプ４４がＩｎからなる場合には、Ｃｕスタッドバンプ４１とはんだバンプ４４との界面にＩｎ３Ｃｕ７の金属間化合物等が形成される。Ｉｎ３Ｃｕ７の金属間化合物は、機械的強度を十分に有する。このため、低温フリップチップ接続においても、接続信頼性の低下を引き起こす強度の低い合金が発生しない。また、Ｃｕスタッドバンプと、上述の二元系低融点はんだ等との組み合わせにおいても、界面に機械的強度に劣る合金層が発生しない。このため、熱に弱い構成を備える半導体部材３１においても、フリップチップ接続を適用することができる。
従って、フリップチップ接続において、低温接続が可能であり、さらに、半導体装置の接続信頼性を向上することができる。
〈３．第１実施形態の半導体装置の製造方法〉
上述の第１実施形態の半導体装置の製造方法について説明する。なお、以下の説明では、半導体装置に形成するスタッドバンプ周辺の構成のみを説明する。その他の構成は従来公知の方法により製造することができる。
［製造方法：後ＵＦ樹脂プロセスフロー］
図６に、図３に示す半導体装置３０のプロセスフローを示す。
図６に示すように、公知の方法を用いて、半導体基体上に半導体部材３１を構成する、フォトダイオード、各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極４５を形成する。
半導体部材３１の外部機器との接続用の電極４５上に、Ｃｕスタッドバンプ４１を形成する。
形成したＣｕスタッドバンプ４１上に無電解めっき法を用いて、めっき層４２を形成する。
半導体基体の各種素子の形成面と反対側の面（裏面）を切削（バックグラインド：ＢＧ）し、裏面照射型の固体撮像素子を構成する半導体部材３１を形成する。
半導体基体をダイシング（ＤＣ）して半導体部材３１を個片化する。
また、公知の方法を用いてガラス基板３２上に配線層３４や、電極４７等を形成する。そして、電極４７上にＵＢＭ４８を形成する。
ＵＢＭ４８上に低融点はんだを用いてはんだバンプ４４を形成する。
次に、Ｃｕスタッドバンプ４１をはんだバンプ４４に圧接（ボンディング）することで、ガラス基板３２に個片化した半導体部材３１をフリップチップ接続する。接続後、Ｃｕスタッドバンプ４１とはんだバンプ４４との接続部の周りにアンダーフィル（ＵＦ）樹脂３３を注入する。そして、注入したＵＦ樹脂３３を加熱して、ＵＦ樹脂を硬化（キュア）する。
以上の工程により、半導体装置３０を製造することができる。
［製造方法：Ｃｕスタッドバンプ］
上述の半導体装置３０のプロセスフローにおけるＣｕスタッドバンプの形成工程を、図７に示す製造工程図を用いて説明する。
図７Ａに示すように、キャピラリ５２を用いて半導体部材３１の電極４５上にＣｕワイヤ５１のボンディングを行う。そして、Ｃｕワイヤ５１を切断することにより、図７Ｂに示すように、Ｃｕスタッドバンプ４１を形成する。Ｃｕスタッドバンプ４１の形成工程では、例えば、径が１５〜３５μｍΦのＣｕワイヤ５１を用いて、３０〜７０μｍΦのＣｕスタッドバンプ４１を形成する。
次に、図７Ｃに示すように、形成したＣｕスタッドバンプ４１の表面にめっき層４２を形成する。めっき層４２は、無電解めっき法を用いて形成する。例えば、Ｃｕスタッドバンプ４１表面に無電解めっき法により、フラッシュＮｉめっきを行う。そして、Ｎｉめっき層上に、フラッシュＡｕめっきを行う。このように、Ｎｉめっき層とＡｕめっき層とからなるめっき層４２を形成する。
めっき層４２は、例えば、Ｎｉめっき層とＡｕめっき層をそれぞれ０．０１〜０．１μｍの厚さに形成する。
また、例えば、無電解めっき法を用いてＣｕスタッドバンプ４１表面に、めっき層４２としてＣｏめっきを行う。この場合、Ｃｏめっき層からなるめっき層４２を０．０１〜０．１μｍの厚さに形成する。
以上の工程により、半導体部材３１上にＣｕスタッドバンプ４１を形成する。
［製造方法：はんだバンプ］
次に、上述の半導体装置３０のプロセスフローにおけるはんだバンプの形成工程を、図８に示す製造工程図を用いて説明する。
図８Ａに示すように、電極４７及び保護層４９の表面にバリアメタル層５３を形成する。
バリアメタル層５３を形成する前に、電極４７の表面の酸化膜を逆スパッタにより除去する。その後、スパッタリング法を用いて電極４７上にＴｉ層を形成する。そして、Ｔｉ層を被覆するように、スパッタリング法を用いてＣｕ層を形成する。このように、Ｔｉ層とＣｕ層とからなるバリアメタル層５３を形成する。
次に、図８Ｂに示すように、バリアメタル層５３上に、レジスト層５４を形成する。そして、フォトマスク５５を用いてレジスト層５４に露光処理を行う。フォトマスク５５には、電極４７の形成部分に露光光を照射するパターンを用いる。
次に、図８Ｃに示すように、レジスト層５４の露光部を除去した開口部内に、電解メッキ法を用いてアンダーバンプメタル（ＵＢＭ）４８とはんだバンプ４４を形成する。ＵＢＭ４８は、Ｎｉ、Ｔｉ、ＴｉＷ、Ｗ及びＣｕ等の電解メッキ法により形成する。また、はんだバンプ４４は、Ｉｎの一元系はんだ材料、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｂｉ−Ｉｎ等の二元系低融点はんだ材料等を用いた電解めっき法により形成する。
次に、図８Ｄに示すように、レジスト層５４を除去した後、表面に露出するバリアメタル層５３を除去する。さらに、リフローによりはんだバンプ４４を溶融して球状に形成する。
以上の工程により、ガラス基板３２上にはんだバンプ４４を形成する。
［製造方法：フリップチップ接続］
次に、上述の半導体装置３０のプロセスフローにおけるフリップチップ接続工程及びＵＦ樹脂封止工程を、図９に示す製造工程図を用いて説明する。
まず、図９Ａに示すように、Ｃｕスタッドバンプ４１の形成面とはんだバンプ４４の形成面とを対向させて、半導体部材３１とガラス基板３２との位置を合わせる。
次に、図９Ｂに示すように、Ｃｕスタッドバンプ４１とはんだバンプ４４とを位置合わせした状態で、半導体部材３１とガラス基板３２とを圧接してフリップチップ接続を行う。このとき、フリップチップ接続に合わせて、圧接と同時に加熱する。熱処理により、Ｃｕスタッドバンプ４１表面のめっき層４２がはんだバンプ４４に拡散する。また、熱処理により、Ｃｕスタッドバンプ４１とはんだバンプ４４との接続面に、合金層４３が発生及び成長する。
上述のフリップチップ接続において圧接時のバンプ単位に掛ける圧力（Bonding force）は、例えば、０．０１ｇｆ／ｂｕｍｐ〜１０ｇｆ／ｂｕｍｐである。また、フリップチップ接続の際の加熱温度は２００℃以下とする。また、加熱温度は、使用するはんだバンプ４４の融点以上の温度とする。例えば、はんだバンプ４４にＩｎ単体のはんだを用いた場合には、Ｉｎの融点である１５６℃以上に加熱する。
次に、図９Ｃに示すように、Ｃｕスタッドバンプ４１とはんだバンプ４４との接続部分にアンダーフィル（ＵＦ）樹脂３３を塗布する。そして、ＵＦ樹脂３３を加熱して硬化する。ＵＦ樹脂３３は、半導体部材３１とガラス基板３２とを接着することにより、半導体装置の接着面の機械的な接続信頼性を向上させる。
以上の工程により、ガラス基板３２に半導体部材３１をフリップチップ接続することができる。
上述のフリップチップ接続では、はんだバンプ４４に低融点はんだを用いることにより、２００℃以下で接続することができる。また、Ｃｕスタッドバンプ４１を用いることにより、低温フリップチップ接続でも強度の低い合金が発生しない。
なお、上述の製造工程において、合金層を成長させる熱処理は、フリップチップ接続と同時に行わなくてもよい。例えば、半導体部材３１とガラス基板３２とを圧接してフリップチップ接続を行う工程の後に、別の工程においてアニール処理を行っても良い。このときのアニール処理も２００℃以下で行う。
［変形例：先ＵＦ樹脂プロセスフロー］
次に、上述の半導体装置３０の製造方法の変形例を示す。この変形例では、ＵＦ樹脂によるフリップチップ接続部の封止を行う工程が、上述の製造方法と異なる。
図１０に、ＵＦ樹脂封止工程を変更したプロセスフローを示す。
図１０に示すように、公知の方法を用いて、半導体基体上に半導体部材３１を構成する、フォトダイオード、各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極４５を形成する。
半導体部材の外部機器との接続用の電極４５上に、Ｃｕスタッドバンプ４１を形成する。
形成したＣｕスタッドバンプ４１上に無電解めっき法を用いて、めっき層４２を形成する。
形成したＣｕスタッドバンプ４１上にアンダーフィル（ＵＦ）樹脂３３をラミネートする。
半導体基体の各種素子の形成面と反対側の面（裏面）を切削（バックグラインド：ＢＧ）し、裏面照射型の固体撮像素子を構成する半導体部材３１を形成する。
半導体基体をダイシング（ＤＣ）して半導体部材３１を個片化する。
また、公知の方法を用いてガラス基板３２上に配線層３４や、電極４７等を形成する。そして、電極４７上にＵＢＭ４８を形成する。
ＵＢＭ４８上に低融点はんだを用いてはんだバンプ４４を形成する。
次に、Ｃｕスタッドバンプ４１をはんだバンプ４４に圧接（ボンディング）することで、ガラス基板３２に個片化した半導体部材３１をフリップチップ接続する。接続後、ＵＦ樹脂３３を加熱して硬化（キュア）する。
以上の工程により、半導体装置３０を製造することができる。
上述の半導体装置３０のプロセスフローにおけるＵＦ樹脂形成工程及びＵＦ樹脂封止工程を、図１１に示す製造工程図を用いて説明する。なお、以下の説明では、上述の半導体装置の製造方法と異なる工程のみを説明する。
まず、上述の工程によりＣｕスタッドバンプ４１にめっき層４２を形成（図７Ｃ）した後、図１１Ａに示すように、Ｃｕスタッドバンプ４１を覆うアンダーフィル（ＵＦ）樹脂３３を形成する。ＵＦ樹脂３３は、例えば、アンダーフィル樹脂を含む塗布液を用いたスピンコート法、又は、アンダーフィル樹脂のドライフィルムのラミネートにより形成する。
次に、図１１Ｂに示すように、Ｃｕスタッドバンプ４１の形成面とはんだバンプ４４の形成面とを対向させ、半導体部材３１とガラス基板３２との位置を合わせる。そして、図１１Ｃに示すように、半導体部材３１とガラス基板３２とを圧接してフリップチップ接続を行う。さらに、熱処理により、Ｃｕスタッドバンプ４１とはんだバンプ４１との接続面に合金層４３を成長させ、ＵＦ樹脂３３を硬化する。
以上の工程により、フリップチップ接続の前にＣｕスタッドバンプ４１を覆うＵＦ樹脂３３を形成し、ＵＦ樹脂３３をフリップチップ接続後に硬化する方法により、半導体装置３０を製造することができる。
［半導体装置の変形例］
上述の第１実施形態の半導体装置において、ガラス基板の代わりに配線基板を用いることができる。図１２に、配線基板を用いた半導体装置の構成を示す。
図１２に示す半導体装置は、イメージセンサを構成する半導体部材３１と、配線基板３７とを備えて構成されている。半導体部材３１は、半導体部材３１上に形成された電極４５と、電極４５上に形成されたＣｕスタッドバンプ４１とを備える。
また、配線基板３７は、配線基板３７上に形成されたフリップチップ接続用の電極４７と、電極４７上に形成されたアンダーバンプメタル（ＵＢＭ）４８と、ＵＢＭ４８上に形成された低融点はんだバンプ４４とを備える。さらに、ガラス基板３２上に形成された配線層３４と、配線層３４を被覆する保護層４９と、配線層３４と接続された外部接続用の電極３５と、外部接続用の電極３５上に形成されたはんだボール３６とを備える。
配線基板３７は、半導体部材３１の受光面上に透光性の光学部材３８、例えばガラス等を備える。そして、光学部材３８の周囲に沿っての配線基板３７上に、電極４７、ＵＢＭ４８及びはんだバンプ４４が形成されている。
なお、図１２に示す半導体部材３１、及び、半導体部材３１のＣｕスタッドバンプ４１等の構成は、上述の第１実施形態と同様である。また、配線基板３７上に形成されるはんだバンプ４４、電極４７、及び、配線層３４等の構成は、上述の第１実施形態と同様である。
上述の変形例のように、Ｃｕスタッドバンプ４１を有する半導体部材３１をフリップチップ接続する対象は、フリップチップ接続に対応した電極と、この電極上に形成されたはんだバンプとを備える電子部品であれば特に限定されない。半導体部材がフリップチップ接続される電子部品としては、例えば、上述のガラス基板、配線基板の他に、半導体素子等であってもよい。
〈４．半導体装置の第２実施形態〉
次に、半導体装置の第２実施形態について説明する。図１３に第２実施形態の半導体装置を示す。
図１３に示す半導体装置６０は、第１半導体部材６１と第２半導体部材６２とからなる。そして、第２半導体部材６２上に、第１半導体部材６１がフリップチップ接続により搭載されている。
第１半導体部材６１は、第１半導体部材６１上に形成された電極４５と、電極４５上に形成されたＣｕスタッドバンプ４１とを備える。なお、第１半導体部材６１は、上述の図３に示す第１実施形態の半導体部材３１と同様の構成であるため、詳細な説明を省略する。
第２半導体部材６２は、フリップチップ接続用の電極４７と、電極４７上に形成されたアンダーバンプメタル（ＵＢＭ）４８と、ＵＢＭ４８上に形成された低融点はんだバンプ４４とを備える。さらに、第２半導体部材６２の端部には、外部接続用のワイヤボンディング用パッド電極６３を備える。第２半導体部材６２のワイヤボンディング用パッド電極６３によって、半導体装置６０が外部電子機器とワイヤボンディングにより電気的に接続される。また、フリップチップ接続用の電極４７とワイヤボンディング用パッド電極６３上を除く第２半導体部材６２の表面に保護層４９を備える。
Ｃｕスタッドバンプ４１は、表面がめっき層４２により被覆されている。めっき層４２としては、例えば、無電解法によるフラッシュＮｉめっき層とフラッシュＡｕめっき層とからなるめっき層、又は、無電解Ｃｏめっき層を用いる。
はんだバンプ４４は、低融点はんだから構成される。低融点はんだとしては、例えば、Ｉｎの一元系はんだ材料、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｂｉ−Ｉｎ等の二元系低融点はんだ材料、上記二元系材料にその他の金属が添加されたはんだ材料等を用いる。
Ｃｕスタッドバンプ４１とはんだバンプ４４との接触面には、Ｃｕとはんだとの合金層４３が形成されている。
また、図１３に示す半導体装置６０は、第１半導体部材６１と第２半導体部材６２との間に、半導体部材同士の接続面全体を封止するアンダーフィル（ＵＦ）樹脂３３が設けられている。アンダーフィル樹脂３３により、第１半導体部材６１と第２半導体部材６２とが機械的に接続されている。そして、Ｃｕスタッドバンプ４１とはんだバンプ４４との接続部がＵＦ樹脂３３内に形成されている。このように、半導体装置６０では、第１半導体部材６１と第２半導体部材６２との間を満たすアンダーフィル樹脂３３によるフィレットが形成される。
〈５．第２実施形態の半導体装置の製造方法〉
［製造方法１：後ＵＦ樹脂プロセスフロー］
図１４に、図１３に示す半導体装置６０のプロセスフローを示す。
図１４に示すように、公知の方法を用いて、半導体基体上に第１半導体部材６１を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極４５を形成する。
第１半導体部材６１の外部機器との接続用の電極上に、Ｃｕスタッドバンプ４１を形成する。
形成したＣｕスタッドバンプ４１上に無電解めっき法を用いて、めっき層４２を形成する。
半導体基体の各種素子の形成面と反対側の面（裏面）を切削（バックグラインド：ＢＧ）する。そして、半導体基体をダイシング（ＤＣ）して第１半導体部材６１を個片化する。
また、公知の方法を用いて半導体基体上に第２半導体部材６２を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、第１半導体部材６１を搭載するための電極４７や、電極４７上にＵＢＭ４８を形成する。
ＵＢＭ４８上に低融点はんだを用いてはんだバンプ４４を形成する。
そして、半導体基体の各種素子の形成面と反対側の面（裏面）を切削（バックグラインド：ＢＧ）する。そして、半導体基体をダイシング（ＤＣ）して第２半導体部材６２を個片化する。
次に、Ｃｕスタッドバンプ４１をはんだバンプ４４に圧接（ボンディング）することで、第２半導体部材６２上に第１半導体部材６１をフリップチップ接続する。
フリップチップ接続後、Ｃｕスタッドバンプ４１とはんだバンプ４４との接続部を覆って、第１半導体部材６１と第２半導体部材との間にアンダーフィル（ＵＦ）樹脂３３を注入する。そして、注入したＵＦ樹脂３３を加熱して硬化（キュア）する。
以上の工程により、第２実施形態の半導体装置６０を製造することができる。
なお、Ｃｕスタッドバンプ４１の形成、はんだバンプ４４の形成、及び、フリップチップ接続は、上述の図７〜９に示す第１実施形態と同様の方法により行うことができる。
［製造方法２：先ＵＦ樹脂プロセスフロー］
次に、上述の第２実施形態の半導体装置６０の製造方法の変形例を示す。この変形例では、ＵＦ樹脂による半導体部材同士の封止を行う工程が、上述の製造方法と異なる。
図１５に、ＵＦ樹脂封止工程を変更したプロセスフローを示す。
図１５に示すように、公知の方法を用いて、半導体基体上に第１半導体部材６１を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極４５を形成する。
第１半導体部材６１の外部機器との接続用の電極上に、Ｃｕスタッドバンプ４１を形成する。
形成したＣｕスタッドバンプ４１上に無電解めっき法を用いて、めっき層４２を形成する。
形成したＣｕスタッドバンプ４１を覆って、第１半導体部材６１の全面にアンダーフィル（ＵＦ）樹脂３３をラミネートする。
半導体基体の各種素子の形成面と反対側の面（裏面）を切削（バックグラインド：ＢＧ）する。そして、半導体基体をダイシング（ＤＣ）して第１半導体部材６１を個片化する。
また、公知の方法を用いて半導体基体上に第２半導体部材６２を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、第１半導体部材６１を搭載するための電極４７や、電極４７上のＵＢＭ４８を形成する。
ＵＢＭ４８上に低融点はんだを用いてはんだバンプ４４を形成する。
そして、半導体基体の各種素子の形成面と反対側の面（裏面）を切削（バックグラインド：ＢＧ）する。そして、半導体基体をダイシング（ＤＣ）して第２半導体部材６２を個片化する。
次に、Ｃｕスタッドバンプ４１をはんだバンプ４４に圧接（ボンディング）することで、第２半導体部材６２上に第１半導体部材６１をフリップチップ接続する。接続後、ＵＦ樹脂を加熱して硬化する。
以上の工程により、第２実施形態の半導体装置６０を製造することができる。
〈６．電子機器〉
［カメラ］
上述の実施形態の半導体装置は、例えば、半導体メモリや、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器等の電子機器に適用可能である。以下、電子機器の一構成例として、カメラを例に挙げ説明する。
図１６に、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。
この例のカメラ７０は、固体撮像装置７１と、固体撮像装置７１の受光センサ部に入射光を導く光学系７２と、固体撮像装置７１及び光学系７２間に設けられたシャッタ装置７３と、固体撮像装置７１を駆動する駆動回路７４とを備える。さらに、カメラ７０は、固体撮像装置７１の出力信号を処理する信号処理回路７５を備える。
固体撮像装置７１は、上述のＣｕスタッドバンプを備える固体撮像素子がフリップチップ接続された半導体装置を用いて作製される。
光学系（光学レンズ）７２は、被写体からの像光（入射光）を固体撮像装置７１の撮像面（不図示）上に結像させる。これにより、固体撮像装置７１内に、一定期間、信号電荷が蓄積される。なお、光学系７２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置７３は、入射光の固体撮像装置７１への光照射期間及び遮光期間を制御する。
駆動回路７４は、固体撮像装置７１及びシャッタ装置７３に駆動信号を供給する。そして、駆動回路７４は、供給した駆動信号により、固体撮像装置７１の信号処理回路７５への信号出力動作、及び、シャッタ装置７３のシャッタ動作を制御する。すなわち、この例では、駆動回路７４から供給される駆動信号（タイミング信号）により、固体撮像装置７１から信号処理回路７５への信号転送動作を行う。
信号処理回路７５は、固体撮像装置７１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
なお、本開示は以下のような構成も取ることができる。
（１）半導体部材と、前記半導体部材上に形成されているＣｕスタッドバンプと、前記Ｃｕスタッドバンプと電気的に接続するはんだバンプと、を備える半導体装置。
（２）前記Ｃｕスタッドバンプの表面に形成されためっき層を備える（１）に記載された半導体装置。
（３）前記はんだバンプが、Ｉｎ、ＳｎＢｉ、ＳｎＩｎ及びＢｉＩｎから選ばれる少なくとも１種類以上を含んで構成されている（１）又は（２）に記載された半導体装置。
（４）前記めっき層が、ＮｉとＡｕとのめっき層、又は、Ｃｏめっき層からなる（２）又は（３）に記載された半導体装置。
（５）半導体部材上にＣｕスタッドバンプを形成する工程と、前記Ｃｕスタッドバンプをはんだバンプにフリップチップ接続する工程と、を有する半導体装置の製造方法。
（６）無電解めっき法により前記Ｃｕスタッドバンプ表面にめっき層を形成する工程を有する（５）に記載の半導体装置された製造方法。
（７）フリップチップ接続時に２００℃以下で加熱する、又は、フリップチップ接続後に２００℃以下の加熱を行う（５）又は（６）に記載された半導体装置の製造方法。
（８）（１）〜（４）に記載された半導体装置と、前記半導体装置の出力信号を処理する信号処理回路と、を備える電子機器。
１１，２１ Ａｕスタッドバンプ、１２ Ｓｎバンプ、１３，３１ 半導体部材、１４，１７，３５，４５ 電極、１５，１９ 保護層、１６，３７ 配線基板、１８，４８ アンダーバンプメタル（ＵＢＭ）、２０ 金属間化合物（ＩＭＣ）、２２ Ｉｎバンプ、２３ ＡｕＩｎ合金、３０，６０ 半導体装置、３２ ガラス基板、３３ アンダーフィル（ＵＦ）樹脂、３４ 配線層、３６ はんだボール、３８ 光学部材、４１ Ｃｕスタッドバンプ、４２ めっき層、４３ 合金層、４４ バンプ、４７ 電極、４６，４９ 保護層、５１ Ｃｕワイヤ、５２ キャピラリ、５３ バリアメタル層、５５ フォトマスク、５４ レジスト層、６１ 第１半導体部材、６２ 第２半導体部材、６３ 電極、７０ カメラ、７１ 固体撮像装置、７２ 光学系、７３ シャッタ装置、７４ 駆動回路、７５ 信号処理回路

Claims (6)

  1. 半導体部材と、
    前記半導体部材上に形成されたＣｕスタッドバンプと、
    前記Ｃｕスタッドバンプの表面に形成された、ＮｉとＡｕとのめっき層、又は、Ｃｏめっき層と、
    前記Ｃｕスタッドバンプと電気的に接続する、Ｉｎ、ＳｎＢｉ、ＳｎＩｎ及びＢｉＩｎから選ばれる少なくとも１種類以上を含んで構成されているはんだバンプと、を備え、
    前記Ｃｕスタッドバンプの先端が、前記はんだバンプ内に入り込み、
    前記Ｃｕスタッドバンプと前記はんだバンプとの接触面にＣｕとはんだとの合金層が形成され、
    前記Ｃｕスタッドバンプの前記はんだバンプと接触していない表面に前記めっき層を有する
    半導体装置。
  2. 前記はんだバンプは、アンダーバンプメタル上に形成されている請求項１に記載の半導体装置。
  3. 前記Ｃｕスタッドバンプの先端が、前記はんだバンプ内に入り込み、前記Ｃｕスタッドバンプと前記はんだバンプとの接触面にＣｕとはんだとの合金層が形成され、前記アンダーバンプメタル上に合金化していない前記はんだバンプが残存している請求項２に記載の半導体装置。
  4. 半導体部材上にキャピラリを用いてＣｕスタッドバンプを形成する工程と、
    前記Ｃｕスタッドバンプの表面にＮｉとＡｕとのめっき層、又は、Ｃｏめっき層を形成する工程と、
    前記Ｃｕスタッドバンプを、Ｉｎ、ＳｎＢｉ、ＳｎＩｎ及びＢｉＩｎから選ばれる少なくとも１種類以上を含んで構成されているはんだバンプにフリップチップ接続する工程と、を有し、
    前記フリップチップ接続時に２００℃以下で加熱する、又は、フリップチップ接続後に２００℃以下の加熱を行い、
    前記加熱により前記はんだバンプ内に入り込んだ前記Ｃｕスタッドバンプの面に、Ｃｕとはんだとの合金層を形成し、
    前記Ｃｕスタッドバンプの前記はんだバンプと接触していない表面に前記めっき層を残存させる
    半導体装置の製造方法。
  5. 前記めっき層を無電解めっき法により形成する請求項４に記載の半導体装置の製造方法。
  6. 半導体部材と、前記半導体部材上に形成されたＣｕスタッドバンプと、前記Ｃｕスタッドバンプの表面に形成された、ＮｉとＡｕとのめっき層、又は、Ｃｏめっき層と、前記Ｃｕスタッドバンプと電気的に接続する、Ｉｎ、ＳｎＢｉ、ＳｎＩｎ及びＢｉＩｎから選ばれる少なくとも１種類以上を含んで構成されているはんだバンプとからなり、前記Ｃｕスタッドバンプの先端が、前記はんだバンプ内に入り込み、前記Ｃｕスタッドバンプと前記はんだバンプとの接触面にＣｕとはんだとの合金層が形成され、前記Ｃｕスタッドバンプの前記はんだバンプと接触していない表面に前記めっき層を有する半導体装置と、
    前記半導体装置の出力信号を処理する信号処理回路と、を備える
    電子機器。

JP2011178390A 2011-08-17 2011-08-17 半導体装置、半導体装置の製造方法、及び、電子機器 Expired - Fee Related JP6035714B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011178390A JP6035714B2 (ja) 2011-08-17 2011-08-17 半導体装置、半導体装置の製造方法、及び、電子機器
TW101128440A TWI523175B (zh) 2011-08-17 2012-08-07 半導體裝置，製造半導體裝置的方法，以及電子裝置
KR1020120086059A KR101996676B1 (ko) 2011-08-17 2012-08-07 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
US13/568,574 US9105625B2 (en) 2011-08-17 2012-08-07 Semiconductor apparatus, method of manufacturing semiconductor apparatus, and electronic apparatus
CN2012102857034A CN102956603A (zh) 2011-08-17 2012-08-10 半导体设备、半导体设备的制造方法以及电子设备
US14/790,146 US20150303167A1 (en) 2011-08-17 2015-07-02 Semiconductor apparatus, method of manufacturing semiconductor apparatus, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011178390A JP6035714B2 (ja) 2011-08-17 2011-08-17 半導体装置、半導体装置の製造方法、及び、電子機器

Publications (2)

Publication Number Publication Date
JP2013042005A JP2013042005A (ja) 2013-02-28
JP6035714B2 true JP6035714B2 (ja) 2016-11-30

Family

ID=47712067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011178390A Expired - Fee Related JP6035714B2 (ja) 2011-08-17 2011-08-17 半導体装置、半導体装置の製造方法、及び、電子機器

Country Status (5)

Country Link
US (2) US9105625B2 (ja)
JP (1) JP6035714B2 (ja)
KR (1) KR101996676B1 (ja)
CN (1) CN102956603A (ja)
TW (1) TWI523175B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6082282B2 (ja) * 2013-03-12 2017-02-15 スタンレー電気株式会社 半導体発光装置
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
JP6311407B2 (ja) * 2014-03-31 2018-04-18 日本電気株式会社 モジュール部品及びその製造方法
TWI488244B (zh) * 2014-07-25 2015-06-11 頎邦科技股份有限公司 具有凸塊結構的基板及其製造方法
US10236267B2 (en) * 2014-08-01 2019-03-19 Kyocera International, Inc. Methods of forming flip chip systems
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
EP3206225A4 (en) 2014-10-10 2018-07-04 Ishihara Chemical Co., Ltd. Method for manufacturing alloy bump
US11018099B2 (en) * 2014-11-26 2021-05-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a conductive bump with a plurality of bump segments
US10177123B2 (en) * 2014-12-19 2019-01-08 Glo Ab Light emitting diode array on a backplane and method of making thereof
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
TWI632653B (zh) * 2017-02-15 2018-08-11 財團法人工業技術研究院 電子封裝結構
JP7364343B2 (ja) * 2019-02-26 2023-10-18 浜松ホトニクス株式会社 光検出装置の製造方法、及び光検出装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JP2001060602A (ja) * 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
WO2003079407A2 (en) * 2002-03-12 2003-09-25 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
JP4136844B2 (ja) * 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 電子部品の実装方法
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP4497913B2 (ja) 2003-12-17 2010-07-07 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶半導体製造用ヒータ装置
US7402908B2 (en) * 2005-05-05 2008-07-22 Micron Technology, Inc. Intermediate semiconductor device structures
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP2009054790A (ja) * 2007-08-27 2009-03-12 Oki Electric Ind Co Ltd 半導体装置
JP5187832B2 (ja) 2008-03-11 2013-04-24 田中電子工業株式会社 半導体装置
US20090246911A1 (en) 2008-03-27 2009-10-01 Ibiden, Co., Ltd. Substrate for mounting electronic components and its method of manufacture
JP4697258B2 (ja) * 2008-05-09 2011-06-08 ソニー株式会社 固体撮像装置と電子機器
JP4941490B2 (ja) * 2009-03-24 2012-05-30 ソニー株式会社 固体撮像装置、及び電子機器
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP2010263014A (ja) * 2009-04-30 2010-11-18 Panasonic Corp 半導体装置
JP2011023568A (ja) 2009-07-16 2011-02-03 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process

Also Published As

Publication number Publication date
US20130043585A1 (en) 2013-02-21
TW201320270A (zh) 2013-05-16
TWI523175B (zh) 2016-02-21
KR20130020565A (ko) 2013-02-27
US9105625B2 (en) 2015-08-11
CN102956603A (zh) 2013-03-06
US20150303167A1 (en) 2015-10-22
JP2013042005A (ja) 2013-02-28
KR101996676B1 (ko) 2019-07-04

Similar Documents

Publication Publication Date Title
JP6035714B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US20100297842A1 (en) Conductive bump structure for semiconductor device and fabrication method thereof
TWI495024B (zh) 半導體裝置，其製造方法，以及製造線路板之方法
JP4611235B2 (ja) イメージセンサモジュール及びその製造方法
US8779300B2 (en) Packaging substrate with conductive structure
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
US20160300874A1 (en) Interconnect Structure for CIS Flip-Chip Bonding and Methods for Forming the Same
WO2020079997A1 (ja) 固体撮像装置および電子機器
JP5217043B2 (ja) 半導体装置の製造方法
JP2013115336A (ja) 半導体装置及びその製造方法
JP2008109009A (ja) 半導体装置の製造方法
US7341949B2 (en) Process for forming lead-free bump on electronic component
KR102305916B1 (ko) 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법
JP2009009994A (ja) 半導体装置およびその製造方法
Zakel et al. High speed laser solder jetting technology for optoelectronics and MEMS packaging
JP6409575B2 (ja) 積層型半導体装置
JP2005012207A (ja) 固体撮像用半導体装置
US20110315429A1 (en) Metal coating for indium bump bonding
US9601374B2 (en) Semiconductor die assembly
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
Oppert et al. Placement and reflow of solder balls for FC, BGA, wafer-level-CSP, optoelectronic components and MEMS by using a new solder jetting method
JP2007208056A (ja) 半導体装置の製造方法
Juang et al. Development of micro-bump-bonded processes for 3DIC stacking with high throughput
JP2011091147A (ja) 撮像ユニットの実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R151 Written notification of patent or utility model registration

Ref document number: 6035714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees