JPH07112041B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07112041B2
JPH07112041B2 JP61288264A JP28826486A JPH07112041B2 JP H07112041 B2 JPH07112041 B2 JP H07112041B2 JP 61288264 A JP61288264 A JP 61288264A JP 28826486 A JP28826486 A JP 28826486A JP H07112041 B2 JPH07112041 B2 JP H07112041B2
Authority
JP
Japan
Prior art keywords
semiconductor circuit
insulating layer
surface insulating
circuit board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61288264A
Other languages
English (en)
Other versions
JPS63141356A (ja
Inventor
明照 頼
圭司 山村
孝 貫井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP61288264A priority Critical patent/JPH07112041B2/ja
Priority to EP87117737A priority patent/EP0270067B1/en
Priority to DE8787117737T priority patent/DE3781247T2/de
Priority to US07/128,437 priority patent/US4818728A/en
Publication of JPS63141356A publication Critical patent/JPS63141356A/ja
Publication of JPH07112041B2 publication Critical patent/JPH07112041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、複数枚の半導体集積回路基板を積層してなる
半導体装置の製造方法に関する。
〈従来の技術〉 近年、半導体集積回路（以下、ICと略す）の１チップ当
りの集積度は、微細加工技術と設計技術の進歩に伴って
急速に向上し、ICの設計基準寸法を変えることなくさら
に高集積化、高性能化を図るべくいわゆる３次元ICが出
現した。この３次元ICには、第５図に示す単一シリコン
基板10上へ気相成長法等によって絶縁層11と半導体層12
を交互に繰り返し形成してなるモノリシックタイプと、
第６図に示す複数枚の２次元ICチップ14,14,…をフリッ
プチップボンディング法等によって接続用電極15,15,…
を介して厚さ方向に接合し、電気的に接続してなるハイ
ブリッドタイプがある。そして、第６図のハイブリッド
タイプIC16は第５図のモノリシックタイプIC13に比べて
製造技術上の問題や未解決の課題が少ないため、実用化
の可能性がより高いが、接続用電極15,15,…が互いに絶
縁されていないため、その相互のピッチＰを200μｍ程
度以下にすることができず、素子レベルの高密度な電極
接続が難しいという問題があった。
そこで、この問題を解決するため、最近、第７図（ａ）
〜（ｅ）に示すようなハイブリッドタイプ３次元ICの製
造方法が提案されるに至った。即ち、この製造方法は、
次のような手順で行なわれる。
（ａ）IC基板20の上面に接続用の電極21,21,…を形成
し、これらの電極を覆うように上記IC基板20上面全体に
保護膜22を形成する。
（ｂ）保護膜22に各電極21に達する穴23を穿ち、この穴
23に垂直配線24を挿入する。
（ｃ）保護膜22と垂直配線24を絶縁性樹脂接着剤25でコ
ーテイングする。
（ｄ）絶縁性樹脂接着剤25をエッチングして垂直配線24
の上端面を露出させる。
（ｅ）上記（ａ）〜（ｄ）の手順で形成した２枚のIC基
板26,26′を、夫々の垂直配線24,24′が対向するように
配置して絶縁性樹脂接着剤25,25′を互いに当接させた
後、両者を熱圧着して接合し、電気的に接続する。
〈発明が解決しようとする問題点〉 ところが、上記従来のハイブリッドタイプ３次元ICの製
造方法によって全ての接続部で確実な電気的接続を得る
には、全ての垂直配線24,24′の端面を平坦にし、反り
のない基板20,20′を作製し、熱圧着時にIC基板全体を
均一に加圧する必要がある。しかし、このようなことは
技術面でも装置面でも難かしい点が多い反面、そうしな
い限り電極部で接触不良が発生して、製品の歩留まりや
信頼性の低下をもたらすという問題がある。さらに、熱
圧着時の温度および加圧力が高いため、接続されるIC基
板20,20′の半導体素子が破壊される虞も大きい。
そこで、本発明の目的は、複数枚のIC基板を互いに素子
レベルで高密度で電気的に接続して、容易かつ歩留り良
く信頼性の高いハイブリッドタイプ３次元IC等を製造す
ることができる半導体装置の製造方法を提供することで
ある。
〈問題点を解決するための手段〉 上記目的を達成するため、複数枚の半導体回路基板を積
層してなる本発明の半導体装置の製造方法は、第１の半
導体回路基板の第１の表面絶縁層を部分的に除去して露
出させた第１の接続用電極部に上記第１の表面絶縁層か
ら突出するように金属スタッドを形成し、第２の半導体
回路基板の第２の表面絶縁層を部分的に除去して凹部を
形成すると共に、第２の接続用電極部を露出させ、上記
凹部の側壁から溢れさせないようにろう材を上記凹部に
充填した後、上記第１及び第２の半導体回路基板を、上
記金属スタッドと上記凹部とが対向するように配置して
上記第１の表面絶縁層と上記第２の表面絶縁層とを互い
に当接させると共に、上記第２の半導体回路基板の上記
第２の表面絶縁層にろう材を溢れさせることなく上記金
属スタッドが上記ろう材中に埋め込まれるように加温す
ることにより、上記第１及び第２の半導体回路基板を接
合し電気的に接続することを特徴とする。
また、本発明の半導体装置の製造方法は、上記第１の半
導体回路基板は、上記金属スタッドと上記第１の表面絶
縁層との間に空隙を有することを特徴とする。
〈実施例〉 以下、本発明を図示の実施例により詳細に説明する。
第１図（ａ）は一方の半導体回路基板の縦断面図を示
し、１は図示しない機能素子を内蔵する半導体回路基
板、２はこの半導体回路基板１の上面に所定間隔をあけ
て形成したAl等からなる接続用の電極、３は上記半導体
回路基板１の上面および電極２を覆って形成したSiO2,S
iN等からなる表面絶縁層、４はこの表面絶縁層３を部分
的に除去して露出させた上記電極２に、表面絶縁層３か
ら突出するように形成したCu,Au等からなる金属スタッ
ドである。
また、第１図（ｂ）は他方の半導体回路基板の縦断面図
を示し、１′は半導体回路基板、２′は接続用の電極、
３′は表面絶縁層、５はこの表面絶縁層３′を部分的に
除去して露出させた上記電極２′上に、表面絶縁層３′
から没入するように充填したSn,Pb,In等からなるろう材
であり、上記部材１′,2′,3′の構造および材質は前述
の第１図（ａ）のものと同様である。
上記構成の一対の半導体回路基板1,1′は、第１図
（ｃ）に示すように、夫々の接続用の電極2,2′が対向
するように位置合わせされ、表面絶縁層3,3′を互いに
当接せしめられるとともに加温される。そうすると、電
極２′上に盛られたろう材５が溶融し、溶融したろう材
を表面絶縁層３′上に溢れ出させることなくこの溶融ろ
う材中に電極２の金属スタッド４が浸漬され、再びろう
材が固まると、金属スタッド４がろう材５中に埋め込ま
れて固定される。これによって、一対の半導体回路基板
1,1′は、互いに接合され、両基板の機能素子が電極2,
金属スタッド4,ろう材5,電極２′を介して電気的に接続
されて、半導体装置が完成される。このように、ろう材
５を溶融させる加温温度は従来の熱圧着温度よりも相当
低く、また両方の半導体回路基板1,1′には熱圧着時の
ような高い加圧力が加わらないため、両基板の機能素子
が破壊されることもなく、金属スタッド４が溶融したろ
う材５中に埋め込まれるので、従来法のように基板等に
高精度の加工を要さず、また接合条件を厳格に管理せず
とも、接触不良のない確実な電気的接続が容易に得られ
る。
第２図は半導体回路基板の変形例を示している。この変
形例では、金属スタッド６を円柱状とし、一方の半導体
基板１を覆う表面絶縁層３に、金属スタッド６が丁度嵌
り込むような電極２に達する穴７を設けている。
また、第３図は半導体回路基板の他の実施例を示してい
る。この実施例では、他方の半導体回路基板１′を覆う
表面絶縁層３′の表面に絶縁性樹脂接着剤８を塗布して
いる。そして、この基板１′を前述と同様に第４図に示
すように、一方の半導体回路基板１に対向させて位置合
わせし、絶縁性樹脂接着剤８を介して両表面絶縁層3,
3′を互いに当接せしめるとともに加温して、両基板1,
1′を接合し、電気的に接続している。この実施例によ
れば、上記絶縁性樹脂接着剤８によって金属スタッド４
−ろう材５間のみならず両基板当接面全体で接着がなさ
れるため、両基板間の接合が強固になり半導体装置の信
頼性が一層向上する。上記絶縁性樹脂接着剤８は、勿
論、一方の表面絶縁層３だけに、あるいは両方の表面絶
縁層3,3′に塗布してもよい。
上記、実施例、変形例において、電極２と金属スタッド
4,6の間あるいは電極２′とろう材５の間に金属層を介
在させることもできる。
なお、上記実施例，変形例では２枚の基板を接合して半
導体装置を製造する場合について述べたが、本発明は、
基板の両面に夫々金属スタッド，ろう材を設ければ３枚
以上の基板からなる半導体装置にも適用できる。
〈発明の効果〉 以上の説明で明らかなように、本発明によれば、両方の
半導体回路基板を接合し電気的に接続しているので、ろ
う接の加温温度が従来の熱圧着温度よりも相当低く、ま
た両方の半導体回路基板に熱圧着時のような加圧力が加
わらないため、両基板の素子が破壊されることもなく、
溶融ろう材中に金属スタッドを埋め込むため、基板等の
加工や接合条件の管理に手間を要さずに確実な電気的接
続が得られる。特に、半導体回路基板表面同士が接触し
たときに埋め込まれた金属スタッドの体積分のろう材
は、電極部の空間領域に逃げることができるので、半導
体回路基板表面に溢れることがなく。高密度電気接続で
かつ信頼性の高い半導体装置を容易かつ歩留り良く製造
することができ、実装密度の飛躍的向上、配線長短縮に
よる動作速度の向上、異種チップの組み合わせによる機
能性の向上に大きく貢献する。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２図は本発
明の変形例を示す断面図、第３図，第４図は本発明の他
の実施例を示す断面図、第５図，第６図は夫々従来のモ
ノリシックタイプおよびハイブリッドタイプの半導体集
積回路を示す斜視図、第７図は従来のハイブリッドタイ
プ半導体集積回路の製造方法を示す断面図である。 1,1′…半導体回路基板、2,2′…電極、3,3′…表面絶
縁層、4,6…金属スタッド、５…ろう材、８…絶縁性樹
脂接着剤。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 貫井 孝 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内 (56)参考文献 特開 昭59−48950（ＪＰ，Ａ) 特公 昭61−37798（ＪＰ，Ｂ２)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】複数枚の半導体回路基板を積層してなる半
    導体装置の製造方法において、 第１の半導体回路基板の第１の表面絶縁層を部分的に除
    去して露出させた第１の接続用電極部に上記第１の表面
    絶縁層から突出するように金属スタッドを形成し、第２
    の半導体回路基板の第２の表面絶縁層を部分的に除去し
    て凹部を形成すると共に、第２の接続用電極部を露出さ
    せ、上記凹部の側壁から溢れさせないようにろう材を上
    記凹部に充填した後、上記第１及び第２の半導体回路基
    板を、上記金属スタッドと上記凹部とが対向するように
    配置して上記第１の表面絶縁層と上記第２の表面絶縁層
    とを互いに当接させると共に、上記第２の半導体回路基
    板の上記第２の表面絶縁層にろう材を溢れさせることな
    く上記金属スタッドが上記ろう材中に埋め込まれるよう
    に加温することにより、上記第１及び第２の半導体回路
    基板を接合し電気的に接続することを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】上記第１の半導体回路基板は、上記金属ス
    タッドと上記第１の表面絶縁層との間に空隙を有するこ
    とを特徴とする第１項に記載の半導体装置の製造方法。
JP61288264A 1986-12-03 1986-12-03 半導体装置の製造方法 Expired - Fee Related JPH07112041B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61288264A JPH07112041B2 (ja) 1986-12-03 1986-12-03 半導体装置の製造方法
EP87117737A EP0270067B1 (en) 1986-12-03 1987-12-01 Method of making a semiconductor device comprising at least two semiconductor chips
DE8787117737T DE3781247T2 (de) 1986-12-03 1987-12-01 Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
US07/128,437 US4818728A (en) 1986-12-03 1987-12-03 Method of making a hybrid semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61288264A JPH07112041B2 (ja) 1986-12-03 1986-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63141356A JPS63141356A (ja) 1988-06-13
JPH07112041B2 true JPH07112041B2 (ja) 1995-11-29

Family

ID=17727933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61288264A Expired - Fee Related JPH07112041B2 (ja) 1986-12-03 1986-12-03 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4818728A (ja)
EP (1) EP0270067B1 (ja)
JP (1) JPH07112041B2 (ja)
DE (1) DE3781247T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058781A (ja) * 2005-08-11 2013-03-28 Ziptronix Inc ３ｄｉｃ方法および装置
US12364908B2 (en) 2008-07-15 2025-07-22 Taylor Made Golf Company, Inc. Aerodynamic golf club head

Families Citing this family (252)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
JPH0272642A (ja) * 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
JP2532615B2 (ja) * 1988-10-20 1996-09-11 松下電器産業株式会社 バンプ形成方法
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
DE68923790T2 (de) * 1989-01-03 1996-05-15 Motorola Inc Verfahren zum herstellen von löthöckern hoher dichte und ein substratsockel für löthöcker hoher dichte.
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
JPH02302072A (ja) * 1989-05-16 1990-12-14 Nissan Motor Co Ltd 半導体装置の製造方法
US4961259A (en) * 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
JPH0344067A (ja) * 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US5367765A (en) * 1990-08-31 1994-11-29 Nec Corporation Method of fabricating integrated circuit chip package
DE69128014T2 (de) * 1990-08-31 1998-05-20 Nippon Electric Co Herstellungsverfahren für integrierte Schaltungschip Packung
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
EP0477600A1 (de) * 1990-09-26 1992-04-01 Siemens Aktiengesellschaft Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
US5194933A (en) * 1990-10-05 1993-03-16 Fuji Electric Co., Ltd. Semiconductor device using insulation coated metal substrate
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
US5233504A (en) * 1990-12-06 1993-08-03 Motorola, Inc. Noncollapsing multisolder interconnection
KR920022482A (ko) * 1991-05-09 1992-12-19 가나이 쯔도무 전자부품 탑재모듈
US5244839A (en) * 1991-06-18 1993-09-14 Texas Instruments Incorporated Semiconductor hybrids and method of making same
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
CA2071662A1 (en) * 1991-06-26 1992-12-27 Jon J. Gulick Integrated socket-type package for flip-chip semiconductor devices and circuits
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JP2762792B2 (ja) * 1991-08-30 1998-06-04 日本電気株式会社 光半導体装置
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
GB2265325A (en) * 1992-03-18 1993-09-29 Ibm Solder application to a circuit board
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5313021A (en) * 1992-09-18 1994-05-17 Aptix Corporation Circuit board for high pin count surface mount pin grid arrays
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
US5369880A (en) * 1993-05-06 1994-12-06 Motorola, Inc. Method for forming solder deposit on a substrate
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
JPH09503622A (ja) 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5454159A (en) * 1994-02-18 1995-10-03 Unisys Corporation Method of manufacturing I/O terminals on I/O pads
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5983492A (en) * 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
US6177636B1 (en) * 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
DE59510543D1 (de) * 1994-11-17 2003-03-06 Infineon Technologies Ag Verfahren zur Befestigung eines ersten Substrates auf einem zweiten Substrat und Verwendung des Verfahrens zur Herstellung einer dreidimensionalen Schaltungsanordnung
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
JP2001523390A (ja) * 1994-12-22 2001-11-20 ベネディクト・ジー・ペース 反転型のチップが接合された高い実装効率を有するモジュール
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Industrial Co Ltd Semiconductor device
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
DE19541039B4 (de) * 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
US5668058A (en) * 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5882221A (en) * 1996-03-21 1999-03-16 Tessera, Inc. Socket for semiconductor devices
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JP2845847B2 (ja) * 1996-11-12 1999-01-13 九州日本電気株式会社 半導体集積回路
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
SE9604678L (sv) * 1996-12-19 1998-06-20 Ericsson Telefon Ab L M Bulor i spår för elastisk lokalisering
US6831361B2 (en) 1997-01-24 2004-12-14 Micron Technology, Inc. Flip chip technique for chip assembly
US6221753B1 (en) * 1997-01-24 2001-04-24 Micron Technology, Inc. Flip chip technique for chip assembly
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
KR100204171B1 (ko) * 1997-02-17 1999-06-15 윤종용 자동 적층 및 솔더링 장치 및 3차원 적층형 패키지 소자 제조 방법
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US6200143B1 (en) 1998-01-09 2001-03-13 Tessera, Inc. Low insertion force connector for microelectronic elements
US6110760A (en) 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
JP3625646B2 (ja) 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
US6380563B2 (en) * 1998-03-30 2002-04-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6713788B2 (en) 1998-03-30 2004-03-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6090643A (en) * 1998-08-17 2000-07-18 Teccor Electronics, L.P. Semiconductor chip-substrate attachment structure
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP2000174206A (ja) * 1998-12-10 2000-06-23 Sony Corp 半導体装置およびその製造方法
JP3413120B2 (ja) 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
TW415050B (en) * 1999-04-16 2000-12-11 Shen Ming Dung Semiconductor chipset module and the manufacturing method of the same
US6675472B1 (en) 1999-04-29 2004-01-13 Unicap Electronics Industrial Corporation Process and structure for manufacturing plastic chip carrier
CN1278645A (zh) * 1999-06-22 2001-01-03 张世熹 高密度集成电路之存储器
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6559531B1 (en) * 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US6664621B2 (en) 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US6291264B1 (en) * 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US6646364B1 (en) * 2000-07-11 2003-11-11 Honeywell International Inc. MEMS actuator with lower power consumption and lower cost simplified fabrication
US6621168B2 (en) * 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP2002289770A (ja) * 2001-03-27 2002-10-04 Nec Kansai Ltd 半導体装置
US6495397B2 (en) * 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
US20020180029A1 (en) * 2001-04-25 2002-12-05 Hideki Higashitani Semiconductor device with intermediate connector
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
EP1296374B1 (en) * 2001-09-14 2012-09-05 STMicroelectronics Srl Process for bonding and electrically connecting microsystems integrated in several distinct substrates
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US20040124006A1 (en) * 2002-12-31 2004-07-01 Pearson Tom E. Built up lands
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
US20050012212A1 (en) * 2003-07-17 2005-01-20 Cookson Electronics, Inc. Reconnectable chip interface and chip package
JP2005070360A (ja) * 2003-08-22 2005-03-17 Sony Corp 電気回路基板
US20050045697A1 (en) 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7200830B2 (en) * 2003-09-05 2007-04-03 Sun Microsystems, Inc. Enhanced electrically-aligned proximity communication
US6982191B2 (en) * 2003-09-19 2006-01-03 Micron Technology, Inc. Methods relating to forming interconnects and resulting assemblies
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050151273A1 (en) * 2003-12-30 2005-07-14 Arnold Richard W. Semiconductor chip package
US20050253993A1 (en) * 2004-05-11 2005-11-17 Yi-Ru Chen Flat panel display and assembly process of the flat panel display
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP4345598B2 (ja) * 2004-07-15 2009-10-14 パナソニック株式会社 回路基板の接続構造体とその製造方法
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
JP4502204B2 (ja) * 2005-03-22 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2006294650A (ja) * 2005-04-05 2006-10-26 Oki Electric Ind Co Ltd 電子部品の実装方法
TWI253697B (en) * 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
CN101796636B (zh) * 2005-06-14 2013-02-27 丘费尔资产股份有限公司 芯片连接方法
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7942182B2 (en) * 2005-06-14 2011-05-17 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7535105B2 (en) * 2005-08-02 2009-05-19 International Business Machines Corporation Inter-chip ESD protection structure for high speed and high frequency devices
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7579258B2 (en) * 2006-01-25 2009-08-25 Freescale Semiconductor, Inc. Semiconductor interconnect having adjacent reservoir for bonding and method for formation
US7250221B2 (en) * 2006-02-24 2007-07-31 Novelis Inc. Method of producing clad metal products
JP4967467B2 (ja) * 2006-06-12 2012-07-04 富士通株式会社 フレキシブル配線基板接着方法および配線基板
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
DE102006045094A1 (de) * 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen
US7547577B2 (en) * 2006-11-14 2009-06-16 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
US20080164606A1 (en) * 2007-01-08 2008-07-10 Christoffer Graae Greisen Spacers for wafer bonding
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
TWI405711B (zh) * 2008-05-02 2013-08-21 Nat Univ Chung Cheng 材料表面上產生可儲存資料內容之奈米圖案之方法
US7800238B2 (en) * 2008-06-27 2010-09-21 Micron Technology, Inc. Surface depressions for die-to-die interconnects and associated systems and methods
US8513810B2 (en) * 2008-07-31 2013-08-20 Nec Corporation Semiconductor device and method of manufacturing same
DE102009009828A1 (de) 2009-02-19 2010-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauteilanordnung und Verfahren zu dessen Herstellung
JP5187284B2 (ja) * 2009-06-26 2013-04-24 ソニー株式会社 半導体装置の製造方法
CN102473650B (zh) * 2009-09-09 2014-09-24 株式会社日立制作所 接合材料、半导体装置及其制造方法
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
US8138019B2 (en) * 2009-11-03 2012-03-20 Toyota Motor Engineering & Manufactruing North America, Inc. Integrated (multilayer) circuits and process of producing the same
US8603862B2 (en) * 2010-05-14 2013-12-10 International Business Machines Corporation Precise-aligned lock-and-key bonding structures
JP5517800B2 (ja) 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
JP5183708B2 (ja) * 2010-09-21 2013-04-17 株式会社日立製作所 半導体装置およびその製造方法
US8486758B2 (en) * 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP5863168B2 (ja) * 2011-11-10 2016-02-16 株式会社日本マイクロニクス プローブカード及びその製造方法
KR102090847B1 (ko) * 2012-04-04 2020-03-18 메사추세츠 인스티튜트 오브 테크놀로지 Cmos 및 비 실리콘 장치들의 모놀리식 집적
DE102012103430B4 (de) * 2012-04-19 2015-10-22 Ev Group E. Thallner Gmbh Verfahren zum Heften von Chips auf ein Substrat
TWM441292U (en) * 2012-06-08 2012-11-11 Hon Hai Prec Ind Co Ltd Printed circuit board
US8658466B2 (en) * 2012-06-18 2014-02-25 Chipbond Technology Corporation Semiconductor package structure and method for making the same
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
CN104347532B (zh) * 2013-07-31 2017-08-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
JP6780933B2 (ja) * 2015-12-18 2020-11-04 新光電気工業株式会社 端子構造、端子構造の製造方法、及び配線基板
EP3185290A1 (en) 2015-12-24 2017-06-28 IMEC vzw Method for self-aligned solder reflow bonding and devices obtained therefrom
US10672745B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
TWI910033B (zh) 2016-10-27 2025-12-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US10685935B2 (en) * 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
KR102878117B1 (ko) 2018-06-13 2025-10-28 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US10734348B2 (en) * 2018-09-21 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded semiconductor devices and methods of forming the same
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
GB2589329B (en) * 2019-11-26 2022-02-09 Plessey Semiconductors Ltd Substrate bonding
JP2021125643A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 半導体装置およびその製造方法
CN115210854A (zh) * 2020-03-10 2022-10-18 华为技术有限公司 芯片堆叠结构、制作方法及电子设备
KR20260077969A (ko) 2020-03-19 2026-05-28 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
TW202243181A (zh) 2020-12-28 2022-11-01 美商英帆薩斯邦德科技有限公司 具有直通基板穿孔的結構以及形成此結構的方法
KR20230125309A (ko) 2020-12-28 2023-08-29 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 기판-관통 비아를 가지는 구조체 및 이를 형성하기위한 방법
TW202618935A (zh) 2020-12-30 2026-05-01 美商艾德亞半導體接合科技有限公司 具有導電特徵的結構以及形成此結構的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
GB1361400A (en) * 1970-12-30 1974-07-24 Lucas Industries Ltd Method of electrically connecting a semi-conductor chip to a substrate
JPS5242370A (en) * 1975-10-01 1977-04-01 Hitachi Ltd Process for production of semiconductor device
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
US4369458A (en) * 1980-07-01 1983-01-18 Westinghouse Electric Corp. Self-aligned, flip-chip focal plane array configuration
JPS58202540A (ja) * 1982-05-21 1983-11-25 Nippon Telegr & Teleph Corp <Ntt> スタンド・オフによるボンデイング微細位置合せ方法
JPS5948950A (ja) * 1982-09-13 1984-03-21 Agency Of Ind Science & Technol 三次元集積回路構造体の製造方法
JPS60154633A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 半導体装置
JPS6137798A (ja) * 1984-07-31 1986-02-22 Maruzen Kasei Kk グリチルリチン酸の精製法
JPS61212030A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4701424A (en) * 1986-10-30 1987-10-20 Ford Motor Company Hermetic sealing of silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058781A (ja) * 2005-08-11 2013-03-28 Ziptronix Inc ３ｄｉｃ方法および装置
US12364908B2 (en) 2008-07-15 2025-07-22 Taylor Made Golf Company, Inc. Aerodynamic golf club head

Also Published As

Publication number Publication date
US4818728A (en) 1989-04-04
EP0270067A2 (en) 1988-06-08
DE3781247T2 (de) 1993-01-07
EP0270067B1 (en) 1992-08-19
EP0270067A3 (en) 1989-02-08
DE3781247D1 (de) 1992-09-24
JPS63141356A (ja) 1988-06-13

Similar Documents

Publication Publication Date Title
JPS63141356A (ja) 半導体装置の製造方法
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
CN103283007B (zh) 不流动底充胶
KR101286379B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
JP2819284B2 (ja) 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
JPH06342794A (ja) 樹脂封止型半導体パッケージおよびその製造方法
EP2206145A2 (en) Flip chip interconnection with double post
JPH06224257A (ja) 相互接続キャパシタとその製造方法
JP3383811B2 (ja) 半導体チップモジュール及びその製造方法
JP2001060654A (ja) 半導体装置およびその製造方法
KR20120116373A (ko) 반도체 장치의 제조 방법
JP2002118226A (ja) 半導体装置及びその製造方法
JPWO2001008222A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20020090759A1 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
JP2000068328A (ja) フリップチップ実装用配線基板
JP2006303079A (ja) 積層型半導体装置及びその製造方法
JP2001326250A (ja) フリップチップ型半導体装置及び製造方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
JPS63142663A (ja) 半導体装置とその製造方法
JP7716875B2 (ja) 積層基板、半導体パッケージ及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees