JP6066729B2 - Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造 - Google Patents
Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造 Download PDFInfo
- Publication number
- JP6066729B2 JP6066729B2 JP2012555018A JP2012555018A JP6066729B2 JP 6066729 B2 JP6066729 B2 JP 6066729B2 JP 2012555018 A JP2012555018 A JP 2012555018A JP 2012555018 A JP2012555018 A JP 2012555018A JP 6066729 B2 JP6066729 B2 JP 6066729B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- handle
- less
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H10P70/15—Cleaning before device manufacture, i.e. Begin-Of-Line process by wet cleaning only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
- H10P90/129—Preparing bulk and homogeneous wafers by polishing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
誘電体層(厚さ145nm)を有するドナーウエハの表面に、ハンドルウエハを接合し、続いて、ドナーウエハ内で形成される劈開面に沿って劈開することによって、300mmのSOI構造を6枚製造した。劈開面は、He + イオンを、エネルギー36keV、ドーズ1×1016イオン/cm2 で注入し、続いて、H 2 + イオンを、エネルギー48keV、ドーズ5×1015イオン/cm2 で注入することによって、ドナーウエハ内に形成した(Quantum H Implanter(モデルQ843)、Applied Materials社(カリフォルニア州サンタ・クララ))。劈開は、350℃まで加熱して行った(A412 Furnace、ASM社(オランダ、アルメレ))。
四組の300mmSOI構造を、以下に示すドナーウエハおよびハンドルウエハの様々な組合せから調製した。
(a)従来のドナーウエハと、従来のハンドルウエハ(すなわち、ドナーウエハまたはハンドルウエハの粗い研磨と最終研磨との間に洗浄工程がない)
(b)新規なドナーウエハ(ポリウレタン発泡体パッドによる粗い研磨、続いて洗浄工程、続いてポリウレタン発泡体パッドによる最終研磨)と、従来のハンドルウエハ
(c)新規なドナーウエハと、未知の方法で作製されたハンドルウエハ、および
(d)新規なドナーウエハと、新規なハンドルウエハ
シリコンオンインシュレータ構造の製造方法であって、
該シリコンオンインシュレータ構造は、ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間に誘電体層とを含み、
前記シリコンオンインシュレータ構造は、中心軸と、中心軸にほぼ垂直な前面および後面と、前記前面と前記後面とを結び付ける外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
該方法は、
ドナーウエハおよびハンドルウエハの少なくとも一方の前面上に誘電体層を形成すること、
結合ウエハを形成するために、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方に前記誘電体層を結合させることであって、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さロールオフ量(厚さROA)が約−700nm未満である、結合ウエハを形成すること、および
前記シリコンオンインシュレータ構造を形成するために、シリコン層が誘電体層と結合したままとなるように前記ドナーウエハ内の分離平面に沿って前記結合ウエハを分離すること、を含む、シリコンオンインシュレータ構造の製造方法。
(態様2)
前記誘電体層は前記ドナーウエハ上に形成され、前記誘電体層は、厚さROAが約−700nm未満の前記ハンドルウエハと結合される、態様1に記載の方法。
(態様3)
前記誘電体層は、厚さROAが約−700nm未満の前記ドナーウエハ上に形成され、前記誘電体層は前記ハンドルウエハと結合される、態様1または2に記載の方法。
(態様4)
前記誘電体層は前記ハンドルウエハ上に形成され、前記誘電体層は、厚さROAが約−700nm未満の前記ドナーウエハと結合される、態様1に記載の方法。
(態様5)
前記誘電体層は、厚さROAが約−700nm未満の前記ハンドルウエハ上に形成され、前記誘電体層は前記ドナーウエハと結合される、態様1または4に記載の方法。
(態様6)
前記ハンドルウエハの厚さROAが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、もしくは約−250nm未満であり、または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nm、もしくは約−100nm〜約−300nmである、態様1〜5のいずれかに記載の方法。
(態様7)
前記ドナーウエハの厚さROAが、その前面において約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、もしくは約−250nm未満、または約−10nm〜−約700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nm、もしくは約−100nm〜約−300nmである、態様1〜6のいずれかに記載の方法。
(態様8)
前記ドナーウエハおよび前記ハンドルウエハの両方が、前記シリコンオンインシュレータ構造の外周エッジと、前記半径の98%の点との間に環状エッジ部分Eを有しており、
厚さROAは、
厚さプロファイル上にある第1の離散点P 1 と第2の離散点P 2 との間に基準線Rを形成し、
前記基準線Rと、ウエハ厚さプロファイルの前記環状エッジ部分Eにある第3の離散点P 3 との間の距離を測定すること、によって求める、態様1〜7のいずれかに記載の方法。
(態様9)
第1の離散点P 1 と前記シリコンオンインシュレータ構造の中心軸との間の距離が、前記シリコンオンインシュレータ構造の半径の約82.7%である、態様8に記載の方法。
(態様10)
第2の離散点P 3 と前記シリコンオンインシュレータ構造の中心軸との間の距離が、前記シリコンオンインシュレータ構造の半径の約93.3%である、態様8または9に記載の方法。
(態様11)
第3の離散点P 3 と前記シリコンオンインシュレータ構造の中心軸との間の距離が、前記シリコンオンインシュレータ構造の半径の約99.3%である、態様8〜10のいずれかに記載の方法。
(態様12)
前記基準線Rは、一次直線によりフィッティングされている、態様8〜11のいずれかに記載の方法。
(態様13)
前記基準線Rは、三次多項式によりフィッティングされている、態様8〜11のいずれかに記載の方法。
(態様14)
厚さROAが、平均厚さROAである、態様1〜13のいずれかに記載の方法。
(態様15)
平均厚さROAが、8つのウエハ半径で測定された8つの厚さROA測定値の平均である、態様14に記載の方法。
(態様16)
前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面zddが、約−1100nm/mm 2 未満、約−800nm/mm 2 未満、約−600nm/mm 2 未満、約−400nm/mm 2 未満、約−1110nm/mm 2 〜約−100nm/mm 2 または約−800nm/mm 2 〜約−200nm/mm 2 である、態様1〜15のいずれかに記載の方法。
(態様17)
前記ハンドルウエハは、その前面において約6nmよりも大きい明視野欠陥が約3つ以下であり、またはその前面において約6nmよりも大きい明視野欠陥は、約2つ以下、約1つ以下またはゼロである、態様1〜16のいずれかに記載の方法。
(態様18)
前記ハンドルウエハは、その前面において約4.8nmよりも大きい明視野欠陥が約6未満であり、またはその前面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様1〜17のいずれかに記載の方法。
(態様19)
前記ドナーウエハは、その前面において約6nmよりも大きい明視野欠陥が約3つ以下であり、またはその前面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様1〜18のいずれかに記載の方法。
(態様20)
前記ドナーウエハは、その前面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、またはその前面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様1〜19のいずれかに記載の方法。
(態様21)
前記シリコン層が、前記シリコンオンインシュレータ構造の中心軸から、前記シリコンオンインシュレータ構造の半径の約98.9%の位置までもしくは少なくとも約99.2%の位置まで、少なくとも約99.4%の位置まで、少なくとも約99.6%の位置まで、または前記シリコンオンインシュレータ構造の半径の約98.9%〜約99.9%の位置まで、約99.2%〜約99.9%の位置までもしくは約99.5%〜約99.9%の位置まで、延在している、態様1〜20のいずれかに記載の方法。
(態様22)
前記ハンドルウエハが、前面および後面を有しており、
前記ハンドルウエハは、
前記ハンドルウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
該第1研磨工程後に、前記ハンドルウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
該洗浄工程後に、前記ハンドルウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって調製される、態様1〜21のいずれかに記載の方法。
(態様23)
前記ハンドルウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ハンドルウエハの前記後面を研磨する、態様22に記載の方法。
(態様24)
前記ハンドルウエハの前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ハンドルウエハの前面の表面粗さが、約3Å未満、約2.5Å未満または約2Å未満まで減少する、態様22または23に記載の方法。
(態様25)
前記ハンドルウエハの前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ハンドルウエハの前面の表面粗さが、約2.0Å未満、約1.5Å未満または約1.2Å未満まで減少する、態様22〜24のいずれかに記載の方法。
(態様26)
前記ハンドルウエハの前記第1研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、態様22〜25のいずれかに記載の方法。
(態様27)
前記ハンドルウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、態様22〜26のいずれかに記載の方法。
(態様28)
前記ハンドルウエハの前記第2研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、態様22〜27のいずれかに記載の方法。
(態様29)
前記ハンドルウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、態様22〜28のいずれかに記載の方法。
(態様30)
前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを洗い流すことを含む、態様22〜29のいずれかに記載の方法。
(態様31)
前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを水酸化アンモニウム溶液および過酸素水素溶液に接触させることを含む、態様22〜30のいずれかに記載の方法。
(態様32)
前記ドナーウエハが、前面および後面を有しており、
前記ドナーウエハは、
前記ドナーウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
該第1研磨工程後に、前記ドナーウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
該洗浄工程後に、前記ドナーウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって製造する、態様1〜31のいずれかに記載の方法。
(態様33)
前記ドナーウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ドナーウエハの後面を研磨する、態様32に記載の方法。
(態様34)
前記ドナーウエハの前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約3Å未満、約2.5Å未満または約2Å未満まで減少する、態様32または33に記載の方法。
(態様35)
前記ドナーウエハの前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約2.0Å未満、約1.5Å未満または約1.2Å未満まで減少する、態様32〜34のいずれかに記載の方法。
(態様36)
前記ドナーウエハの前記第1研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、態様32〜35のいずれかに記載の方法。
(態様37)
前記ドナーウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、態様32〜36のいずれかに記載の方法。
(態様38)
前記ドナーウエハの前記第2研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、態様32〜37のいずれかに記載の方法。
(態様39)
前記ドナーウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、態様32〜38のいずれかに記載の方法。
(態様40)
前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを洗い流すことを含む、態様32〜39のいずれかに記載の方法。
(態様41)
前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを水酸化アンモニウム溶液および過酸素水素溶液に接触させることを含む、態様32〜40のいずれかに記載の方法。
(態様42)
結合されたシリコンオンインシュレータ構造であって、該シリコンオンインシュレータ構造が、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電体層と、を含み、該誘電体層が、ハンドルウエハと部分的に結合されており、前記シリコンオンインシュレータ構造が、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有しており、誘電体層とハンドルウエハとの間の結合が、前記結合されたシリコンオンインシュレータ構造の中心軸から、前記結合されたシリコンオンインシュレータ構造の半径の少なくとも約98.9%の位置まで延在している、結合されたシリコンオンインシュレータ構造。
(態様43)
誘電体層とハンドルウエハとの間の結合が、結合されたシリコンオンインシュレータ構造の中心軸から、結合された前記シリコンオンインシュレータ構造の半径の少なくとも約99.2%、少なくとも約99.4%、少なくとも約99.6%または結合された前記シリコンオンインシュレータ構造の半径の約98.9%〜約99.9%、約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様42に記載の結合されたシリコンオンインシュレータ構造。
(態様44)
ハンドルウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様42または43に記載の結合されたシリコンオンインシュレータ構造。
(態様45)
ドナーウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様42〜44のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様46)
ドナーウエハとハンドルウエハの少なくとも一方が、約−1100nm/mm 2 未満、約−800nm/mm 2 未満、約−600nm/mm 2 未満、−約400nm/mm 2 未満、約−1110nm/mm 2 〜約−100nm/mm 2 または約−800nm/mm 2 〜約−200nm/mm 2 の前面zddを有する、態様42〜45のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様47)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハは、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい寸法の明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様42〜46のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様48)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハは、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様42〜47のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様49)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様42〜48のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様50)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様42〜49のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様51)
結合されたシリコンオンインシュレータ構造であって、該シリコンオンインシュレータ構造が、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電体層と、を含み、該誘電体層が、ドナーウエハと部分的に結合されており、前記結合されたシリコンオンインシュレータ構造が、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有しており、誘電体層とドナーウエハとの間の結合が、前記結合されたシリコンオンインシュレータ構造の中心軸から、前記結合されたシリコンオンインシュレータ構造の半径の少なくとも約98.9%〜約99.9%の位置まで延在している、結合されたシリコンオンインシュレータ構造。
(態様52)
誘電体層とドナーウエハとの間の結合が、前記結合されたシリコンオンインシュレータ構造の中心軸から、ドナーウエハの半径の少なくとも約99.2%、少なくとも約99.4%、少なくとも約99.6%または前記結合されたシリコンオンインシュレータ構造の半径の約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様51に記載の結合されたシリコンオンインシュレータ構造。
(態様53)
ハンドルウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様51または52に記載の結合されたシリコンオンインシュレータ構造。
(態様54)
ドナーウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmまたは約−100nm〜−約300nmの厚さROAを有する、態様51〜53のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様55)
ドナーウエハとハンドルウエハの少なくとも一方が、約−1100nm/mm 2 未満、約−800nm/mm 2 未満、約−600nm/mm 2 未満、約−400nm/mm 2 未満、約−1110nm/mm 2 〜約−100nm/mm 2 または約−800nm/mm 2 〜約−200nm/mm 2 の前面zddを有する、態様51〜54のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様56)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハが、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様51〜55のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様57)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハが、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様51〜56のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様58)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様51〜57のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様59)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様51〜58のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様60)
シリコンオンインシュレータ構造であって、該シリコンオンインシュレータ構造が、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電体層と、誘電体層とハンドルウエハとの間の界面とを含んでおり、ハンドルウエハが、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有しており、シリコン層が、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約98.9%の位置まで延在しており、ハンドルウエハが、界面において約6nmよりも大きい明視野欠陥が約3つ以下である、シリコンオンインシュレータ構造。
(態様61)
シリコン層が、ハンドルウエハの中心軸からハンドルウエハの半径の少なくとも約99.2%の位置までまたは少なくとも約99.4%、少なくとも約99.6%またはハンドルウエハの半径の約98.9%〜約99.9%、約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様60のいずれかに記載のシリコンオンインシュレータ構造。
(態様62)
誘電体層が、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約98.9%、少なくとも約99.2%、少なくとも約99.4%、少なくとも約99.6%またはハンドルウエハの半径の約98.9%〜約99.9%、約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様60または61に記載のシリコンオンインシュレータ構造。
(態様63)
ハンドルウエハが、界面において約6nmよりも大きい明視野欠陥が約2つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約1つ以下またはゼロである、態様60〜62のいずれかに記載のシリコンオンインシュレータ構造。
(態様64)
ハンドルウエハが、界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ以下、約2つ以下またはゼロである、態様60〜63のいずれかに記載のシリコンオンインシュレータ構造。
(態様65)
誘電体層とシリコン層が、界面を形成しており、
シリコン層が、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様60〜64のいずれかに記載のシリコンオンインシュレータ構造。
(態様66)
誘電体層とシリコン層が、界面を形成しており、
シリコン層が、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様60〜65のいずれかに記載のシリコンオンインシュレータ構造。
(態様67)
ハンドルウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様60〜66のいずれかに記載のシリコンオンインシュレータ構造。
(態様68)
ハンドルウエハが、約−1100nm/mm 2 未満、約−800nm/mm 2 未満、約−600nm/mm 2 未満、約−400nm/mm 2 未満、約−1110nm/mm 2 〜約−100nm/mm 2 または約−800nm/mm 2 〜約−200nm/mm 2 の前面zddを有する、態様60〜67のいずれかに記載のシリコンオンインシュレータ構造。
(態様69)
ウエハの研磨方法であって、該方法が、
前記ウエハをポリウレタン発泡体パッドにより研磨することを含む第1研磨工程を行うこと、
前記第1研磨工程後に、ハンドルウエハの前面を洗浄することを含む洗浄工程を行うこと、および
前記洗浄工程後に、前記ウエハをポリウレタン発泡体パッドにより研磨することを含む第2研磨工程を行うこと、を含む、ウエハの研磨方法。
(態様70)
前記第1研磨工程中に、前記前面を研磨するのと同時に前記ウエハの後面を研磨する、態様69に記載の方法。
(態様71)
前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ウエハの表面粗さが、約3Å未満、約2.5Å未満または約2Å未満まで減少する、態様69または70に記載の方法。
(態様72)
前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ウエハの表面粗さが、約2.0Å未満、約1.5Å未満または約1.2Å未満まで減少する、態様69〜71のいずれかに記載の方法。
(態様73)
前記第1研磨工程が、コロイダルシリカスラリーを前記ウエハと接触させることを含む、態様69〜72のいずれかに記載の方法。
(態様74)
前記第2研磨工程が、コロイダルシリカスラリーを前記ウエハと接触させることを含む、態様69〜73のいずれかに記載の方法。
(態様75)
前記洗浄工程が、前記ウエハを洗い流すことを含む、態様69〜74のいずれかに記載の方法。
(態様76)
前記洗浄工程が、前記ウエハを水酸化アンモニウム溶液および過酸素水素溶液と接触させることを含む、態様69〜75のいずれかに記載の方法。
(態様77)
前記第2研磨工程後に、前記ウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様69または76のいずれかに記載の方法。
(態様78)
前記第2研磨工程後に、前記ウエハが、約−1100nm/mm 2 未満、約−800nm/mm 2 未満、約−600nm/mm 2 未満、約−400nm/mm 2 未満、約−1110nm/mm 2 〜約−100nm/mm 2 または約−800nm/mm 2 〜約−200nm/mm 2 の前面zddを有する、態様69〜77のいずれかに記載の方法。
(態様79)
前記ウエハは、界面において約6nmよりも大きい明視野欠陥が約3つ以下の前面を有し、または約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロの前面を有する、態様69〜78のいずれかに記載の方法。
(態様80)
ウエハが、ハンドルウエハ、ドナーウエハまたはバルクシリコンウエハである、態様69〜79のいずれかに記載の方法。
(態様81)
中心軸と、中心軸に対してほぼ垂直である前面および後面と、前面と後面とを結び付ける外周エッジと、中心軸から外周エッジまで延在している半径と、を有する半導体ウエハであって、約−700nm未満の厚さロールオフ量(ROA)を有し、
ウエハの前面に、約6nmよりも大きい明視野欠陥が約3つ以下である、半導体ウエハ。
(態様82)
ウエハが、ウエハの前面において約6nmよりも大きい明視野欠陥が約2つ以下であり、ウエハの前面において約6nmよりも大きい明視野欠陥が約1つ以下またはゼロである、態様81に記載の半導体ウエハ。
(態様83)
ウエハが、ウエハの前面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様81または82に記載の半導体ウエハ。
(態様84)
ウエハが、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様81または83のいずれかに記載の半導体ウエハ。
(態様85)
ウエハが、ウエハの外周エッジと前記半径の98%の点との間の環状エッジ部分Eを有しており、
厚さROAは、
厚さプロファイル上にある第1の離散点P 1 と第2の離散点P 2 との間に基準線Rを形成し、
前記基準線Rと、ウエハ厚さプロファイルの前記環状エッジ部分Eにおける第3の離散点P 3 との間の距離を測定すること
によって求める、態様81〜84のいずれかに記載の半導体ウエハ。
(態様86)
前記第1の離散点P 1 とシリコンオンインシュレータ構造の中心軸との間の距離が、該シリコンオンインシュレータ構造の半径の約82.7%である、態様85に記載の半導体ウエハ。
(態様87)
前記第2の離散点P 2 とシリコンオンインシュレータ構造の中心軸との間の距離が、該シリコンオンインシュレータ構造の半径の約93.3%である、態様85または86に記載の半導体ウエハ。
(態様88)
前記第3の離散点P 3 とシリコンオンインシュレータ構造の中心軸との間の距離が、該シリコンオンインシュレータ構造の半径の約99.3%である、態様85〜87のいずれかに記載の半導体ウエハ。
(態様89)
前記基準線Rは、一次直線によりフィッティングされている、態様85〜88のいずれかに記載の半導体ウエハ。
(態様90)
前記基準線Rは、三次多項式によりフィッティングされている、態様85〜88のいずれかに記載の半導体ウエハ。
(態様91)
厚さROAが、平均厚さROAである、態様81〜90のいずれかに記載の半導体ウエハ。
(態様92)
平均厚さROAが、8つのウエハ半径で測られた8つの厚さROA測定値の平均である、態様91に記載の半導体ウエハ。
(態様93)
ウエハが、約−1100nm/mm 2 未満、約−800nm/mm 2 未満、約−600nm/mm 2 未満、約−400nm/mm 2 未満、約−1110nm/mm 2 〜約−100nm/mm 2 または約−800nm/mm 2 〜約−200nm/mm 2 の前面zddを有する、態様81〜92のいずれかに記載の半導体ウエハ。
(態様94)
ウエハが、ハンドルウエハである、態様81〜93のいずれかに記載の半導体ウエハ。
(態様95)
ウエハが、ドナーウエハである、態様81〜93のいずれかに記載の半導体ウエハ。
(態様96)
半導体ウエハが、単結晶シリコンから成る、態様81〜95のいずれかに記載の半導体ウエハ。
(態様97)
半導体ウエハが、ウエハの群のうちの1つのウエハであり、各々のウエハが、中心軸と、中心軸に対してほぼ垂直である前面および後面と、前面と後面とを結び付ける外周エッジと、中心軸から外周エッジまで延在している半径と、を有し、約−700nm未満の厚さロールオフ量(ROA)を有し、およびウエハの前面において約6nmよりも大きい明視野欠陥が約3以下である、態様81〜96のいずれかに記載の半導体ウエハ。
(態様98)
各々のウエハは、ウエハの前面において約6nmよりも大きい明視野欠陥が約2以下であり、
ウエハの前面には、6nmよりも大きい明視野欠陥を約1以下またはゼロの有する、態様97に記載の半導体ウエハ。
(態様99)
各々のウエハは、ウエハの前面において約4.8nmよりも大きい明視野欠陥が約6つ以下であり、または約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様97または98に記載の半導体ウエハ。
(態様100)
各々のウエハが、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様97〜99のいずれかに記載の半導体ウエハ。
Claims (81)
- シリコンオンインシュレータ構造の製造方法であって、
該シリコンオンインシュレータ構造は、ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間に誘電体層と、を含み、
前記シリコンオンインシュレータ構造は、中心軸と、前記中心軸にほぼ垂直な前面および後面と、前記前面と前記後面とを結合する外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
該方法は、
ドナーウエハおよびハンドルウエハの少なくとも一方の前面上に誘電体層を形成する形成工程と、
貼り合わせウエハを形成するために、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方に前記誘電体層を接合させる接合工程であって、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さロールオフ量(厚さROA)が約−600nm未満であり、前記厚さROAは、前記ドナーウエハまたはハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
当該測定手段は、
厚さプロファイル上にある第1の点P1と第2の点P2の間に基準線Rを形成することであって、前記第1の点P1と前記第2の点P2はそれぞれ前記ウエハの前記中心軸から離れており、前記第1の点P1と前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約82.7%であり、前記第2の点P2と前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約93.3%である、基準線Rを形成することと、
前記基準線Rと、前記厚さプロファイル上にある第3の点P3との距離を測定することであって、前記第3の点P3と前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約99.3%である、測定することとを含む、接合工程と、
前記シリコンオンインシュレータ構造を形成するために、シリコン層が誘電体層と接合したままとなるように前記ドナーウエハ内の分離面に沿って前記貼り合わせウエハを分離する分離工程と、を含む、シリコンオンインシュレータ構造の製造方法。 - 前記誘電体層は前記ドナーウエハ上に形成され、前記誘電体層は前記ハンドルウエハと接合され、前記ハンドルウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
- 前記誘電体層は前記ドナーウエハ上に形成され、前記誘電体層は前記ハンドルウエハと接合され、前記ドナーウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
- 前記誘電体層は前記ハンドルウエハ上に形成され、前記誘電体層は前記ドナーウエハと接合され、前記ドナーウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
- 前記誘電体層は前記ハンドルウエハ上に形成され、前記誘電体層は前記ドナーウエハと接合され、前記ハンドルウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
- 前記ハンドルウエハの厚さROAが、約−400nm未満である、請求項1に記載の方法。
- 前記ドナーウエハの厚さROAが、約−400nm未満である、請求項1に記載の方法。
- 前記基準線Rは、一次直線によりフィッティングされている、請求項1に記載の方法。
- 前記基準線Rは、三次多項式によりフィッティングされている、請求項1に記載の方法。
- 前記厚さROAが、平均厚さROAである、請求項1に記載の方法。
- 前記平均厚さROAが、8つのウエハ半径で測定された8つの厚さROA測定値の平均である、請求項10に記載の方法。
- 前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面形状の二次導関数が約−1100nm/mm2未満である、請求項1に記載の方法。
- 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項1に記載の方法。
- 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約6nmより大きい明視野欠陥が存在しない、請求項1に記載の方法。
- 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項1に記載の方法。
- 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約4.8nmより大きい明視野欠陥が存在しない、請求項1に記載の方法。
- 前記シリコン層が、前記シリコンオンインシュレータ構造の前記中心軸から、前記シリコンオンインシュレータ構造の前記半径の約98.9%の点まで延在している、請求項1に記載の方法。
- 前記ハンドルウエハが、前面および後面を有しており、
前記ハンドルウエハは、
前記ハンドルウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
該第1研磨工程後に、前記ハンドルウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
該洗浄工程後に、前記ハンドルウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって調製される、請求項1に記載の方法。 - 前記ハンドルウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ハンドルウエハの前記後面を研磨する、請求項18に記載の方法。
- 前記ハンドルウエハの前記第1研磨工程が、前記ウエハの前面の表面粗さを約3Å未満まで減少させる、請求項18に記載の方法。
- 前記ハンドルウエハの前記第2研磨工程が、前記ウエハの前面の表面粗さを約2.0Å未満まで減少させる、請求項18に記載の方法。
- 前記ハンドルウエハの前記第1研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項18に記載の方法。
- 前記ハンドルウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、請求項18に記載の方法。
- 前記ハンドルウエハの前記第2研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項18に記載の方法。
- 前記ハンドルウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、請求項18に記載の方法。
- 前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを洗い流すことを含む、請求項18に記載の方法。
- 前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを水酸化アンモニウムと過酸素水素の溶液に接触させることを含む、請求項18に記載の方法。
- 前記ドナーウエハが、前面および後面を有しており、
前記ドナーウエハは、
前記ドナーウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
該第1研磨工程後に、前記ドナーウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
該洗浄工程後に、前記ドナーウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって調製される、請求項1に記載の方法。 - 前記ドナーウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ドナーウエハの前記後面を研磨する、請求項28に記載の方法。
- 前記ドナーウエハの前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約3Å未満まで減少する、請求項28に記載の方法。
- 前記ドナーウエハの前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約2.0Å未満まで減少する、請求項28に記載の方法。
- 前記ドナーウエハの前記第1研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項28に記載の方法。
- 前記ドナーウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、請求項28に記載の方法。
- 前記ドナーウエハの前記第2研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項28に記載の方法。
- 前記ドナーウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、請求項28に記載の方法。
- 前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを洗い流すことを含む、請求項28に記載の方法。
- 前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを水酸化アンモニウムと過酸素水素の溶液に接触させることを含む、請求項28に記載の方法。
- 貼り合わせシリコンオンインシュレータ構造であって、
該貼り合わせシリコンオンインシュレータ構造は、ハンドルウエハと、ドナーウエハと、前記ハンドルウエハと前記ドナーウエハとの間に誘電体層と、を含み、
該誘電体層は、前記ハンドルウエハと部分的に接合されており、
前記貼り合わせシリコンオンインシュレータ構造が、中心軸と、外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
前記誘電体層と前記ハンドルウエハとの間の接合が、前記貼り合わせシリコンオンインシュレータ構造の前記中心軸から、前記貼り合わせシリコンオンインシュレータ構造の前記半径の少なくとも約99.6%の点まで延在しており、
前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さROAが約−600nm未満であり、前記厚さROAは、前記ドナーウエハまたはハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
当該測定手段は、
厚さプロファイル上にある第1の離散点と第2の離散点の間に基準線を形成することであって、前記第1の離散点と前記第2の離散点はそれぞれ前記構造の前記中心軸から離れており、前記第1の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約82.7%であり、前記第2の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約93.3%である、基準線を形成することと、
前記基準線と、前記厚さプロファイル上にある第3の離散点との距離を測定することであって、前記第3の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約99.3%である、測定することとを含む、貼り合わせシリコンオンインシュレータ構造。 - 前記誘電体層と前記ハンドルウエハとの間の前記結合が、前記貼り合わせシリコンオンインシュレータ構造の中心軸から、前記貼り合わせシリコンオンインシュレータ構造の半径の少なくとも約99.6%〜約99.9%の点まで延在している、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
- 前記ドナーウエハは、厚さROAが、約−600nm未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
- 前記ハンドルウエハと前記ドナーウエハの少なくとも一方は、厚さROAが、約−400nm未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
- 前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面形状の二次導関数が、約−1100nm/mm2未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
- 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。 - 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
前記ハンドルウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。 - 前記誘電体層と前記ドナーウエハが、界面を形成しており、
前記ドナーウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。 - 前記誘電体層と前記ドナーウエハが、界面を形成しており、
前記ドナーウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。 - 貼り合わせシリコンオンインシュレータ構造であって、
該貼り合わせシリコンオンインシュレータ構造は、ハンドルウエハと、ドナーウエハと、前記ハンドルウエハと前記ドナーウエハとの間に誘電体層と、を含み、
該誘電体層は、前記ドナーウエハと部分的に接合されており、
前記貼り合わせシリコンオンインシュレータ構造が、中心軸と、外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
前記誘電体層と前記ドナーウエハとの間の接合が、前記貼り合わせシリコンオンインシュレータ構造の前記中心軸から、前記貼り合わせシリコンオンインシュレータ構造の前記半径の少なくとも約99.6%〜約99.9%の点まで延在しており、
前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さROAが約−600nm未満であり、前記厚さROAは、前記ドナーウエハまたはハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
当該測定手段は、
厚さプロファイル上にある第1の離散点と第2の離散点の間に基準線を形成することであって、前記第1の離散点と前記第2の離散点はそれぞれ前記構造の前記中心軸から離れており、前記第1の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約82.7%であり、前記第2の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約93.3%である、基準線を形成することと、
前記基準線と、前記厚さプロファイル上にある第3の離散点との距離を測定することであって、前記第3の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約99.3%である、測定することとを含む、貼り合わせシリコンオンインシュレータ構造。 - 前記ハンドルウエハの厚さROAが、約−600nm未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
- 前記ハンドルウエハと前記ドナーウエハの少なくとも一方は、厚さROAが、約−400nm未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
- 前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面形状の二次導関数が、約−1100nm/mm2未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
- 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。 - 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
前記ハンドルウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。 - 前記誘電体層と前記ドナーウエハが、界面を形成しており、
前記ドナーウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。 - 前記誘電体層と前記ドナーウエハが、界面を形成しており、
前記ドナーウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。 - シリコンオンインシュレータ構造であって、
該シリコンオンインシュレータ構造が、ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間の誘電体層と、該誘電体層と前記ハンドルウエハとの間の界面とを含んでおり、
前記ハンドルウエハが、中心軸と、外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
前記シリコン層が、前記ハンドルウエハの前記中心軸から、前記ハンドルウエハの前記半径の少なくとも約98.9%の点まで延在しており、
前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下であり、
前記ハンドルウエハは、厚さROAが約−600nm未満であり、前記厚さROAは、前記ハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
当該測定手段は、
厚さプロファイル上にある第1の離散点と第2の離散点の間に基準線を形成することであって、前記第1の離散点と前記第2の離散点はそれぞれ前記構造の前記中心軸から離れており、前記第1の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約82.7%であり、前記第2の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約93.3%である、基準線を形成することと、
前記基準線と、前記厚さプロファイル上にある第3の離散点との距離を測定することであって、前記第3の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約99.3%である、測定することとを含む、シリコンオンインシュレータ構造。 - 前記シリコン層が、前記ハンドルウエハの前記中心軸から、前記ハンドルウエハの前記半径の少なくとも約99.4%の点まで延在している、請求項55に記載のシリコンオンインシュレータ構造。
- 前記誘電体層が、前記ハンドルウエハの前記中心軸から、前記ハンドルウエハの前記半径の少なくとも約98.9%の点まで延在している、請求項55に記載のシリコンオンインシュレータ構造。
- 前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が存在しない、請求項55に記載のシリコンオンインシュレータ構造。
- 前記ハンドルウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項55に記載のシリコンオンインシュレータ構造。
- 前記誘電体層と前記シリコン層が、界面を形成しており、
前記シリコン層は、当該界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項55に記載のシリコンオンインシュレータ構造。 - 前記誘電体層と前記シリコン層が、界面を形成しており、
前記シリコン層は、当該界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項55に記載のシリコンオンインシュレータ構造。 - 前記ハンドルウエハの厚さROAが、約−400nm未満である、請求項55に記載のシリコンオンインシュレータ構造。
- 前記ハンドルウエハの前面形状の二次導関数が、約−1100nm/mm2未満である、請求項55に記載のシリコンオンインシュレータ構造。
- 中心軸と、前記中心軸に対してほぼ垂直な前面および後面と、前記前面と前記後面とを結合する外周エッジと、前記中心軸から前記外周エッジまで延在している半径と、を有する半導体ウエハであって、
前記ウエハの厚さロールオフ量(厚さROA)は、約−700nm未満であり、
前記ウエハは、前記前面において、約6nmより大きい明視野欠陥が約3つ以下であり、
前記厚さROAは、前記ウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
当該測定手段は、
厚さプロファイル上にある第1の点P1と第2の点P2の間に基準線Rを形成することであって、前記第1の点P1と前記第2の点P2はそれぞれ前記ウエハの前記中心軸から離れており、前記第1の点P1と前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約82.7%であり、前記第2の点P2と前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約93.3%である、基準線Rを形成することと、
前記基準線Rと、前記厚さプロファイル上にある第3の点P3との距離を測定することであって、前記第3の点P3と前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約99.3%である、測定することとを含む、半導体ウエハ。 - 前記ウエハは、前記ウエハの前記前面において、約6nmより大きい明視野欠陥が存在しない、請求項64に記載の半導体ウエハ。
- 前記ウエハは、前記ウエハの前記前面において、約4.8nmより大きい明視野欠陥が存在しない、請求項64に記載の半導体ウエハ。
- 前記ウエハの厚さROAが、約−400nm未満である、請求項64に記載の半導体ウエハ。
- 前記基準線Rは、一次直線によりフィッティングされている、請求項64に記載の半導体ウエハ。
- 前記基準線Rは、三次多項式によりフィッティングされている、請求項64に記載の半導体ウエハ。
- 前記厚さROAが、平均厚さROAである、請求項64に記載の半導体ウエハ。
- 前記平均厚さROAが、8つのウエハ半径で測定された8つの厚さROA測定値の平均である、請求項70に記載の半導体ウエハ。
- 前記ウエハの前面形状の二次導関数が、約−1100nm/mm2未満である、請求項64に記載の半導体ウエハ。
- 前記ウエハが、ハンドルウエハである、請求項64に記載の半導体ウエハ。
- 前記ウエハが、ドナーウエハである、請求項64に記載の半導体ウエハ。
- 前記半導体ウエハが、単結晶シリコンから成る、請求項64に記載の半導体ウエハ。
- 前記半導体ウエハが、25枚のウエハの集団のうちの1枚のウエハであり、
各々のウエハが、中心軸と、前記中心軸に対してほぼ垂直な前面および後面と、前記前面と前記後面とを結合する外周エッジと、前記中心軸から前記外周エッジまで延在している半径と、を有しており、
各々のウエハは、厚さロールオフ量(ROA)が、約−700nm未満であり、
前記ウエハは、前記前面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項64に記載の半導体ウエハ。 - 各々のウエハは、該ウエハの前記前面において、約6nmより大きい明視野欠陥が約2つ以下である、請求項76に記載の半導体ウエハ。
- 各々のウエハは、該ウエハの前記前面において、約6nmより大きい明視野欠陥が存在しない、請求項76に記載の半導体ウエハ。
- 各々のウエハは、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項76に記載の半導体ウエハ。
- 各々のウエハは、該ウエハの前記前面において、約4.8nmより大きい明視野欠陥が存在しない、請求項76に記載の半導体ウエハ。
- 各々のウエハの厚さROAが、約−400nm未満である、請求項76に記載の半導体ウエハ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30818510P | 2010-02-25 | 2010-02-25 | |
| US61/308,185 | 2010-02-25 | ||
| PCT/US2011/023937 WO2011106144A1 (en) | 2010-02-25 | 2011-02-07 | Methods for reducing the width of the unbonded region in soi structures and wafers and soi structures produced by such methods |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013520838A JP2013520838A (ja) | 2013-06-06 |
| JP2013520838A5 JP2013520838A5 (ja) | 2015-09-24 |
| JP6066729B2 true JP6066729B2 (ja) | 2017-01-25 |
Family
ID=43927950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012555018A Active JP6066729B2 (ja) | 2010-02-25 | 2011-02-07 | Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US8330245B2 (ja) |
| EP (1) | EP2539928B1 (ja) |
| JP (1) | JP6066729B2 (ja) |
| KR (2) | KR101972286B1 (ja) |
| CN (1) | CN102770955B (ja) |
| SG (2) | SG183175A1 (ja) |
| TW (1) | TWI518779B (ja) |
| WO (1) | WO2011106144A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156495A (ja) * | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| US8637381B2 (en) * | 2011-10-17 | 2014-01-28 | International Business Machines Corporation | High-k dielectric and silicon nitride box region |
| US8796054B2 (en) * | 2012-05-31 | 2014-08-05 | Corning Incorporated | Gallium nitride to silicon direct wafer bonding |
| US8896964B1 (en) | 2013-05-16 | 2014-11-25 | Seagate Technology Llc | Enlarged substrate for magnetic recording medium |
| JP6314019B2 (ja) * | 2014-03-31 | 2018-04-18 | ニッタ・ハース株式会社 | 半導体基板の研磨方法 |
| US10128146B2 (en) | 2015-08-20 | 2018-11-13 | Globalwafers Co., Ltd. | Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures |
| JP6749394B2 (ja) | 2015-11-20 | 2020-09-02 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 滑らかな半導体表面の製造方法 |
| US9806025B2 (en) | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
| US10679908B2 (en) * | 2017-01-23 | 2020-06-09 | Globalwafers Co., Ltd. | Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures |
| KR102904959B1 (ko) | 2017-03-02 | 2025-12-31 | 에베 그룹 에. 탈너 게엠베하 | 칩들을 본딩하기 위한 방법 및 디바이스 |
| CN109425315B (zh) * | 2017-08-31 | 2021-01-15 | 长鑫存储技术有限公司 | 半导体结构的测试载具及测试方法 |
| EP4210092A1 (en) | 2018-06-08 | 2023-07-12 | GlobalWafers Co., Ltd. | Method for transfer of a thin layer of silicon |
| JP7067465B2 (ja) * | 2018-12-27 | 2022-05-16 | 株式会社Sumco | 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2617798B2 (ja) * | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| WO1993026041A1 (en) * | 1992-06-17 | 1993-12-23 | Harris Corporation | Bonded wafer processing |
| JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたsimox処理方法 |
| US5571373A (en) * | 1994-05-18 | 1996-11-05 | Memc Electronic Materials, Inc. | Method of rough polishing semiconductor wafers to reduce surface roughness |
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6153524A (en) * | 1997-07-29 | 2000-11-28 | Silicon Genesis Corporation | Cluster tool method using plasma immersion ion implantation |
| US6265314B1 (en) * | 1998-06-09 | 2001-07-24 | Advanced Micro Devices, Inc. | Wafer edge polish |
| US20020187595A1 (en) * | 1999-08-04 | 2002-12-12 | Silicon Evolution, Inc. | Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality |
| KR100733112B1 (ko) | 1999-10-14 | 2007-06-27 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
| JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US7582221B2 (en) * | 2000-10-26 | 2009-09-01 | Shin-Etsu Handotai Co., Ltd. | Wafer manufacturing method, polishing apparatus, and wafer |
| KR100401655B1 (ko) * | 2001-01-18 | 2003-10-17 | 주식회사 컴텍스 | ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법 |
| WO2003038884A2 (en) * | 2001-10-29 | 2003-05-08 | Analog Devices Inc. | A method for bonding a pair of silicon wafers together and a semiconductor wafer |
| JP3664676B2 (ja) * | 2001-10-30 | 2005-06-29 | 信越半導体株式会社 | ウェーハの研磨方法及びウェーハ研磨用研磨パッド |
| JP2003229392A (ja) * | 2001-11-28 | 2003-08-15 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ |
| US6849548B2 (en) * | 2002-04-05 | 2005-02-01 | Seh America, Inc. | Method of reducing particulate contamination during polishing of a wafer |
| US6824622B2 (en) * | 2002-06-27 | 2004-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd | Cleaner and method for removing fluid from an object |
| FR2842646B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
| JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| US6908027B2 (en) * | 2003-03-31 | 2005-06-21 | Intel Corporation | Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process |
| DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
| US7094666B2 (en) * | 2004-07-29 | 2006-08-22 | Silicon Genesis Corporation | Method and system for fabricating strained layers for the manufacture of integrated circuits |
| CN101273449A (zh) * | 2005-08-03 | 2008-09-24 | Memc电子材料有限公司 | 在应变硅层中具有提高的结晶度的应变绝缘体上硅(ssoi)结构 |
| EP1840955B1 (en) * | 2006-03-31 | 2008-01-09 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a compound material and method for choosing a wafer |
| DE102006023497B4 (de) * | 2006-05-18 | 2008-05-29 | Siltronic Ag | Verfahren zur Behandlung einer Halbleiterscheibe |
| FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| US7853429B2 (en) * | 2007-04-23 | 2010-12-14 | Kla-Tencor Corporation | Curvature-based edge bump quantification |
-
2011
- 2011-02-04 US US13/021,443 patent/US8330245B2/en active Active
- 2011-02-04 US US13/021,467 patent/US8440541B2/en active Active
- 2011-02-07 KR KR1020187012785A patent/KR101972286B1/ko active Active
- 2011-02-07 SG SG2012057857A patent/SG183175A1/en unknown
- 2011-02-07 WO PCT/US2011/023937 patent/WO2011106144A1/en not_active Ceased
- 2011-02-07 JP JP2012555018A patent/JP6066729B2/ja active Active
- 2011-02-07 KR KR1020127022324A patent/KR101882026B1/ko active Active
- 2011-02-07 EP EP11703798.6A patent/EP2539928B1/en active Active
- 2011-02-07 SG SG2013032628A patent/SG189816A1/en unknown
- 2011-02-07 CN CN201180010887.7A patent/CN102770955B/zh active Active
- 2011-02-18 TW TW100105495A patent/TWI518779B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| SG183175A1 (en) | 2012-09-27 |
| US8440541B2 (en) | 2013-05-14 |
| CN102770955A (zh) | 2012-11-07 |
| US8330245B2 (en) | 2012-12-11 |
| KR20120121905A (ko) | 2012-11-06 |
| TWI518779B (zh) | 2016-01-21 |
| WO2011106144A1 (en) | 2011-09-01 |
| CN102770955B (zh) | 2015-06-17 |
| EP2539928A1 (en) | 2013-01-02 |
| SG189816A1 (en) | 2013-05-31 |
| JP2013520838A (ja) | 2013-06-06 |
| EP2539928B1 (en) | 2016-10-19 |
| KR101972286B1 (ko) | 2019-04-24 |
| KR101882026B1 (ko) | 2018-07-25 |
| US20110207246A1 (en) | 2011-08-25 |
| KR20180052773A (ko) | 2018-05-18 |
| US20110204471A1 (en) | 2011-08-25 |
| TW201140694A (en) | 2011-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6066729B2 (ja) | Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造 | |
| JP2013520838A5 (ja) | ||
| EP1635396B1 (en) | Laminated semiconductor substrate and process for producing the same | |
| US7560313B2 (en) | SOI wafer and method for producing the same | |
| JP5557506B2 (ja) | 半導体ウェーハの両面をポリッシングする方法 | |
| EP2770524B1 (en) | Method for reclaiming peeled-off wafer | |
| US11551922B2 (en) | Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer | |
| KR102327328B1 (ko) | 접합용 기판의 표면결함의 평가방법 | |
| KR20160002814A (ko) | 하이브리드 기판의 제조 방법 및 하이브리드 기판 | |
| US11367649B2 (en) | Semiconductor substrate polishing methods | |
| JP3943869B2 (ja) | 半導体ウエーハの加工方法および半導体ウエーハ | |
| TW201940759A (zh) | 矽晶圓的製造方法 | |
| WO2009141954A1 (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| TW202407175A (zh) | 單晶矽晶圓的乾式蝕刻方法、單晶矽晶圓的製造方法及單晶矽晶圓 | |
| US20100144119A1 (en) | Method of producing bonded wafer | |
| WO2022091831A1 (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
| JPH08115918A (ja) | 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ | |
| JP2004312033A (ja) | 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150707 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20150807 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6066729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |