KR100733112B1 - 접합웨이퍼의 제조방법 - Google Patents

Abstract

적어도 베이스웨이퍼와 가스이온주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과 상기 미소기포층을 경계로 하여 박리하는 공정을 포함하는 수소이온박리법에 의해 접합 웨이퍼를 제조하는 방법에 있어서, 박리공정후 베이스웨이퍼상에 형성된 박막의 주변부를 제거한다. 바람직하게는, 베이스웨이퍼의 외주단으로부터 1~5mm까지의 영역을 제거한다. 수소이온박리법으로 접합웨이퍼를 제조할 때, 그 웨이퍼의 주변부로부터 파티클이 발생하거나 SOI층 등에 크랙이 생기는 문제가 발생하지 않는 접합웨이퍼가 제조된다.

Description

접합웨이퍼의 제조방법{BONDED WAFER PRODUCING METHOD}

본 발명은, 이온주입한 웨이퍼를 기판으로 되는 다른 웨이퍼와 접합한 후 박리하여 접합 웨이퍼를 제조하는 이른바 수소이온박리법(스마트 컷법이라고도 불림)에 있어서, 박리후 웨이퍼 주변부에 발생하는 불량을 저감하는 방법에 관한 것이다.

이른바 접합법을 이용한 SOI(silico on insulator)웨이퍼의 제조방법으로서, 2매의 실리콘 웨이퍼를 실리콘 산화막을 사이에 두고 접합시키는 기술, 예를 들면, 특공평5-46086호 공보에 개시되어 있는 바와 같이, 적어도 하나의 웨이퍼에 산화막을 형성하고 접합면에 다른 물질을 개재시키는 일 없이 서로 접합한 후 200~1200℃의 온도에서 열처리하여 결합강도를 높이는 방법이 종래 알려져 있다.

이와 같은 열처리를 행하는 것에 의해 결합강도가 높아진 접합 웨이퍼는, 그 후 연삭연마공정이 가능해지기 때문에, 소자제작측 웨이퍼(본드웨이퍼)를 연삭 및 연마에 의해 소망 두께로 감하는 두께 저감공정을 실시함으로써, 소자형성을 행하는 SOI층을 형성하는 것이 가능하다.

상기와 같이 하여 제작된 접합 SOI웨이퍼는, SOI층의 결정성이 우수하고 SOI 층 직하에 존재하는 매입산화막의 신뢰성도 높은 이점은 있지만, 연삭 및 연마에 의해 박막화하기 때문에 박막화에 시간이 걸릴 뿐 아니라, 재료가 쓸모없어지고 또한 막두께 균일성은 기껏해야 목표 막두께±0.3㎛ 정도밖에 얻어지지 않았다.

또한, 접합되는 2매의 경면웨이퍼의 주변부에는 연마처짐이라 불리는 부분이 존재하기 때문에, 그 부분은 결합할 수 없고 미결합 부분으로 남아 버린다. 이와 같은 미결합 부분이 존재하는 상태에서 박막화를 행하면, 그 박막화 공정중 미결합 부분이 떨어져 버리는 문제가 발생하기 때문에, 미리 이 미결합 부분을 제거하는 공정이 필요하였다(예를 들면 특개평3-250616호 공보참조).

한편, 최근 반도체 디바이스의 고집적화, 고속도화에 따라 SOI층의 두께는 가능한 박막화로 하면서 막두께 균일성도 향상시키는 것이 요구되고 있고, 구체적으로는 0.1±0.01㎛정도의 막 두께 및 막두께 균일성이 요구된다.

이와 같은 막 두께 및 막두께 균일성을 갖는 박막 SOI웨이퍼를 접합 웨이퍼에서 실현하기 위해서는, 종래 연삭·연마에서의 두께저감가공으로는 불가능하기 때문에, 새로운 박막화 기술로서 특개평5-211128호 공보에 개시되어 있는 수소이온박리법이라 불리는 방법이 개발되었다.

이 수소이온박리법은, 2매의 실리콘 웨이퍼 중 적어도 하나에 산화막을 형성함과 함께, 하나의 실리콘 웨이퍼의 상면으로부터 수소이온 또는 희가스이온을 주입하여 상기 실리콘 웨이퍼(이하, 본드 웨이퍼라고 하는 것임) 내부에 미소기포층(봉입층)을 형성시킨 후, 이온주입면을 산화막을 사이에 두고 다른 웨이퍼(이하, 베이스 웨이퍼라고 하는 것임)와 접합시키고, 그 후 열처리(박리열처리)를 가하여 미 소기포층을 벽개면(박리면)으로 하여 본드 웨이퍼를 박리하고, 박막상의 실리콘층(SOI층)이 형성된 베이스웨이퍼를 거듭 열처리(결합열처리)를 가해 강하게 결합하여 SOI웨이퍼로 하는 기술이다.

또한, 이 수소이온박리법은, 이온주입후 산화막을 사이에 두지 않고 직접 실리콘 웨이퍼끼리 결합하는 것도 가능하고, 실리콘웨이퍼끼리 결합하는 경우 뿐 아니라 실리콘 웨이퍼에 이온주입하고 석영, 탄화규소, 알루미나 등 열팽창계수가 다른 절연성 웨이퍼와 결합하는 경우에도 이용할 수 있다.

수소이온박리법에 의하면 박리면은 양호한 경면이고, 예를 들면 SOI웨이퍼를 제조하는 경우 SOI층의 균일성이 매우 높은 SOI웨이퍼가 비교적 용이하게 얻어질 뿐 아니라, 박리한 후 본드웨이퍼(이하, 박리웨이퍼라 부르는 것임)를 재이용할 수 있기 때문에 재료를 유효하게 사용할 수 있는 이점을 갖는다.

또한, 박리할 때에는 주연부의 미결합 부분은 박리웨이퍼에 남기 때문에, 전기 특개평3-250616호 공보에 개시되어 있는 것과 같은 웨이퍼 주연부의 미결합 부분을 제거하는 공정이 불필요하게 되는 이점도 갖고 있어, 이것은 SOI층의 막두께 균일성, 재료의 리싸이클이라는 이점과 함께 수소이온박리법의 중요한 이점중의 하나였다.

실제로 수소이온박리법에 의해 제조된 SOI웨이퍼의 주연부를 관찰하면, 베이스웨이퍼의 외주단으로부터 내측의 약 1mm 영역에 SOI층의 외주단이 위치하고 있는 것을 알 수 있다. 이것은, 결합한 양 웨이퍼 외주부의 연마처짐의 영향에 의해 외주단으로부터 약 1mm의 영역이 결합하지 않고 박리한 것이다.

여기서, 이 외주단으로부터의 미결합폭은 연마처짐의 크기에 의존하지만, 통상의 실리콘 경면연마 웨이퍼를 이용한 경우 대개 약 1mm정도이고 최대로 2mm정도인 것이 알려져 있다.

그러나, 수소이온박리법에 의해 상기와 같이 제작한 SOI웨이퍼를 이용하여 각종 열처리공정, 세정공정, 디바이스제작공정 등을 행하면, 발생빈도는 낮지만 이 웨이퍼의 주변부로부터 파티클이 발생하거나 SOI층에 크랙이 생기는 문제가 발생하는 것이 알려져 왔다. 이와 같은 파티클이나 크랙 등이 발생하면, SOI웨이퍼를 이용한 디바이스 제작공정에 있어서 수율저하 또는 특성열화를 유발하기 때문에, 가능한 막지 않으면 안된다.

상기와 같은 파티클이나 크랙 등의 발생원인으로는, 다음과 같은 것이 고려된다. 즉, 수소이온박리법에 의해 제작된 접합 웨이퍼의 주변부는, 미결합 부분이 없고 물리적으로는 결합하고 있지만, 결합전 웨이퍼 주연부의 처짐에 기인하여 웨이퍼 중앙부에 비해 결합강도가 반드시 충분하지 않다.

따라서, 박리후 각종 열처리공정, 세정공정, 디바이스제작공정 등에 있어서, 이러한 웨이퍼의 결합강도가 충분하지 않은 주변부로부터 파티클이 발생하거나 SOI층에 크랙이 생기는 것으로 간주된다.

또한, 이와 같은 문제는, 산화막을 사이에 두고 실리콘웨이퍼들을 결합한 SOI웨이퍼에 한정하지 않고 수소이온박리법에 의해 제조된 접합 웨이퍼 전반, 예를 들면, 전기한 바와 같은 석영, 탄화규소, 알루미나 등의 절연성 웨이퍼를 베이스웨이퍼로 한 SOI웨이퍼, 또는 산화막을 넣지 않고 직접 실리콘 웨이퍼끼리 결합한 접 합 웨이퍼에서도 공통적인 문제이다.

이상과 같은 문제에 감안하여, 본 발명은, 수소이온박리법에 의해 접합웨이퍼를 제조할 때, 상기 웨이퍼의 주변부로부터 파티클이 발생하거나 SOI층 등에 크랙이 생기는 문제가 발생하지 않는 접합 웨이퍼를 제조하는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명에 의하면, 적어도 베이스웨이퍼와 가스이온주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과 상기 미소기포층을 경계로 하여 박리하는 공정을 포함하는 수소이온박리법에 의해 접합웨이퍼를 제조하는 방법에 있어서, 박리공정후 베이스웨이퍼상에 형성된 박막의 주변부를 제거하는 것을 특징으로 하는 접합웨이퍼의 제조방법이 제공된다.

이와 같이, 수소이온박리법에 의해 접합 웨이퍼를 제조하는 방법에 있어서 박리공정후 베이스웨이퍼상에 형성된 박막의 주변부를 제거하는 것으로, 전체적으로 결합강도가 충분한 접합웨이퍼로 하는 것이 가능하고, 디바이스제작공정 등에서 박막의 주변부로부터 파티클이 발생하거나 박막에 크랙이 생기는 문제를 방지하는 것이 가능하다.

또한, 본 발명에서는, 상기 박막이 적어도 SOI층을 갖는 것을 특징으로 하는 접합 웨이퍼의 제조방법이 제공된다.

이와 같이, 베이스웨이퍼상에 형성된 박막이 SOI층 또는 SOI층과 산화막 등의 절연막으로 되는 접합 SOI웨이퍼인 경우, 박리공정후 베이스웨이퍼상에 형성된 적어도 SOI층의 주변부를 제거하는 것으로, 웨이퍼의 주변부로부터 파티클이 발생 하거나 SOI층에 크랙이 생기는 일이 없는 SOI웨이퍼를 제공하는 것이 가능하다.

상기와 같이 박막의 주변부를 제거하는 경우, 베이스웨이퍼의 외주단으로부터 1~5mm까지의 영역을 제거하는 것이 바람직하다.

또한, 베이스웨이퍼상에 형성된 박막이 적어도 SOI층을 갖는 접합 SOI웨이퍼인 경우, 상기 박막의 주변부의 제거는, 베이스웨이퍼의 외주단으로부터 1~5mm까지의 영역에 있어서 적어도 SOI층을 제거하는 것에 의해 행하는 것이 바람직하다.

박막중 베이스웨이퍼와의 결합강도가 불충분한 부분은 통상 이 범위내의 영역이기 때문에, 박막주변부의 이 부분을 강제적으로 제거하는 것으로 결합강도가 불충분한 부분을 확실히 제거하는 것이 가능하고, 박막 전체가 베이스웨이퍼와 강하게 결합한 접합 웨이퍼를 얻는 것이 가능하다.

상기 박막 주변부의 제거는, 적어도 제거되는 주변부 이외의 상면을 마스크하여 웨이퍼를 에칭하는 것에 의해 행하는 것이 가능하다.

이와 같은 방법에 의해 에칭을 행하는 것으로, 박막 주변부의 제거를 간단하고 확실히 행하는 것이 가능하다.

또한, 다른 방법으로는, 적어도 제거되는 주변부가 노출하도록 복수의 웨이퍼를 포개어 일체적으로 보지하여 에칭하는 것에 의해 박막의 주변부를 제거하는 것도 가능하다. 이와 같은 방법에 의하면, 다수의 웨이퍼를 동시에 에칭하는 것이 가능하고 박막의 주변부를 효율적으로 제거하는 것이 가능하다.

더욱이, 상기 박막 주변부의 제거는, 주변부만을 연마하는 것에 의해 행하는 것이 가능하다. 이와 같은 주변부만의 연마에 의해서도 박막 주변부의 제거를 간단 하고 확실히 행하는 것이 가능하다.

더욱이 본 발명에 의하면, 수소이온박리법에 의해 제조된 접합 웨이퍼에 있어서, 베이스웨이퍼상에 형성된 박막이 베이스웨이퍼의 외주단으로부터 1~5mm까지의 영역에서 제거되어 있는 것을 특징으로 하는 접합 웨이퍼가 제공된다.

이와 같은 접합웨이퍼는, 상기 본 발명에 따른 제조방법에 의해 제조하는 것이 가능하고, 이 웨이퍼의 주변부로부터 파티클이 발생하거나 박막에 크랙이 생기는 문제는 없다.

또한, 본 발명에 의하면, 상기 박막이 SOI층을 갖고 적어도 상기 SOI층이 베이스웨이퍼의 외주단으로부터 1~5mm까지의 영역에서 제거되어 있는 것을 특징으로 하는 접합 웨이퍼가 제공된다.

이와 같이, SOI층의 주변부가 베이스웨이퍼의 외주단으로부터 상기 범위의 영역에 있어서 제거되어 있는 접합 SOI웨이퍼는, 최근 고집적화, 고속도화 반도체 디바이스에 대응한 막두께 및 막두께 균일성을 갖을 뿐 아니라 SOI층이 전체에 걸쳐 충분한 결합강도로 베이스웨이퍼와 결합되어 있기 때문에, 디바이스 제작공정 등에 있어서 상기 웨이퍼의 주변부로부터 파티클이 발생하거나 SOI층에 크랙이 생기는 문제도 거의 없게 된다.

이상 설명한 바와 같이, 본 발명에서는, 수소이온박리법에 의해 접합 웨이퍼를 제조할 때 박리공정후 베이스웨이퍼상에 형성된 SOI층 등의 박막의 주변부를 제거함으로써, 결합강도가 충분하지 않은 영역을 없애고 웨이퍼 전체에 걸쳐 박막의 결합강도가 충분한 접합웨이퍼를 제공하는 것이 가능하다.

이와 같은 접합웨이퍼는, 그 후의 세정공정이나 디바이스 제작공정에 있어서 박막주변 등으로부터 파티클이 생기거나 또는 박막에 크랙이 생기는 일도 거의 없기 때문에, 특성열화도 대폭 감소함과 함께 수율이 향상하는 이점이 있다.

도 1(a)~(h)는, 본 발명의 수소이온박리법에 의한 SOI웨이퍼 제조공정의 일례를 나타내는 플로우도이다.

도 2는, 본 발명에 의한 웨이퍼의 박막의 주변부를 에칭하는 방법의 일례를 나타내는 개략도이다.

도 3은, 본 발명에 의한 웨이퍼의 박막의 주변부를 연마에 의해 제거하는 방법의 일례를 나타내는 개략도이다.

도 4는, 본 발명에 의한 웨이퍼의 박막의 주변부를 연마에 의해 제거하는 방법의 다른 일례를 나타내는 개략도이다.

도 5는, 본 발명에 의한 웨이퍼의 박막의 주변부를 연마에 의해 제거하는 방법의 다른 일례를 나타내는 개략도이다.

도 6은, 본 발명에 의한 웨이퍼의 박막의 주변부를 연마에 의해 제거하는 방법의 다른 일례를 나타내는 개략도이다.

도 7은, 본 발명에 의한 웨이퍼의 박막의 주변부를 연마에 의해 제거하는 방법의 다른 일례를 나타내는 개략도이다.

이하, 본 발명의 실시형태를 도면을 참조하면서 설명하지만, 본 발명은 이들 에 한정되는 것은 아니다.

여기서, 도 1은 본 발명의 수소이온박리법에 의해, 접합 웨이퍼의 일 형태인 SOI웨이퍼를 제조하는 공정의 일례를 나타내는 플로우 도이다.

이하, 2매의 실리콘 웨이퍼를 산화막을 사이에 두고 결합하여 SOI웨이퍼를 제조하는 경우를 중심으로 본 발명을 설명한다.

먼저, 도 1의 수소이온박리법에 있어서, 공정(a)에서는 2매의 실리콘 경면웨이퍼를 준비하는 것으로, 디바이스 사양에 맞는 기판 토대로 되는 베이스웨이퍼(1)과 SOI층으로 되는 본드웨이퍼(2)를 준비한다.

다음으로 공정(b)에서는, 그 중 적어도 하나의 웨이퍼, 여기서는 본드웨이퍼(2)를 열산화하여, 그 표면에 약 0.1㎛~2.0㎛두께의 산화막(3)을 형성한다.

공정(c)에서는, 표면에 산화막을 형성한 본드웨이퍼(2)의 편면에 대해 수소이온 또는 희가스이온 중 적어도 하나, 여기서는 수소이온을 주입하고, 이온의 평균진입깊이에 있어서 표면에 평행한 미소기포층(봉입층)(4)를 형성시키는 것으로, 이 주입온도는 25~450℃가 바람직하다.

공정(d)는, 수소이온주입한 본드웨이퍼(2)의 수소이온주입면에 베이스웨이퍼(1)을 산화막을 사이에 두고 서로 겹쳐 접합시키는 공정으로, 상온의 청정한 분위기하에서 2매의 웨이퍼 표면을 접촉시키는 것에 의해, 접착제 등을 이 용하는 일 없이 웨이퍼끼리 접착한다.

다음으로, 공정(e)는, 봉입층(4)를 경계로 하여 박리하는 것에 의해, 박리웨이퍼(5)와 베이스웨이퍼(1)상에 산화막(3)을 사이에 두고 SOI층(7)이 형성된 SOI웨이퍼(6)으로 분리하는 박리공정으로, 예를 들면 불활성가스분위기하 약 500℃ 이상의 온도에서 열처리를 가하면 결정의 재배열과 기포의 응집에 의해 박리웨이퍼(5)와 SOI웨이퍼(6)(SOI층(7)+산화막(3)+베이스웨이퍼(1))으로 분리된다. 이 때, 도 1에도 나타나 있는 바와 같이, 산화막(3)과 SOI층(7) 주연부의 미결합부분(8)(베이스웨이퍼(1)의 외주단으로부터 약 1mm, 최대 2mm정도의 영역)은 박리웨이퍼(5)에 남고, 베이스웨이퍼(1)과 결합하고 있는 부분만이 박막(9)(SOI층(7)+산화막(3))로서 베이스웨이퍼(1)상에 형성된다.

본 발명에서는, 박리공정(e)후 베이스웨이퍼(1)과 결합력이 충분하지 않은 박막(9)의 주변부, 다시 말해 이 경우에는, SOI층(7), 또는 산화막(3)의 주변부를 제거하는 것을 특징으로 한다. 그러나, 그 전에, 공정(d),(e)의 접합공정 및 박리공정에서 결합시킨 웨이퍼끼리의 결합력으로는, 그대로 디바이스 제작공정에서 사용하기에는 약하기 때문에, 결합열처리로서 SOI웨이퍼(6)에 고온의 열처리를 실시하여 결합강도를 충분한 것으로 한다. 이 열처리는 예를 들면 불활성가스 분위기 또는 산화성 가스분위기하, 1050℃~1200℃에서 30분에서 2시간의 범위로 행하는 것이 바람직하다. 또한, 이와 같은 결합열처리공정(f)는, 후술하는 박막 주변부의 제거후에 행해도 상관없고, 박리공정(e)의 열처리온도를 높이는 것에 의해 생략하는 것도 가능하다.

이상과 같이 필요에 따라 결합열처리공정(f)를 먼저 행한 후, 이어서 박막 주변부 제거공정(g)로서 베이스웨이퍼(1)과 결합력이 충분하지 않은 박막(9)의 주변부, 다시말해 이 경우에는, SOI층(7), 또는 나아가 산화막(3)의 주변부를 제거한다. 결합력이 충분하지 않은 주변부는, 통상 베이스웨이퍼(1)의 외주단으로부터 1~5mm까지의 영역에 존재하고 있기 때문에, 이 영역의 부분을 제거하는 것이 바람직하다. 단, 제거하는 영역을 필요이상으로 많게 하면, 그만큼 SOI층 표면의 소자형성영역이 감소하기 때문에, 박리공정(e) 또는 결합열처리공정(f)에 있어서 박막(9)(SOI층(7), 또는 SOI층(7)+산화막(3))과 베이스웨이퍼(1)과의 결합강도를 전체적으로 가능한 높은 것으로 하고, 박막주변부 제거공정(g)에서 제거하는 영역을 베이스웨이퍼(1)의 외주단으로부터 3mm이내로 하는 것이 보다 바람직하다.

또한, 베이스웨이퍼의 외주단으로부터 1mm이내의 영역에 대해서는 전술한 바와 같이 미결합부분(8)이기 때문에, 박리공정(e)에서 통상 박리웨이퍼(5)와 함께 박리되고 있다. 그러나, 혹시 박리공정(e)후 이 영역에도 박막이 잔류하고 있는 경우가 있어도, 본 발명에서는 박막주변부 제거공정(g)에 있어서 모두 제거하는 것이 가능하다.

박막 주변부의 제거방법으로는, 적어도 제거되는 주변부 이외의 상면을 마스크하여 웨이퍼를 에칭하는 것으로 행하는 것이 가능하다. 예를 들면 베이스웨이퍼의 외주단으로부터 3mm까지의 영역에 있어서 SOI층만을 제거하는 경우, SOI층의 상면에 제거되는 주변부만큼이 노출하도록 마스킹테이프를 접착하고, 혼산(불산과 초산의 혼합물) 등의 산 에칭액, 또는 수산화칼륨이나 수산화나트륨 등의 강 알칼리 에칭액 중에 소정시간만큼 침지한다. 이것에 의해, 마스킹테이프로 덮히지 않은 SOI층의 주변부가 에칭되어 제거된다.

또한, 나아가 산화막도 제거하는 경우, 강 알칼리에칭액에서는 산화막은 SOI층보다 에칭되기 어렵기 때문에, 침지시간을 길게하거나 또는 산화막에 대한 작용이 강한 강산을 주제로 하는 에칭액을 이용하여 산화막을 제거하는 것이 가능하다.

또한, 마스킹테이프의 재질로는, 이용하는 에칭액의 작용을 받지 않는 것이면 모두 사용가능하고, 구체적으로는 불소수지, 폴리에틸렌 등의 재질로 되는 것을 사용할 수 있다. 또한, 마스킹테이프로 마스크하는 이외에도, 내식성이 높은 왁스, 그 외 고분자 유기화합물 등으로 되는 피막을 마스크부위에 형성하여 에칭을 행하는 것도 가능하다. 이와 같이 마스크하여 에칭을 행하여 소망 영역의 주변부를 제거한 후는 마스크에 사용한 마스킹테이프 등을 박리한다.

마스킹테이프를 이용하는 대신에, 포토레지스트를 상면에 도포하여 노광하고 주변부 이외의 상면을 마스크하는 것도 가능하다.

포토레지스트는 산화성 분위기에서 결합열처리를 행한 후의 산화막상에 도포하고, 주변부 이외의 상면을 마스크하여 주변부의 산화막을 불산으로 제거한다. 이것에 의해 포토레지스트에 의해 마스크된 부분에는 산화막이 잔류하기 때문에, 이 산화막을 마스크로서 알칼리에칭을 행하는 것으로 박막의 주변부만을 제거하는 것이 가능하게 된다.

박막 주변부의 제거방법으로는, 상기와 같이, 적어도 제거되는 주변부 이외의 상면을 마스크하여 웨이퍼를 에칭하는 것 외에, 적어도 제거되는 주변부가 노출 하도록 복수의 웨이퍼를 겹쳐서 전체적으로 보지하여 에칭하는 것으로 행하는 것도 가능하다.

예를 들면, 도 2에 나타난 바와 같이, 2개의 SOI웨이퍼(6)의 SOI층(7)끼리 서로 마주하게 겹친 것을 1조로 하고, 또한 이와 같은 조를 복수개 서로 겹친 것의 양단을 원주치구 등(도시하지 않음)으로 스택한 상태에서 에칭을 행한다. 이 때, SOI층(7)의 주표면은 서로 겹쳐서 마스크된 상태로 되어 있는 것과 동시에, 측면(주변부)은 에칭액(10)에 담궈져 있기 때문에, SOI층(7), 또는 산화막(3)도 측면으로부터 에칭되어, 소망의 영역까지 제거하는 것이 가능하다.

에칭할 때 웨이퍼전체를 에칭액에 침지하도록 해도 좋지만, 제거하는 주변부만 또는 그 주변만을 에칭액에 담그면 확실히 에칭을 행하는 것이 가능하다. 따라서, 예를 들면, 도 2에 나타난 바와 같이, 원주치구로 스택한 웨이퍼(6)을 그 웨이퍼(6)의 주변부만이 항상 에칭액(10)에 접촉하도록 원주치구(도시하지 않음)를 회전시키면 좋다.

또한, 상기와 같이 스택하여 에칭을 하는 경우, 웨이퍼사이에 스페이서 등을 넣어도 좋고, 또한 상기 마스킹테이프 등을 이용해 제거하는 주변부 이외를 마스크하는 방법도 조합하여 에칭을 행하는 것도 가능하다. 이와 같이 하면, SOI층의 주표면은 확실히 마스크되고, 웨이퍼사이에 스며든 에칭액에 의해 침해되는 것과 같은 일도 없다.

이상과 같은 방법에 의해, SOI층 또는 산화막도 그들 주변부의 결합강도가 충분하지 않은 영역을 제거하는 것이 가능하다. 단, 베이스웨이퍼가 실리콘웨이퍼 인 경우에는 그 웨이퍼도 동시에 에칭되어 버리는 경우가 있기 때문에, 그것을 방지할 필요가 있으면 SOI층의 마스크에 사용하는 상기 마스킹테이프, 왁스 등을 베이스웨이퍼의 에칭액에 노출하는 부분에도 미리 적용한 다음 에칭을 행하는 것이 가능하다. 또한, 베이스웨이퍼로서 미리 산화막이 전면에 형성된 웨이퍼를 이용하여 SOI웨이퍼를 제조하면, 산화막이 마스크로서 작용하여 베이스웨이퍼가 에칭되는 것을 억제하는 것이 가능하다. 단, 도 1의 (f)결합열처리를 행하는 경우는 베이스웨이퍼상에도 산화막을 형성하는 것이 가능하기 때문에, 이것을 이용하는 것도 가능하다.

SOI웨이퍼에 대해서는, 이상과 같이 에칭처리를 실시하는 것으로 베이스웨이퍼상에 형성된 박막중 적어도 SOI층의 주변부를 제거하는 것이 가능하고, 이와 같이 하여 얻어진 SOI웨이퍼는 결합강도가 불충분한 주변부가 제거되기 때문에, 그 후 세정공정이나 디바이스제작공정에 있어서 박막이 떨어져 파티클이 발생하거나 SOI층 등에 크랙이 생기는 문제도 거의 발생하지 않는다. 따라서, 특성열화가 대폭 감소함과 함께 수율이 향상한다.

상기 박막 주변부의 제거는, 주변부만을 연마하는 것에 의해 행하는 것도 가능하다.

도 3 ~ 도 7은, 주변부의 제거를 연마에 의해 행하는 경우 측면으로부터 본 설명도이다.

도 3은, 원형으로 절단한 연마포(23)을 주변부의 상방으로부터 SOI웨이퍼에 꽉 눌러서 연마를 행하는 방법을 나타내고 있다. SOI웨이퍼(6)을 진공흡착 등에 의 해 웨이퍼 보지반(21)에 보지하고, 부도시의 모터 등에 의해 웨이퍼 보지반(21)을 회전시킨다. 원형으로 절단된 연마포(23)을 부착한 정반(22)를 부도시의 모터 등에의해 SOI웨이퍼(6)의 주면에 대해 수직방향의 축을 중심으로 하여 회전시킨다.

연마포(23)의 단부가 SOI웨이퍼(6)의 외주단으로부터 소망의 거리, 즉 외주단으로부터 1~5mm로 되도록 조정하고, 웨이퍼(6)의 주변부에 콜로이달 실리카와 알칼리 또는 아민을 주성분으로 하는 연마제를 공급하면서 연마포(23)을 SOI웨이퍼(6)의 주변부에 압압하여 연마를 행한다.

도 4는, 컷 형태로 형성한 정반(22)에 내측(내직경)이 SOI웨이퍼(6)의 외주단으로부터 1~5mm로 되는, 즉 내직경이 베이스웨이퍼의 직경보다 2~10mm작고 외직경이 베이스웨이퍼의 직경과 같거나 그보다 큰 링 형태로 한 연마포(23)을 부착하고, 정반(22)의 회전축을 SOI웨이퍼(6)의 회전축과 일치시켜 SOI웨이퍼(6)의 주변부를 상방으로부터 꽉 눌러서 연마하는 방법을 나타내고 있다.

도 5는, 원형 또는 두께가 얇은 원통형으로 절단한 연마포(버프)(23)의 단부를 SOI웨이퍼(6)의 주면에 대해 평행한 축을 중심으로 하여 회전시키면서 상방 또는 측방으로부터 SOI웨이퍼(6)의 주변부를 꽉 눌러서 연마하는 방법을 나타내고 있다.

도 6은, 원통형의 연마포(버프)(23)을 SOI웨이퍼(6)의 주면에 대해 평행한 축을 중심으로 하여 회전시키면서 상방으로부터 SOI웨이퍼(6)의 주변부에 꽉 눌러서 연마하는 방법을 나타내고 있다.

도 7은, 원통형의 연마포(버프)(23)의 측면에 소망깊이의 홈(24)을 형성한 연마포를 사용하여 이 원통형의 연마포(23)를 SOI 웨이퍼(6)의 주면에 대하여 수직방향의 축을 중심으로 하여 회전시키면서 SOI웨이퍼(6)의 주변부에 홈(24)의 상면을 꽉 눌러서 연마하는 방법을 나타내고 있다.

연마포로는, 실리콘 웨이퍼의 연마에 통상 이용되고 있는 발포 폴리우레탄, 폴리우레탄을 부직포에 함침시킨 것 등을 이용하는 것이 가능하다.

또한, 연마시에는, 연마제에 함유되는 알칼리 또는 아민이 실리콘에 대해 에칭작용이 있기 때문에, 연마제는 가능한 주변부만 공급하는 것이 바람직하다. 연마제가 주변부 이외에 접촉하는 것을 방지하기 위해, 웨이퍼의 중심부에 순수를 공급하여 원심력에 의해 순수가 웨이퍼의 주변부 이외의 부분을 피복하도록 하는 것도 가능하다.

상기 실시형태에서는, 2매의 실리콘 웨이퍼를 이용하고, 그 중 1매의 실리콘 웨이퍼(베이스웨이퍼) 상에 산화막을 사이에 두고 SOI층이 형성되는 SOI웨이퍼에 대해 설명했지만, 본 발명은 이것에 한정되지 않고 수소이온박리법에 의해 제조되는 접합 웨이퍼 모두에 적용할 수 있다.

예를 들면, 상기한 바와 같이, 이온주입한 실리콘웨이퍼(본드웨이퍼)를 석영, 탄화규소, 알루미나 등의 열팽창계수가 다른 절연성웨이퍼(베이스웨이퍼)와 결합한 SOI웨이퍼의 경우, 절연성 웨이퍼상에는 얇은 실리콘층(SOI층)이 형성되지만, 이 경우에도 박리열처리후 SOI층의 주변부에는 결합강도가 충분하지 않은 영역이 존재하기 때문에, 그 주변부, 구체적으로는 베이스웨이퍼 외주단으로부터 1~5mm까지의 영역을 제거하는 것으로, SOI층이 절연성 웨이퍼 전체에 걸쳐 강하게 결합한 SOI웨이퍼를 얻는 것이 가능하다.

또한, 산화막을 사이에 두지 않고 직접 실리콘 웨이퍼끼리 결합하여 얻어지 는 접합 웨이퍼의 경우에는, 얇은 실리콘층이 실리콘 웨이퍼상에 형성된 것으로 되어, 이 경우도 본 발명에 따라 실리콘층 주변부의 결합강도가 충분하지 않은 영역을 제거하면 실리콘 웨이퍼와 전체적으로 강하게 결합한 실리콘 층만이 존재하고, 그 후의 세정공정이나 디바이스제작공정 등에서 웨이퍼 주변부로부터의 파티클의 발생이나 실리콘층의 크랙의 발생을 막는 것이 가능하다.

또한, 수소이온박리법으로 제조되는 상기 어떠한 접합 웨이퍼에 있어서도, 베이스웨이퍼상에 형성된 박층의 주변부를 제거하는 방법으로는, 상기한 바와 같이, 적어도 제거되는 주변부 이외의 상면을 마스크하여 웨이퍼를 에칭하거나 또는 적어도 제거되는 주변부가 노출하도록 복수의 웨이퍼를 겹쳐서 전체적으로 보지하여 에칭하는 것에 의해 행하는 것이 가능하다. 더욱이, 박층의 주변부만을 연마하는 것으로 제거해도 좋다.

또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청범위에 기재된 기술적 사상과 실직적으로 동일한 구성을 갖고, 유사한 작용효과를 제공하는 것은, 어느 것에 있어서도 본 발명의 기술적 범위에 포함된다.

Claims (9)

1. 적어도 베이스웨이퍼와 가스이온 주입에 의해 형성된 미소기포층을 갖는 본드웨이퍼를 접합하는 공정과 상기 미소기포층을 경계로 하여 박리하는 공정을 포함하는 수소이온박리법에 의해 접합 웨이퍼를 제조하는 방법에 있어서,

   박리공정 후 베이스웨이퍼 상에 형성된 박막의 주변부를 제거하는 공정을 포함하고, 이 박막의 주변부의 제거는 산화성분위기에서 결합열처리에 의해 산화막을 형성한 후, 적어도 제거되는 주변부 이외의 상면을 마스크 하여 웨이퍼를 에칭하는 것에 의해 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법
2. 제 1항에 있어서, 상기 박막은, 적어도 SOI층을 갖는 것을 특징으로 하는 접합 웨이퍼의 제조방법
3. 제 1항에 있어서, 상기 박막 주변부의 제거는, 베이스웨이퍼의 외주단으로부터 1~5mm까지의 영역을 제거하는 것으로 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법
4. 제 2항에 있어서, 상기 박막 주변부의 제거는, 베이스웨이퍼의 외주단으로부터 1~5mm까지의 영역에서 적어도 SOI층을 제거하는 것으로 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법
5. 삭제
6. 제 1항, 제3항 및 제 4항 중 어느 한 항에 있어서, 상기 박막 주변부의 제거는, 적어도 제거되는 주변부가 노출하도록 복수의 웨이퍼를 겹쳐서 일체적으로 보지하여 에칭하는 것으로 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법
7. 삭제
8. 삭제
9. 삭제

Images