JP6068727B2 - パルス状気体プラズマドーピング方法及び装置 - Google Patents

パルス状気体プラズマドーピング方法及び装置 Download PDF

Info

Publication number
JP6068727B2
JP6068727B2 JP2016506614A JP2016506614A JP6068727B2 JP 6068727 B2 JP6068727 B2 JP 6068727B2 JP 2016506614 A JP2016506614 A JP 2016506614A JP 2016506614 A JP2016506614 A JP 2016506614A JP 6068727 B2 JP6068727 B2 JP 6068727B2
Authority
JP
Japan
Prior art keywords
gas mixture
substrate
period
gas
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016506614A
Other languages
English (en)
Other versions
JP2016522567A5 (ja
JP2016522567A (ja
Inventor
ヴェンツェク,ピーター
剛直 根本
剛直 根本
博一 上田
博一 上田
勇気 小林
勇気 小林
正弘 堀込
正弘 堀込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2016522567A publication Critical patent/JP2016522567A/ja
Publication of JP2016522567A5 publication Critical patent/JP2016522567A5/ja
Application granted granted Critical
Publication of JP6068727B2 publication Critical patent/JP6068727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • H10P32/1204Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase from a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、プラズマドーピングに関し、特に、基板表面をドーピングする方法及び装置に関する。本発明は特に、表面構造−たとえば上に生成されたフィン形状構造−を有するシリコン基板にドーピングを行うのに特に有利である。
本願は、2013年4月4日に出願された米国特許仮出願第61/808321号の優先権を主張する。米国特許仮出願第61/808321号の内容のすべては本願に援用される。
ドーピングとは、基板の材料特性の変化を実現するために基板へ原子を挿入することを意味する。特性にはたとえば、電気移動度、屈折率、表面反応度、機械特性、又はより具体的には電気バンド構造が含まれ得る。ドーピングの最も一般的な用途は、電気デバイス−たとえばゲートソース及びドレイン−へのドナー及びアクセプタの注入である。ドーピングのプロセスは、原子注入及びそれに続く電気的活性化−熱の印加を含む−を有して良い。プラズマドーピングは、処理されている半導体基板上のフィン構造又は他の非平坦電気的構造のドーピング用の低エネルギーイオン注入に対する代替方法である。電子サイクロトロン共鳴(ESR)プラズマ及び誘導結合プラズマ(ICP)がプラズマドーピングに用いられてきた。より最近ではマイクロ波プラズマ源−特に表面波に基づくプラズマ源−がプラズマドーピングに用いられてきた。一般的にはプラズマドーピング源は、中央と端部の気体注入を利用する。この中央又は周辺気体注入が用いられている理由は、ウエハ/基板に対向するシャワーヘッドからの気体注入を利用するのは、ECR、ICP、又はマイクロ波駆動源では実装が困難だからである。
基板にドーピングを行うとき、基板全体にわたってコンフォーマル又は均一なドーピングを供する際に問題−基板表面が該基板表面に全体にわたってドーパントによって不均一に飽和される−が起こる恐れがある。ある領域では、過剰な量のドーパントが注入される恐れがある。その結果、ドーパント種はクラスタを生成する恐れがある。ここでクラスタとは、基板上に生成されたドーパント原子の結合された多原子(3以上)の群を指す。クラスタはまたドーパント原子及び他の原子−たとえば酸素−を含み得る。ドーパントのクラスタが生成された場合、そのドーパントのクラスタは低温(たとえばヒ素ドーピングでは約460℃)で揮発性となるので、基板がアニーリングされるとき、そのドーパントのクラスタは堆積後に容易に除去又は昇華され得る。その結果局在化した領域においてドーパントが失われる。基板の表面反応性は基板全体にわたって不均一となる。それに加えてある領域が不十分にしかドーピングされない場合、基板の表面反応性は基板全体にわたって不均一となる。さらにあるドーピング法はイオンエネルギーを過剰に高くする恐れがある。その結果、ドーピングされている基板上に生成される特徴部位が意図せずして損傷する恐れがある。たとえば高エネルギーイオンは、Fin−FET(フィン状電界効果型トランジスタ)の隅部を損傷させるか、あるいは、基板へ過剰に侵入することで、損傷した材料(シリコンフィン又はゲート構造)を生成する恐れがある。クリーニング工程がある程度の損傷を除去し得るが、過剰な損傷は、クリーニング工程で除去される量−たとえばダイのn及びp(ドナー及びアクセプタ)領域をマスクする一部として用いられているような量−を超え得る。
非平坦表面のドーピングもまた課題がある。その理由の一部には形態係数又は幾何学構造が良くないことがある。コンフォーマルなプラズマドーピングは一般的に、ウエハの面上に入射する角度分布が等方的なドーパント束、又は、一般的には表面の法線に対して30〜45°の非等方的な角度分布を有するドーパント束を用いる。たとえば従来の30〜45°の注入では、均等なドーパント束が垂直面と水平面に入射する。これは、完全に垂直かつ水平で、垂直面が隣接する垂直面によって隠されない構造については適切である。しかし、1よりも大きなアスペクト比を有する谷が隣接し、かつ、相対的に高い構造が隣接する構造は、相対的にわずかなドーパントしか受け取らない。これらの構造の例には、Fin−FETデバイス、垂直NANDフラッシュメモリ構造、及びCMOSイメージセンサが含まれる。それに加えて、多くの構造は平坦ではなく、かつ、基板に対して垂直又は平行な幾何学構造を有していない。これらの構造の例には、イメージセンサ、隆起した円筒構造を備えるフォトニックデバイス、シリコンナノワイヤ、又はリセスを有するゲート構造が含まれる。
本発明は、上に生成された構造を有する基板の表面にドーピングを行う有利な方法及び装置を供する。本発明はフィン構造−たとえばFinFETデバイス−を有する表面にドーピングを行うのに特に有利だが、本発明は他のドーピング用途にも用いられ得る。好適形態によると、気体混合物は、中央位置又は(複数の)中央注入ポートからの導入と、前記チャンバの周辺に位置する複数の気体導入ポートによる周辺の導入とを繰り返しながら交互に導入される。より詳細には、本発明の例によると、第1期間中、基本的に不活性気体(たとえばヘリウム、水素、又はアルゴン)とドーパント気体(好適にはホスフィン又はアルシンを含む気体)を含む気体混合物が、前記プロセスチャンバの上部に位置する中央注入ポートを介して注入される。その後前記チャンバの上部の中央ポートを介する流れは本質的に中断され、かつ、第2期間の間、前記チャンバの側部の前記周辺ポートを介して前記気体が導入される。前記第1期間と前記第2期間の持続時間は同一であっても良いし、あるいは、それぞれ異なっても良い。好適には前記第1期間と前記第2期間の持続時間は、前記チャンバの平均気体流滞在期間よりも長くなければならない。たとえば前記第1期間と前記第2期間はそれぞれ、約0.5〜10秒で、より好適には約2〜10秒であって良い。前記流れが交互に代わるのは、前記ドーピングプロセスが完了するまで続く(全体のプロセスでは約30〜60秒)。
例によると、前記流れが前記(複数の)中央注入ポートを介して流れるとき、前記周辺ポートを介する前記流れは完全には中断されず、同様に、前記流れが前記周辺ポートを介して流れるとき、前記中央ポートを介する前記流れは完全には中断されない。これにより、たとえば前記ポートが注入用の基本位置として利用されない期間中での前記ポートへの逆流、又は、堆積物の生成という問題が回避され得る。しかし前記ポートが基本的な注入ポートとして用いられない期間中での前記ポートを介する流れは小さいまま−好適には全体の流れの20%未満で、より好適には全体の流れの10%未満で、あるいは、全体の流れの5%未満に−維持されることが好ましい。好適には、(複数の)基本的ではないポートを介する流れは、前記チャンバへの基本的な流れの領域が前記気体混合物が基本的に所与の期間注入される際に通り抜けるポートからとなることを保証しながら、逆流を防ぐのに十分である。
好適例によると、マイクロ波エネルギーが、低プラズマ電位のプラズマを生成及び維持するのに利用される。前記低プラズマ電位は、前記基板へのイオン誘起損傷の可能性を防止又は緩和する。それに加えて、RF電源が、処理中にRFバイアスを供するように、前記基板が上に設けられる基板支持体又は下部電極へ用いられて良い。この装置は、特に、上述して以降で詳述する交互に変更される気体流との併用で有利となるドーピングのために低エネルギーイオンを供する。しかし前記イオンエネルギーは、(前記不活性気体のイオンによって)前記基板のシリコン表面をアモルファス又はランダムにすることで、前記表面が前記ドーパントを受けて飽和することを可能にするのに十分である。
本発明と本発明により実現される利点のより完全な評価は、特に図面とともに考慮するときに本願の詳細な説明から理解される。
本発明によって用いられ得るプラズマ処理チャンバの例を表している。 中心の気体導入と周辺の気体導入との様々な比(又は割合)についてのウエハ全体にわたる抵抗率の変化を表している。ここで前記比はプロセス全体を通して一定にされている。 中央の流れと端部の流れとの様々な比又は比率についてチャンバ内での気体の解離のモデルを表している。 本発明によるプロセスの例のフローチャートである。 図4のプロセスの一部の進展を表すフローチャートである。 本発明によるプロセスの例の進展を表す概略図である。
図面を参照すると、本発明の実施例が記載されている。本発明の詳細及び利点が、表された例を参照することで説明されているが、本発明は本願で具体的に説明された形態以外でも実施可能であることに留意して欲しい。たとえば本発明は、本願で説明された複数の特徴からなる(複数の)部分集合を利用し、かつ、他を除くある利点を利用することによって実施されて良い。従って本発明は、本願で具体的に説明された以外の形態で実施されて良いことに留意して欲しい。
図1は本発明によって用いられ得るプラズマ処理チャンバの例を表している。図示されているように、装置は、内部でプラズマが生成される処理空間12を封止する処理チャンバ10を有する。ウエハ14は基板支持体16上で支持される。好適構成では、バイアス−好適にはRFバイアス−は、ウエハ支持体にバイアスを供するように、RF源18によってウエハ支持体へ印加される。しかしこの電源は、好適形態ではプラズマの生成又は維持には利用されず、むしろウエハへイオンを引き込むためのバイアスとして供される。例として、RFバイアスは13.56MHzの周波数を有して良い。しかし他の周波数が利用されても良い。また例として、RF電力の電力レベルは0〜750ワットであって良い。電力レベルはまた、プラズマ生成源の電力レベルに依存して変化しても良い。なぜならプラズマ生成源もまた下側電極上にバイアスを生成するからである。よってプラズマを生成する際の電力が大きな場合、RF電源18によって下側電極へ印加される電力の大きさは小さくて良い。プラズマを生成する際に用いられる電力もまた、下側電極又は基板支持体上にバイアスを供するのに十分であって良い。その結果バイアス印加のためにそれぞれ別に電極を印加する必要はない。たとえば5000W以上のマイクロ波電力が、基板へイオンを引き込むためのRF電力なしで用いられて良い。
プラズマを生成及び維持するため、マイクロ波源は、矢印Mによって概略的に表されたマイクロ波エネルギーを供給する。同軸導波路20、遅波板22、ラジアルスロットアンテナ23、及び上部誘電板又は石英窓24によってマイクロ波を供給するマイクロ波源を用いることによってプラズマが生成される。プラズマの生成に用いられる電源の周波数は変化して良い。例として、約800MHz〜10GHzの範囲の周波数が利用されて良い。気体は、供給ライン37,38から供給され、かつ、チャンバの上壁又は石英窓を突き抜けて延びる中央ポート26、及び、チャンバの側壁又は周辺壁11を突き抜けて延びる複数の周辺ポート27を介して注入される。表された例では、同軸導波路20は中空で、かつ、ポート26へ向かう気体は、導波路20のみならず、遅波板22、スロットアンテナ23、及び石英窓24を突き抜けて延びる開口部又は流路21を介して供給される。交互供給装置はまた、中央の気体導入が係る構造を通過しなくて良いように利用されても良い。中央の注入及び/又は周辺の注入のためには様々な代替型が利用されて良いことに留意して欲しい。たとえば単一の中央ポート26の代わりに、複数の中央ポートが供されて良い。それに加えて、周辺ポート27が、チャンバの側壁を貫通して延びるものとして表されているが、これらのポートに加えて若しくはこれらのポートの代わりに、チャンバの上部領域を貫通する周辺部に位置するポートを有すること、又は、チャンバ内に設けられる気体注入リングを利用してプラズマ処理チャンバの周辺領域へ気体混合物を注入することが可能である。それに加えて、周辺注入位置27は基板に対して同一の半径方向の位置であるが、周辺気体注入は、気体注入をさらに制御するように複数の異なる半径方向の位置に供されて良い。これは、チャンバ上部の各異なる位置に注入ポートを備える、各異なる半径方向の位置でポートを備える気体注入リングによって、又は、側壁を介した注入と上記手法のうちの1つ以上との組み合わせを利用することによって実現されて良い。マイクロ波電力はたとえば典型的なチャンバであれば1kW〜10kWであって良い。他の例では、約3〜5kWの電力が用いられて良い。アンテナの電力密度は例として、平面ラジアルラインスロットアンテナでは1W/cm〜10W/cmであって良い。前述した事項は好適範囲である。しかし他の電力量又は電力レベルが用いられても良い。
好適には、チャンバの1つ以上の部品が、処理中での当然又は生来の組成及び消費を考慮して、処理中に酸素及びシリコン源を供する。たとえば、シリコン及び酸素は処理中にプラズマ中に存在するように、チャンバ壁はイットリウム酸化物(Y)によってコーティングされて良く、かつ、他の部品−たとえばシリカ窓又は集束リング−はシリカで構成されて良い。前述したように、酸素(及びシリコン)は処理において有利な役割を果たし得るが、少量しか必要ないので、酸素は気体混合物の特定の添加剤である必要はない。必要に応じて、少量の酸素が気体混合物に加えられて良い。しかし酸素の必要量は相対的に少ないので、満足行く酸素の寄与は、既存のチャンバ部品によって、又は、酸素及び/若しくはシリコン源を供するチャンバ部品を選ぶことによって供されて良い。気体の供給又は気体源は、30、32で供される1つ以上の気体源によって概略的に表されている。基本的には、気体混合物は、基本プラズマ生成気体である不活性気体−たとえばヘリウム又はアルゴン−で構成される。不活性気体は気体源30から供給されて良い。それに加えて、ドーパント含有気体が供される。好適にはドーパントはアルシンホスフィン又はボリンである。他のドーパント−たとえばホウ素系ドーパント気体−が用いられても良い。たとえばドーパント含有気体は、キャリア気体−たとえばヘリウム−中で希釈される低濃度のドーパント−水素気体−たとえばAsH、B、又はPH−を含んで良い。他のドーパント気体−たとえば様々なヒ素、リン、若しくはホウ素のフッ化物又は水素化物−もまた用いられて良い。前記のものは単原子、二原子、三原子、又は他の形態で供されて良い。クラスタイオン−たとえばホウ素ドーピング用のB10−もまた用いられて良い。クラスタイオンはドーパント種及び基板から離れて生成された他の原子の結合した多原子構成物であり、かつ、プラズマへ導入される。クラスタイオンは、質量が大きいことに起因して、小さなクラスタ原子あたりのエネルギーを有し、かつ、基板を損傷させることなく基板と衝突するように分散する点で有利となり得る。例として、ドーパント化合物は、ドーパント含有気体の2%未満で、より好適には1%未満であって良い(たとえば0.7%のAsHで、残りはHeと、任意でドーパント含有気体中の少量のさらなる添加物−たとえば追加の水素−)。よってドーパント自体は、特に気体流全体と比較して非常に少量しかチャンバ内に導入されない。チャンバ内に導入されるドーパントの量は、壁又は排出ポンプポートへのドーパントの損失の原因となる照射の必要量よりも大きい。例として、不活性気体のヘリウム又はアルゴンガスが約500sccm〜約1500sccmの流量で導入される一方で、ドーパント含有気体はたとえば15〜50sccm(たとえば28sccm)の流量で導入される。さらにドーパント含有気体は、希釈された量のドーパントを含み、かつ、たとえば0.7%のドーパント−たとえばAsH又はPH−を含んで良い。残りは不活性気体−たとえばHe又はAr−である。よってたとえば30〜60秒にわたって起こりえるドーピングプロセス全体を通して、ほんの少量のドーパント自体が実際にはチャンバへ注入される。ドーパントの量はたとえば、標準状態で約0.5(以下)〜3.0cm(すなわち0.5〜3sccm)のドーパント気体が全プロセスで(全プロセスを通じて)ある。気体混合物全体(不活性気体とドーパント含有気体の両方を含む)に関しては、ドーパント化合物(たとえばAsH又はPH)はたとえば混合物全体又は気体流全体の約0.01%〜0.1%であって良い。プロセスレシピに依存して、さらなる元素が不活性気体又はドーパント含有気体に含まれても良い。たとえばさらなる水素が、ドーパント含有気体又は不活性気体と共に導入されることによって、気体混合物中に供されても良い(たとえば1〜3sccm)。気体は、適切なポンプによってチャンバから排出される。ここで排出は矢印Eで表される。
理想的には、ドーパントは、基板−特にたとえばFinFETのような基板の構造−上に生成されたドーパントの単分子層と等価な照射−具体的には1015原子/cmのオーダー−を供する。プロセス時間は約30〜60秒であって良く、より典型的には40〜60秒であって良い。ドーパント原子−たとえばAs−束は、1013〜1014原子/(cm・sec)であって良い。全体のイオン束は、1015〜1016原子/(cm・sec)のオーダーであって良い。よってプラズマ中の多くのイオンはドーパントではないイオン−たとえばヘリウムイオン−である。その結果、プロセスの初期の間、以降で詳述するように、シリコン表面のアモルファス化又はランダム化が最初に起こり、続いてドーパントが照射され、ドーパントによる飽和が起こる。
混合及び/又は切り換え装置が図1の34で表されている。気体がこれまでに混合される場合、装置34は、プロセスが進行するに伴って交互に変更するように中央ポート26から周辺ポート27への流れの切り換えを制御する切り換え装置であって良い。気体がこれまでに混合されない場合、34で概略的に表されている装置は、混合装置と、切り換え集合体をも有して良い。気体の流れと切り換えは36で表される制御装置によって制御される。表された例では、2つの気体供給源30、32が供される。一の気体供給源は不活性気体源を供し、他の気体供給源はドーパント含有気体源(ドーパント化合物。たとえばヘリウム又はアルゴンのようなキャリア気体によって希釈されたアルシン又はホスフィン)を供する。
必要な場合には、中央の注入についての不活性気体に対するドーパント気体の濃度又は割合は、混合物が周辺で注入されるときと比較して変化して良い。しかし、装置とその制御を過度に複雑にすることを避けるように、同一の気体混合物が利用されて良い。ここで流れは、第1期間中の基本的に中央注入ポートでの流れから、第2期間中の基本的に周辺注入ポートでの流れに交互に変更される。また流れは、プロセスの進展に伴って交互に変更され続ける。
流れは、基本的に周辺ポート27を介して流れるときでも、中央ポート26内で完全に中断されないことが好ましい。同様に、流れは、基本的に中央ポート26を介して流れるときでも、周辺ポート27から完全に中断されないことが好ましい。これは、たとえば、流れが基本的に他のポートを介して流れるとき、処理空間12からポートへ向かう逆流が起こる生じる恐れのある問題を回避するためである。しかし以降で詳述するように、流れが切り換えられるとき、流れの大部分−全体の流れの少なくとも80%で、より好適には全体の流れの90%超で、かつ、さらにより好適には全体の流れの95%超−は中央ポート又は周辺ポートのいずれかを介して流れる。所与の時間で基本注入位置として用いられていないポートについては、流れは、逆流を防止するのに十分となり得る。逆流を防止するため、(ドーパント含有気体を含まない)不活性気体が用いられて良く、あるいはその代わりに、基本注入位置へ供給される同一の混合物が用いられて良い。
試験は、周辺ポートと比較した中央での全体の流れの量の比又は割合を静的にして実行された。しかし同一の割合又は比がドーピングプロセスを通じて維持された。たとえば、流れの30%が中央ポートを通過して流れの70%が周辺ポートを通過するプロセスが実行された。ここでこの比はプロセスを通じて維持された。プロセスを通じて端部流と中央流との間での様々な割合又は比を維持してさらなる試験が実行された。続いてドーピング及びプロセスの均一性を反映する、(プラズマドーピング及びアニーリング後での)ウエハ全体にわたる表面シート抵抗率が測定された。結果が図2に示されている。図中、ウエハ上方の数字は、プロセスを通じて中央ポートを介して注入される全体流の割合を表している。図2は、結果として得られたウエハ上での抵抗率の測定を概略的に表している。測定結果は、活性化したドーパントの量に反比例している。各ウエハ底部での割合の数字は、表面抵抗率の均一性の指標である。低い割合は良好な均一性を反映している。各ウエハ内の線は抵抗率の異なる領域を表す。
中央気体注入の比率が高いことで、目玉効果(bull‘s−eye effect)すなわち図2の下列中のウエハによって表されているようにウエハの中央に集束された低抵抗を有するシート抵抗プロファイルとなる。この効果は、中央気体注入器からの中央へのドーパント束が大きくなることに関連する。中央注入から端部注入へ遷移する結果、ドーパントの生成が減少する(つまり、端部注入器がポンピングポート付近に設けられているのでドーパント前駆体の局所的滞在時間が短くなり、かつ、プラズマ密度は一般的にチャンバ端部で低くなるのでドーパントの生成が減少する)ことでシート抵抗は徐々に増大する。気体注入が支配的に端部注入であれば、ウエハ端部に対してドーパント束源が近接するので、中央に対して端部でのシート抵抗は減少する。シート抵抗の均一性はドーパント束だけに起因するのではなく、ウエハへ向かう他の種の束にも影響され得る。前記他の種には、前駆体解離副生成物(たとえば水素)又はチャンバ壁若しくは他のチャンバの部品からの物質(たとえば酸素又はシリコン)又は供給気体(たとえばイオン、高速中性物質)又はウエハへ運ばれる副生成物−たとえば再堆積されたシリコン又はドーピング種−が含まれる。最終的なシート抵抗は、高照射量でのクラスタへのドーパントの電位によってさらに影響を受ける。クラスタは望ましくない。なぜなら、クラスタは一般的に、典型的なアニーリング温度では揮発性であるため、アニーリング中に失われ、かつ、電気的に不活性であるためである。
束は流れの場によって強く影響され得る。付着係数と熱速度との積が、固有チャンバ長を滞在時間で除した値以下であるとき、流れの場の条件は支配的因子であり得る。
図2からわかるように、比率が中央に注入される混合物の割合と共に増大することで、均一性は改善し始め、約60%の中央注入まで続く。しかし均一性は、中央注入が約80%にまで増大することで低下し始める。それに加えて、中央に注入された量が増大することで、目玉効果は特に顕著になる。このときウエハの中央部は、低抵抗率の集中領域(ドーパントの多い量)を有する。
上述したように、ドーパント分布もまた流体力学的効果による影響を強く受け得る。注入器付近でのドーパント前駆体の急速な生成及び/又は同一の流体力学的流路による不純物の輸送は、ウエハ上のどこにドーパント種が到着するのかを決定する傾向を有する。一般的に滞在時間は、平均滞在時間又は気体若しくはイオンがチャンバ内に存在する平均期間(チャンバサイズ又は幾何学形状、圧力、及び気体の流量又は速度に依存する)を指す。しかしここでは局所的滞在時間を考慮しなければならない。なぜなら端部又は周辺から流れる一方で、中央注入に対する幾何学形状は異なるからである。たとえば周辺で注入される気体混合物は排出口に近づき、かつ、しかも気体が同時に中央からも注入される場合には、この中央流もまた排出口へ向かうように流れる。図3の図は、中央−端部流を交互に変更することによるチャンバ内でのドーパント分布のモデルを示している(たとえば、一番左側の75/25は、75%の流れがチャンバ中央で、25%の流れがチャンバ端部であることを意味する)。図3は、ドーパント種の半径方向分布を表すようにチャンバの半分を表している(換言すると、各図の左はチャンバ中央で、各図の右は側壁を表している)。一番左の図(75%の中央流)からわかるように、ドーパントはチャンバ中央に集中する。中央注入が減少することで、濃度は集中しなくなるが、25/75の図(25%中央注入、75%端部)さえも、ドーパントの寄与に関しては、側部注入からの対応する顕著な影響がないことを反映している。実質的にすべてのドーパントが側部から流れるとき、顕著なドーパントの寄与が明らかになる。その結果、少なくとも80%の流れが側部からである場合、側部注入の最も顕著な効果が起こることが反映されている。
よって周辺又は端部注入を有効にするためには、周辺又は端部注入は重要な主要流−たとえば流れの少なくとも80%−でなければならない。しかしそのような流量がプロセスを通じて維持される場合、上の図2で述べたように均一性が不十分となる。よって本発明は、第1期間中では流れは基本的に中央からであり、かつ、第2期間中では流れは基本的に周辺からである交互に変更される流れを利用する。それに加えて、流れが基本的に中央又は周辺内である期間中、その流れは、全体の流れの少なくとも80%で、より好適には全体の流れの少なくとも90%で、かつ、さらにより好適には全体の流れの少なくとも95%である。前述したように、現在の好適形態では、たとえばプラズマの逆流に係る問題を回避するように、流れは完全には中断されない。しかし流れが各対応する期間中に基本的に案内されないポートについては、その流れは、たとえば逆流又は堆積物の蓄積を防止するのに十分な程度の最小に保たれていることが好ましい。所与のポートが基本注入位置ではないときに流れが完全に中断される場合、他の手段(機械的閉包(closure)又は被覆)が、逆流を防止するのに用いられて良い。
ウエハ上での正味のドーパント分布に影響を及ぼす他の種の束及びフィン上でのR(シート抵抗)又はX(接合深さ)も同様に流れの場による影響を受け得る。本発明による中央−端部変調又は切り換えは、ドーパントプロファイルの分布は実質的に均一となり、かつ、均一性からのずれは制御可能になるようにウエハ全体にわたるデバイスの特性を調節するための価値ある手段を供する。切り換えによって供される均一性に対するさらなる利点は、処理中に、チャンバの部品が供給源となる元素(たとえば酸素及び/又はシリコン)に対する良好な均一性を供することである。係る中央−端部変調法は、スロットアンテナ、又はより一般的にはマイクロ波駆動プラズマドーピングシステム及び他のプラズマドーピングシステムに適用されて良い。手法は、中央/端部気体注入比を調節する工程を含んで良い。係る比は、気体の量又は気体を交互に変更する周期(デューティサイクル)であって良い。圧力の調節だけではなく、注入器の位置と間隔も調節されて良い。3以上の組の注入器を所定の順序でラスタリングすることも可能である。
プラズマは、様々なドーパント−たとえホスフィン及びアルシンドーパント−用のマイクロ波系プラズマドーピング装置(たとえばスロットアンテナ及び/又は表面波プラズマシステム)を用いることによって生成されて良い。前述したように、他のドーパント又はドーパント気体−たとえば様々なヒ素、リン、若しくはホウ素系フッ化物又は水素化物及びクラスタイオン−が用いられて良い。プラズマドーピングシステムを用いることによって、プロセス気体の流れは、(複数の)中央注入器と側方の端部又は周辺注入器との間で交互に変更される。
本発明の好適方法によると、プラズマドーピングが、パターンを除去又は平滑化し、かつ、コンフォーマルなドーピング層を供するように均一性を改善するため、好適には気体滞在時間のオーダー(ここで滞在時間は平均滞在時間を表す普通の意味で用いられている)又はその倍数のオーダー(ヘルツオーダー)のパルス速度での気体の切り換え(中央−端部)を用いて実行される。前述したように、切り換え速度は0.5〜10秒のオーダーであって良い。しかしそれよりも遅い15〜30秒のオーダーの切り換え速度が用いられても良い。速い切り換え速度が均一性を促進し得る一方で、遅い切り換え速度は表面反応性を低下させる利点を有し得る。
切り換えは、中央注入器から端部注入器への切り換え、又は、異なる中央−端部の重み付けされた流量間での変調であって良い。異なる気体の組み合わせが中央−端部で注入されて良い。たとえば酸素源又はシリコン源は、R(シート抵抗)とX(接合深さ)の中央−端部の変化に影響を及ぼす因子を制御するため、ドーピング前駆体(たとえばホスフィン又はアルシン)と共にウエハ端部(又はウエハ中央)で注入されて良い。流れの方法は、堆積を最適化する特定のプラズマドーピングレシピ及び化学物質に適合されて良い。たとえばドーパント束が高すぎる場合、クラスタはドーパント種間又はドーパントと酸化物との間で生成され得る。クラスタは揮発性となり、かつ、(複数の)アニーリング工程中に昇華し得る。束が低すぎる場合、適切に機能するデバイスを得るのに十分なドーパントが加えられない。
水素と酸素の付加は有利となり得る。水素は有利となるようにドーパントの輸送に影響を及ぼし得る。酸素と再堆積されたシリコンは保護キャップのように機能し得る。過飽和ドーパント層は相当量の酸素を含み得る。しかし酸素はアニーリング中に失われるが、処理中にキャップとして振る舞うことができる。よって方法は、酸素と水素の供給を制御する工程をも含んで良い。
酸素は中央又は周辺注入ポートへ供給される気体混合物の一部として供されて良いが、十分な酸素は、酸素源を供する部品を有するチャンバを利用することによって供されても良い。チャンバ部品はまた処理中にシリコン源を供しても良い。たとえばチャンバはイットリウム酸化物によって被覆されて良い。イットリウム酸化物は、チャンバ部品の被覆として有利であり、かつ、プロセス用に酸素源を供することもできる。それに加えて、あるチャンバ部品−たとえばシリカ窓又は場合によっては集束リング−はシリカで構成されて良い。これは、酸素源のみならずシリコン源をも供することができる。よって酸素及びシリコンは、気体混合物中に供されることなくプロセスによって利用されて良い。それに加えて、さらなる水素の供給は、たとえば水素にドーパント含有気体を供することによって制御されて良い。
多数の変化型が本発明の技術的範囲内で可能であることに留意して欲しい。たとえば中央注入の気体混合物は、周辺又は端部ポートを介する注入と比較して異なり得る(たとえば、中央ポートが基本注入ポートであるときに用いられるドーパント含有気体の割合は、周辺ポートが基本注入ポートであるときに用いられる割合とは異なるか、あるいは、周辺と比較して中央で用いられる添加物(の量)は異なる)。現在のところ、設計及びプロセス制御の簡明を期すため、同一の気体混合物が利用されて良い。このとき基本注入位置が中央と周辺とで交互に変更される。
また例として、中央ポートが基本注入位置である場合、周辺ポートに対する中央ポートの流量の除算は同一である必要はない。たとえば中央ポートが基本注入位置である場合、ある割合の全体流が中央ポートに供給されて残りは周辺ポートに供給され、かつ、切り換え後、周辺ポートが基本注入位置で残りが中央である場合、異なる割合の(つまり中央が基本注入位置であるときの中央に対する割合とは異なる)全体流が利用されて良い。現在の好適形態によると、流れの大部分(全体の流れの90又は95%以上)は所与の時間に基本的に利用されるポートへ向かって案内され、かつ、基本ではないポートを介する流れは、単純に逆流を防止するのに十分である。ここで(複数の)基本ポートは中央から周辺又は端部に切り換えられる。
他の変化型によると、周辺ポートからの増大する流れは、中央からの流れが中断(又は全体の流れの20%以下、より好適には全体の流れの10%以下、かつさらにより好適には全体の流れの5%以下の小さな値に低下)される前に始まって良い。この変化型では、流れが第1期間中に中央ポートを介して注入された後、第2期間中にその流れは周辺ポートへ向けて増大する。しかしこの増大は、中央流の中断(又は小さな値への低下)前に起こる。周辺ポートへ向かう流れが増大した後、中央ポートへ向かう流れは中断又は小さな値に低下する。同様に流れを中央ポートへ再び切り換えるとき、流れは中央ポートで増大し、その後周辺からの流れは中断又は小さな値に低下する。よってこの変化型では、流れが基本的に中央又は周辺からのいずれかである交互に変更する期間と共に、両方の位置から増大する流れ(高流量)の重なり期間が存在し得る。それに加えて流れは本願の実施例では上昇しても下降しても良く、あるいは、流れは単数又は複数の階段状で変化しても良い。
気体流が中央ポートと端部ポートとの間で交互に変更され得るが、大抵のプラズマシステムでは、ノズル自体の上の堆積を防止するため、両方/すべてのノズルを介する最小の流れが存在しなければならない。あるプラズマシステムでは、最小の40〜50sccmの不活性気体が、逆拡散と堆積を防止するのに流れる必要がある。これは、基本注入に用いられていないポートへ不活性気体のみの流れを供することによって実現されて良く、あるいは、ドーパント気体の流れは気体混合物中での全体流の相対的に小さな割合であるため、同一の気体混合物は、中央ポートと周辺ポートの両方を介して案内されて良いが、どちらが基本注入位置として用いられるのかを交互に変更することによって実現されて良い。
前述したように、図1は側壁を貫通して延びる端部又は周辺ポートを表しているが、端部での気体注入器はその代わりに、チャンバ周辺のガスリング、又は、下方のチャンバ屋根/窓付近のウエハ端部に対向する注入器、又は、内部注入器(ガスリング又は同様の構造物)であって良い。それに加えて周辺ポートは様々な半径方向位置に供されて良い。バフル板又はスクリーンが、ウエハとプラズマ源/注入器の間に設けられて良く、あるいは、流れの場をさらに変更する切り替え装置と結合されて良い。
図4は、本発明によるプロセスの例の全体的なフロー図を表している。工程S200で示されているように、プラズマ処理システムには壁の条件設定又は調節が施される。この工程は一般的に、新しいプロセスチャンバについて、又は、チャンバが洗浄若しくは保守点検された後にのみ利用される。さもなければこの工程は一般的には実行される必要がない。工程S210では、プラズマドーピングプロセスが、たとえば表された例ではドーパント気体としてAsHを用い、かつ、不活性気体としてHeを用いることによって実行される。上述したように、他のドーパント気体(たとえばPH)又は不活性気体(たとえばアルゴン)が用いられても良い。このプロセス中、流れは、基本的に中央注入ポートからの流れから基本的に周辺ポートからの流れに繰り返し切り換え、すなわち交互に変更される。工程S210の一部は図5と図6に関連して以降で詳述される。
ドーピング後、ドーピングされた基板を安定化及び活性化させるためにアニーリング工程が実行される。現在のところアニーリングは、アニーリング専用の別個のチャンバ内で実行される。しかし必要な場合には、たとえばマイクロ波を基板へ結合することによって、プラズマドーピングプロセスが実行された同一チャンバ内でアニーリングを実行することも可能である。
好適アニーリングによると、アニーリングは二段階で起こる。第1の低温アニーリングが第1温度で実行される。その後第2の高温アニーリングが、第1温度よりも高い第2温度で実行される。第1アニーリングは基本的に安定化のためであり、かつ、ドーパントとシリコン基板のシリコンとの混合すなわち混晶化を促進する。低温アニーリングはまた、高温アニーリング中にドーパントが除去されるのを防止(又は緩和)するのにも有利である。高温アニーリングは、ドーパントがシリコンと共に電気的に活性な状態になるようにエネルギーを供する。アニーリングは、たとえば第1工程と第2工程の各々は約3〜10秒間で実行されるような急速アニーリングであることが好ましい。また例として、第1アニーリングの温度は約650〜850℃であって良い。第2アニーリングの温度はたとえば約900〜1100℃−たとえば約1050℃−であって良い。
本発明の有利な特徴の一によると、特に残りのプロセス工程と併用してドーピング中に気体供給を切り換えすなわち交互に変更することによって、ドーピングの良好な飽和及び均一性が、基板表面上にドーパント種のクラスタを過剰に生成することなく実現され得る。前述したように、ドーパント種のクラスタは揮発性であり得るため、アニーリング中に容易に除去され得る。従って他のプロセスは通常、アニーリング中に被ドーピング層(たとえばシリコン酸化物層)を保持するように被ドーピング層上に追加の層を付与することを必要とする。しかし本発明によると、ドーピング完了後に他の保護層又は「キャップ」層の追加は必要とされない(ドーピング用の気体混合物の流れの完了又は中断後、追加層の堆積−たとえば追加シリコン又はシリコン酸化物層−は必要ない)。
図5と図6を参照すると、図4の工程S210で起こるプロセスの部分工程すなわち一部が記載されている。最初に、プラズマプロセスは、プラズマの衝突又は生成によって開始される。このとき気体流は、基本的に中央ポートから案内される流れから基本的に中央ポートから案内される流れに交互に変更される。流れの切り換えすなわち交互の繰り返し以外には、プロセス条件はプロセスを通して同じままであって良い。例として、ウエハの温度は約100℃〜200℃に維持されて良い。圧力はたとえば約150〜230mTorrであって良い。しかし圧力はこの範囲以外であっても良い。切り換え期間すなわち切り換えの間での所与の期間は、好適には約0.5〜10秒で、より好適には約2〜10秒で、かつ、さらにより好適には約2〜5秒であって良い。しかし切り換え期間は変化して良く、かつ、本発明の利点は、はるかに遅い切り換え速度−たとえば15〜30秒−でも実現され得る。好適にはマイクロ波又は表面波プラズマが利用される。過剰なイオンエネルギーは望ましくない。なぜなら過剰なイオンエネルギーは、基板構造への損傷を生じさせるか、あるいは、意図しないイオンを過剰にシリコン表面へ侵入させてしまうためである。しかし基板表面をアモルファス化又はランダム化するのに十分なイオンエネルギーは必要である(後述)。好適にはRFエネルギーバイアスもまた、下側電極又は基板支持体へ印加される。マイクロ波エネルギーがプラズマの衝突と維持に利用され、かつ、下側電極へRFバイアスが印加される本発明の装置は、過剰なイオンエネルギーなしで、十分なイオンとイオンエネルギーを供する。例として、マイクロ波電力は1kW〜10kWで好適には3kW〜5kWであって良いが、他の電力レベルが用いられても良い。アンテナでの電力レベルは例として、平面ラジアルラインスロットアンテナでは1W/cm〜10W/cmであって良い。RF電力はたとえば100〜750Wであって良い。しかし他の電力レベルが用いられも良く、かつ、下側電極又は基板支持体へのRFバイアス電力供給を省略することも可能である。基板支持体へのRF電力はたとえば13.56MHzであって良いが、他の周波数が用いられても良い。プラズマを生成する周波数はたとえば800MHz〜10GHzであっても良い。
ドーピングされるべき基板表面をアモルファス化又はランダム化するため、初期段階にでは十分なイオンのプラズマが必要とされる。これは、図5の工程S212で表され、かつ、図6のアモルファス化部分S212にも表されている。これはたとえばプロセスの最初の1〜2秒間で起こる。ここでプラズマからのイオンは、基板の表面及びその上に生成された構造(表されているのはフィン構造)に衝突する。ヘリウムイオン(又はアルゴンのような他の不活性気体のイオン)は基本的にアモルファス化を生じさせる。なぜならドーパントイオンが相対的に少なく、そのためにそれ自身によって表面をアモルファス化するには十分ではないためである。
工程S213(図5及び図6)に示されているように、表面をアモルファス化した後、ドーパント種もまた表面上に堆積され始める間に、表面への照射と表面の酸化が起こる(たとえばプロセス開始後約3〜10秒まで)。図6では、暗いすなわち黒塗りのドットはシリコン又は酸素原子を表し、かつ、白いすなわち白抜きのドットはドーパント原子を表す。この工程S213では、シリコンと酸素もまた、基板上に小さな層を生成することで、最上部の表面上にSi−O又はSi−O−D(Dはドーパント)層を生成する。この最上層は、多数の利点を供することができる。前記多数の利点には以下の(1)と(2)が含まれる。(1)ドーパントは隣接してこの最上層を蓄積しようとするので、この最上層は、この最上層の直下にドーパントの中間層を生成することを促進する。よって最上層はドーパントが基板から離脱することとドーパントが基板内へあまりに深く侵入することの両方を防止する。(2)特にドーパントのクラスタ化が本発明によって抑制又は回避されるので、この最上層は、アニーリング中にドーパントの昇華を防止するのに十分となり得る。上述したように、一部のプロセスは、ドーピング後であってアニーリング中にドーパントが離脱するのを防止するために追加のキャップ層を供する。本発明の利点のうちの一によると、係る追加のキャップ層が生成される必要はない。当然のこととして、必要な場合には、本発明は追加のキャップ層を使用しながら実施されても良い。しかし本発明は、ドーピング後の追加層なしで実施されて良く、かつ、ドーピング中に生成される小さな最上層は、アニーリング中(最上層の除去中)にドーパントを保護するのに十分である。酸素が酸化用の酸素源を供するように気体混合物と共に導入され得るが、既存のチャンバ部品(又はチャンバ部品/材料の選択)が、たとえばチャンバ部品表面上のイットリウム酸化物コーティング及び/又はチャンバ内のシリカ部品(シリコン源ともなり得る)から上述した十分な酸素源を供して良い。
工程S214では、堆積されるドーパント量が増大するが、飽和しないままであり、かつ、ドーパントの堆積は、工程S215で表面が飽和するまで、略プロセスの残りにわたって増大し続ける。図6で表されているように、ドーパントの量が増大するので、ドーパントの堆積は、プラズマから直接ドーパント種を堆積することによってのみならず、トレンチ底部からフィン構造の壁までで起こる再堆積からも起こる。
ドーパントが基板表面上で飽和した後、ドーピングプロセスは完了する。全体のプロセスは略30〜60秒間で起こり、より典型的には略40〜60秒にわたって起こる。その後基板は、好適には前述した二段階アニーリングによってアニーリングされる。
本発明は、FinFETデバイスのドーピングにおいて特に有利となり得る。しかし本発明は他の用途にも適用され得る。たとえば本発明は、垂直NANDフラッシュメモリ構造とCMOSイメージセンサのドーピング、又は、エルビウムドーピングにも用いられて良い。よって本発明は、平面ではなく基板に対して垂直又は平行な幾何学構造を有しない様々なデバイス又は構造で用いられて良い。これらの構造の例には、イメージセンサ、隆起した円筒構造を備えるフォトニックデバイス、シリコンナノワイヤ、又はリセスを有するゲート構造が含まれる。
前述の記載から明らかなように、本発明は基板をドーピングするための有利な方法及び装置を供する。変化型が添付の請求項の技術的範囲内で実施可能であるので、本発明は本願で具体的に説明された実施形態以外の実施形態で実施可能であることに留意して欲しい。

Claims (20)

  1. 非平坦表面を有する基板をプラズマ処理チャンバへ搬入して前記基板を基板ホルダ上に設ける工程であって、前記プラズマ処理チャンバは、前記基板ホルダに対向する上側壁と前記基板ホルダを取り囲む周辺壁を有する、工程;
    前記プラズマ処理チャンバ内にプラズマを生成する工程;
    ドーパント種を含む第1気体混合物を、第1期間中に第1流量で、前記プラズマ処理チャンバの上側中央領域内に位置する少なくとも1つの気体注入ポートから前記プラズマ処理チャンバ内に導入する工程;
    前記第1気体混合物の導入に続いて、ドーパント種を含む第2気体混合物を、第2期間中に第2流量で、前記プラズマ処理チャンバの周辺領域内に位置する少なくとも1つの気体注入ポートから前記プラズマ処理チャンバ内に導入する工程;
    前記第1気体混合物を導入する工程と前記第2気体混合物を導入する工程を繰り返すことで、前記基板上に生成される構造上にドーパント種のコンフォーマルな層を生成する工程、
    を有する
    非平坦表面を有する基板のプラズマ処理方法。
  2. 前記プラズマ処理チャンバが、前記プラズマを生成するマイクロ波プラズマ源を有する、請求項1に記載の方法。
  3. 前記プラズマ源がスロットアンテナプラズマ源又は表面波プラズマ(SWP)源である、請求項2に記載の方法。
  4. 前記ドーパント種が、As、P、又はBのうちの少なくとも一を含む、請求項1に記載の方法。
  5. 前記第1気体混合物と前記第2気体混合物の各々が、500sccm乃至1500sccmの流量で供給されるヘリウム又はアルゴンのうちの少なくとも一を含み、
    前記第1気体混合物と前記第2気体混合物の各々は、該第1気体混合物と該第2気体混合物の気体流全体の10%以下の流量で供給されるドーパント含有気体をさらに含み、
    前記ドーパント含有気体は、アルシン、ホスフィン、又はボリンのうちの少なくとも一を含み、
    前記第1期間と前記第2期間の各々の経過期間が0.5乃至10秒で、
    前記第1気体混合物と前記第2気体混合物を導入する間、前記基板は200℃以下に維持され、かつ、
    前記基板上に生成される構造が複数のFin−FETを有し、かつ、前記ドーパント種の層が前記Fin−FET上に生成される、
    請求項1に記載の方法。
  6. 前記第1期間中、前記プラズマ処理チャンバへ入り込む大部分のドーパントが、前記プラズマ処理チャンバの上側中央領域内に位置する前記少なくとも1つの気体注入ポートを介して入り込み、かつ、
    前記第2期間中、前記プラズマ処理チャンバへ入り込む大部分のドーパントは、前記プラズマ処理チャンバの周辺領域内に位置する前記少なくとも1つの気体注入ポートを介して入り込む、
    請求項1に記載の方法。
  7. 前記第1気体混合物と前記第2気体混合物が、ヘリウムとアルゴンからなる群から選ばれる少なくとも1つの気体を含み、かつ、
    前記ドーパント種はアルシン又はホスフィンのうちの少なくとも1つを含む、
    請求項6に記載の方法。
  8. 前記プラズマがマイクロ波電源を用いて生成され、かつ、
    前記プラズマは、前記マイクロ波電源を用いて前記第1期間中と前記第2期間中に維持される、
    請求項7に記載の方法。
  9. 前記第1気体混合物がヘリウム又はアルゴンのうちの少なくとも一を含み、
    前記第1気体混合物は、該第1気体混合物の全体流の0.01%乃至0.1%の量のPH又はAsHのうちの少なくとも一をさらに含み、
    前記第2気体混合物はヘリウム又はアルゴンのうちの少なくとも一を含み、かつ、
    前記第2気体混合物は、該第2気体混合物の全体流の0.01%乃至0.1%の量のPH又はAsHのうちの少なくとも一をさらに含む、
    請求項6に記載の方法。
  10. 前記第1期間と前記第2期間の各々が0.5乃至10秒の経過期間を有する、請求項9に記載の方法。
  11. 前記第1期間と前記第2期間の各々が2乃至10秒の経過期間を有する、請求項10に記載の方法。
  12. 前記第1期間と前記第2期間の各々が0.5乃至10秒の経過期間を有し、かつ、
    前記工程を繰り返す工程を含む全プロセス時間が30乃至60秒である、
    請求項1に記載の方法。
  13. 前記第1気体混合物と前記第2気体混合物の導入の中断後に前記基板をアニーリングする工程をさらに有する、請求項1に記載の方法。
  14. 前記基板ホルダが、該基板ホルダに結合されたRF電源によってRFバイアス印加される、請求項1に記載の方法。
  15. 前記第1気体混合物と前記第2気体混合物の導入中、前記基板が100乃至200℃の温度に維持され、かつ、
    さらに前記第1気体混合物と前記第2気体混合物の各々は:
    (i)500sccm乃至1500sccmの流量で供給されるヘリウム又はアルゴンのうちの少なくとも一;及び、
    (ii) 15sccm乃至50sccmの流量で供給されて2%以下のPH又はAsHのうちの少なくとも一を含むドーパント含有気体、
    を含む、
    請求項1に記載の方法。
  16. 非平坦表面を有する基板をプラズマ処理チャンバへ搬入して前記基板を基板ホルダ上に設ける工程であって、前記プラズマ処理チャンバは、前記基板ホルダに対向する前記プラズマ処理チャンバの面上の上側壁と前記基板ホルダを取り囲む周辺壁を有する、工程;
    マイクロ波エネルギー又は表面波プラズマ源のうちの少なくとも一を用いて前記プラズマ処理チャンバ内にプラズマを生成する工程;
    ドーパント種を含む第1気体混合物を、第1期間中に第1流量で、前記プラズマ処理チャンバの上側壁上であって前記基板の中央付近に位置する少なくとも1つの気体注入ポートから前記プラズマ処理チャンバ内に導入する工程;
    前記第1期間の完了に続いて、前記第1気体混合物を、第2期間中に第2流量で、前記基板の周辺付近に位置する少なくとも1つの気体注入ポートから前記プラズマ処理チャンバ内に導入する工程;
    ドーパント種のコンフォーマルな層が前記基板上に生成される構造上に生成されるように、前記基板の中央付近の位置から前記第1気体混合物を導入する工程と前記基板の周辺付近の位置から前記第1気体混合物を導入する工程を繰り返す工程、
    を有する、
    非平坦表面を有する基板のプラズマ処理方法。
  17. 前記第1気体混合物が500sccm乃至1500sccmの流量で導入される不活性気体を含み、
    前記第1気体混合物は15sccm乃至50sccmの流量で導入されるドーパント含有気体をさらに含み、
    前記第1期間と前記第2期間の各々が0.5乃至10秒の経過期間を有する
    請求項16に記載の方法。
  18. 前記ドーパント含有気体が該ドーパント含有気体の2%以下の量存在するPH又はAsHのうちの少なくとも一を含み、かつ、
    前記基板上に生成される構造が複数のFin−FETを有し、かつ、前記ドーパント種の層が前記Fin−FET上に生成される、
    請求項17に記載の方法。
  19. 前記第1期間及び前記第2期間の少なくとも一部の間に前記基板ホルダへRF電力を印加する工程;並びに、
    さらに前記第1気体混合物の供給の中断後に前記基板をアニーリングして前記プラズマを消滅させる工程、
    を有する、請求項18に記載の方法。
  20. 前記アニーリングが:
    前記基板を第1温度でアニーリングする工程;及び、
    前記第1温度でのアニーリング後に前記第1温度よりも高い第2温度で前記基板をアニーリングする工程、を有し、
    当該方法はさらに前記第1気体混合物を用いた前記ドーパント種の層の生成後に前記基板上にさらなる層を生成することなく前記第1温度で前記アニーリングを実行する工程、を有する、
    請求項19に記載の方法。
JP2016506614A 2013-04-04 2014-04-03 パルス状気体プラズマドーピング方法及び装置 Active JP6068727B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361808321P 2013-04-04 2013-04-04
US61/808,321 2013-04-04
PCT/US2014/032814 WO2014165669A2 (en) 2013-04-04 2014-04-03 Pulsed gas plasma doping method and apparatus

Publications (3)

Publication Number Publication Date
JP2016522567A JP2016522567A (ja) 2016-07-28
JP2016522567A5 JP2016522567A5 (ja) 2017-01-12
JP6068727B2 true JP6068727B2 (ja) 2017-01-25

Family

ID=51654732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506614A Active JP6068727B2 (ja) 2013-04-04 2014-04-03 パルス状気体プラズマドーピング方法及び装置

Country Status (5)

Country Link
US (1) US9165771B2 (ja)
JP (1) JP6068727B2 (ja)
KR (1) KR101815746B1 (ja)
TW (1) TWI541868B (ja)
WO (1) WO2014165669A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6499835B2 (ja) * 2014-07-24 2019-04-10 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP2016122769A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 ドーピング方法および半導体素子の製造方法
DE102015102055A1 (de) * 2015-01-16 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten einer Halbleiteroberfläche
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
JP2016225356A (ja) * 2015-05-27 2016-12-28 東京エレクトロン株式会社 半導体素子の製造方法
US10256075B2 (en) * 2016-01-22 2019-04-09 Applied Materials, Inc. Gas splitting by time average injection into different zones by fast gas valves
JP6889181B2 (ja) * 2016-04-05 2021-06-18 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド ワークピースの中に処理種を注入する方法及びワークピースにドーパントを注入する方法、並びに、ワークピースを処理する装置
CN106098543B (zh) * 2016-06-13 2019-05-14 北京大学 一种在室温环境下向硅材料中引入固态杂质的方法
CN105931951B (zh) * 2016-06-13 2019-05-14 北京大学 一种在室温环境下向砷化镓材料引入杂质的方法
FR3057704B1 (fr) * 2016-10-13 2019-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un semi-conducteur dope n avec du phosphore ou de l'arsenic permettant des resistances carrees optimisees
US11772058B2 (en) 2019-10-18 2023-10-03 Taiwan Semiconductor Manufacturing Company Limited Gas mixing system for semiconductor fabrication
US11315790B2 (en) * 2019-10-22 2022-04-26 Applied Materials, Inc. Enhanced substrate amorphization using intermittent ion exposure
FI129609B (en) 2020-01-10 2022-05-31 Picosun Oy Substrate processing apparatus
KR20210123128A (ko) * 2020-04-02 2021-10-13 삼성전자주식회사 반도체 장치의 제조에 사용되는 장치
CN117276410B (zh) * 2023-11-17 2024-03-29 浙江晶科能源有限公司 钝化接触太阳能电池及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054601A1 (en) * 1996-05-13 2001-12-27 Jian Ding Low ceiling temperature process for a plasma reactor with heated source of a polymer-hardening precursor material
JP2000294538A (ja) * 1999-04-01 2000-10-20 Matsushita Electric Ind Co Ltd 真空処理装置
US6383954B1 (en) 1999-07-27 2002-05-07 Applied Materials, Inc. Process gas distribution for forming stable fluorine-doped silicate glass and other films
WO2002008487A1 (en) 2000-07-24 2002-01-31 The University Of Maryland, College Park Spatially programmable microelectronics process equipment using segmented gas injection showerhead with exhaust gas recirculation
JP2002184710A (ja) * 2000-12-18 2002-06-28 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
US6534871B2 (en) * 2001-05-14 2003-03-18 Sharp Laboratories Of America, Inc. Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
US7205240B2 (en) 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US20050221020A1 (en) 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
US20070066038A1 (en) 2004-04-30 2007-03-22 Lam Research Corporation Fast gas switching plasma processing apparatus
TWI423308B (zh) * 2005-09-01 2014-01-11 松下電器產業股份有限公司 A plasma processing apparatus, a plasma processing method, and a dielectric window for use therefor and a method of manufacturing the same
US7932181B2 (en) 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
JP5237820B2 (ja) 2006-11-15 2013-07-17 パナソニック株式会社 プラズマドーピング方法
US7820533B2 (en) 2007-02-16 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Multi-step plasma doping with improved dose control
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US20100264117A1 (en) * 2007-10-31 2010-10-21 Tohoku University Plasma processing system and plasma processing method
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
JP2012517689A (ja) * 2009-02-12 2012-08-02 パナソニック株式会社 半導体装置及びその製造方法
WO2011080876A1 (ja) * 2009-12-28 2011-07-07 パナソニック株式会社 プラズマドーピング装置
US8513107B2 (en) * 2010-01-26 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement gate FinFET devices and methods for forming the same
WO2011161965A1 (en) * 2010-06-23 2011-12-29 Tokyo Electron Limited Plasma doping device, plasma doping method, method for manufacturing semiconductor element, and semiconductor element
US8003503B1 (en) * 2010-09-30 2011-08-23 Tokyo Electron Limited Method of integrating stress into a gate stack
US8133349B1 (en) 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
JP5931063B2 (ja) * 2010-11-17 2016-06-08 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US8435845B2 (en) 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20150138369A (ko) 2015-12-09
US20140302666A1 (en) 2014-10-09
TWI541868B (zh) 2016-07-11
US9165771B2 (en) 2015-10-20
WO2014165669A3 (en) 2015-11-12
KR101815746B1 (ko) 2018-01-30
TW201511095A (zh) 2015-03-16
JP2016522567A (ja) 2016-07-28
WO2014165669A2 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
JP6068727B2 (ja) パルス状気体プラズマドーピング方法及び装置
KR102806255B1 (ko) SiN 박막들의 형성
US8889534B1 (en) Solid state source introduction of dopants and additives for a plasma doping process
KR102342328B1 (ko) 선택적인 증착을 위한 방법 및 장치
JP2022089928A (ja) SiNの堆積
KR101508994B1 (ko) 실리콘과 질소를 모두 함유하는 물질들의 건식 식각 레이트의 선택적인 억제
US8252653B2 (en) Method of forming a non-volatile memory having a silicon nitride charge trap layer
KR20110104001A (ko) 기존 구조에 대한 영향을 최소화하면서 실리콘에 산화물 박막을 성장시키는 방법 및 장치
KR20140037202A (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
US8288257B2 (en) Doping profile modification in P3I process
CN111566780A (zh) 添加氩至远程等离子体氧化
US7214628B2 (en) Plasma gate oxidation process using pulsed RF source power
JP2016028411A (ja) 半導体デバイス上に共形酸化物層を形成するための方法
JP2013026345A (ja) 半導体装置の製造方法
TW201349335A (zh) 電漿摻雜裝置、電漿摻雜方法、半導體元件之製造方法、以及半導體元件
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20161124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250