JP6071009B2 - 化合物半導体装置 - Google Patents

化合物半導体装置 Download PDF

Info

Publication number
JP6071009B2
JP6071009B2 JP2014240327A JP2014240327A JP6071009B2 JP 6071009 B2 JP6071009 B2 JP 6071009B2 JP 2014240327 A JP2014240327 A JP 2014240327A JP 2014240327 A JP2014240327 A JP 2014240327A JP 6071009 B2 JP6071009 B2 JP 6071009B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor device
unit transistors
bump
center line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014240327A
Other languages
English (en)
Other versions
JP2016103540A5 (ja
JP2016103540A (ja
Inventor
佐々木　健次
健次 佐々木
黒谷　欣吾
欣吾 黒谷
北原　崇
崇 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014240327A priority Critical patent/JP6071009B2/ja
Priority to TW104133498A priority patent/TWI580044B/zh
Priority to US14/932,497 priority patent/US9825156B2/en
Priority to CN201510829130.0A priority patent/CN105655393B/zh
Publication of JP2016103540A publication Critical patent/JP2016103540A/ja
Publication of JP2016103540A5 publication Critical patent/JP2016103540A5/ja
Priority to US15/229,730 priority patent/US9831329B2/en
Application granted granted Critical
Publication of JP6071009B2 publication Critical patent/JP6071009B2/ja
Priority to US15/709,017 priority patent/US10276701B2/en
Priority to US16/355,172 priority patent/US10714602B2/en
Priority to US16/568,154 priority patent/US10868155B2/en
Priority to US17/097,937 priority patent/US11508834B2/en
Priority to US17/398,909 priority patent/US11869957B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/232—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Wire Bonding (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、化合物半導体装置及び電力増幅モジュールに関する。
携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Radio Frequency）信号の電力を増幅するために電力増幅モジュールが用いられる。また、電力増幅モジュールでは、増幅素子としてヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）を含む化合物半導体装置が用いられる。
近年、移動体通信機の小型化に伴い、化合物半導体装置の小型化も求められている。そのため、例えば、特許文献１に開示されるように、化合物半導体装置をモジュール基板に実装する手法として、ワイヤボンディングではなく、フリップチップ実装が用いられることがある。
特開２０００−１０６３８６号公報
ところで、特許文献１に開示される構成では、複数の単位トランジスタが直線的に配列され、各単位トランジスタのエミッタ上にバンプが設けられている。このような構成では、熱源であるエミッタが集中するため、熱抵抗の増加を招く可能性がある。
本発明はこのような事情に鑑みてなされたものであり、複数の単位トランジスタにより構成されるＨＢＴを含む化合物半導体装置において、熱抵抗を低減させることを目的とする。
本発明の一側面に係る化合物半導体装置は、複数の単位トランジスタを含むヘテロ接合バイポーラトランジスタと、複数の単位トランジスタのエミッタと電気的に接続されたバンプと、を備える化合物半導体装置であって、複数の単位トランジスタが、第１の方向に配列され、バンプが、複数の単位トランジスタのエミッタ上に、第１の方向に延伸して配置され、複数の単位トランジスタのうちの少なくとも１つの単位トランジスタのエミッタが、バンプの第１の方向における中心線から、第１の方向と垂直な第２の方向における一方の側に偏位して配置され、複数の単位トランジスタのうちの他の少なくとも１つの単位トランジスタのエミッタが、バンプの第１の方向における中心線から、第２の方向における他方の側に偏位して配置される。
本発明によれば、複数の単位トランジスタにより構成されるＨＢＴを含む化合物半導体装置において、熱抵抗を低減させることができる。
本発明の一実施形態である化合物半導体装置１００Ａの平面図である。 化合物半導体装置１００Ａを構成するセルの回路図である。 図１に示すＡ−Ａ’線における断面図である。 化合物半導体装置１００Ａをフリップチップ実装した例を示す図である。 バンプ１４０の中心線１５０に沿ってエミッタ３３０が直線的に配列された例を示す図である（直線配置）。 直線配置において、エミッタ３３０が、バンプ１４０の中心線１５０から一方の側（＋Ｙ側）に偏位して配列された例を示す図である。 化合物半導体装置１００Ａと同様に、エミッタ３３０が、バンプ１４０の中心線１５０から、一方の側（＋Ｙ側）及び他方の側（−Ｙ側）に交互に偏位して配列された例を示す図である。 エミッタ３３０の偏位量と熱抵抗との関係を示すシミュレーションである。 本発明の一実施形態である化合物半導体装置１００Ｂの平面図である。 本発明の一実施形態である化合物半導体装置１００Ｃの平面図である。 本発明の一実施形態である化合物半導体装置１００Ｄの平面図である。 本発明の一実施形態である電力増幅モジュール１０００の構成を示す図である。
図１は、本発明の一実施形態である化合物半導体装置１００Ａの平面図である。図２は、化合物半導体装置１００Ａを構成するセルの回路図である。図３は、図１に示すＡ−Ａ’線における断面図である。図４は、化合物半導体装置１００Ａをフリップチップ実装した例を示す図である。図１〜４を参照して、化合物半導体装置１００Ａの構成について説明する。
図１に示すように、化合物半導体装置１００Ａは、複数の単位トランジスタ１１０を含む。これら複数の単位トランジスタ１１０により、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が形成される。単位トランジスタ１１０は、「フィンガー」とも呼ばれる。図１に示す例では、１６個の単位トランジスタ１１０により、ＨＢＴが形成されている。即ち、ＨＢＴのフィンガー数は１６である。なお、ＨＢＴのフィンガー数は１６に限られない。
単位トランジスタ１１０は、キャパシタ１１１及び抵抗１１２とともに、セル１２０を構成する。図２には、セル１２０の回路図が示されている。各セル１２０は、入力されるＲＦ信号を増幅して単位トランジスタ１１０のコレクタから増幅信号を出力する。複数のセル１２０は、並列に接続され、ＲＦ信号を増幅する増幅器を構成する。
キャパシタ１１１は、ＲＦ信号が入力されるＲＦ入力配線１３０と、単位トランジスタ１１０のベースに接続されるベース配線１３１との間に形成される。キャパシタ１１１は、例えば、ＲＦ入力配線１３０とベース配線１３１との間に、ＭＩＭ（Metal-Insulator-Metal）容量として形成することができる。キャパシタ１１１は、ＲＦ信号のＤＣ成分をカットして出力する。
抵抗１１２は、一端がバイアス制御配線１３２に接続され、他端がベース配線１３１に接続される。この抵抗１１２を介して、単位トランジスタ１１０のベースにバイアスが供給される。
単位トランジスタ１１０のベースは、ベース配線１３１と接続される。単位トランジスタ１１０のコレクタは、コレクタ配線１３３と接続される。単位トランジスタ１１０のエミッタは、エミッタ配線１３４と接続される。図１に示すように、エミッタ配線１３４は、バンプ１４０と接続される。バンプ１４０が接地されることにより、単位トランジスタ１１０のエミッタが接地される。
図３を参照して、単位トランジスタ１１０の断面構造について説明する。単位トランジスタ１１０は、サブコレクタ３００、コレクタ３１０、コレクタ電極３１１、ベース３２０、ベース電極３２１、エミッタ３３０、及びエミッタ電極３３１を含む。
サブコレクタ３００は、例えば、ヒ化ガリウム（ＧａＡｓ）基板３４０上に形成されている。コレクタ３１０及びコレクタ電極３１１は、サブコレクタ３００上に形成されている。ベース３２０は、コレクタ３１０上に形成されている。ベース電極３２１は、ベース３２０上に形成されている。
図３に示すように、コレクタ３１０は、サブコレクタ３００及びコレクタ電極３１１を介して、コレクタ配線１３３と電気的に接続される。また、ベース３２０は、ベース電極３２１を介して、ベース配線１３１と電気的に接続される。そして、エミッタ３３０は、エミッタ電極３３１及びエミッタ配線１３４，３３２を介して、バンプ１４０と電気的に接続される。図３に示すように、バンプ１４０は、エミッタ３３０上に積層されて形成されている。
図４に示すように、化合物半導体装置１００Ａは、表面実装部品（ＳＭＤ：Surface Mount Device）４００等とともに、モジュール基板４１０上に実装される。化合物半導体装置１００Ａは、バンプ１４０がモジュール基板４１０側に向けられ（即ち、フェイスダウンされ）、バンプ１４０が接地面４２０に接続される。
ここで、化合物半導体装置１００Ａにおける、単位トランジスタ１１０及びバンプ１４０の配置について説明する。図１に示すように、複数の単位トランジスタ１１０は、図１に示すＸ軸方向（第１の方向）に並べて配置されている。また、バンプ１４０は、複数の単位トランジスタ１１０のエミッタ３３０上に形成され、Ｘ軸方向に延伸している。そして、バンプ１４０側から見て、各単位トランジスタ１１０のエミッタ３３０は、少なくとも一部がバンプ１４０に覆われている。また、複数の単位トランジスタ１１０のエミッタ３３０は、バンプ１４０の中心線１５０から、図１に示すＹ軸方向（第２の方向）における一方の側（例えば＋Ｙ側）及び他方の側（例えば−Ｙ側）に交互に偏位して配置されている。
このような配置により、全ての単位トランジスタ１１０のエミッタ３３０をバンプ１４０の中心線１５０に沿って一直線上に配置する場合と比較して、熱源（エミッタ３３０）の位置を分散させることができる。これにより、化合物半導体装置１００Ａでは、全ての単位トランジスタ１１０のエミッタ３３０をバンプ１４０の中心線１５０に沿って一直線上に配置する場合よりも、熱抵抗を低減させることが可能となる。
また、図１に示すように、化合物半導体装置１００Ａでは、各単位トランジスタ１１０のエミッタ３３０の一部が、バンプ１４０で覆われていない。これにより、バンプ１４０によってエミッタ３３０の全部が覆われている場合と比較して、エミッタ３３０への応力が緩和され、単位トランジスタ１１０の通電寿命を延ばすことが可能となる。
図５Ａ〜図５Ｃ及び図６を参照して、バンプ１４０とエミッタ３３０との位置関係による熱抵抗の変化について説明する。
図５Ａは、バンプ１４０の中心線１５０に沿ってエミッタ３３０が直線的に配列された例を示す図である（直線配置）。図５Ｂは、直線配置において、エミッタ３３０が、バンプ１４０の中心線１５０から一方の側（＋Ｙ側）に偏位して配列された例を示す図である。図５Ｃは、化合物半導体装置１００Ａと同様に、エミッタ３３０が、バンプ１４０の中心線１５０から、一方の側（＋Ｙ側）及び他方の側（−Ｙ側）に交互に偏位して配列された例を示す図である。
図６は、エミッタ３３０の偏位量と熱抵抗との関係を示すシミュレーション結果である。図６において、横軸は、バンプ１４０の中心線からのエミッタ３３０の中心の偏位量（μｍ）、縦軸は、熱抵抗（℃／Ｗ）を示している。また、図６において、「直線配置」の線は、図５Ａ及び図５Ｂの配置に対応し、「千鳥配置」の線は、図５Ｃの配置に対応する。
なお、シミュレーションは、バンプ１４０のＹ軸方向の長さを７５μｍ、エミッタ３３０のＹ軸方向の長さを４０μｍとし、エミッタ３３０の偏位量を０μｍ、１０μｍ、２０μｍ、３０μｍ、４０μｍ、５０μｍに変化させて行った。
また、エミッタ３３０の偏位が０μｍ、１０μｍ、２０μｍ、３０μｍ、４０μｍ、５０μｍの場合における、バンプ１４０の端部からのエミッタ３３０のはみ出し量ｄは、順に、０μｍ、０μｍ、２．５μｍ、１２．５μｍ、２２．５μｍ、３２．５μｍである。
図６に示すように、「直線配置」では、図５Ｂに示すようにエミッタ３３０の偏位を増やしていくと、エミッタ３３０を偏位させていない場合（Ａ点）と比較して、偏位量が１０μｍの場合に熱抵抗の微小な低減は見られるものの、偏位量の増加とともに熱抵抗が増加している。
他方、図６に示すように、「千鳥配置」では、偏位量が１０μｍ、２０μｍ、３０μｍの点において、エミッタ３３０を偏位させていない場合（Ａ点）よりも、熱抵抗が低減されている。
このように、シミュレーション結果からも、バンプ１４０の中心線からエミッタ３３０が一方の側（＋Ｙ側）と他方の側（−Ｙ側）とに偏位して配置されることにより、エミッタ３３０を偏位させていない場合（Ａ点）と比較して、熱抵抗を低減させることが可能であることがわかる。
また、シミュレーション結果によれば、「千鳥配置」では、エミッタ３３０のはみ出し量ｄが２．５μｍ（偏位量２０μｍ）及び１２．５μｍ（偏位量３０μｍ）の場合においても、エミッタ３３０を偏位させていない場合（Ａ点）と比較して、熱抵抗を低減させることが可能である。即ち、「千鳥配置」では、各単位トランジスタ１１０のエミッタ３３０の一部が、バンプ１４０で覆われていない状態においても、熱抵抗を低減させることが可能である。そして、このような構成の場合、バンプ１４０によってエミッタ３３０の全部が覆われている場合と比較して、エミッタ３３０への応力が緩和され、単位トランジスタ１１０の通電寿命を延ばすことが可能となる。
次に、化合物半導体装置１００Ａの変形例について説明する。なお、化合物半導体装置１００Ａと同一の要素には同一の符号を付して説明を省略する。
図７は、本発明の一実施形態である化合物半導体装置１００Ｂの平面図である。化合物半導体装置１００Ｂにおいては、複数の単位トランジスタ１１０が複数のブロックに分割されており、ブロックごとに、バンプ１４０が設けられている。具体的には、８つの単位トランジスタ１１０ごとに、ブロック７００，７１０が設けられている。
図８は、本発明の一実施形態である化合物半導体装置１００Ｃの平面図である。化合物半導体装置１００Ｃにおいても、複数の単位トランジスタ１１０が複数のブロックに分割されており、ブロックごとに、バンプ１４０が設けられている。具体的には、４つの単位トランジスタ１１０ごとに、ブロック８００，８１０，８２０，８３０が設けられている。
図９は、本発明の一実施形態である化合物半導体装置１００Ｄの平面図である。化合物半導体装置１００Ｄにおいては、単位トランジスタ１１０が２個ずつ交互に偏位して配置されている。このように、単位トランジスタ１１０は、１個ずつに限らず、複数個ずつ交互に偏位して配置されてもよい。なお、図９に示す例では、単位トランジスタ１１０を２個ずつまとめているが、単位トランジスタ１１０をまとめる個数は３個以上であってもよい。
図７〜図９に示した構成においても、単位トランジスタ１１０のエミッタ３３０をバンプ１４０の中心線から偏位して配置することにより、化合物半導体装置１００Ａと同様に、熱抵抗を低減させることが可能である。
図１０は、本発明の一実施形態である電力増幅モジュール１０００の構成を示す図である。電力増幅モジュール１０００は、３段の増幅器１０１０，１０２０，１０３０を備える。増幅器１０１０，１０２０，１０３０のそれぞれは、入力されるＲＦ信号を増幅して出力する。電力増幅モジュール１０００では、例えば、最終段の増幅器１０３０が、化合物半導体装置１００Ａを用いて構成されている。このように、増幅器１０３０に化合物半導体装置１００Ａを用いることにより、増幅器１０３０における熱抵抗を低減させることが可能となる。なお、化合物半導体装置１００Ａを増幅器１０１０，１０２０に用いることも可能であるが、特に、最終段の増幅器１０３０は電流量が大きいため、化合物半導体装置１００Ａを増幅器１０３０に用いることによる熱抵抗の低減効果が大きい。また、化合物半導体装置１００Ａに限らず、他の化合物半導体装置１００Ｂ〜１００Ｄを電力増幅モジュール１０００に適用することも可能である。
以上、本発明の実施形態について説明した。本実施形態によれば、複数の単位トランジスタ１１０のうちの少なくとも１つの単位トランジスタ１１０のエミッタ３３０が、バンプ１４０の中心線１５０から一方の側（例えば＋Ｙ側）に偏位して配置され、複数の単位トランジスタ１１０のうちの他の少なくとも１つの単位トランジスタ１１０のエミッタ３３０が、バンプ１４０の中心線１５０から他方の側（例えば−Ｙ側）に偏位して配置される。
このような構成により、全ての単位トランジスタ１１０のエミッタ３３０をバンプ１４０の中心線１５０に沿って一直線上に配置する場合と比較して、熱源の位置を分散させることができる。これにより、化合物半導体装置１００Ａ〜１００Ｄでは、全ての単位トランジスタ１１０のエミッタ３３０をバンプ１４０の中心線１５０に沿って一直線上に配置する場合よりも、熱抵抗を低減させることが可能となる。
なお、化合物半導体装置１００Ａ〜１００Ｄでは、全ての単位トランジスタをバンプ１４０の中心線１５０から偏位して配置したが、一部の単位トランジスタ１１０は、中心線１５０上に配置されていてもよい。
また、本実施形態によれば、バンプ１４０の中心線１５０から偏位して配置されたエミッタ３３０の一部が、バンプ１４０で覆われていない構成とすることができる。これにより、バンプ１４０によってエミッタ３３０の全部が覆われている場合と比較して、エミッタ３３０への応力が緩和され、単位トランジスタ１１０の通電寿命を延ばすことが可能となる。
また、本実施形態によれば、化合物半導体装置１００Ａ，１００Ｂのように、複数の単位トランジスタ１１０のエミッタ３３０を、バンプ１４０の中心線１５０から、一方の側（例えば＋Ｙ側）と他方の側（例えば−Ｙ側）とに交互に偏位して配置することができる。このような構成により、全ての単位トランジスタ１１０のエミッタ３３０をバンプ１４０の中心線１５０に沿って一直線上に配置する場合よりも、熱抵抗を低減させることが可能となる。
また、本実施形態によれば、化合物半導体装置１００Ｃ，１００Ｄのように、前記複数の単位トランジスタ１１０のエミッタ３３０を、バンプ１４０の中心線１５０から、一方の側（例えば＋Ｙ側）と他方の側（例えば−Ｙ側）とに、複数個ずつ交互に偏位して配置することができる。このような構成においても、全ての単位トランジスタ１１０のエミッタ３３０をバンプ１４０の中心線１５０に沿って一直線上に配置する場合よりも、熱抵抗を低減させることが可能となる。
また、本実施形態によれば、化合物半導体装置１００Ａ〜１００ＤにおけるＨＢＴを、ＲＦ信号を増幅する増幅素子として、電力増幅モジュールを構成することができる。これにより、熱抵抗が低減された電力増幅モジュールを構成することが可能となる。なお、本実施形態では、化合物半導体装置１００Ａ〜１００Ｄを電力増幅モジュール１０００に適用する例を示したが、本発明の化合物半導体装置の適用範囲は、電力増幅モジュールに限られない。
また、本実施形態によれば、電力増幅モジュールが複数段の増幅器を備える場合において、化合物半導体装置１００Ａ〜１００ＤにおけるＨＢＴを、最終段の増幅器における増幅素子とすることができる。電流量が大きい最終段の増幅器１０３０に化合物半導体装置１００Ａ〜１００Ｄを適用することにより、熱抵抗の低減効果を大きくすることができる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ 化合物半導体装置
１１０ 単位トランジスタ
１１１ キャパシタ
１１２ 抵抗
１２０ セル
１３０ ＲＦ入力配線
１３１ ベース配線
１３２ バイアス制御配線
１３３ コレクタ配線
３００ サブコレクタ
３１０ コレクタ
３１１ コレクタ電極
３２０ ベース
３２１ ベース電極
３３０ エミッタ
３３１ エミッタ電極
３４０ ＧａＡｓ基板
４００ 表面実装部品
４１０ モジュール基板
４２０ 接地面

Claims (9)

  1. 複数の単位トランジスタを含むヘテロ接合バイポーラトランジスタと、
    前記複数の単位トランジスタのエミッタと電気的に接続されたバンプと、
    を備える化合物半導体装置であって、
    前記複数の単位トランジスタが、第１の方向に配列され、
    前記バンプが、前記複数の単位トランジスタのエミッタ上に、前記第１の方向に延伸して配置され、
    複数の単位トランジスタは、前記バンプの前記第１の方向に延びる中心線から前記第１の方向と垂直な第２の方向における一方の側に配置されたエミッタを有する第１の単位トランジスタと、前記バンプの前記中心線から前記第２の方向における他方の側に配置されたエミッタを有する第２の単位トランジスタとを含み、
    前記第１及び第２の単位トランジスタのそれぞれのエミッタは、一部が前記バンプに覆われておらず残りの部分が前記バンプで覆われ、前記エミッタの長手方向と前記第１の方向とは直交している、
    化合物半導体装置。
  2. 請求項１に記載の化合物半導体装置であって、
    複数の前記第１の単位トランジスタ及び複数の前記第２の単位トランジスタを備え、
    前記第１及び第２の単位トランジスタのエミッタが、前記バンプの前記中心線から前記一方の側と前記他方の側とに一つずつ交互に配置された、
    化合物半導体装置。
  3. 請求項１に記載の化合物半導体装置であって、
    複数の前記第１の単位トランジスタ及び複数の前記第２の単位トランジスタを備え、
    前記第１及び第２の単位トランジスタのエミッタが、前記バンプの前記中心線から前記一方の側と前記他方の側とに複数個ずつ交互に配置された、
    化合物半導体装置。
  4. 請求項１〜３の何れか一項に記載の化合物半導体装置であって、
    前記第１及び第２の単位トランジスタのエミッタが、前記バンプの前記中心線に重ならないように配置された、
    化合物半導体装置。
  5. 請求項１〜４の何れか一項に記載の化合物半導体装置であって、
    前記第１の単位トランジスタのエミッタの前記第２の方向に延びる中心線が、前記第２の単位トランジスタのエミッタの前記第２の方向に延びる中心線と、前記第２の方向において重ならない、
    化合物半導体装置。
  6. 請求項２に記載の化合物半導体装置であって、
    前記第１及び第２の単位トランジスタのそれぞれのエミッタは、一部が前記バンプに覆われておらず残りの部分が前記バンプで覆われており、
    前記バンプの前記中心線と、前記第１の単位トランジスタの前記第１の方向に延びる中心線との間隔、及び、前記バンプの前記中心線と、前記第２の単位トランジスタの前記第１の方向に延びる中心線との間隔が、１０μｍ以上３０μｍ以下である、
    化合物半導体装置。
  7. 請求項６に記載の化合物半導体装置であって、
    前記第１及び第２の単位トランジスタのそれぞれのエミッタの前記一部の前記第２の方向の長さが０μｍ以上１２．５μｍ以下である、
    化合物半導体装置。
  8. 請求項１〜７の何れか一項に記載の化合物半導体装置を備える電力増幅モジュールであって、
    前記ヘテロ接合バイポーラトランジスタは、無線周波数信号を増幅する増幅素子である、
    電力増幅モジュール。
  9. 請求項８に記載の電力増幅モジュールであって、
    前記電力増幅モジュールは、複数段の増幅器を備え、
    前記ヘテロ接合バイポーラトランジスタは、前記複数段の増幅器のうちの最終段の増幅器における前記増幅素子である、
    電力増幅モジュール。
JP2014240327A 2014-11-27 2014-11-27 化合物半導体装置 Active JP6071009B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2014240327A JP6071009B2 (ja) 2014-11-27 2014-11-27 化合物半導体装置
TW104133498A TWI580044B (zh) 2014-11-27 2015-10-13 化合物半導體裝置及電力增幅模組
US14/932,497 US9825156B2 (en) 2014-11-27 2015-11-04 Compound semiconductor device
CN201510829130.0A CN105655393B (zh) 2014-11-27 2015-11-25 化合物半导体装置
US15/229,730 US9831329B2 (en) 2014-11-27 2016-08-05 Compound semiconductor device
US15/709,017 US10276701B2 (en) 2014-11-27 2017-09-19 Compound semiconductor device
US16/355,172 US10714602B2 (en) 2014-11-27 2019-03-15 Compound semiconductor device
US16/568,154 US10868155B2 (en) 2014-11-27 2019-09-11 Compound semiconductor device
US17/097,937 US11508834B2 (en) 2014-11-27 2020-11-13 Compound semiconductor device
US17/398,909 US11869957B2 (en) 2014-11-27 2021-08-10 Compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014240327A JP6071009B2 (ja) 2014-11-27 2014-11-27 化合物半導体装置

Publications (3)

Publication Number Publication Date
JP2016103540A JP2016103540A (ja) 2016-06-02
JP2016103540A5 JP2016103540A5 (ja) 2016-08-04
JP6071009B2 true JP6071009B2 (ja) 2017-02-01

Family

ID=56079674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014240327A Active JP6071009B2 (ja) 2014-11-27 2014-11-27 化合物半導体装置

Country Status (4)

Country Link
US (4) US9825156B2 (ja)
JP (1) JP6071009B2 (ja)
CN (1) CN105655393B (ja)
TW (1) TWI580044B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
US10734310B2 (en) * 2017-12-06 2020-08-04 Murata Manufacturing Co., Ltd. Semiconductor apparatus
CN109887911B (zh) * 2017-12-06 2023-08-25 株式会社村田制作所 半导体装置
JP2019102724A (ja) 2017-12-06 2019-06-24 株式会社村田製作所 半導体素子
JP2019149485A (ja) 2018-02-27 2019-09-05 株式会社村田製作所 半導体装置
JP2020010005A (ja) 2018-07-12 2020-01-16 株式会社村田製作所 半導体装置
JP2020088153A (ja) 2018-11-26 2020-06-04 株式会社村田製作所 半導体装置
JP2020119974A (ja) 2019-01-23 2020-08-06 株式会社村田製作所 半導体装置
TWI747145B (zh) 2019-03-19 2021-11-21 日商村田製作所股份有限公司 半導體裝置及放大器模組
JP7516786B2 (ja) 2019-06-21 2024-07-17 株式会社村田製作所 半導体装置及びその製造方法
JP2021048250A (ja) 2019-09-18 2021-03-25 株式会社村田製作所 半導体装置
TWI785503B (zh) 2020-03-11 2022-12-01 日商村田製作所股份有限公司 Ｒｆ電路模組及其製造方法
JP7533099B2 (ja) 2020-10-07 2024-08-14 株式会社村田製作所 半導体装置
JP7625825B2 (ja) 2020-10-21 2025-02-04 株式会社村田製作所 半導体装置
WO2022209734A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209731A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022224957A1 (ja) * 2021-04-23 2022-10-27 株式会社村田製作所 半導体装置
WO2022224956A1 (ja) * 2021-04-23 2022-10-27 株式会社村田製作所 半導体装置
TWI789073B (zh) * 2021-10-25 2023-01-01 國立清華大學 射頻積體電路
JP2024141570A (ja) * 2023-03-29 2024-10-10 株式会社村田製作所 半導体装置、半導体モジュール、及びシステム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
US5469108A (en) * 1994-08-15 1995-11-21 Texas Instruments Incorporated Reactively compensated power transistor circuits
JP2953972B2 (ja) * 1995-01-27 1999-09-27 日本電気株式会社 半導体装置
JPH10135236A (ja) * 1996-10-31 1998-05-22 Sanyo Electric Co Ltd 化合物半導体装置
US6034383A (en) * 1997-11-13 2000-03-07 Northrop Grumman Corporation High power density microwave HBT with uniform signal distribution
JP4054456B2 (ja) * 1998-09-28 2008-02-27 シャープ株式会社 高周波増幅器
JP3660832B2 (ja) * 1999-08-02 2005-06-15 松下電器産業株式会社 半導体集積回路装置
JP2002076014A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 高周波用半導体装置
GB0126895D0 (en) * 2001-11-08 2002-01-02 Denselight Semiconductors Pte Fabrication of a heterojunction bipolar transistor with intergrated mim capaci or
JP2004087532A (ja) * 2002-08-22 2004-03-18 Matsushita Electric Ind Co Ltd バイポーラトランジスタ、発振回路および電圧制御型発振装置
JP2004095714A (ja) 2002-08-30 2004-03-25 Toshiba Corp 化合物半導体装置
US6803643B2 (en) * 2002-09-30 2004-10-12 M/A-Com, Inc. Compact non-linear HBT array
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
WO2005052997A2 (en) * 2003-11-21 2005-06-09 Wisconsin Alumni Resarch Foundation Solid-state high power device and method
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP4959140B2 (ja) * 2005-02-04 2012-06-20 株式会社日立超エル・エス・アイ・システムズ 半導体装置
KR100677816B1 (ko) * 2005-03-28 2007-02-02 산요덴키가부시키가이샤 능동 소자 및 스위치 회로 장치
US7282997B2 (en) * 2005-04-29 2007-10-16 Triquint Semiconductor, Inc. Thermal coupling device
JP2007053148A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体モジュール
JP2007242727A (ja) * 2006-03-06 2007-09-20 Sharp Corp ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
JP2008131017A (ja) 2006-11-27 2008-06-05 Toyota Industries Corp 半導体装置
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
KR102250612B1 (ko) 2012-06-14 2021-05-10 스카이워크스 솔루션즈, 인코포레이티드 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
TWI540722B (zh) * 2013-04-17 2016-07-01 穩懋半導體股份有限公司 異質接面雙極電晶體佈局結構
US10069466B2 (en) * 2015-10-22 2018-09-04 Skyworks Solutions, Inc. Direct substrate to solder bump connection for thermal management in flip chip amplifiers

Also Published As

Publication number Publication date
CN105655393B (zh) 2018-10-26
TWI580044B (zh) 2017-04-21
US20160155830A1 (en) 2016-06-02
US10276701B2 (en) 2019-04-30
US20190214489A1 (en) 2019-07-11
CN105655393A (zh) 2016-06-08
US20180006144A1 (en) 2018-01-04
JP2016103540A (ja) 2016-06-02
US10714602B2 (en) 2020-07-14
TW201622142A (zh) 2016-06-16
US9831329B2 (en) 2017-11-28
US20160343837A1 (en) 2016-11-24
US9825156B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
JP6071009B2 (ja) 化合物半導体装置
CN107431463B (zh) 具有针对增强的耐热性的交错共射共基布局的功率放大器
TWI681524B (zh) 半導體晶片
JP2016103540A5 (ja)
CN107785342B (zh) 半导体装置
US10868155B2 (en) Compound semiconductor device
KR20180134279A (ko) 전력 증폭 회로
TW202025621A (zh) 高頻功率放大器以及功率放大模組
CN107769740B (zh) 高频放大器模块
CN110719075B (zh) 半导体装置
US11289434B2 (en) Semiconductor element and power amplification device
US10230338B2 (en) High-frequency amplifier module
US20190123003A1 (en) Semiconductor device
US11869957B2 (en) Compound semiconductor device
JP2020072222A (ja) 半導体装置及び増幅器
WO2015162815A1 (ja) 半導体素子及び高周波増幅器モジュール
WO2013008587A1 (ja) 半導体集積回路およびそれを搭載したモジュール
KR20150137037A (ko) Hbt-cmos 하이브리드 전력 증폭기
JP2006294901A (ja) 電力増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160616

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160715

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R150 Certificate of patent or registration of utility model

Ref document number: 6071009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150