JP6122423B2 - Ledパッケージ及びその製造方法 - Google Patents

Ledパッケージ及びその製造方法 Download PDF

Info

Publication number
JP6122423B2
JP6122423B2 JP2014514273A JP2014514273A JP6122423B2 JP 6122423 B2 JP6122423 B2 JP 6122423B2 JP 2014514273 A JP2014514273 A JP 2014514273A JP 2014514273 A JP2014514273 A JP 2014514273A JP 6122423 B2 JP6122423 B2 JP 6122423B2
Authority
JP
Japan
Prior art keywords
wiring
mounting member
led element
stress relaxation
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014514273A
Other languages
English (en)
Other versions
JPWO2013168223A1 (ja
Inventor
謙磁 塚田
謙磁 塚田
政利 藤田
政利 藤田
雅登 鈴木
雅登 鈴木
明宏 川尻
明宏 川尻
和裕 杉山
和裕 杉山
良崇 橋本
良崇 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Corp
Original Assignee
Fuji Machine Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Machine Manufacturing Co Ltd filed Critical Fuji Machine Manufacturing Co Ltd
Publication of JPWO2013168223A1 publication Critical patent/JPWO2013168223A1/ja
Application granted granted Critical
Publication of JP6122423B2 publication Critical patent/JP6122423B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0364Manufacture or treatment of packages of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8314Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07131Means for applying material, e.g. for deposition or forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9413Dispositions of bond pads on encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、搭載部材上に搭載したLED素子の電極部と該搭載部材側の電極部との間を接続する配線の信頼性を向上させたLEDパッケージ及びその製造方法に関する発明である。
従来より、LED素子等の半導体素子の実装工程では、半導体素子を搭載部材(回路基板、リードフレーム等)にダイボンドした後に、該半導体素子側の電極部と搭載部材側の電極部との間をワイヤボンディングで配線するのが一般的である。
しかし、特許文献1(特許第3992038号公報)に記載されているように、ワイヤボンディングを行うときの機械的なストレスによって不良が発生する可能性があるため、ワイヤボンディングに代わる接続信頼性の高い実装構造を低コストで実現することを目的として、配線基板上に搭載した半導体素子の周囲に流動性の樹脂材料をディスペンサで吐出して硬化させて、半導体素子の上面と配線基板の表面との間を傾斜面でつなぐ樹脂スロープを形成した後、半導体素子上面の電極部と配線基板の電極部との間を接続する配線の経路に沿ってインクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成することが提案されている。
或は、特許文献2(特開2005−50911号公報)に記載されているように、搭載部材に形成した素子搭載凹部内に半導体素子を搭載することで、半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを同一高さとすると共に、該搭載部材の素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間(溝)に絶縁体を埋め込むことで、半導体素子上面の電極部と搭載部材の電極部との間の配線経路を平坦化して、該配線経路に沿ってインクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成することが提案されている。
特許第3992038号公報 特開2005−50911号公報
上記特許文献1,2の配線構造では、半導体素子上面の電極部と搭載部材の電極部との間を接続する配線は、配線経路に位置する複数の材料(半導体チップの電極部、半導体チップ、スロープ樹脂・埋込み樹脂、搭載部材、搭載部材の電極部等)に跨がって形成する必要がある。配線経路の材料境界部に出来る大きな段差は、樹脂スロープや埋込み樹脂によって埋めるようにしているが、実際には材料境界部の段差を完全に0にすることは困難であり、微小な段差が残ってしまう。また、半導体チップ上面と電極部との間や、搭載部材上面と電極部との間にも、微小な段差が存在する。液滴吐出法や印刷法では、配線経路に微小な段差があっても配線を描画できる利点があるが、配線描画後に配線を所定の焼成温度で乾燥・焼成するため、乾燥・焼成時の加熱・放熱により配線が膨張・収縮したり、製造後の通電使用時の温度サイクルによって配線が膨張・収縮する。この際、配線と下地との膨張・収縮の差によって該配線の段差部の角部に応力が集中的に作用して、該段差部の角部で該配線が断線することがあった。
そこで、本発明が解決しようとする課題は、LED素子の電極部と該搭載部材側の電極部との間を接続する配線が膨張・収縮の繰り返しにより段差部の角部で断線することを極力防止できるLEDパッケージ及びその製造方法を提供することである。
上記課題を解決するために、本発明は、搭載部材上にLED素子搭載され、該LED素子側の電極部と該搭載部材側の電極部との間を接続する配線形成されたLEDパッケージにおいて、前記LED素子は、前記LED素子側の電極部と前記搭載部材側の電極部が、同じ高さとなるように前記搭載部材に埋め込まれ、前記LED素子の周囲には透明な埋込み樹脂層が形成され、前記配線の下地となる、前記LED素子側の電極部、該LED素子の上面、前記透明な埋込み樹脂層、前記搭載部材、及び、該搭載部材側の電極部上に、該LED素子側の電極部、該LED素子の上面、該透明な埋込み樹脂層、該搭載部材、及び、該搭載部材側の電極部により形成される段差部と該配線との膨張・収縮の差によって該配線に加わる応力を緩和するための応力緩和膜が、該LED素子側の電極部のうちの該搭載部材側の電極部に近い側の一部と該搭載部材側の電極部のうちの該LED素子側の電極部に近い側の一部とに跨がって直線状又は直線帯状に形成され、該応力緩和膜上に、該LED素子側の電極部のうちの該応力緩和膜で覆われていない部分と該搭載部材側の電極部のうちの該応力緩和膜で覆われていない部分とに跨がって該配線が形成されていることを特徴とするものである。このようにすれば、配線の下地の段差部と配線との膨張・収縮の差によって配線の段差部に作用する応力を応力緩和膜によって緩和できるため、液滴吐出法や印刷法で形成した配線が膨張・収縮の繰り返しにより段差部の角部で断線することを極力防止できる。
この場合、応力緩和膜は、配線との線膨張率の差が所定値以下(例えば40ppm/℃以下)となる材料で形成すれば良い。要するに、応力緩和膜は、配線との線膨張率の差ができるだけ小さい材料で形成すれば良い。応力緩和膜と配線との線膨張率の差が小さくなるほど、応力緩和膜による応力緩和効果が大きくなるためである。
また、応力緩和膜を液滴吐出法又は印刷法で形成すれば、配線と同程度の位置精度で応力緩和膜を能率良く形成できる。その他、応力緩和膜として用いる絶縁フィルム又は固体状の絶縁物を下地や配線に接合するようにしても良い。
図1は本発明の実施例1のLEDパッケージの構造を示す断面図である。 図2は本発明の実施例1のLEDパッケージの平面図である。 図3は本発明に関連する参考例としての実施例2のLEDパッケージの構造を示す断面図である。 図4は本発明の実施例3のLEDパッケージの構造を示す断面図である。 図5は本発明の実施例4のLEDパッケージの構造を示す断面図である。 図6は本発明の実施例5のLEDパッケージの平面図である。
以下、本発明を実施するための形態を具体化した幾つかの実施例を説明する。
本発明の実施例1を図1及び図2に基づいて説明する。
搭載部材10は、リードフレーム11に素子搭載凹部12を有するパッケージ本体13を絶縁性樹脂で成形して構成されている。このパッケージ本体13の素子搭載凹部12の底面中央部には、半導体素子であるLED素子14(発光素子)がダイボンディング(接合)されている。素子搭載凹部12の深さ寸法(高さ寸法)は、LED素子14の高さ寸法とほぼ同一に設定され、素子搭載凹部12内に搭載したLED素子14上面の電極部15がパッケージ本体13上面のリードフレーム11の電極部11aとほぼ同じ高さとなっている。
パッケージ本体13の素子搭載凹部12内のうちのLED素子14の周囲に、透明な絶縁性樹脂をインクジェット、ディスペンサ等の液滴吐出法により充填して透明な埋込み樹脂層16が形成されている。これにより、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間をつなぐ配線経路は、LED素子14の周囲に充填された埋込み樹脂層16により段差(凹凸)が小さくなっており、該埋込み樹脂層16の上面に、後述する配線17とその下地との間に介在させる絶縁性の応力緩和膜18がLED素子14上面の電極部15のうちのパッケージ本体13上面の電極部11aに近い側の一部とパッケージ本体13上面の電極部11aのうちの該LED素子14上面の電極部15に近い側の一部とに跨がって直線線状又は直線帯状に形成されている。本実施例1では、図1に示すように、配線17の下地は、LED素子14上面の電極部15、該LED素子14の上面、透明な埋込み樹脂層16、パッケージ本体13、及び、その電極部11aから構成されている。
この応力緩和膜18は、配線17との線膨張率の差が所定値A以下(例えば40ppm/℃以下)で且つヤング率が所定値B以上(例えば2.8GPa以上)の絶縁性材料、より好ましくは、配線17との線膨張率の差ができるだけ小さく、且つヤング率ができるだけ大きい絶縁性材料で形成されている。この応力緩和膜18の形成方法は、インクジェット、ディスペンサ等の液滴吐出法又は印刷法により、上記絶縁性材料のインクを配線経路上に吐出又は印刷して、応力緩和膜18のパターンを配線経路上に線状又は帯状に描画して乾燥・硬化させて応力緩和膜18を形成する。
ここで、応力緩和膜18の材料としては、例えば、エポキシ樹脂系、ポリイミド樹脂系、ガラス(SiO2 )系等の絶縁性材料があり、これらの絶縁性材料の中から、線膨張率とヤング率とその他の特性(例えば光透過性、耐湿性、埋込み樹脂層16及び配線17に対する密着性等)を考慮して選択すれば良い。
そして、応力緩和膜18の乾燥・硬化後に、インクジェット、ディスペンサ等の液滴吐出法又は印刷法により導電性のインク(Ag等の導体粒子を含むインク)を応力緩和膜18上に吐出又は印刷して、配線17のパターンをLED素子14上面の電極部15のうちの応力緩和膜18で覆われていない部分とパッケージ本体13上面の電極部11aのうちの応力緩和膜18で覆われていない部分とに跨がって応力緩和膜18上に描画し、これを乾燥して焼成して、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間を配線17で接続する。この際、配線17の焼成温度は、200℃程度(例えば180℃以上)で、焼成時間は30分〜60分程度である。
この場合、応力緩和膜18は、配線17が該応力緩和膜18からはみ出さないように該配線17の線幅よりも製造ばらつき相当値以上太い線幅に形成されている。具体的には、応力緩和膜18の線幅は、例えば、配線17の線幅の1.2〜2.5倍、より好ましくは、1.5〜2.0倍の範囲で設定すると良い。
ところで、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間を接続する配線17は、配線経路に位置する複数の材料(LED素子14上面の電極部15、LED素子14の上面、埋込み樹脂層16、パッケージ本体13、リードフレーム11の電極部11a等)に跨がって形成する必要がある。前述したように、配線経路の材料境界部に出来る大きな段差(凹部)は、埋込み樹脂層16によって埋めるようにしているが、実際には材料境界部の段差を完全に0にすることは困難であり、微小な段差が
残ってしまう。また、LED素子14上面と電極部15との間や、パッケージ本体13上面と電極部11aとの間にも、微小な段差が存在し、更には、LED素子14の上面にも、微小な段差が存在する。液滴吐出法や印刷法では、配線経路に微小な段差があっても配線17を描画できる利点があるが、描画後に配線17を所定の焼成温度で乾燥・焼成するため、乾燥・焼成時の加熱・放熱により配線17が膨張・収縮したり、製造後の通電使用時の温度サイクルによって配線17が膨張・収縮する。このため、前述した従来構造のものでは、配線と下地との膨張・収縮の差によって該配線の段差部の角部に応力が集中的に作用して、該段差部の角部で該配線が断線することがあった。
これに対し、本実施例1では、配線17を形成する下地(配線経路)に、該下地と該配線17との膨張・収縮の差によって該配線17に加わる応力を緩和するための応力緩和膜18を形成し、該応力緩和膜18上に該配線17を液滴吐出法又は印刷法で形成するようにしたので、段差部での下地と配線17との膨張・収縮の差によって配線17の段差部に作用する応力を応力緩和膜18によって緩和することが可能となり、液滴吐出法や印刷法で形成した配線17が膨張・収縮の繰り返しにより段差部の角部で断線することを極力防止でき、配線17の信頼性を向上できる。
次に、図3を用いて本発明に関連する参考例としての実施例2を説明する。
本実施例2では、搭載部材である配線基板21上にLED素子14がダイボンディングされている。このLED素子14の周囲には、流動性の樹脂材料をディスペンサで吐出して、LED素子14の上面と配線基板21の上面との間を傾斜面でつなぐ絶縁性の樹脂スロープ22を形成し、該樹脂スロープ22の表面に、前記実施例1と同様の応力緩和膜18が液滴吐出法又は印刷法によりLED素子14上面の電極部15と配線基板21上面の電極部23とに跨がって線状又は帯状に描画している。
そして、応力緩和膜18の乾燥・硬化後に、液滴吐出法により導電性のインク(Ag等の導体粒子を含むインク)を応力緩和膜18上に吐出して、配線17のパターンをLED素子14上面の電極部15と配線基板21上面の電極部23とに跨がって応力緩和膜18上に描画し、これを乾燥して焼成して、LED素子14上面の電極部15と配線基板21上面の電極部23との間を配線17で接続する。
以上説明した本実施例2でも、前記実施例1と同様の効果を得ることができる。
次に、図4を用いて本発明の実施例3を説明する。
本実施例3では、前記実施例1の構造のLEDパッケージにおいて、配線17の上面にも、該配線17の下面側の応力緩和膜18と同様の応力緩和膜25を液滴吐出法又は印刷法により形成し、該配線17の上下両面を応力緩和膜25,18でサンドイッチ状に挟み込んだ構成としている。その他の構成は、前記実施例1と同じである。
本実施例3では、配線17の上下両面を応力緩和膜18,25でサンドイッチ状に挟み込んでいるため、応力緩和膜18,25による配線17の応力緩和効果が大きくなり、液滴吐出法や印刷法で形成した配線17が膨張・収縮の繰り返しにより段差部の角部で断線することをより確実に防止できる。
尚、前記実施例2(図3参照)の構造のLEDパッケージについても、本実施例3と同様に、配線17の上面に、該配線17の下面側の応力緩和膜18と同様の応力緩和膜を液滴吐出法又は印刷法により形成するようにしても良い。
次に、図5を用いて本発明の実施例4を説明する。
本実施例4では、前記実施例1の構造のLEDパッケージにおいて、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間をつなぐ配線経路に、応力緩和膜18を形成することなく、液滴吐出法又は印刷法により配線17のパターンを描画し、これを乾燥して焼成して、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間を配線17で接続する。この後、配線17の上面に、前記実施例3と同様の応力緩和膜25を液滴吐出法又は印刷法により形成する。
以上説明した本実施例4においても、段差部での下地と配線17との膨張・収縮の差によって配線17の段差部に作用する応力をその上面に形成した応力緩和膜25によって緩和することが可能となり、液滴吐出法や印刷法で形成した配線17が膨張・収縮の繰り返しにより段差部の角部で断線することを極力防止できる。
尚、前記実施例2(図3参照)の構造のLEDパッケージについても、本実施例4と同様に、LED素子14上面の電極部15と配線基板21上面の電極部23との間をつなぐ配線経路に、応力緩和膜18を形成することなく、液滴吐出法又は印刷法により配線17を形成し、該配線17の上面に、前記実施例3と同様の応力緩和膜を液滴吐出法又は印刷法により形成するようにしても良い。
次に、図6を用いて本発明の実施例5を説明する。
本実施例5では、前記実施例1の構造のLEDパッケージにおいて、前記実施例4と同様に、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間をつなぐ配線経路に、応力緩和膜18を形成することなく、液滴吐出法又は印刷法により配線17を形成する。この後、配線17の両側面(又は片方の側面)に沿って前記実施例3と同様の応力緩和膜27を液滴吐出法又は印刷法により形成する。
以上説明した本実施例5においても、段差部での下地と配線17との膨張・収縮の差によって配線17の段差部に作用する応力をその両側面(又は片方の側面)に沿って形成した応力緩和膜27により緩和することが可能となり、液滴吐出法や印刷法で形成した配線17が膨張・収縮の繰り返しにより段差部の角部で断線することを極力防止できる。
尚、前記実施例2(図3参照)の構造のLEDパッケージについても、本実施例5と同様に、LED素子14上面の電極部15と配線基板21上面の電極部23との間をつなぐ配線経路に、応力緩和膜18を形成することなく、液滴吐出法又は印刷法により配線17を形成し、該配線17の両側面(又は片方の側面)に沿って応力緩和膜を液滴吐出法又は印刷法により形成するようにしても良い。
また、配線17の上面に応力緩和膜を形成する場合に、応力緩和膜が配線17の幅をはみ出すように応力緩和膜を幅広に形成することで、配線17の上面及び両側面(又は片方の側面)に跨がって応力緩和膜を形成するようにしても良い。同様に、配線17の下面側に応力緩和膜を形成する場合に、応力緩和膜が配線17の幅を両側(又は片側)にはみ出すように応力緩和膜を幅広に形成することで、配線17の下面及び両側面(又は片方の側面)に跨がって応力緩和膜を形成するようにしても良い。また、配線17の下面側に応力緩和膜を形成する場合は、埋込み樹脂層16や樹脂スロープ22の上面のほぼ全体に応力緩和膜を形成するようにしても良い。また、LEDパッケージにおいて、応力緩和膜を広範囲に形成する場合は、応力緩和膜がLED素子14の光の放射を遮らないように、透明な材料で応力緩和膜を形成することが望ましい。
上記各実施例1〜5では、配線17のほぼ全長にわたって応力緩和膜18,25,27
を形成するようにしたが、下地と配線17との膨張・収縮の差によって配線17の段差部に応力が集中することを考慮して、段差部のみに応力緩和膜を形成したり、或は、段差部及びその周辺部のみに応力緩和膜を形成するようにしても良い。
また、配線17を形成する方法は、液滴吐出法又は印刷法に限定されず、めっき、PVD、導電部材の実装等のいずれかで形成するようにしても良い。
また、応力緩和膜を形成する方法も、液滴吐出法又は印刷法に限定されず、応力緩和膜として用いる絶縁フィルム又は固体状の絶縁物を下地や配線に接合するようにしても良い。
その他、本発明は、各実施例のLEDパッケージに限定されず、要旨を逸脱しない範囲内で種々変更して実施できることは言うまでもない。
10…搭載部材、11…リードフレーム、11a…電極部、12…素子搭載凹部、13…パッケージ本体、14…LED素子(半導体素子)、15…電極部、16…埋込み樹脂層、17…配線、18…応力緩和膜、21…配線基板(搭載部材)、22…樹脂スロープ、23…電極部、25,27…応力緩和膜

Claims (6)

  1. 搭載部材上にLED素子搭載され、該LED素子側の電極部と該搭載部材側の電極部との間を接続する配線形成されたLEDパッケージにおいて、
    前記LED素子は、前記LED素子側の電極部と前記搭載部材側の電極部が、同じ高さとなるように前記搭載部材に埋め込まれ、前記LED素子の周囲には透明な埋込み樹脂層が形成され、
    前記配線の下地となる、前記LED素子側の電極部、該LED素子の上面、前記透明な埋込み樹脂層、前記搭載部材、及び、該搭載部材側の電極部上に、該LED素子側の電極部、該LED素子の上面、該透明な埋込み樹脂層、該搭載部材、及び、該搭載部材側の電極部により形成される段差部と該配線との膨張・収縮の差によって該配線に加わる応力を緩和するための応力緩和膜が、該LED素子側の電極部のうちの該搭載部材側の電極部に近い側の一部と該搭載部材側の電極部のうちの該LED素子側の電極部に近い側の一部とに跨がって直線状又は直線帯状に形成され、該応力緩和膜上に、該LED素子側の電極部のうちの該応力緩和膜で覆われていない部分と該搭載部材側の電極部のうちの該応力緩和膜で覆われていない部分とに跨がって該配線が形成されていることを特徴とするLEDパッケージ。
  2. 前記配線のうちの少なくとも該配線の段差部の上面及び/又は側面にも、該配線の段差部での前記下地と該配線との膨張・収縮の差によって該配線に加わる応力を緩和するための応力緩和膜を形成したことを特徴とする請求項1に記載のLEDパッケージ。
  3. 前記配線は、液滴吐出法、印刷法、めっき、PVD、導電部材の実装のいずれかで形成されている特徴とする請求項1又は2に記載のLEDパッケージ。
  4. 前記応力緩和膜は、前記配線との線膨張率の差が所定値以下となる材料で形成されていることを特徴とする請求項1乃至3のいずれかに記載のLEDパッケージ。
  5. 前記応力緩和膜は、液滴吐出法又は印刷法で形成されていることを特徴とする請求項1乃至4のいずれかに記載のLEDパッケージ。
  6. 搭載部材上にLED素子を搭載し、該LED素子側の電極部と該搭載部材側の電極部との間を接続する配線を形成するLEDパッケージの製造方法において、
    記LED素子側の電極部と前記搭載部材側の電極部が、同じ高さとなるように前記搭載部材上に該LED素子を搭載する工程と、
    記LED素子の周囲透明な埋込み樹脂層形成する工程と、
    前記配線の下地となる、前記LED素子側の電極部、該LED素子の上面、前記透明な埋込み樹脂層、前記搭載部材、及び、該搭載部材側の電極部上に、該LED素子側の電極部、該LED素子の上面、該透明な埋込み樹脂層、該搭載部材、及び、該搭載部材側の電極部により形成される段差部と該配線との膨張・収縮の差によって該配線に加わる応力を緩和するための応力緩和膜を、該LED素子側の電極部のうちの該搭載部材側の電極部に近い側の一部と該搭載部材側の電極部のうちの該LED素子側の電極部に近い側の一部とに跨がって直線状又は直線帯状に形成する工程と、
    前記応力緩和膜上に、該LED素子側の電極部のうちの該応力緩和膜で覆われていない部分と該搭載部材側の電極部のうちの該応力緩和膜で覆われていない部分とに跨がって前記配線を液滴吐出法、印刷法、めっき、PVD、導電部材の実装のいずれかで形成する工程と
    を含むことを特徴とするLEDパッケージの製造方法
JP2014514273A 2012-05-08 2012-05-08 Ledパッケージ及びその製造方法 Expired - Fee Related JP6122423B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/061720 WO2013168223A1 (ja) 2012-05-08 2012-05-08 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013168223A1 JPWO2013168223A1 (ja) 2015-12-24
JP6122423B2 true JP6122423B2 (ja) 2017-04-26

Family

ID=49550308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514273A Expired - Fee Related JP6122423B2 (ja) 2012-05-08 2012-05-08 Ledパッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US20150207050A1 (ja)
JP (1) JP6122423B2 (ja)
WO (1) WO2013168223A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061436A1 (ja) * 2016-09-27 2018-04-05 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
WO2018079046A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置
TW201901887A (zh) * 2017-05-24 2019-01-01 以色列商奧寶科技股份有限公司 於未事先圖樣化基板上電器互連電路元件
MY199173A (en) * 2017-05-29 2023-10-18 Intel Corp Integrated circuit packages with conductive element having cavities housing electrically connected embedded components
DE102018101813A1 (de) * 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102018111175A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren
WO2020022808A1 (ko) * 2018-07-25 2020-01-30 주식회사 제이마이크로 투명 발광 디스플레이 필름, 이의 제조 방법, 및 이를 사용한 투명 발광 사이니지
WO2020066490A1 (ja) 2018-09-28 2020-04-02 株式会社村田製作所 積層体および積層体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5926262U (ja) * 1983-03-01 1984-02-18 セイコーエプソン株式会社 電子装置
JPS61214444A (ja) * 1985-03-18 1986-09-24 Fujitsu Ltd 半導体装置
JPH0536752A (ja) * 1990-12-25 1993-02-12 Hitachi Ltd 半導体装置
JP3210740B2 (ja) * 1992-08-28 2001-09-17 株式会社日立製作所 多層回路基板および電子モジュ−ルならびに電子装置
KR100449307B1 (ko) * 1998-06-12 2004-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP2005050870A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
JP2005079303A (ja) * 2003-08-29 2005-03-24 Seiko Epson Corp 半導体パッケージ、電子機器および半導体パッケージの製造方法
JP2005223067A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 電子デバイス及びその製造方法
JP5018024B2 (ja) * 2006-11-08 2012-09-05 セイコーエプソン株式会社 電子部品の実装方法、電子基板、及び電子機器
JP5336711B2 (ja) * 2007-07-09 2013-11-06 セイコーインスツル株式会社 樹脂封止型半導体装置
JP2010114221A (ja) * 2008-11-05 2010-05-20 Seiko Epson Corp 電子装置、及び電子装置の製造方法

Also Published As

Publication number Publication date
WO2013168223A1 (ja) 2013-11-14
JPWO2013168223A1 (ja) 2015-12-24
US20150207050A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
JP6122423B2 (ja) Ledパッケージ及びその製造方法
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US8207607B2 (en) Semiconductor device with resin mold
US9966332B2 (en) Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same
JP6029821B2 (ja) 発光素子パッケージ及びその製造方法
WO2013077144A1 (ja) 半導体パッケージ及びその製造方法
US9627329B1 (en) Interposer with edge reinforcement and method for manufacturing same
JP5905267B2 (ja) 発光素子パッケージ及びその製造方法
TW201409742A (zh) 側向發光二極體及其封裝方法
JP5983249B2 (ja) 半導体モジュールの製造方法
JP6081087B2 (ja) 発光素子パッケージ及びその製造方法
US10332824B2 (en) Lead frame
JP6037544B2 (ja) Ledパッケージ及びその製造方法
JP4147433B2 (ja) 半導体装置及びその製造方法
CN110491842A (zh) 半导体器件及对应的方法
JP2016533641A (ja) オプトエレクトロニクス部品及びその製造方法
JP5871254B2 (ja) 半導体装置及びその製造方法
JP2009147030A (ja) 半導体装置
JP6037545B2 (ja) Ledパッケージ及びその製造方法
CN101937903A (zh) 半导体装置及其制造方法
JP2012248694A (ja) 半導体装置及びその製造方法
US20170133344A1 (en) Semiconductor device with a resin layer and method of manufacturing the same
KR101752439B1 (ko) 엘이디 패키지
KR101722117B1 (ko) 반도체 발광소자를 제조하는 방법
KR100780694B1 (ko) 플립 칩 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170331

R150 Certificate of patent or registration of utility model

Ref document number: 6122423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees