JP6122423B2 - Ledパッケージ及びその製造方法 - Google Patents
Ledパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP6122423B2 JP6122423B2 JP2014514273A JP2014514273A JP6122423B2 JP 6122423 B2 JP6122423 B2 JP 6122423B2 JP 2014514273 A JP2014514273 A JP 2014514273A JP 2014514273 A JP2014514273 A JP 2014514273A JP 6122423 B2 JP6122423 B2 JP 6122423B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- mounting member
- led element
- stress relaxation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
- H10H20/0364—Manufacture or treatment of packages of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
- H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07131—Means for applying material, e.g. for deposition or forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Led Device Packages (AREA)
Description
搭載部材10は、リードフレーム11に素子搭載凹部12を有するパッケージ本体13を絶縁性樹脂で成形して構成されている。このパッケージ本体13の素子搭載凹部12の底面中央部には、半導体素子であるLED素子14(発光素子)がダイボンディング(接合)されている。素子搭載凹部12の深さ寸法(高さ寸法)は、LED素子14の高さ寸法とほぼ同一に設定され、素子搭載凹部12内に搭載したLED素子14上面の電極部15がパッケージ本体13上面のリードフレーム11の電極部11aとほぼ同じ高さとなっている。
残ってしまう。また、LED素子14上面と電極部15との間や、パッケージ本体13上面と電極部11aとの間にも、微小な段差が存在し、更には、LED素子14の上面にも、微小な段差が存在する。液滴吐出法や印刷法では、配線経路に微小な段差があっても配線17を描画できる利点があるが、描画後に配線17を所定の焼成温度で乾燥・焼成するため、乾燥・焼成時の加熱・放熱により配線17が膨張・収縮したり、製造後の通電使用時の温度サイクルによって配線17が膨張・収縮する。このため、前述した従来構造のものでは、配線と下地との膨張・収縮の差によって該配線の段差部の角部に応力が集中的に作用して、該段差部の角部で該配線が断線することがあった。
本実施例2では、搭載部材である配線基板21上にLED素子14がダイボンディングされている。このLED素子14の周囲には、流動性の樹脂材料をディスペンサで吐出して、LED素子14の上面と配線基板21の上面との間を傾斜面でつなぐ絶縁性の樹脂スロープ22を形成し、該樹脂スロープ22の表面に、前記実施例1と同様の応力緩和膜18が液滴吐出法又は印刷法によりLED素子14上面の電極部15と配線基板21上面の電極部23とに跨がって線状又は帯状に描画している。
以上説明した本実施例2でも、前記実施例1と同様の効果を得ることができる。
本実施例3では、前記実施例1の構造のLEDパッケージにおいて、配線17の上面にも、該配線17の下面側の応力緩和膜18と同様の応力緩和膜25を液滴吐出法又は印刷法により形成し、該配線17の上下両面を応力緩和膜25,18でサンドイッチ状に挟み込んだ構成としている。その他の構成は、前記実施例1と同じである。
本実施例4では、前記実施例1の構造のLEDパッケージにおいて、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間をつなぐ配線経路に、応力緩和膜18を形成することなく、液滴吐出法又は印刷法により配線17のパターンを描画し、これを乾燥して焼成して、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間を配線17で接続する。この後、配線17の上面に、前記実施例3と同様の応力緩和膜25を液滴吐出法又は印刷法により形成する。
本実施例5では、前記実施例1の構造のLEDパッケージにおいて、前記実施例4と同様に、LED素子14上面の電極部15とパッケージ本体13上面の電極部11aとの間をつなぐ配線経路に、応力緩和膜18を形成することなく、液滴吐出法又は印刷法により配線17を形成する。この後、配線17の両側面(又は片方の側面)に沿って前記実施例3と同様の応力緩和膜27を液滴吐出法又は印刷法により形成する。
を形成するようにしたが、下地と配線17との膨張・収縮の差によって配線17の段差部に応力が集中することを考慮して、段差部のみに応力緩和膜を形成したり、或は、段差部及びその周辺部のみに応力緩和膜を形成するようにしても良い。
Claims (6)
- 搭載部材上にLED素子が搭載され、該LED素子側の電極部と該搭載部材側の電極部との間を接続する配線が形成されたLEDパッケージにおいて、
前記LED素子は、前記LED素子側の電極部と前記搭載部材側の電極部が、同じ高さとなるように前記搭載部材に埋め込まれ、前記LED素子の周囲には透明な埋込み樹脂層が形成され、
前記配線の下地となる、前記LED素子側の電極部、該LED素子の上面、前記透明な埋込み樹脂層、前記搭載部材、及び、該搭載部材側の電極部上に、該LED素子側の電極部、該LED素子の上面、該透明な埋込み樹脂層、該搭載部材、及び、該搭載部材側の電極部により形成される段差部と該配線との膨張・収縮の差によって該配線に加わる応力を緩和するための応力緩和膜が、該LED素子側の電極部のうちの該搭載部材側の電極部に近い側の一部と該搭載部材側の電極部のうちの該LED素子側の電極部に近い側の一部とに跨がって直線状又は直線帯状に形成され、該応力緩和膜上に、該LED素子側の電極部のうちの該応力緩和膜で覆われていない部分と該搭載部材側の電極部のうちの該応力緩和膜で覆われていない部分とに跨がって該配線が形成されていることを特徴とするLEDパッケージ。 - 前記配線のうちの少なくとも該配線の段差部の上面及び/又は側面にも、該配線の段差部での前記下地と該配線との膨張・収縮の差によって該配線に加わる応力を緩和するための応力緩和膜を形成したことを特徴とする請求項1に記載のLEDパッケージ。
- 前記配線は、液滴吐出法、印刷法、めっき、PVD、導電部材の実装のいずれかで形成されている特徴とする請求項1又は2に記載のLEDパッケージ。
- 前記応力緩和膜は、前記配線との線膨張率の差が所定値以下となる材料で形成されていることを特徴とする請求項1乃至3のいずれかに記載のLEDパッケージ。
- 前記応力緩和膜は、液滴吐出法又は印刷法で形成されていることを特徴とする請求項1乃至4のいずれかに記載のLEDパッケージ。
- 搭載部材上にLED素子を搭載し、該LED素子側の電極部と該搭載部材側の電極部との間を接続する配線を形成するLEDパッケージの製造方法において、
前記LED素子側の電極部と前記搭載部材側の電極部が、同じ高さとなるように前記搭載部材上に該LED素子を搭載する工程と、
前記LED素子の周囲に透明な埋込み樹脂層を形成する工程と、
前記配線の下地となる、前記LED素子側の電極部、該LED素子の上面、前記透明な埋込み樹脂層、前記搭載部材、及び、該搭載部材側の電極部上に、該LED素子側の電極部、該LED素子の上面、該透明な埋込み樹脂層、該搭載部材、及び、該搭載部材側の電極部により形成される段差部と該配線との膨張・収縮の差によって該配線に加わる応力を緩和するための応力緩和膜を、該LED素子側の電極部のうちの該搭載部材側の電極部に近い側の一部と該搭載部材側の電極部のうちの該LED素子側の電極部に近い側の一部とに跨がって直線状又は直線帯状に形成する工程と、
前記応力緩和膜上に、該LED素子側の電極部のうちの該応力緩和膜で覆われていない部分と該搭載部材側の電極部のうちの該応力緩和膜で覆われていない部分とに跨がって前記配線を液滴吐出法、印刷法、めっき、PVD、導電部材の実装のいずれかで形成する工程と
を含むことを特徴とするLEDパッケージの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/061720 WO2013168223A1 (ja) | 2012-05-08 | 2012-05-08 | 半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013168223A1 JPWO2013168223A1 (ja) | 2015-12-24 |
| JP6122423B2 true JP6122423B2 (ja) | 2017-04-26 |
Family
ID=49550308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014514273A Expired - Fee Related JP6122423B2 (ja) | 2012-05-08 | 2012-05-08 | Ledパッケージ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150207050A1 (ja) |
| JP (1) | JP6122423B2 (ja) |
| WO (1) | WO2013168223A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018061436A1 (ja) * | 2016-09-27 | 2018-04-05 | 株式会社村田製作所 | 弾性波装置、高周波フロントエンド回路及び通信装置 |
| WO2018079046A1 (ja) * | 2016-10-28 | 2018-05-03 | 株式会社村田製作所 | 電子部品装置 |
| TW201901887A (zh) * | 2017-05-24 | 2019-01-01 | 以色列商奧寶科技股份有限公司 | 於未事先圖樣化基板上電器互連電路元件 |
| MY199173A (en) * | 2017-05-29 | 2023-10-18 | Intel Corp | Integrated circuit packages with conductive element having cavities housing electrically connected embedded components |
| DE102018101813A1 (de) * | 2018-01-26 | 2019-08-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen |
| DE102018111175A1 (de) * | 2018-05-09 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Pixel, Multipixel-LED-Modul und Herstellungsverfahren |
| WO2020022808A1 (ko) * | 2018-07-25 | 2020-01-30 | 주식회사 제이마이크로 | 투명 발광 디스플레이 필름, 이의 제조 방법, 및 이를 사용한 투명 발광 사이니지 |
| WO2020066490A1 (ja) | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 積層体および積層体の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5926262U (ja) * | 1983-03-01 | 1984-02-18 | セイコーエプソン株式会社 | 電子装置 |
| JPS61214444A (ja) * | 1985-03-18 | 1986-09-24 | Fujitsu Ltd | 半導体装置 |
| JPH0536752A (ja) * | 1990-12-25 | 1993-02-12 | Hitachi Ltd | 半導体装置 |
| JP3210740B2 (ja) * | 1992-08-28 | 2001-09-17 | 株式会社日立製作所 | 多層回路基板および電子モジュ−ルならびに電子装置 |
| KR100449307B1 (ko) * | 1998-06-12 | 2004-09-18 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| JP2005050870A (ja) * | 2003-07-29 | 2005-02-24 | Kyocera Corp | 光プリンタヘッド |
| JP2005079303A (ja) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 半導体パッケージ、電子機器および半導体パッケージの製造方法 |
| JP2005223067A (ja) * | 2004-02-04 | 2005-08-18 | Seiko Epson Corp | 電子デバイス及びその製造方法 |
| JP5018024B2 (ja) * | 2006-11-08 | 2012-09-05 | セイコーエプソン株式会社 | 電子部品の実装方法、電子基板、及び電子機器 |
| JP5336711B2 (ja) * | 2007-07-09 | 2013-11-06 | セイコーインスツル株式会社 | 樹脂封止型半導体装置 |
| JP2010114221A (ja) * | 2008-11-05 | 2010-05-20 | Seiko Epson Corp | 電子装置、及び電子装置の製造方法 |
-
2012
- 2012-05-08 US US14/399,710 patent/US20150207050A1/en not_active Abandoned
- 2012-05-08 JP JP2014514273A patent/JP6122423B2/ja not_active Expired - Fee Related
- 2012-05-08 WO PCT/JP2012/061720 patent/WO2013168223A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013168223A1 (ja) | 2013-11-14 |
| JPWO2013168223A1 (ja) | 2015-12-24 |
| US20150207050A1 (en) | 2015-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6122423B2 (ja) | Ledパッケージ及びその製造方法 | |
| CN106663659B (zh) | 可表面安装的半导体器件及其制造方法 | |
| US8207607B2 (en) | Semiconductor device with resin mold | |
| US9966332B2 (en) | Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same | |
| JP6029821B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| WO2013077144A1 (ja) | 半導体パッケージ及びその製造方法 | |
| US9627329B1 (en) | Interposer with edge reinforcement and method for manufacturing same | |
| JP5905267B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| TW201409742A (zh) | 側向發光二極體及其封裝方法 | |
| JP5983249B2 (ja) | 半導体モジュールの製造方法 | |
| JP6081087B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| US10332824B2 (en) | Lead frame | |
| JP6037544B2 (ja) | Ledパッケージ及びその製造方法 | |
| JP4147433B2 (ja) | 半導体装置及びその製造方法 | |
| CN110491842A (zh) | 半导体器件及对应的方法 | |
| JP2016533641A (ja) | オプトエレクトロニクス部品及びその製造方法 | |
| JP5871254B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009147030A (ja) | 半導体装置 | |
| JP6037545B2 (ja) | Ledパッケージ及びその製造方法 | |
| CN101937903A (zh) | 半导体装置及其制造方法 | |
| JP2012248694A (ja) | 半導体装置及びその製造方法 | |
| US20170133344A1 (en) | Semiconductor device with a resin layer and method of manufacturing the same | |
| KR101752439B1 (ko) | 엘이디 패키지 | |
| KR101722117B1 (ko) | 반도체 발광소자를 제조하는 방법 | |
| KR100780694B1 (ko) | 플립 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6122423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |