JP6127635B2 - 受信回路および通信回路 - Google Patents

Description

本発明は、受信回路および通信回路に関し、例えば、時系列に入力されるデータから補間コードを用い出力データを生成する受信回路および通信回路に関する。

通信基幹向け装置やサーバ等の情報処理機器の性能向上に伴い、これらの装置内外における信号の送受信のデータレートが高くなりつつある。このような送受信装置の受信回路においては、入力データの位相に同期してサンプリングする同期型と入力データの位相とは同期させないでサンプリングする非同期型がある。非同期型受信回路においては、サンプリングされたデータを補間コードを用い補間することにより受信データを生成する（例えば特許文献１）。

特開２００７−１８４８４７号公報

非同期型受信回路に、ストレス試験を行なうことがある。例えば、アイパターンを小さくして（すなわちストレスドアイを用い）動作余裕の試験を行なうことがある。ストレスドアイを用いた動作余裕の試験は、送信回路と受信回路が非同期動作で行なわれる。仮に送信回路と受信回路が同期していれば、補間コードを制御することにより、ストレス試験が可能となる。非同期動作の場合、補間機能を有効としたままストレス試験を行なうことなになる。非同期動作におけるストレス試験の方法として、データ点とバウンダリ点とをサンプリングするタイミングを個別に制御することが考えられる。しかしながら、この方法では、回路が複雑化する、または正しい振幅が得られない。

本受信回路は、ストレス試験を可能とすることを目的とする。

データ点とバウンダリ点とを含み、時系列に入力される入力データから補間コードに基づいてクロックと同期した出力データを生成する補間回路と、前記出力データのバウンダリ点に基づいて前記出力データの位相のずれを検出した場合に、前記出力データの位相をもとに戻すような検出信号を出力する検出回路と、前記検出信号をフィルタリングし前記補間コードを生成するローパスフィルタと、前記ローパスフィルタが生成した前記補間コードに、前記ローパスフィルタの遮断周波数より低い周波数を有する変調信号を加算し前記補間回路に出力する変調回路と、前記変調信号に同期した前記変調信号と同位相の補正信号を前記ローパスフィルタに入力する前の前記検出信号に加算する補正回路と、を具備することを特徴とする受信回路を用いる。

上記受信回路と、送信信号を出力する送信回路と、を具備することを特徴とする通信回路。

本受信回路によれば、ストレス試験を可能とすることができる。

図１は、受信回路を含むシステムのブロック図である。 図２は、時間に対する信号を示す図である。 図３は、補間回路の一部を示す回路図である。 図４は、各スイッチの動作を示すタイミングチャートである。 図５は、補間回路の一部の動作を示す回路図（その１）である。 図６は、補間回路の一部の動作を示す回路図（その２）である。 図７は、補間回路の一部の動作を示す回路図（その３）である。 図８は、補間回路の一部の動作を示す回路図（その４）である。 図９は、ストレス試験を行なうための補間データを示す図である。 図１０は、複数の出力データを生成するための補間回路の回路図である。 図１１は、実施例１に係る受信回路のブロック図である。 図１２は、実施例１における変調信号、補間コードおよび検出信号のタイミングチャートである。 図１３（ａ）および図１３（ｂ）は、補間データを示す図である。 図１４は、実施例２に係る受信回路のブロック図である。 図１５は、実施例２における変調信号、補間コード、検出信号および補正信号のタイミングチャートである。 図１６は、実施例３に係る通信回路のブロック図である。 図１７は、実施例４に係るストレス試験を行なうシステムのブロック図である。

以下、図面を参照し実施例について説明する。

まず、非同期型受信回路について説明する。図１は、受信回路を含むシステムのブロック図である。図１を参照し、システムは、送信回路５０、伝送経路５２および受信回路１０ｂを備えている。送信回路５０は光信号を送信する。伝送経路５２は、光信号を伝送させる。伝送経路５２は例えば光ファイバである。受信された光信号は、光電変換器（図示を省略）により電気信号に変換される。受信回路１０ｂは入力された電気信号からデジタル信号を生成する。

受信回路１０ｂは、補間回路１２、判定回路１４、検出回路１６、ローパスフィルタ（ＬＰＦ）１８を備えている。補間回路１２は、データ点とバウンダリ点とを含み、時系列に入力される入力データから補間コード（Interpolation Code）およびサンプリングクロックに基づき補間データを生成する。判定回路１４は、補間データを参照値と比較することにより、ハイレベルかローレベルかを判定する。これにより、判定回路１４は、出力データを生成する。検出回路１６は、出力データのバウンダリ点に基づいて出力データの位相を検出した場合に、検出信号を出力する。ＬＰＦ１８は、検出信号をフィルタリングし、補間コードとする。例えば、ＬＰＦ１８は、遮断周波数以下の周波数の信号を通過させ、遮断周波数以上の周波数を通過させない。受信回路１０ｂとしては、例えばＣＤＲ（Clock Data Recovery）回路を用いることができる。

図２は、時間に対する信号を示す図である。以下の実施例においては、１ユニットインターバルにおいて２個のデータがサンプリングされる２ｘ方式を例に説明するが、他の方式にも適用できることは言うまでもない。図２を参照し、Ｓｎは時系列に入力された入力データに対応する。補間回路１２は、２つの入力データＳｎ−１およびＳｎから１つの補間データＤｎを生成する（ｎは自然数）。補間コードｋを０≦ｋ≦１としたとき、補間データＤｎは、Ｄｎ＝（１−ｋ）×Ｓｎ−１＋ｋ×Ｓｎにより生成できる。これにより、入力データの位相と合った補間データを生成することができる。このように、補間コードｋは、入力データを重み付けする係数である。２ｘ方式においては、縦矢印のように、データ点Ｄとバウンダリ点Ｂが交互に生成される。データ点は受信回路以降の回路においてデジタルデータとして扱われる点であり、バウンダリ点はデータが遷移する点である。２ｘ方式においては、例えばデータ点はバウンダリ点の中間点となる。

次に、非同期型受信回路の補間回路の例について説明する。図３は、補間回路の一部を示す回路図であり、時系列に隣接する２つの入力データから１つの補間データを生成する回路を示す。図３を参照し、補間回路１２の一部は、ｇｍ回路３０ａおよび３０ｂ、サンプリング回路１３を備えている。サンプリング回路１３は、スイッチ３２ａ、３２ｂ、３４ａ、３４ｂおよび３５、可変容量３６および３８並びにＡ／Ｄ（アナログデジタル変換器）４０を備えている。入力電圧信号ＶｉｎとノードＮ１との間は２つの経路に分岐されている。一方の経路において、ｇｍ回路３０ａ、スイッチ３２ａおよび可変容量３６が直列に電気的に接続されている。ｇｍ回路３０ａには電圧信号Ｖｉｎが入力し、電圧信号Ｖｉｎを電流に変換する。スイッチ３２ａは、ｇｍ回路３０ａの出力端子と可変容量３６の一端との間に電気的に接続されている。スイッチ３４ａは、可変容量３６の一端と電源Ｖｄｄとの間に電気的に接続されている。可変容量３６の他端がノードＮ１と接続されている。

他方の経路において、ｇｍ回路３０ｂ、スイッチ３２ｂおよび可変容量３８が直列に電気的に接続されている。ｇｍ回路３０ｂには入力データに対応する電圧信号Ｖｉｎが入力し、電圧信号Ｖｉｎを電流に変換する。スイッチ３２ｂは、ｇｍ回路３０ｂの出力端子と可変容量３８の一端との間に電気的に接続されている。スイッチ３４ｂは、可変容量３８の一端と電源Ｖｄｄとの間に電気的に接続されている。可変容量３８の他端がノードＮ１と接続されている。スイッチ３５は、ノードＮ１とグランドとの間に電気的に接続されている。ノードＮ１がＡ／Ｄ４０に接続される。スイッチ３２ａ、３２ｂ、３４ａ、３４ｂおよび３５はそれぞれクロックＣＫｎ−１、ＣＫｎ、ＣＬＫＨ、ＣＬＫＨおよびＣＬＫＲがハイのときオンし、ローのときオフする。可変容量３６は１−ｋに対応する容量値となり、ｋに対応する容量３７は容量値に寄与しない。可変容量３８はｋに対応する容量値となり、１−ｋに対応する容量３９は容量値に寄与しない。

図４は、各スイッチの動作を示すタイミングチャートである。図５から図８は、補間回路の一部の動作を示す回路図である。図５から図８における容量３６および３８内のハッチングは、容量３６および３８に蓄積された電荷量を示す。ハッチングの面積は蓄積された電荷量に対応する。図４および図５を参照し、時間ｔ１とｔ２との間の期間において、ＣＬＫＨ、ＣＬＫＲ、ＣＬＫｎ−１およびＣＬＫｎは、それぞれハイ、ハイ、ローおよびローである。この期間においては、電源Ｖｄｄとグランドとの間に可変容量３６および３８がそれぞれ直列に電気的に接続される。これにより、可変容量３６および３８が充電される。

図４および図６を参照し、時間ｔ３とｔ５との間の期間において、ＣＬＫＨ、ＣＬＫＲおよびＣＬＫｎ−１は、それぞれロー、ハイおよびハイである。この期間においては、可変容量３６がｇｍ回路３０ａとグランドとの間に直列に電気的に接続される。これにより、可変容量３６から矢印５６のように電荷が引き抜かれる。よって、可変容量３６には、時間ｔ３とｔ５との間の期間の電圧信号Ｖｉｎ（入力データＳｎ−１に相当する）に対応する電荷が蓄積される。

図４および図７を参照し、時間ｔ４とｔ６との間の期間において、ＣＬＫＨ、ＣＬＫＲおよびＣＬＫｎは、それぞれロー、ハイおよびハイである。この期間においては、可変容量３８がｇｍ回路３０ｂとグランドとの間に直列に電気的に接続される。これにより、可変容量３８から矢印５８のように電荷が引き抜かれる。よって、可変容量３８には、時間ｔ４とｔ６との間の期間の電圧信号Ｖｉｎ（入力データＳｎに相当する）に対応する電荷が蓄積される。

図４および図８を参照し、時間ｔ７とｔ８との間の期間において、ＣＬＫＨ、ＣＬＫＲ、ＣＬＫｎ−１およびＣＬＫｎは、それぞれハイ、ロー、ローおよびローである。この期間においては、電源ＶｄｄとノードＮ１との間に可変容量３６および３８が並列に電気的に接続される。ノードＮ１は、グランドから遮断される。これにより、可変容量３６および３８に蓄積された電荷が合成される。よって、ノードＮ１の電圧が補間データＤｎに相当する値となる。Ａ／Ｄ４０はノードＮ１の電圧をデジタル値に変換して出力する。

以上のようにして、入力データＳｎ−１およびＳｎから補間データＤｎが生成される。

次に、ストレス試験について説明する。ストレス試験は、例えば入力データのアイパターンが通常動作時のアイパターンより小さくなった場合における受信回路の動作余裕を調べる試験である。検出回路１６は、出力データのうちバウンダリ点に基づき位相を検出する。このため、出力データのデータ点とバウンダリ点の位相をシフトさせると、補間コードが変わってしまい、補間回路１２が正常に動作しない。このように、ストレス試験を行なうことができない。

図９は、ストレス試験を行なうための補間データを示す図である。図９を参照し、バウンダリ点Ｂのデータはそのままに、データ点Ｄのデータを実線丸から点線丸にシフトさせる。これにより、検出回路１６は、出力データの位相がシフトしたとは認識しない。一方、データ点Ｄがシフトしている。このため、データ点Ｄはアイパターンが小さくなることと等価な状態となる。よって、補間回路１２より後段の回路について、アイパターンが小さくなった（ストレスドアイの場合）場合の動作余裕を試験することができる。例えば、判定回路１４について、アイパターンが小さくなった補間データを正常に出力データに変換できるかのストレス試験を行なうことができる。このように、ストレス試験のためには、縦矢印のようにバウンダリ点Ｂとデータ点Ｄとを独立に制御することになる。

図１０は、複数の出力データを生成するための補間回路の回路図である。図１０を参照し、補間回路１２は、ｇｍ回路３０ａおよび３０ｂと複数のサンプリング回路１３ａおよび１３ｂを備えている。隣接するサンプリング回路１３ａおよび１３ｂは、スイッチ３２を共有している。隣接するサンプリング回路１３ａおよび１３ｂは、時系列に隣接する補間データを生成する。例えば、サンプリング回路１３ａは、入力データＳｎ−１およびＳｎから補間データＤｎ（バウンダリ点）を生成する。サンプルリング回路１３ｂは、入力データＳｎおよびＳｎ＋１から補間データＤｎ＋１（データ点）を生成する。このように、隣接するサンプリング回路の一方のサンプリング回路１３ａは、バウンダリ点を生成し、他方のサンプリング回路１３ｂはデータ点を生成する。

ここで、図９において説明したように、データ点とバウンダリ点との位相を独立して制御する場合を考える。サンプリング回路１３ａと１３ｂとに異なる補間コードｍおよびｋを与える。これにより、サンプリング回路１３ａの可変容量３６は１−ｍに相当する容量値となり、可変容量３８は、ｍに相当するよう容量値となる。よって、バウンダリ点の補間データＤｎ＝（１−ｍ）×Ｓｎ−１＋ｍ×Ｓｎとなる。同様に、サンプリング回路１３ｂが出力するデータ点の補間データＤｎ＋１＝（１−ｋ）×Ｓｎ＋ｋ×Ｓｎ＋１となる。ｍとｋとは異なるからデータ点とバウンダリ点とで位相を独立して制御ができるとも考えられる。

しかしながら、入力データＳｎに対応する電流（矢印５４）が電荷を引き抜く容量は、点線５５ａのように、ｍと１−ｋに相当する。一方、入力データＳｎ＋１に対応する電流（矢印５６）が電荷を引く抜く容量は、点線５５ｂのように、ｋと１−ｍに相当する。ｍとｋとは異なるから、点線５５ａと５５ｂの容量値は異なる。このため、サンプリング回路１３ａと１３ｂとは、正しい振幅の補間データが得られない。データ点とバウンダリ点とを独立に制御し、かつ正しい振幅が得られえるように補間回路を設計しようとすると、補間回路が複雑になる。

図１０の回路例について説明したが、一般的にデータ点とバウンダリ点とで位相を独立して制御することは難しい。よって、簡単な補間回路においてストレス試験を行なうことは難しい。

図１１は、実施例１に係る受信回路のブロック図である。図１１を参照し、実施例１は、ＬＰＦ１８の遮断周波数より高周波数の変調信号を用い補間コードを変調する例である。ＬＰＦ１８と補間回路１２との間に変調回路２０が設けられている。変調回路２０は、ＬＰＦ１８の遮断周波数と異なる周波数を有する変調信号を用い補間コード０を変調する。変調回路２０は、加算器２２を備えている。加算器２２は、ＬＰＦ１８が出力した補間コード０に変調信号を加算し補間コードとする。その他の構成は図１と同じであり説明を省略する。

図１２は、実施例１における変調信号、補間コードおよび検出信号のタイミングチャートである。図１３（ａ）および図１３（ｂ）は、補間データを示す図である。図１２を参照し、変調信号は、ＬＰＦ１８の遮断周波数より高周波数である。例えば変調信号の周波数は遮断周波数の１６倍である。変調周波数は、ＬＰＦ１８が遮断できる程度の周波数であることが好ましい。これにより、補間コード０は変調信号の周波数に対し十分遅く変動する。変調回路２０は、補間コード０に変調信号の周波数に対応する変調を加える。これにより、補間回路１２は、データ点およびバウンダリ点の位相が変調するように補間データを生成する。

図１３（ａ）および図１３（ｂ）において、点線丸は、補間コードが補間コード０と同じときのデータ点およびバウンダリ点を示す。図１３（ａ）を参照し、変調信号によって補間コードが補間コード０より正になったとき、実線丸のように、データ点Ｄおよびバウンダリ点Ｂの位相が遅延する。図１３（ｂ）を参照し、変調信号によって補間コードが補間コード０より負になったとき、実線丸のように、データ点Ｄおよびバウンダリ点Ｂの位相が進む。

判定回路１４は、データ点の位相が変調された状態で補間データを出力データに変換する。これにより、データ点Ｄの位相が遅延および進んだ場合におけるストレス試験を行なうことができる。

一方、検出回路１６は、出力データのバウンダリ点Ｂを用い検出信号を生成する。出力データのバウンダリ点Ｂは変調されているため、検出回路１６は出力データの位相をもとに戻すように検出信号を生成する。このため、図１２のように、検出信号は変調信号とほぼ同じ周波数でかつ逆位相で変動している。ＬＰＦ１８により、補間コード０は変調信号の周波数に対し十分に遅く変動する。よって、補間コード０は、変調信号の影響をほとんど受けない。

このように、実施例１によれば、変調信号の周波数を、ＬＰＦ１８の遮断周波数より高くする。これにより、簡単な補間回路において、判定回路１４以降の回路のストレス試験を行なうことができる。また、ＬＰＦ１８が変調信号の周波数の信号を遮断するため、補間コード０は正常に生成される。

図１４は、実施例２に係る受信回路のブロック図である。図１４を参照し、実施例２は、ＬＰＦ１８の遮断周波数より低周波数の変調信号を用い補間コードを変調する例である。検出回路１６とＬＰＦ１８の間に補正回路２４が設けられている。補正回路２４は、加算器２６を備えている。加算器２６は、検出信号と変調回路２０が出力する補正信号を加算し、ＬＰＦ１８に出力する。その他の構成は、実施例１の図１１と同じであり説明を省略する。

図１５は、実施例２おける変調信号、補間コードおよび検出信号および補正信号のタイミングチャートである。図１５を参照し、変調信号により補間コードが変調される。変調信号は、ＬＰＦ１８の遮断周波数より低周波数である。例えば、変調周波数は、ＬＰＦ１８を通過する程度の周波数であることが好ましい。補間コード０は変調信号の周波数に対し速く変動する。変調回路２０は、補間コード０に変調信号の周波数に対応する変調を加える。これにより、補間回路１２は、データ点およびバウンダリ点の位相が変調するように補間データを生成する。これにより、実施例１の図１３（ａ）および図１３（ｂ）において説明したように、ストレス試験を行なうことができる。

図１５を参照し、検出信号は変調信号とほぼ同じ周波数でかつ逆位相で変動している。このままＬＰＦ１８に入力しても、変調周波数がＬＰＦの遮断周波数より低いため、補間コード０に変調信号による変動が残ってしまう。

変調回路２０は、変調信号と同期した補正信号を出力する。補正信号は、検出信号とは逆位相であり、検出信号の変調幅とほぼ同じ振幅を有する。加算器２６により検出信号の変調部分が除去された検出信号が生成できる。よって、補間コード０は変調信号の周波数に対し十分に遅く変動する。

実施例２によれば、変調信号の周波数をＬＰＦ１８の遮断周波数より低くする。補正回路２４は、変調信号に同期する補正信号を用い検出信号を補正する。これにより、簡単な補正回路において、ストレス試験を行なうことができる。

実施例１および２のように、変調回路２０は、ＬＰＦ１８が生成した補間コード０をＬＰＦ１８の遮断周波数と異なる周波数を有する変調信号に基づいて変調し、補間コードとして補間回路１２に出力する。例えば、変調回路２０は、ストレス試験を行なうときに、補間コード０を変調する。ストレス試験を行なわないときには、補間コード０を変調しない。

図１０のように、補間回路１２が、時系列に隣接する入力データＳｎ−１およびＳｎから補間データＤｎを生成する場合、データ点とバウンダリ点とを独立して制御できない。よって、実施例１おいび２のように、変調回路２０を用いることが好ましい。

また、補間回路１２は、補間コードに応じ容量値を変更可能な可変容量３６（第１可変容量）および可変容量３８（第２可変容量）に、可変容量３６が第２可変容量３８より早いタイミングで入力データに対応する電流を印加する。その後、可変容量３６および可変容量３８の電荷を合成することによりデータ点およびバウンダリ点の補間データをそれぞれ生成する。このような補間回路１２は、図１０において説明したように、データ点とバウンダリ点とを独立して制御できない。よって、実施例１および２のように、変調回路２０を用いることが好ましい。

実施例３は、実施例１または２の受信回路を有する通信回路が形成された半導体チップの例である。図１６は、実施例３に係る通信回路のブロック図である。図１６を参照し、半導体チップ６０に、受信回路１０および送信回路７０を有する通信回路が形成されている。受信回路１０は、光電変換器が出力した受信信号をデジタル信号である受信データとして出力する。受信回路１０は、実施例１または２に係る受信回路であり、説明を省略する。送信回路７０は、デジタル信号である送信データを送信信号に変換し電光変換器に出力する。送信回路７０は、フリップフロップ７２（ＦＦ）および増幅器７４を備えている。ＰＬＬ（Phase Locked Loop）６２は、サンプリングクロックを生成し、補間回路１２とＦＦ７２に出力する。

実施例３のように、実施例１または２の受信回路と送信回路とを備える通信回路を半導体チップに形成することができる。

実施例４は、受信回路のストレス試験を行なう例である。例えば半導体チップ６０の出荷試験またはフィールド試験の例である。図１７は、実施例４に係るストレス試験を行なうシステムのブロック図である。図１７を参照し、半導体チップ６０は、実施例３に加え、選択回路６４および６６、パターンチェッカ８０、制御レジスタ８２およびパターン発生器８４を備えている。選択回路６４は、外部からの受信信号を受信回路１０に接続するか、送信回路７０の出力を受信回路１０に接続するかを選択する回路である。選択回路６６は、外部からの送信データを送信回路７０に接続するか、パターン発生器８４の出力を送信回路７０に接続するかを選択する回路である。半導体チップ６０が通常状態のとき（例えば、送信信号を送信し、受信信号を受信するとき）は、選択回路６４は、受信信号を受信回路１０に出力する。選択回路６６は、送信データを送信回路７０に出力する。

受信回路１０のストレス試験を行なうときは、半導体チップ６０がテストボード８６に配置される。テストボード８６から制御レジスタ８２にテストモードが書き込まれる。パターン発生器８４は、制御レジスタ８２に格納されたテストモードに基づき、ストレス試験のテストパターンを発生する。選択回路６６は、パターン発生器８４の出力信号を送信回路７０に出力する。送信回路７０は、ストレス試験のための信号を出力する。変調回路２０は補間コードを変調する。選択回路６４は、送信回路７０の出力信号を受信回路１０に出力する。パターンチェッカ８０は、受信回路１０が出力する受信データ（出力データ）をチェックし、チェック結果を制御レジスタ８２に出力する。例えば、パターン発生器８４の出力信号と受信データが一致していれば、ストレス試験は合格、一致していなければ不合格とする。テストボード８６は、制御レジスタ８２からチェック結果を読み込む。これにより、半導体チップ６０のストレス試験を行なうことができる。

実施例５によれば、選択回路６４（第１選択回路）が送信信号と外部からの受信信号とのいずれかを選択して入力データとして受信回路１０に出力する。選択回路６６（第２選択回路）が外部からの送信データと、ストレス試験のためのパターンと、のいずれかを選択して送信回路７０に出力する。これにより、受信回路１０のストレス試験を行なうことができる。

テストボード８６が、半導体チップ６０にテストパターンを出力し、半導体チップ６０から受信データを取得し、ストレス試験の合否を判定することもできる。しかし、この場合、テストボード８６が半導体チップ６０に高速にアクセスすることが難しい。よって、実施例１のように、高周波数を用い変調する方法は好ましくなく、実施例２のように低周波数で変調することが好ましい。

実施例５によれば、半導体チップ６０内において、パターン発生器８４がテストパターンを発生し、パターンチェッカ８０が受信データをチェックする。このため、実施例１および２のいずれの変調方法を用いることができる。

また、半導体チップ６０のパターン発生器８４およびパターンチェッカ８０がテストボード８６を用いずセルフ試験を行なうこともできる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）データ点とバウンダリ点とを含み、時系列に入力される入力データから補間コードに基づいて出力データを生成する補間回路と、前記出力データのバウンダリ点に基づいて前記出力データの位相を検出した場合に、検出信号を出力する検出回路と、前記検出信号をフィルタリングし前記補間コードを生成するローパスフィルタと、前記ローパスフィルタが生成した前記補間コードを、前記ローパスフィルタの遮断周波数と異なる周波数を有する変調信号に基づいて変調し前記補間回路に出力する変調回路と、を具備することを特徴とする受信回路。
（付記２）前記変調回路は、前記入力データのアイパターンが小さくなった場合における前記受信回路の動作余裕を試験するときに、前記補間コードを変調することを特徴とする付記１記載の受信回路。
（付記３）前記変調信号の周波数は、前記遮断周波数より高いことを特徴とする付記１または２記載の受信回路。
（付記４）前記変調信号の周波数は、前記遮断周波数より低く、前記変調信号に同期した補正信号を用い前記検出信号を補正する補正回路を具備することを特徴とする付記１または２記載の受信回路。
（付記５）前記補間回路の出力をハイレベルかローレベルかを判定し、出力データを生成する判定回路を具備することを特徴とする付記１から４のいずれか一項記載の受信回路。
（付記６）前記補間回路は、時系列に隣接する入力データから前記補間データを生成することを特徴とする付記１から５のいずれか一項記載の受信回路。
（付記７）前記補間回路は、前記補間コードに応じ容量値を変更可能な第１可変容量および第２可変容量に、前記第１可変容量が前記第２可変容量より早いタイミングで前記入力データに対応する電流を印加し、前記第１可変容量および第２可変容量の電荷を合成することにより前記データ点および前記バウンダリ点をそれぞれ生成することを特徴とする付記１から６のいずれか一項記載の受信回路。
（付記８）付記１から７いずれか一項記載の受信回路と、送信信号を出力する送信回路と、を具備することを特徴とする通信回路。
（付記９）前記送信信号と外部からの受信信号とのいずれかを選択して前記受信回路に前記入力データとして出力する第１選択回路と、外部からの送信データと、前記入力データのアイパターンが小さくなった場合における前記受信回路の動作余裕を試験するパターンと、のいずれかを選択して前記送信回路に出力する第２選択回路と、を具備することを特徴とする付記８記載の通信回路。

１０ 受信回路
１２ 補間回路
１４ 判定回路
１６ 検出回路
１８ ＬＰＦ
２０ 変調回路
２４ 補正回路
１３ サンプリング回路
３６ 可変容量
３８ 可変容量
６０ 半導体チップ
６４、６６ 選択回路
７０ 送信回路

Claims (4)

1. データ点とバウンダリ点とを含み、時系列に入力される入力データから補間コードに基づいてクロックと同期した出力データを生成する補間回路と、
   前記出力データのバウンダリ点に基づいて前記出力データの位相のずれを検出した場合に、前記出力データの位相をもとに戻すような検出信号を出力する検出回路と、
   前記検出信号をフィルタリングし前記補間コードを生成するローパスフィルタと、
   前記ローパスフィルタが生成した前記補間コードに、前記ローパスフィルタの遮断周波数より低い周波数を有する変調信号を加算し前記補間回路に出力する変調回路と、
   前記変調信号に同期した前記変調信号と同位相の補正信号を前記ローパスフィルタに入力する前の前記検出信号に加算する補正回路と、
   を具備することを特徴とする受信回路。
2. 前記変調回路は、前記入力データのアイパターンが小さくなった場合における前記受信回路の動作余裕を試験するときに、前記補間コードを変調することを特徴とする請求項１記載の受信回路。
3. 請求項１または２記載の受信回路と、
   送信信号を出力する送信回路と、
   を具備することを特徴とする通信回路。
4. 前記送信信号と外部からの受信信号とのいずれかを選択して前記受信回路に前記入力データとして出力する第１選択回路と、
   外部からの送信データと、前記入力データのアイパターンが小さくなった場合における前記受信回路の動作余裕を試験するパターンと、のいずれかを選択して前記送信回路に出力する第２選択回路と、
   を具備することを特徴とする請求項３記載の通信回路。
   

Images