JP6282388B2 - 静電容量素子、及び共振回路 - Google Patents

静電容量素子、及び共振回路 Download PDF

Info

Publication number
JP6282388B2
JP6282388B2 JP2011232897A JP2011232897A JP6282388B2 JP 6282388 B2 JP6282388 B2 JP 6282388B2 JP 2011232897 A JP2011232897 A JP 2011232897A JP 2011232897 A JP2011232897 A JP 2011232897A JP 6282388 B2 JP6282388 B2 JP 6282388B2
Authority
JP
Japan
Prior art keywords
electrode
capacitance element
capacitor
variable capacitance
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011232897A
Other languages
English (en)
Other versions
JP2013093363A (ja
Inventor
則孝 佐藤
則孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2011232897A priority Critical patent/JP6282388B2/ja
Priority to US14/352,230 priority patent/US9853619B2/en
Priority to PCT/JP2012/071073 priority patent/WO2013061677A1/ja
Priority to CN201280052251.3A priority patent/CN103890884B/zh
Priority to HK14111762.7A priority patent/HK1198226A1/xx
Publication of JP2013093363A publication Critical patent/JP2013093363A/ja
Application granted granted Critical
Publication of JP6282388B2 publication Critical patent/JP6282388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、静電容量素子に関し、特に、電極の積層方向に直列接続して配置された複数のコンデンサを備える静電容量素子に関する。また、その静電容量素子を備える共振回路に関する。
従来、本願発明者らは、内部電極の積層方向に直列接続された複数の可変容量コンデンサからなる可変容量デバイスを提案した（特許文献１）。特許文献１に記載の技術では、誘電体層を介して各可変容量コンデンサを構成する内部電極を積層する構成とすることにより、一層当たりの内部電極の数を減らすことができ、電極や容量値などの設計自由度を広げることが可能となる。
一方、本願発明者らは、複数の内部電極を積層して形成した容量素子において、応力制御部として、静電容量を形成する容量素子本体には無関係な内部電極を設け、焼成時に生じる残留応力によって電気的特性を向上させる技術を提案している（特許文献２）。特許文献２に記載の技術では、容量素子本体の上下に内部電極を積層させて形成した応力制御部を設けることで、容量素子の焼成時における誘電体層の収縮に起因した内部応力を容量素子本体の誘電体層に発生させることができる。この結果、容量素子本体の誘電体層の比誘電率を高めることができる。
特開２０１１−１１９４８２号公報 ＷＯ２０１１／０１３６５８号公報
ところで、特許文献１に記載された可変容量デバイスにおいても焼結時における誘電体層の収縮により内部応力は発生する。しかしながら、各層における内部電極の形状は、静電容量によって適宜設定されるものであり、内部応力を考慮した形状とはされていない。また、特許文献１では、直列接続された各可変容量コンデンサを構成する内部電極の面積積を変えることで、直列接続される各可変容量コンデンサ間にコンデンサを形成しない電極部分が形成され、この電極部分による電極抵抗が余分に増える問題がある。
上述の点に鑑み、本開示は、電極の積層方向に直列接続された複数のコンデンサを備える静電容量素子において、電気的特性を向上させることを目的とする。また、その静電容量素子を用いることにより、信頼性に優れた共振回路を提供することを目的する。
本開示の静電容量素子は、容量素子本体と外部端子とを備える。容量素子本体は、３以上の誘電体層と、前記誘電体層を介して積層され、静電容量をなす電極本体の重心が積層方向の直線上に配置されるように配置された４以上の内部電極とにより形成された該３以上のコンデンサが前記内部電極の積層方向に直列接続されている。また、外部端子は。前記容量素子本体の側面に形成され、静電容量をなす前記内部電極の各電極本体に接続されている。そして、前記内部電極の各電極本体は、全て同一形状とされ、かつ、各辺及び中心位置が積層方向に重なるように積層されており、各コンデンサ間の抵抗が、各電極層の厚さ方向に発生する抵抗のみとされ、前記容量素子本体は、積層方向に直列接続されたコンデンサを構成する前記少なくとも４以上の内部電極を備える積層体を積層方向に複数個備え、異なる積層体に形成されたコンデンサ同士が並列接続されている。
本開示の静電容量素子では、静電容量をなす電極本体の重心が積層方向の直線上に配置されるため、容量素子本体の焼成時における電極材料や誘電体材料の収縮方向が、その重心が配置された直線に向かうように発生する。これにより、内部に形成されるコンデンサの中心に残留応力が集中する。
本開示の共振回路は、上述した静電容量素子を含む共振コンデンサと、共振コンデンサに接続された共振コイルを備える。
本開示によれば、電極の積層方向に直列接続された複数のコンデンサを備える静電容量素子において、製造時における焼成処理において発生する残留応力を増大させることができるため電気的特性の向上が図られる。
図１Ａは、本開示の第１の実施形態に係る可変容量素子の概略斜視図であり、図１Ｂは、可変容量素子の断面構成図である。 本開示の第１の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図３Ａは第１電極を上面から見たときの平面構成図であり、図３Ｂは、第１電極を一方の側面から見たときの構成図である。 図４Ａは第２電極を上面から見たときの平面構成図であり、図４Ｂは第２電極を一方の側面から見たときの構成図である 図５Ａは、第３電極を上面から見たときの平面構成図であり、図５Ｂは第３電極を一方の側面から見たときの構成図である。 本開示の第１の実施形態に係る可変容量素子の等価回路図である。 図７Ａは、比較例に係る可変容量素子の外観斜視図であり、図７Ｂは、比較例に係る可変容量素子の断面構成である。 図８Ａは、比較例の可変容量素子における第１電極を上面から見たときの平面構成図であり、図８Ｂは、比較例の可変容量素子における第２電極を上面から見たときの平面構成図であり、図８Ｃは、比較例の可変容量素子における第３電極を上面から見たときの平面構成図である。 比較例に係る可変容量素子の等価回路図である。 図１０Ａは、本開示の第２の実施形態に係る可変容量素子の斜視図であり、図１０Ｂは、本開示の第２の実施形態に係る可変容量素子の断面構成図である。 本開示の第２の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図１２Ａは第４電極を上面から見たときの平面構成図であり、図１２Ｂは第１電極を一方の側面から見たときの構成図である。 本開示の第２の実施形態に係る可変容量素子の等価回路図である。 図１４Ａは、本開示の第３の実施形態に係る可変容量素子の斜視図であり、図１４Ｂは、本開示の第３の実施形態に係る可変容量素子の断面構成図である。 本開示の第３の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図１６Ａは第５電極を上面から見たときの平面構成図であり、図１６Ｂは第５電極を一方の側面から見たときの構成図である。 本開示の第３の実施形態に係る可変容量素子の等価回路図である。 図１８Ａは、本開示の第４の実施形態に係る可変容量素子の斜視図であり、図１８Ｂは本開示の第４の実施形態に係る可変容量素子の断面構成図である。 本開示の第４の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図２０Ａは第６電極を上面から見たときの平面構成図であり、図２０Ｂは第１電極を一方の側面から見たときの構成図である。 本開示の第４の実施形態に係る可変容量素子の等価回路図である。 図２２Ａは、本開示の第５の実施形態に係る可変容量素子の斜視図であり、図２２Ｂは、本開示の第５の実施形態に係る可変容量素子の断面構成図である。 本開示の第５の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図２４Ａは第７電極を上面から見たときの平面構成図であり、図２４Ｂは、第７電極を一方の側面から見たときの構成図である。 本開示の第５の実施形態に係る可変容量素子の等価回路図である。 図２６Ａは、本開示の第６の実施形態に係る可変容量素子の斜視図であり、図２６Ｂは、本開示の第６の実施形態に係る可変容量素子の断面構成図である。 本開示の第６の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図２８Ａは第８電極を上面から見たときの平面構成図であり、図２８Ｂは第８電極を一方の側面から見たときの構成図である。 本開示の第６の実施形態に係る可変容量素子の等価回路図である。 図３０Ａは、本開示の第７の実施形態に係る可変容量素子の斜視図であり、図３０Ｂは、本開示の第７の実施形態に係る可変容量素子の断面構成図である。 本開示の第７の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図３２Ａは本開示の第７の実施形態に係る可変容量素子の内部の回路構成図であり、図３２Ｂは本開示の第７の実施形態に係る可変容量素子の等価回路図である。 図３３Ａは、本開示の第８の実施形態に係る可変容量素子の斜視図であり、図３３Ｂは、本開示の第８の実施形態に係る可変容量素子の断面構成図である。 本開示の第８の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。 図３５Ａは、本開示の第９の実施形態に係る可変容量素子の斜視図であり、図３５Ｂは、本開示の第９の実施形態に係る可変容量素子の断面構成図である。 本開示の第１０の実施形態に係る共振回路を用いた非接触ＩＣカードの受信系回路部のブロック構成図である
以下に、本開示の実施形態に係る静電容量素子及びそれを備える共振回路の一例を、図面を参照しながら説明する。本開示の実施形態は以下の順で説明する。また、以下に説明する実施形態では、印加電圧によって容量値が変化する可変容量素子を例として説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：直列接続した２つのコンデンサを備える可変容量素子の一例
１−１ 可変容量素子の構成
１−２ 製造方法
１−３ 回路構成
２．第２の実施形態：直列接続した３つのコンデンサを備える可変容量素子の一例
３．第３の実施形態：直列接続した４つのコンデンサを備える可変容量素子の一例
４．第４の実施形態：直列接続した５つのコンデンサを備える可変容量素子の一例
５．第５の実施形態：直列接続した６つのコンデンサを備える可変容量素子の一例
６．第６の実施形態：直列接続した７つのコンデンサを備える可変容量素子の一例
７．第７の実施形態：並列接続及び直列接続したコンデンサを備える可変容量素子の一例
８．第８の実施形態：並列接続及び直列接続したコンデンサを備える可変容量素子の一例
９．第９の実施形態：応力制御部を備える可変容量素子の一例
１０．第１０の実施形態：本開示の可変容量素子を適用した共振回路の一例
〈１．第１の実施形態〉
［１−１ 可変容量素子の構成］
図１Ａは、本開示の第１の実施形態に係る可変容量素子１の概略斜視図であり、図１Ｂは、可変容量素子１の断面構成図である。以下では、後述する内部電極の積層方向をｚ方向、積層方向に直交する可変容量素子１の長辺方向をｘ方向、積層方向に直交する可変容量素子１の短辺方向をｙ方向として説明する。また、可変容量素子１のｘｙ面で構成される一方の面を「上面」、ｘｙ面で構成される他方の面を「下面」として説明する。また、可変容量素子１の上面及び下面に垂直な面を「側面」として説明する。
図１Ａに示すように、本実施形態例の可変容量素子１は、ｘｙ面が長方形とされた直方体部材で構成された可変容量素子本体２と６つの外部端子（以下、それぞれ第１外部端子２０〜第３外部端子２２という）とで構成されている。
第１外部端子２０及び第３外部端子２２は、可変容量素子本体２のｘｚ面で構成される長辺方向の一方の側面に互いに離間して形成されている。また、第２外部端子２１は、可変容量素子本体２のｘｚ面で構成される長辺方向の他方の側面に形成され、第１外部端子２０に対向する位置に形成されている。第１外部端子２０〜第３外部端子２２のｘ方向の幅は、それぞれ、後述する第１接続電極３０ｂ〜第３接続電極３２ｂの幅と同等の幅に形成されている。また、第１外部端子２０〜第３外部端子２２は、それぞれｚ方向において可変容量素子本体２の側面を被覆すると共に、可変容量素子本体２の上面及び下面に張り出すように形成されている。
可変容量素子本体２は、図１Ｂに示すように、誘電体層３と、誘電体層３を介して積層された３つの内部電極とで構成されている。以下の説明では、便宜上、３つの内部電極をそれぞれ第１電極３０〜第３電極３２と称する。本実施形態例の可変容量素子本体２は、第１電極３０、第２電極３１、第３電極３２がこの順に積層された構成とされており、第１電極３０の下層に下部誘電体層４が積層され、第３電極３２の上層に上部誘電体層５が積層された構成とされている。
図２は、可変容量素子本体２を長辺方向の一方の側面から見たときの分解図である。また、図３Ａは第１電極３０を上面から見たときの平面構成図であり、図３Ｂは、第１電極３０を一方の側面から見たときの構成図である。また、図４Ａは第２電極３１を上面から見たときの平面構成図であり、図４Ｂは第２電極３１を一方の側面から見たときの構成図である。また、図５Ａは、第３電極３２を上面から見たときの平面構成図であり、図５Ｂは第３電極３２を一方の側面から見たときの構成図である。図２〜図５では、誘電体層３及び各内部電極の中心（重心）を通る線を破線で示している。
図２に示すように、可変容量素子本体２は、一方の面に電極が形成されたシート状の誘電体層３が積層された構造とされており、本実施形態例では、第１電極３０、第２電極３１、第３電極３２が下面側から上面側にかけてこの順に積層された構成とされている。シート状に形成された各誘電体層３は、平面形状が長方形とされ、長方形を為す平面上に各電極が形成された構成とされている。
また、本実施形態例では、第１電極３０の下層、及び第３電極３２の上層には、電極が形成されていない誘電体層３が複数層ずつ設けられており、この誘電体層３が下部誘電体層４と上部誘電体層５を構成している。この複数層の誘電体層３で構成された下部誘電体層４及び上部誘電体層５により、可変容量素子本体２の上面及び下面に電極が露出することを防ぐことができる。
本実施形態例では、印加電圧に応じて容量が変化する可変容量素子１を構成するため、誘電体層３は強誘電体材料で構成されている。そのような強誘電体材料としては、具体的には、イオン分極を生じる誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の２つの元素をＡ及びＢとすると、化学式ＡＢＯ３（Ｏは酸素元素）で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、チタン酸鉛（ＰｂＴｉＯ３）等があげられる。また、誘電体層３の形成材料として、チタン酸鉛（ＰｂＴｉＯ３）にジルコン酸鉛（ＰｂＺｒＯ３）を混ぜ合わせたＰＺＴ（チタン酸ジルコン酸鉛）を用いてもよい。
また、強誘電体材料として、電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Ｆｅ２＋の電荷面と、Ｆｅ３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をＲＥとし、鉄族元素をＴＭとしたときに、分子式（ＲＥ）・（ＴＭ）２・Ｏ４（Ｏ：酸素元素）で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Ｙ、Ｅｒ、Ｙｂ、Ｌｕ（特にＹと重希土類元素）が挙げられ、鉄族元素としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ（特にＦｅ）が挙げられる。また、（ＲＥ）・（ＴＭ）２・Ｏ４としては、例えば、ＥｒＦｅ２Ｏ４、ＬｕＦｅ２Ｏ４、ＹＦｅ２Ｏ４が挙げられる。
第１電極３０は、図３Ａ及び図３Ｂに示すように、第１電極本体３０ａと第１接続電極３０ｂとで構成されている。第１電極本体３０ａは平面形状が長方形とされ、シート状に形成された誘電体層３の面積、すなわち、可変容量素子本体２のｘｙ面の面積よりも小さく、可変容量素子本体２の側面に露出しないように形成されている。また、第１電極本体３０ａは、その中心が、誘電体層３の中心に一致するように形成されている。
第１接続電極３０ｂは、第１電極本体３０ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体２の側面に露出するように形成されている。また、第１接続電極３０ｂは、可変容量素子本体２の焼結時において第１接続電極３０ｂ周辺に発生する残留応力が、第１電極本体３０ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。
ところで、ここでいう残留応力は、可変容量素子本体２の製造時における焼成処理での電極材料と誘電体材料の収縮率の違いで発生する。したがって、第１接続電極３０ｂ周辺に発生する残留応力が、第１電極本体３０ａ部分に発生する残留応力に影響を及ぼさないためには、第１接続電極３０ｂの面積は第１電極本体３０ａの面積よりも十分に小さく形成されるのが好ましい。本実施形態例では、第１接続電極３０ｂのｘ方向の幅を、第１電極本体３０ａのｘ方向の幅よりも十分に小さく形成している。
そして、可変容量素子本体２の側面に露出した第１接続電極３０ｂの端部は、第１外部端子２０に電気的に接続されている。
ここで、第１接続電極３０ｂ周辺に発生する残留応力が、第１電極本体３０ａ部分に発生する残留応力に影響を及ぼさない程度とするため、第１接続電極３０ａのｘ方向の幅は第１電極本体３０ａのｘ方向の幅の４分の１以下に設定するのが好ましい。
第２電極３１は、図４Ａ及び図４Ｂに示すように、第２電極本体３１ａと、第２接続電極３１ｂとで構成されている。第２電極本体３１ａは第１電極３０を構成する第１電極本体３０ａと同一形状とされ、その中心が誘電体層３の中心に一致するように形成されている。
第２接続電極３１ｂは、第２電極本体３１ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体２の側面に露出するように形成されている。また、第２接続電極３１ｂは、可変容量素子本体２の焼成時において第２接続電極３１ｂ周辺に発生する残留応力が、第２電極本体３１ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。したがって、第２接続電極３１ｂの面積は第２電極本体３１ａの面積よりも十分に小さく形成されるのが好ましく、本実施形態例では、第２接続電極３１ｂのｘ方向の幅を、第２電極本体３１ａのｘ方向の幅よりも十分に小さく形成している。
また、本実施形態例では、第２電極３１は第１電極３０をｚ方向の軸を中心に１８０度回転させた構成とされている。すなわち、ｘｙ面でみると、第２接続電極３１ｂは第１接続電極３０ｂの対角上に位置するように形成される。そして、可変容量素子本体２の側面に露出した第２接続電極３１ｂの端部は、第２外部端子２１に電気的に接続されている。
第３電極３２は、図５Ａ及び図５Ｂに示すように、第３電極本体３２ａと、第３接続電極３２ｂとで構成されている。第３電極本体３２ａは第１電極本体３０ａ、及び第２電極本体３１ａと同一形状とされ、その中心が誘電体層３の中心に一致するように形成されている。
第３接続電極３２ｂは、第３電極本体３２ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体２の側面に露出するように形成されている。また、第３接続電極３２ｂは、可変容量素子本体２の焼結時において第３接続電極３２ｂ周辺に発生する残留応力が、第３電極本体３２ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。したがって、第３接続電極３２ｂの面積は第３電極本体３２ａの面積よりも十分に小さく形成されるのが好ましく、本実施形態例では、第３接続電極３２ｂのｘ方向の幅を、第３電極本体３２ａのｘ方向の幅よりも十分に小さく形成している。
また、本実施形態例では、第３電極３２は第１電極３０をｙ方向の軸を中心に１８０度回転させた構成とされている。すなわち、第３接続電極３２ｂと第１接続電極３０ｂは、可変容量素子本体２の同一側面に形成され、ｘ方向において互いに離間した位置となるように形成される。そして、可変容量素子本体２の側面に露出した第３接続電極３２ｂの端部は、第３外部端子２２に電気的に接続されている。
第１電極３０〜第３電極３２は、例えば金属微粉末（Ｐｄ、Ｐｄ／Ａｇ、Ｎｉ等）を含む導電ペーストを用いて形成することができる。なお、本実施形態例では、第１電極３０〜第３電極３２は同じ材料で形成する。ただし、本開示はこれに限定されず、例えば用途等に応じて、第１電極３０〜第３電極３２を互いに異なる材料で形成してもよい。
以上の構成により、第１電極３０〜第３電極３２は、図２に示すように、同一形状の第１電極本体３０ａ〜第３電極本体３２ａの各辺、及び中心がｚ方向に重なるように積層されている。これにより、第１電極本体３０ａ〜第３電極本体３２ａの中心（重心）がｚ方向の延びる直線上に配置される。また、本実施形態例では、第１電極本体３０ａ〜第３電極本体３２ａは、その中心が誘電体層３の中心となるように形成されている。このため、第１電極本体３０ａ〜第３電極本体３２ａの中心（重心）が、可変容量素子本体２の重心を通るｚ方向の軸上に配置される。
［１−２ 製造方法］
以上の構成を有する可変容量素子１の製造方法の一例を説明する。まず、所望の誘電体材料からなる誘電体シートを用意する。誘電体シートは、可変容量素子本体２において各誘電体層３を構成するものであり、例えば厚さ約２．５μｍとされている。これらの誘電体シートは、ペースト状にした誘電体材料をＰＥＴ（ポリエチレンテレフタレート）フィルム上に所望の厚さに塗布して形成することができる。また、図３〜図５に示した第１電極３０〜第３電極３２の形成領域に対応する領域が開口されたマスクを用意する。
次に、例えば、Ｐｔ、Ｐｄ、Ｐｄ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属微粉末をペースト化した導電ペーストを調整する。そして、その導電ペーストを、前段で用意したそれぞれのマスクを介して誘電体シートの一方の表面に塗布（シルク印刷）する。これにより、一方の表面に第１電極３０〜第３電極３２が形成された誘電体シートを作成する。このとき、各電極の電極本体の中心が誘電体シートの中心に一致するように形成する。
そして、第１電極３０〜第３電極３２が形成されたそれぞれの誘電体シートを、各電極が印刷された面の向きを揃えて、所望の順番に積層する。このとき、第１電極本体３０ａ〜第３電極本体３２ａの各辺、及び中心がｚ方向に重なるように積層する。さらに、この積層体の上下に、電極が印刷されていない誘電体シートを積層させて圧着する。
そして、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シートと導電ペーストで形成された各電極とを一体化する。これにより、可変容量素子本体２が作製される。その後、可変容量素子本体２の側面の所定位置に、第１外部端子２０〜第３外部端子２２を取り付ける。本実施形態例では、このようにして可変容量素子１を作製する。
［１−３ 回路構成］
図６に、本実施形態例の可変容量素子１の等価回路を示す。本実施形態例の可変容量素子１では、ｚ方向に積層される第１電極本体３０ａ及び第２電極本体３１ａにより第１コンデンサＣ１が形成される。また、ｚ方向に積層される第２電極本体３１ａ及び第３電極本体３２ａにより第２コンデンサＣ２が形成される。そして、第１電極３０〜第３電極３２は、それぞれ異なる外部端子（第１外部端子２０〜第３外部端子２２）に接続されている。したがって本実施形態例の可変容量素子１では、第１コンデンサＣ１及び第２コンデンサＣ２が電極の積層方向に直列接続された構成とされている。
このような構成の可変容量素子１では、第１外部端子２０〜第３外部端子２２に所望のＤＣ電圧を印加することにより、第１コンデンサＣ１〜第３コンデンサＣ３の容量が可変される。
ところで、本実施形態例の可変容量素子１では、誘電体材料と電極材料の焼結時の収縮率の違いにより残留応力が発生する。この残留応力は、各層において電極材料及び誘電体材料が収縮する方向に発生する。一方、本実施形態例の可変容量素子１では、第１コンデンサＣ１、及び第２コンデンサＣ２を構成する第１電極本体３０ａ〜第３電極本体３２ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。さらに、第１電極本体３０ａ〜第３電極本体３２ａは、その中心が誘電体層３の中心に一致するように形成されている。このため、本実施形態例の可変容量素子１では、焼成時に、各電極及び誘電体層は可変容量素子本体２の重心を通るｚ方向の軸方向に収縮する。これにより、焼結時において発生する残留応力を、第１コンデンサＣ１及び第２コンデンサＣ２の中心に集中して発生させることができる。
［１−３ 比較例］
図７Ａは、比較例に係る可変容量素子２００の外観斜視図であり、図７Ｂは、比較例に係る可変容量素子２００の断面構成である。比較例に係る可変容量素子２００は、内部電極の積層方向に直列接続されたコンデンサを備える可変容量素子であり、用途や必要とする容量などに応じて各内部電極の面積を自由に変化させる構成を採用した可変容量素子である。図７Ａ、図７Ｂにおいても、後述する内部電極の積層方向をｚ方向、積層方向に直交する可変容量素子２００の長辺方向をｘ方向、積層方向に直交する可変容量素子２００の短辺方向をｙ方向として説明する。
比較例に係る可変容量素子２００は、直方体部材で構成された可変容量素子本体２０１と３つの外部端子（以下、それぞれ第１外部端子２０２〜第３外部端子２０４という）とで構成されている。
第１外部端子２０２及び第３外部端子２０４は、可変容量素子本体２０１のｘｚ面で構成される長辺方向の一方の側面に互いに離間して形成されている。また、第２外部端子２０３は、可変容量素子本体２０１のｘｚ面で構成される長辺方向の他方の側面に形成され、第１外部端子２０２に対向する位置に形成されている。
可変容量素子本体２０１は、誘電体層３を介して積層された３つの内部電極（以下、第１電極２０６〜第３電極２０８という）で構成されている。比較例に係る可変容量素子本体２０１においても、第１電極２０６、第２電極２０７、第３電極２０８がこの順に積層された構成とされている。
図８Ａは、第１電極２０６を上面から見たときの平面構成図であり、図８Ｂは、第２電極２０７を上面から見たときの平面構成図であり、図８Ｃは、第３電極２０８を上面から見たときの平面構成図である。
第１電極２０６は、図８Ａに示すように矩形状に形成され、一方の端部が可変容量素子本体２０１のｘ方向の一方の側面に露出するように形成されている。そして、第１電極２０６は、第１外部端子２０２に電気的に接続されている。
第２電極２０７は、図８Ｂに示すように、第１電極２０６よりも大きい面積を有する矩形状に形成され、ｚ方向において、第１電極２０６と一部重なるように形成されている。また、第２電極２０７の一方の端部は、可変容量素子本体２０１のｘ方向の他方の側面に露出するように形成されている。そして、第２電極２０７は第２外部端子２０３に電気的に接続されている。
第３電極２０８は、図８Ｃに示すように矩形状に形成され、一方の端部が可変容量素子本体２０１のｘ方向の一方の側面に露出するように形成されている。また、このとき、第３電極２０８は、第１電極２０６とｚ方向に重ならない位置であって、第２電極２０７の一部に重なる領域に形成されている。そして、第３電極２０８は、第３外部端子２０４に電気的に接続されている。
比較例に係る可変容量素子２００においても、第１電極２０６〜第３電極２０８や誘電体層２０５を、本実施形態例の可変容量素子１における電極材料及び誘電体材料で構成する。そして、比較例に係る可変容量素子１においても、ｚ方向に積層される第１電極２０６〜第３電極２０８は、それぞれ異なる外部端子（第１外部端子２０２〜第３外部端子２０４）に接続される。このため、内部電極の積層方向に直列接続されたコンデンサが形成される。
図９は、比較例に係る可変容量素子２００の等価回路図である。図９に示すように、比較例では、第１電極２０６と第２電極２０７とにより第１コンデンサＣａが形成され、第２電極２０７と第３電極２０８とにより第２コンデンサＣｂが形成される。そして、比較例に係る可変容量素子２００では、第１電極２０６〜第３電極２０８の面積を用途や必要とする容量に応じて適宜変えることで所望の容量を得る構成とされている。
一方、比較例に係る可変容量素子２００では、第１電極２０６及び第３電極２０８が第２電極２０７よりも小さい面積とされ、それぞれ第２電極２０７の一部にのみ重なるように形成されている。したがって、このような構成の可変容量素子２００では、等価回路において、図７Ｂのｘ１で示す部分の電極抵抗が余分に増えてしまう。
さらに、比較例に係る可変容量素子２００では、第１電極２０６〜第３電極２０８が異なる面積に形成され、かつ、各電極の中心位置が積層方向の異なる軸上に配置されている。したがって、焼結時の電極材料及び誘電体材料の収縮に起因して発生する残留応力は、可変容量素子本体２０１内部で様々な方向に向くように発生する。このため、残留応力に起因する静電容量の増大などの効果が得られない。
これに比較して、本実施形態例の可変容量素子１では、第１コンデンサＣ１及び第２コンデンサＣ２を構成する第１電極本体３０ａ〜第３電極本体３２ａは全て同一形状とされ、かつ、各辺及び中心位置が積層方向に重なるように積層されている。したがって、各コンデンサ間の抵抗は、各電極層の厚さ方向に発生する抵抗のみとなり、隣接するコンデンサ間の抵抗値を最小に抑えることができる。
また、本実施形態例では、第１電極本体３０ａ〜第３電極本体３２ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、本実施形態例の可変容量素子１では、焼結時において発生する残留応力を、第１コンデンサＣ１及び第２コンデンサＣ２の中心に集中して発生させることができる。この結果、残留応力により静電容量の増大や、容量可変率の増加など、電気的特性の向上が図られる。
本実施形態例の可変容量素子１では、第１電極本体３０ａ〜第３電極本体３２ａの中心が誘電体層３の中心に一致するように形成されている。これにより、第１電極本体３０ａ〜第３電極本体３２ａの中心は、誘電体層２０５と内部電極との積層体である可変容量素子本体２０１の重心を通る直線上にくる。このように、第１電極本体３０ａ〜第３電極本体３２ａの重心を可変容量素子本体２０１の重心を通る直線上となるように設計することで、より大きな残留応力を発生させることができる。
〈２．第２の実施形態〉
次に、本開示の第２の実施形態に係る可変容量素子について説明する。図１０Ａは、本実施形態例の可変容量素子５１の斜視図であり、図１０Ｂは、本実施形態例の可変容量素子５１の断面構成図である。本実施形態例の可変容量素子５１は、第１の実施形態に係る可変容量素子１の第３電極３２上部に、さらに第４電極を備える構成とされている。
図１０Ａ及び図１０Ｂにおいて、図１Ａ及び図１Ｂに対応する部分には同一符号を付し重複説明を省略する。
図１０Ａに示すように、本実施形態例の可変容量素子５１は、直方体部材で構成された可変容量素子本体５２と第１外部端子２０〜第４外部端子２３の４つの外部端子で構成されている。
第４外部端子２３は、可変容量素子本体５２のｘｚ面で構成される長辺方向の他方の側面に形成され、ｘｙ面でみたときに、第１外部端子２０に対向する位置に形成されている。第４外部端子２３のｘ方向の幅は、後述する第４接続電極３３ｂの幅と同等の幅に形成されている。また、第４外部端子２３は、第１外部端子２０〜第３外部端子２２と同様、ｚ方向において可変容量素子本体５２の側面を被覆すると共に、上面及び下面に張り出すように形成されている。
図１１は、可変容量素子本体５２を長辺方向の一方の側面から見たときの分解図である。また、図１２Ａは第４電極３３を上面から見たときの平面構成図であり、図１２Ｂは、第１電極３０を一方の側面から見たときの構成図である。図１１及び図１２では、誘電体層３及び各内部電極の中心（重心）を通る線を破線で示している。
可変容量素子本体５２は、第１電極３０〜第４電極３３が誘電体層３を介してこの順に積層された構成とされ、第１電極３０の下層に下部誘電体層４が積層され、第４電極３３の上層に上部誘電体層５が積層された構成とされている。
第４電極３３は、図１２Ａ及び図１２Ｂに示すように、第４電極本体３３ａと、第４接続電極３３ｂとで構成されている。第４電極本体３３ａは第１電極本体３０ａ〜第３電極本体３２ａと同一形状とされ、その中心が誘電体層３の中心に一致するように形成されている。
第４接続電極３３ｂは、第４電極本体３３ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体５２の側面に露出するように形成されている。また、第４接続電極３３ｂは、可変容量素子本体５２の焼結時において第４接続電極３３ｂ周辺に発生する残留応力が、第４電極本体３３ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。したがって、第４接続電極３３ｂの面積は第４電極本体３３ａの面積よりも十分に小さく形成されるのが好ましく、本実施形態例では、第４接続電極３３ｂのｘ方向の幅を、第４電極本体３３ａのｘ方向の幅よりも十分に小さく形成している。
また、本実施形態例では、第４電極３３は第３電極３２をｚ方向の軸を中心に１８０度回転させた構成とされている。すなわち、ｘｙ面でみると、第４接続電極３３ｂは第３接続電極３２ｂの対角上に位置し、また、第４接続電極３３ｂと第２接続電極３１ｂは可変容量素子本体５２の同一側面に形成され、ｘ方向において互いに離間した位置となるように形成される。そして、可変容量素子本体５２の側面に露出した第４接続電極３３ｂの端部は、第４外部端子２３に電気的に接続されている。
第４電極３３を構成する電極材料としては、第１電極３０〜第３電極３２を構成する電極材料と同様の材料を用いることができる。また、本実施形態例の可変容量素子５１も、第１の実施形態と同様の製造方法を用いて作製することができる。また、本実施形態例では、第４電極３３は第３電極３２をｚ方向の軸を中心として１８０度回転させた形状とされている。このため、第４電極３３を誘電体シート状に形成する場合には、第３電極３２とは同一のマスクを用いて形成することができる。
図１３に、本実施形態例の可変容量素子の等価回路を示す。本実施形態例の可変容量素子５１では、ｚ方向に積層される第１電極本体３０ａ及び第２電極本体３１ａにより第１コンデンサＣ１が形成される。また、ｚ方向に積層される第２電極本体３１ａ及び第３電極本体３２ａにより第２コンデンサＣ２が形成される。また、ｚ方向に積層される第３電極本体３２ａ及び第４電極本体３３ａにより第３コンデンサＣ３が形成される。そして、第１電極３０〜第４電極３３は、それぞれ異なる外部端子（第１外部端子２０〜第４外部端子２３）に接続されている。したがって本実施形態例の可変容量素子５１では、第１コンデンサＣ１〜第３コンデンサＣ３が電極の積層方向に直列接続された構成とされている。
本実施形態例の可変容量素子５１においても、第１電極本体３０ａ〜第４電極本体３３ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、第１の実施形態と同様の効果を得ることができる。
〈３．第３の実施形態〉
次に、本開示の第３の実施形態に係る可変容量素子について説明する。図１４Ａは、本実施形態例の可変容量素子６１の斜視図であり、図１４Ｂは、本実施形態例の可変容量素子６１の断面構成図である。本実施形態例の可変容量素子６１は、第２の実施形態に係る可変容量素子５１の第４電極３３上部に、さらに第５電極３４を備える構成とされている。
図１４Ａ及び図１４Ｂにおいて、図１０Ａ及び図１０Ｂに対応する部分には同一符号を付し重複説明を省略する。
図１４Ａに示すように、本実施形態例の可変容量素子６１は、直方体部材で構成された可変容量素子本体６２と第１外部端子２０〜第５外部端子２４の４つの外部端子で構成されている。
第５外部端子２４は、可変容量素子本体６２のｘｚ面で構成される長辺方向の一方の側面に形成され、第１外部端子２０及び第３外部端子２２と離間した置に形成されている。第５外部端子２４のｘ方向の幅は、後述する第５接続電極３４ｂの幅と同等の幅に形成されている。また、第５外部端子２４は、第１外部端子２０〜第４外部端子２３と同様、ｚ方向において可変容量素子本体６２の側面を被覆すると共に、上面及び下面に張り出すように形成されている。
図１５は、可変容量素子本体６２を長辺方向の一方の側面から見たときの分解図である。また、図１６Ａは第５電極３４を上面から見たときの平面構成図であり、図１６Ｂは、第５電極３４を一方の側面から見たときの構成図である。図１５及び図１６は、誘電体層３及び各内部電極の中心（重心）を通る線を破線で示している。
可変容量素子本体６２は、第１電極３０〜第５電極３４が誘電体層を介してこの順に積層された構成とされ、第１電極３０の下層に下部誘電体層４が積層され、第５電極３４の上層に上部誘電体層５が積層された構成とされている。
第５電極３４は、図１６Ａ及び図１６Ｂに示すように、第５電極本体３４ａと、第５接続電極３４ｂとで構成されている。第５電極本体３４ａは第１電極本体３０ａ〜第４電極本体３３ａと同一形状とされ、その中心が誘電体層３の中心に一致するように形成されている。
第５接続電極３４ｂは、第５電極本体３４ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体６２の側面に露出するように形成されている。また、第５接続電極３４ｂは、可変容量素子６１の焼結時において第５接続電極３４ｂ周辺に発生する残留応力が、第５電極本体３４ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。したがって、第５接続電極３４ｂの面積は第５電極本体３４ａの面積よりも十分に小さく形成されるのが好ましく、本実施形態例では、第５接続電極３４ｂのｘ方向の幅を第５電極本体３４ａのｘ方向の幅よりも十分に小さく形成している。
また、本実施形態例では、第５接続電極３４ｂは第１接続電極３０ｂ及び第３接続電極３２ｂと可変容量素子本体６２の同一側面に形成され、ｘ方向において互いに離間した位置となるように形成される。そして、可変容量素子本体６２の側面に露出した第５接続電極３４ｂの端部は、第５外部端子２４に電気的に接続されている。
第５電極３４を構成する電極材料としては、第１電極３０〜第４電極３３を構成する電極材料と同様の材料を用いることができる。また、本実施形態例の可変容量素子６１も、第１の実施形態と同様の製造方法を用いて作製することができる。
図１７に、本実施形態例の可変容量素子６１の等価回路を示す。本実施形態例の可変容量素子６１では、ｚ方向に積層される第１電極本体３０ａ及び第２電極本体３１ａにより第１コンデンサＣ１が形成される。また、ｚ方向に積層される第２電極本体３１ａ及び第３電極本体３２ａにより第２コンデンサＣ２が形成される。また、ｚ方向に積層される第３電極本体３２ａ及び第４電極本体３３ａにより第３コンデンサＣ３が形成される。また、ｚ方向に積層される第４電極本体３３ａ及び第５電極本体３４ａにより第４コンデンサＣ４が形成される。そして、第１電極３０〜第５電極３４は、それぞれ異なる外部端子（第１外部端子２０〜第５外部端子２４）に接続されている。したがって本実施形態例の可変容量素子６１では、第１コンデンサＣ１〜第４コンデンサＣ４が電極の積層方向に直列接続された構成とされている。
本実施形態例の可変容量素子６１においても、第１電極本体３０ａ〜第５電極本体３４ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、第１の実施形態と同様の効果を得ることができる。
〈４．第４の実施形態〉
次に、本開示の第４の実施形態に係る可変容量素子について説明する。図１８Ａは、本実施形態例の可変容量素子７１の斜視図であり、図１８Ｂは、本実施形態例の可変容量素子７１の断面構成図である。本実施形態例の可変容量素子７１は、第３の実施形態に係る可変容量素子６１の第５電極３４上部に、さらに第６電極を備える構成とされている。
図１８Ａ及び図１８Ｂにおいて、図１４Ａ及び図１４Ｂに対応する部分には同一符号を付し重複説明を省略する。
図１８Ａに示すように、本実施形態例の可変容量素子７１は、直方体部材で構成された可変容量素子本体７２と第１外部端子２０〜第６外部端子２５の６つの外部端子で構成されている。
第６外部端子２５は、可変容量素子本体７２のｘｚ面で構成される長辺方向の他方の側面に形成され、第２外部端子２１及び第４外部端子２３と離間した位置に形成されている。第６外部端子２５のｘ方向の幅は、後述する第６接続電極３５ｂの幅と同等の幅に形成されている。また、第６外部端子２５は、第１外部端子２０〜第５外部端子２４と同様、ｚ方向において可変容量素子本体７２の側面を被覆すると共に、上面及び下面に張り出すように形成されている。
図１９は、可変容量素子本体７２を長辺方向の一方の側面から見たときの分解図である。また、図２０Ａは第６電極３５を上面から見たときの平面構成図であり、図２０Ｂは、第６電極３５を一方の側面から見たときの構成図である。図１９及び図２０では、誘電体層３及び各内部電極の中心（重心）を通る線を破線で示している。
可変容量素子本体７２は、第１電極３０〜第６電極３５が誘電体層３を介してこの順に積層された構成とされ、第１電極３０の下層に下部誘電体層４が積層され、第６電極３５の上層に上部誘電体層５が積層された構成とされている。
第６電極３５は、図２０Ａ及び図２０Ｂに示すように、第６電極本体３５ａと、第６接続電極３５ｂとで構成されている。第６電極本体３５ａは第１電極本体３０ａ〜第５電極本体３４ａと同一形状とされ、その中心が誘電体層３の中心に一致するように形成されている。
第６接続電極３５ｂは、第６電極本体３５ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体７２の側面に露出するように形成されている。また、第６接続電極３５ｂは、可変容量素子本体７２の焼結時において第６接続電極３５ｂ周辺に発生する残留応力が、第６電極本体３５ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。したがって、第６接続電極３５ｂの面積は第６電極本体３５ａの面積よりも十分に小さく形成されるのが好ましく、本実施形態例では、第６接続電極３５ｂのｘ方向の幅を、第６電極本体３５ａのｘ方向の幅よりも十分に小さく形成している。
また、本実施形態例では、第６電極３５は第５電極３４をｚ方向の軸を中心に１８０度回転させた構成とされている。すなわち、ｘｙ面でみると、第６接続電極３５ｂは第５接続電極３４ｂの対角上に位置する。また、第６接続電極３５ｂ、第４接続電極３３ｂ、及び第２接続電極３１ｂは可変容量素子本体の同一側面に形成され、ｘ方向において互いに離間した位置となるように形成される。そして、可変容量素子本体７２の側面に露出した第６接続電極３５ｂの端部は、第６外部端子２５に電気的に接続されている。
第６電極３５を構成する電極材料としては、第１電極３０〜第５電極３４を構成する電極材料と同様の材料を用いることができる。また、本実施形態例の可変容量素子７１も、第１の実施形態と同様の製造方法を用いて作製することができる。また、本実施形態例では、第６電極３５は第５電極３４をｚ方向の軸を中心として１８０度回転させた形状とされているため、第６電極３５を誘電体シート状に形成する場合には、第５電極３４を形成するためのマスクと同一のマスクを用いて形成することができる。
図２１に、本実施形態例の可変容量素子７１の等価回路を示す。本実施形態例の可変容量素子７１では、ｚ方向に積層される第１電極本体３０ａ及び第２電極本体３１ａにより第１コンデンサＣ１が形成される。また、ｚ方向に積層される第２電極本体３１ａ及び第３電極本体３２ａにより第２コンデンサＣ２が形成される。また、ｚ方向に積層される第３電極本体３２ａ及び第４電極本体３３ａにより第３コンデンサＣ３が形成される。また、ｚ方向に積層される第４電極本体３３ａ及び第５電極本体３４ａにより第４コンデンサＣ４が形成される。また、ｚ方向に積層される第５電極本体３４ａ及び第６電極本体３５ａにより第５コンデンサＣ５が形成される。そして、第１電極３０〜第６電極３５は、それぞれ異なる外部端子（第１外部端子２０〜第６外部端子２５）に接続されている。したがって本実施形態例の可変容量素子７１では、第１コンデンサＣ１〜第５コンデンサＣ５が電極の積層方向に直列接続された構成とされている。
本実施形態例の可変容量素子７１においても、第１電極本体３０ａ〜第６電極本体３５ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、第１の実施形態と同様の効果を得ることができる。
〈５．第５の実施形態〉
次に、本開示の第５の実施形態に係る可変容量素子について説明する。図２２Ａは、本実施形態例の可変容量素子８１の斜視図であり、図２２Ｂは、本実施形態例の可変容量素子の断面構成図である。本実施形態例の可変容量素子は、第４の実施形態に係る可変容量素子７１の第６電極３５上部に、さらに第７電極３６を備える構成とされている。
図２２Ａ及び図２２Ｂにおいて、図１８Ａ及び図１８Ｂに対応する部分には同一符号を付し重複説明を省略する。
図２２Ａに示すように、本実施形態例の可変容量素子８１は、直方体部材で構成された可変容量素子本体８２と第１外部端子２０〜第７外部端子２６の７つの外部端子で構成されている。
第７外部端子２６は、可変容量素子本体８２のｘｚ面で構成される長辺方向の一方の側面に形成され、第１外部端子２０、第３外部端子２２、及び第５外部端子２４と離間した位置に形成されている。第７外部端子２６のｘ方向の幅は、後述する第７接続電極３６ｂの幅と同等の幅に形成されている。また、第７外部端子２６は、第１外部端子２０〜第６外部端子２５と同様、ｚ方向において可変容量素子本体８２の側面を被覆すると共に、上面及び下面に張り出すように形成されている。
図２３は、可変容量素子本体８２を長辺方向の一方の側面から見たときの分解図である。また、図２４Ａは第７電極３６を上面から見たときの平面構成図であり、図２４Ｂは、第７電極３６を一方の側面から見たときの構成図である。図２３及び図２４では、誘電体層３及び各内部電極の中心（重心）を通る線を破線で示している。
可変容量素子本体８２は、第１電極３０〜第７電極３６が誘電体層３を介してこの順に積層された構成とされ、第１電極３０の下層に下部誘電体層４が積層され、第７電極３６の上層に上部誘電体層５が積層された構成とされている。
第７電極３６は、図２４Ａ及び図２４Ｂに示すように、第７電極本体３６ａと、第７接続電極３６ｂとで構成されている。第７電極本体３６ａは第１電極本体３０ａ〜第７電極本体３６ａと同一形状とされ、その中心が誘電体層３の中心に一致するように形成されている。
第７接続電極３６ｂは、第７電極本体３６ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体８２の側面に露出するように形成されている。また、第７接続電極３６ｂは、可変容量素子８１の焼結時において第７接続電極３６ｂ周辺に発生する残留応力が、第７電極本体３６ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。したがって、第７接続電極３６ｂの面積は第７電極本体３６ａの面積よりも十分に小さく形成されるのが好ましく、本実施形態例では、第７接続電極３６ｂのｘ方向の幅を、第７電極本体３６ａのｘ方向の幅よりも十分に小さく形成している。
また、本実施形態例では、第７接続電極３６ｂは、第１接続電極３０ｂ、第３接続電極３２ｂ、及び第５接続電極３４ｂと、可変容量素子本体８２の同一側面に形成され、ｘ方向において互いに離間した位置となるように形成される。そして、可変容量素子本体８２の側面に露出した第７接続電極３６ｂの端部は、第７外部端子２６に電気的に接続されている。
第７電極３６を構成する電極材料としては、第１電極３０〜第７電極３６を構成する電極材料と同様の材料を用いることができる。また、本実施形態例の可変容量素子８１も、第１の実施形態と同様の製造方法を用いて作製することができる。
図２５に、本実施形態例の可変容量素子８１の等価回路を示す。本実施形態例の可変容量素子８１では、ｚ方向に積層される第１電極本体３０ａ及び第２電極本体３１ａにより第１コンデンサＣ１が形成される。また、ｚ方向に積層される第２電極本体３１ａ及び第３電極本体３２ａにより第２コンデンサＣ２が形成される。また、ｚ方向に積層される第３電極本体３２ａ及び第４電極本体３３ａにより第３コンデンサＣ３が形成される。また、ｚ方向に積層される第４電極本体３３ａ及び第５電極本体３４ａにより第４コンデンサＣ４が形成される。また、ｚ方向に積層される第５電極本体３４ａ及び第６電極本体３５ａにより第５コンデンサＣ５が形成される。また、ｚ方向に積層される第６電極本体３５ａ及び第７電極本体３６ａにより第６コンデンサＣ６が形成される。そして、第１電極３０〜第７電極３６は、それぞれ異なる外部端子（第１外部端子２０〜第７外部端子２６）に接続されている。したがって本実施形態例の可変容量素子８１では、第１コンデンサＣ１〜第７コンデンサＣ７が電極の積層方向に直列接続された構成とされている。
本実施形態例の可変容量素子８１においても、第１電極本体３０ａ〜第７電極本体３６ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、第１の実施形態と同様の効果を得ることができる。
〈６．第６の実施形態〉
次に、本開示の第６の実施形態に係る可変容量素子について説明する。図２６Ａは、本実施形態例の可変容量素子９１の斜視図であり、図２６Ｂは、本実施形態例の可変容量素子９１の断面構成図である。本実施形態例の可変容量素子９１は、第５の実施形態に係る可変容量素子８１の第７電極３６上部に、さらに第８電極３７を備える構成とされている。
図２６Ａ及び図２６Ｂにおいて、図２２Ａ及び図２２Ｂに対応する部分には同一符号を付し重複説明を省略する。
図２６Ａに示すように、本実施形態例の可変容量素子９１は、直方体部材で構成された可変容量素子本体９２と第１外部端子２０〜第８外部端子２７の８つの外部端子で構成されている。
第８外部端子２７は、可変容量素子本体９２のｘｚ面で構成される長辺方向の他方の側面に形成され、第２外部端子２１、第４外部端子２３、及び第６外部端子２５と離間した位置に形成されている。第８外部端子２７のｘ方向の幅は、後述する第８接続電極３７ｂの幅と同等の幅に形成されている。また、第８外部端子２７は、第１外部端子２０〜第７外部端子２６と同様、ｚ方向において可変容量素子本体９２の側面を被覆すると共に、上面及び下面に張り出すように形成されている。
図２７は、可変容量素子本体９２を長辺方向の一方の側面から見たときの分解図である。また、図２８Ａは第８電極３７を上面から見たときの平面構成図であり、図２８Ｂは、第８電極３７を一方の側面から見たときの構成図である。図２７及び図２８では、誘電体層３及び各内部電極の中心（重心）を通る線を破線で示している。
可変容量素子本体９２は、第１電極３０〜第８電極３７が誘電体層３を介してこの順に積層された構成とされ、第１電極３０の下層に下部誘電体層４が積層され、第８電極３７の上層に上部誘電体層５が積層された構成とされている。
第８電極３７は、図２８Ａ及び図２８Ｂに示すように、第８電極本体３７ａと、第８接続電極３７ｂとで構成されている。第８電極本体３８ａは第１電極本体３０ａ〜第８電極本体３７ａと同一形状とされ、その中心が誘電体層３の中心に一致するように形成されている。
第８接続電極３７ｂは、第８電極本体３７ａのｘ方向に延びる辺に接続するように形成されると共に、可変容量素子本体９２の側面に露出するように形成されている。また、第８接続電極３７ｂは、可変容量素子本体９２の焼結時において第８接続電極３７ｂ周辺に発生する残留応力が、第８電極本体３７ａ部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されることが好ましい。したがって、第８接続電極３７ｂの面積は第８電極本体３７ａの面積よりも十分に小さく形成されるのが好ましく、本実施形態例では、第８接続電極３７ｂのｘ方向の幅を、第８電極本体３７ａのｘ方向の幅よりも十分に小さく形成している。
また、本実施形態例では、第８電極３７は第７電極３６をｚ方向の軸を中心に１８０度回転させた構成とされている。すなわち、ｘｙ面でみると、第８接続電極３８ｂは第７接続電極３６ｂの対角上に位置している。そして、第８接続電極３７ｂは、第６接続電極３５ｂ、第４接続電極３３ｂ、及び第２接続電極３１ｂが形成された可変容量素子本体９２の側面と同一の側面に形成され、ｘ方向において互いに離間した位置となるように形成される。そして、可変容量素子本体９２の側面に露出した第８接続電極３７ｂの端部は、第８外部端子２７に電気的に接続されている。
第８電極３７を構成する電極材料としては、第１電極３０〜第８電極３７を構成する電極材料と同様の材料を用いることができる。また、本実施形態例の可変容量素子９１も、第１の実施形態と同様の製造方法を用いて作製することができる。また、本実施形態例では、第８電極３７は第７電極３６をｚ方向の軸を中心として１８０度回転させた形状とされているため、第８電極３７を誘電体シート状に形成する場合には、第７電極３６を形成するためのマスクと同一のマスクを用いて形成することができる。
図２９に、本実施形態例の可変容量素子９１の等価回路を示す。本実施形態例の可変容量素子９１では、ｚ方向に積層される第１電極本体３０ａ及び第２電極本体３１ａにより第１コンデンサＣ１が形成される。また、ｚ方向に積層される第２電極本体３１ａ及び第３電極本体３２ａにより第２コンデンサＣ２が形成される。また、ｚ方向に積層される第３電極本体３２ａ及び第４電極本体３３ａにより第３コンデンサＣ３が形成される。また、ｚ方向に積層される第４電極本体３３ａ及び第５電極本体３４ａにより第４コンデンサＣ４が形成される。また、ｚ方向に積層される第５電極本体３４ａ及び第６電極本体３５ａにより第５コンデンサＣ５が形成される。また、ｚ方向に積層される第６電極本体３５ａ及び第７電極本体３６ａにより第６コンデンサＣ６が形成される。また、ｚ方向に積層される第７電極本体３６ａ及び第８電極本体３７ａにより第７コンデンサＣ７が形成される。そして、第１電極３０〜第８電極３７は、それぞれ異なる外部端子（第１外部端子２０〜第８外部端子２７）に接続されている。したがって本実施形態例の可変容量素子９１では、第１コンデンサＣ１〜第７コンデンサＣ７が電極の積層方向に直列接続された構成とされている。
本実施形態例の可変容量素子９１においても、第１電極本体３０ａ〜第８電極本体３７ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、第１の実施形態と同様の効果を得ることができる。
〈７．第７の実施形態〉
次に、本開示の第７の実施形態に係る可変容量素子について説明する。図３０Ａは、本実施形態例の可変容量素子１０１の斜視図であり、図３０Ｂは、本実施形態例の可変容量素子１０１の断面構成図である。本実施形態例の可変容量素子１０１は、第１電極３０〜第４電極３３からなる積層体を２層積層した構成を有する例である。図３０Ａ及び図３０Ｂにおいて、図１０Ａ及び図１０Ｂに対応する部分には同一符号を付し、重複説明を省略する。
図３０Ａに示すように、本実施形態例の可変容量素子１０１は、直方体部材で構成された可変容量素子本体１０２と第１外部端子２０〜第４外部端子２３の４つの外部端子で構成されている。
可変容量素子本体１０２は、第１積層体６と、第２積層体７と、下部誘電体層４と、上部誘電体層５とで構成されている。
図３１は、可変容量素子本体１０２を長辺方向の一方の側面から見たときの分解図である。図３１では、誘電体層３及び各内部電極の中心（重心）を通る線を破線で示している。図３１に示すように、第１積層体６は、第１電極３０、第２電極３１、第３電極３２、及び第４電極３３が誘電体層３を介して下面側からこの順に積層された構成とされている。また、第２積層体７は、第１積層体６のｚ方向の上部に積層され、第４電極３３、第３電極３２、第２電極３１、及び第１電極３０が誘電体層３を介して下面側から順に積層された構成とされている。すなわち、第１積層体６と第２積層体７とでは、下面側から上面側に向けて積層される第１電極３０〜第４電極３３の積層の順番が逆になるように構成されている。また、第１積層体６の下層には、下部誘電体層４が形成され、第２積層体７の上層には、上部誘電体層５が積層されている。
第１積層体６及び第２積層体７に形成された２つの第１電極３０は第１外部端子２０に接続され、第１積層体６及び第２積層体７に形成された２つの第２電極３１は、第２外部端子２１に接続される。また、第１積層体６及び第２積層体７に形成された２つの第３電極３２は第３外部端子２２に接続され、第１積層体６及び第２積層体７に形成された２つの第４電極３３は第４外部端子２３に接続される。
本実施形態例の可変容量素子１０１も、第１の実施形態と同様の製造方法を用いて作製することができる。
図３２Ａに、本実施形態例の可変容量素子１０１の内部の回路構成を示し、図３２Ｂに本実施形態例の可変容量素子１０１の等価回路を示す。本実施形態例の可変容量素子１０１では、第１積層体６において、第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３が下面側から上面側に向かって順に形成される。一方、第２積層体７においては、第３コンデンサＣ３、第２コンデンサＣ２、第１コンデンサＣ１が下面側から上面側に向かって順に形成される。このとき、第１積層体６と第２積層体７との境界部分に形成された隣接する２つの第４電極３３は同一の外部端子（第４外部端子２３）に接続され、同電位とされるため、この２つの第４電極３３間にはコンデンサは形成されない。
そして、第１積層体６に形成される第１電極３０〜第４電極３３は、それぞれ異なる外部端子（第１外部端子２０〜第４外部端子２３）に接続されている。また、第２積層体７に形成される第１電極３０〜第４電極３３も、同様に、それぞれ異なる外部端子（第１外部端子２０〜第４外部端子２３）に接続されている。したがって、図３２Ａに示すように、第１積層体６、及び第２積層体７では、それぞれ、第１コンデンサＣ１〜第３コンデンサＣ３が電極の積層方向に直列接続された構成とされている。
一方、第１積層体６に形成される第１電極３０と第２積層体７に形成される第１電極３０は、それぞれ共通の第１外部端子２０に接続されている。また、第１積層体６に形成される第２電極３１と第２積層体７に形成される第２電極３１は、それぞれ共通の第２外部端子２１に接続されている。また、第１積層体６に形成される第３電極３２と第２積層体７に形成される第３電極３２は、それぞれ共通の第３外部端子２２に接続されている。また、第１積層体６に形成される第４電極３３と第２積層体７に形成される第４電極３３は、それぞれ共通の第４外部端子２３に接続されている。したがって、第１積層体６に形成される第１コンデンサＣ１と第２積層体７に形成される第１コンデンサＣ２は並列接続されている。同様に、第１積層体６に形成される第２コンデンサＣ２と第２積層体７に形成される第２コンデンサＣ２は並列接続され、第１積層体６に形成される第３コンデンサＣ３と第２積層体７に形成される第３コンデンサＣ３は並列接続されている。
したがって、この可変容量素子１０１を等価回路で表すと、図３２Ｂに示すように、２つの第１コンデンサＣ１からなるコンデンサＣ１’と、２つの第２コンデンサＣ２からなるコンデンサＣ２’と、２つの第３コンデンサＣ３からなるコンデンサＣ３’が直列接続された回路となる。
本実施形態例の可変容量素子１０１においても、第１積層体６及び第２積層体７において第１電極本体３０ａ〜第４電極本体３３ａが同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、第１の実施形態と同様の効果を得ることができる。また、異なる外部端子に接続される複数の電極が誘電体層３を介して積層された積層体を複数積層し、かつ、それらの積層体を電気的に並列接続することにより、各コンデンサの容量を大きくすることができる。
〈８．第８の実施形態〉
次に、本開示の第８の実施形態に係る可変容量素子について説明する。図３３Ａは、本実施形態例の可変容量素子１１１の斜視図であり、図３３Ｂは、本実施形態例の可変容量素子１１１の断面構成図である。また、図３４は、可変容量素子本体１１２を長辺方向の一方の側面から見たときの分解図である。本実施形態例の可変容量素子１１１は、第１電極３０〜第４電極３３からなる積層体を２層積層した構成を有する例である。図３３及び図３４において、図３０及び図３１に対応する部分には同一符号を付し、重複説明を省略する。
図３３Ａに示すように、本実施形態例の可変容量素子１１１は、直方体部材で構成された可変容量素子本体１１２と第１外部端子２０〜第４外部端子２３の４つの外部端子で構成されている。
可変容量素子本体１１２は、第１積層体６と、第２積層体７と、下部誘電体層４と、上部誘電体層５とで構成されている。また、本実施形態例では、第１積層体６の最上層に形成される第４電極３３が、第２積層体７の最下層に形成される第４電極３３を兼ねる構成とされている。本実施形態例の可変容量素子１１１も、第１の実施形態と同様の製造方法を用いて作製することができる。
本実施形態例の可変容量素子１１１の回路構成は、図３２Ａ及び図３２Ｂに示した第７の実施形態と同様の回路構成となる。本実施形態例の可変容量素子１１１では、第１積層体６の最上層に形成される第４電極３３が第２積層体７の最下層に形成される第４電極３３を兼ねる構成とすることで、第７の実施形態に比較して可変容量素子１１１の低背化が図られ、小型化が可能となる。その他、第１の実施形態と同様の効果を得ることができる。
〈９．第９の実施形態〉
次に、本開示の第９の実施形態に係る可変容量素子について説明する。図３５Ａは、本実施形態例の可変容量素子１２１の斜視図であり、図３５Ｂは、本実施形態例の可変容量素子１２１の断面構成図である。本実施形態例の可変容量素子１２１は、電極の積層方向に応力制御部を設ける例である。図３５Ａ及び図３５Ｂにおいて、図３３Ａ及び図３３Ｂに対応する部分には同一符号を付し、重複説明を省略する。
図３５Ａに示すように、本実施形態例の可変容量素子１２１は、直方体部材で構成された可変容量素子本体１２２と第１外部端子２０〜第４外部端子２３の４つの外部端子で構成されている。
可変容量素子本体１２２は、第１積層体６と、第１応力制御部８と、第２応力制御部９と、下部誘電体層４と、上部誘電体層５とで構成されている。
第１応力制御部８は、第１積層体６の下層側に形成され、誘電体層３を介して複数積層された第１電極３０で構成されている。第１応力制御部８を構成する第１電極３０は、第１積層体６の第１電極３０と同様、第１外部端子２０に接続されている。したがって、第１積層体６の最下層に形成される第１電極３０と第１応力制御部８を構成する第１電極３０とは同電位とされるため、この電極間にコンデンサは形成されない。さらに、第１応力制御部８に形成される複数の第１電極３０も同電位とされるため、第１応力制御部８ではコンデンサが形成されない。
第２応力制御部９は、第１積層体６の上層側に形成され、誘電体層３を介して複数積層された第４電極３３で構成されている。第２応力制御部９を構成する第４電極３３は、第１積層体６を構成する第４電極３３と同様、第４外部端子２３に接続されている。したがって、第１積層体６の最上層に形成される第４電極３３と、第２応力制御部９を構成する第４電極３３とは同電位とされるため、この電極間にコンデンサは形成されない。さらに、第２応力制御部９に形成される複数の第４電極３３も同電位とされるため、第２応力制御部９ではコンデンサが形成されない。
そして、本実施形態例の可変容量素子１２１では、第１応力制御部８、第１積層体６、及び第２応力制御部９に形成される内部電極は、その電極本体の形状が同一とされ、各辺、及び中心がｚ方向に重なるように積層されている。本実施形態例の可変容量素子１２１も、第１の実施形態と同様の製造方法を用いて作製することができる。
本実施形態例の可変容量素子１２１の等価回路は図１３に示した等価回路と同様の構成となる。すなわち、本実施形態例では、第１積層体６に形成された第１電極３０〜第４電極３３でのみコンデンサが形成される。したがって、本実施形態例の可変容量素子１２１においても、図１３と同様、第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３がこの順に直列接続された回路となる。
本実施形態例の可変容量素子１２１では、第１応力制御部８及び第２応力制御部９においても、電極材料と誘電体材料の焼成時の収縮率の違いにより、残留応力が発生している。したがって、第１応力制御部８及び第２応力制御部９に発生した残留応力が第１積層体６に形成される第１コンデンサＣ１〜第３コンデンサＣ３に影響し、応力制御部を形成しない場合に比較して、容量値の増加、及び容量可変率の増加を図ることができる。
また、本実施形態例においては、第１応力制御部８、第２応力制御部９、及び第１積層体６に形成される内部電極の電極本体の形状が同一形状とされ、各辺、及び中心がｚ方向に重なるように積層されている。このため、第１の実施形態と同様の効果を得ることができる。
ところで、第１〜第９の実施形態例では、第１電極３０〜第４電極３３のそれぞれにおいて、接続電極のｘ方向の幅を電極本体のｘ方向の幅よりも十分に小さく形成したが適宜変更可能である。例えば、ＤＣ電圧のみが印加される電極については、接続電極における電気抵抗が高くても良いため、電極本体に対する接続電極の幅を小さく形成しても良いが、ＡＣ電流が流れる電極については、電気抵抗の観点から接続電極の幅を大きく形成した方が好ましい。また、残留応力が、応力制御部や多層に積層された電極で支配される場合には、最外側の電極の接続電極の幅は広くしてもよい。また、接続電極の電極抵抗を下げる方法としては、電極幅を広くするほか、長さを短くしたり、厚さを厚くしたりするなどの方法が挙げられるが、これらを組み合わせてより好ましい形態を採ることができる。
上述した第１〜第９の実施形態では、容量素子として印加する電圧に応じて容量が変化する可変容量素子を例に挙げて説明したが、本開示はこれに限定されない。上記第１〜第９の実施形態で説明した構成は、入力信号の種類及びその信号レベルに関係なく容量がほとんど変化しない容量素子（以下、定容量素子という）に対しても同様に適用可能である。
ただし、この場合には、誘電体層は比誘電率の低い常誘電体材料で形成される。常誘電体材料としては、例えば、紙、ポリエチレンテレフタレート、ポリプロピレン、ポリフェニレンサルファイド、ポリスチレン、ＴｉＯ２、ＭｇＴｉＯ２、ＭｇＴｉＯ３、ＳｒＭｇＴｉＯ２、Ａｉ２Ｏ３、Ｔａ２Ｏ５等を用いることができる。このような定容量素子においても、上記第１の実施形態の可変容量素子と同様にして作製することができる。
また、上述の実施形態では、各内部電極の中心が積層方向の直線上に配置される構成としたが、製造時の合わせずれ程度のずれも本開示に含むものとする。さらに、本実施形態例では、各内部電極の中心を誘電体層の中心に合わせる構成としたが、製造時の合わせずれ程度のずれも本開示に含むものとする。
また、上述の第１〜第９の実施形態では、内部電極の形状を長方形状としたが、これに限られるものではなく、その他多角形状や、円形状、楕円形状とすることもできる。さらに、本開示の容量素子としては、上述の第１〜第９の実施形態を組み合わせて構成してもよく、趣旨を逸脱しない範囲ないでの種々の変形が可能である。
なお、本開示に好適な静電容量素子の容量Ｃ（Ｆ）は、使用する周波数ｆ（Ｈｚ）にも依存する。本開示はインピーダンスＺ（オーム）（Ｚ＝１／２πｆｃ）が２オーム以上、好ましくは１５オーム以上、更に好ましくは、１００オーム以上となる容量Ｃ（Ｆ）である容量素子に好適である。
〈１０．第１０の実施形態：共振回路〉
次に、本発明の第１０の実施形態に係る共振回路について説明する。本実施形態例は本発明の容量素子を共振回路に適用した例であり、特に、第１の実施形態における可変容量素子１を適用した例を示す。また、本実施形態例では、共振回路を非接触ＩＣカードに用いた例を示す。
図３６は、本実施形態例の共振回路を用いた非接触ＩＣカード１３０の受信系回路部のブロック構成図である。なお、本実施形態例では、説明を簡略化するために、信号の送信系（変調系）回路部は省略している。送信系回路部の構成は、従来の非接触ＩＣカード等と同様の構成である。
非接触ＩＣカードは、図３６に示すように、受信部１３１（アンテナ）と、整流部１３２と、信号処理部１３３とを備える。
受信部１３１は、共振コイル１３４及び共振コンデンサ１３５からなる共振回路で構成され、非接触ＩＣカード１３０のＲ／Ｗ（不図示）から送信される信号をこの共振回路で受信する。なお、図３６では、共振コイル１３４をそのインダクタンス成分１３４ａ（Ｌ）と抵抗成分１３４ｂ（ｒ：数オーム程度）とに分けて図示している。
共振コンデンサ１３５は、容量Ｃｏのコンデンサ１３５ａと、受信信号の電圧値（受信電圧値）に応じて容量Ｃｖが変化する可変容量素子１とが並列に接続されている。すなわち、本実施形態では、従来のアンテナ（共振コイル１３４とコンデンサ１３５ａとからなる共振回路）に可変容量素子１を並列接続した構成となる。また、本実施形態例では、可変容量素子１として図１に示す可変容量素子を用いる例とする。
コンデンサ１３５ａは、従来のアンテナと同様に、常誘電体材料で形成されたコンデンサを用いる。常誘電体材料で形成されたコンデンサ１３５ａは、比誘電率が低く、入力電圧の種類（交流または直流）及びその電圧値に関係なくその容量はほとんど変化しない。それゆえ、コンデンサ１３５ａは、入力信号に対して非常に安定した特性を有する。従来のアンテナでは、アンテナの共振周波数がずれないようにするために、このような入力信号に対して安定性の高い常誘電体材料で形成されたコンデンサを用いる。
なお、実際の回路上では、共振コイル１３４のインダクタンス成分Ｌのばらつきや信号処理部１３３内の集積回路の入力端子の寄生容量などによる受信部１３１の容量変動（数ｐＦ程度）が存在し、その変動量は非接触ＩＣカード１３０毎に異なる。それゆえ、本実施形態では、これらの影響を抑制（補正）するために、コンデンサ１３５ａの電極パターンをトリミングして容量Ｃｏを適宜調整している。
整流部１３２は、整流用ダイオード１３６と整流用コンデンサ１３７とからなる半波整流回路で構成され、受信部１３１で受信した交流電圧を直流電圧に整流して出力する。
信号処理部１３３は、主に半導体素子の集積回路（ＬＳＩ：Large Scale Integration）で構成され、受信部１３１で受信した交流信号を復調する。信号処理部１３３内のＬＳＩは整流部１３２から供給される直流電圧により駆動される。なお、ＬＳＩとしては、従来の非接触ＩＣカードと同様のものを用いることができる。
本実施形態例では、受信部に用いる可変容量素子１は積層される内部電極の中心（重心）が積層方向の直線上に配置されるため、より大きな残留応力が得られる。これにより、電気的特性が向上し、より低い電圧で大きな可変幅が得られる。また可変幅が大きくなる分共振コンデンサへの変化負担を減らせるため共振コンデンサの誘電体を厚くすれば耐圧が向上し、より大きなＡＣ電圧を扱うことが可能となる。
本実施形態例では、共振回路の可変容量素子として、第１の実施形態の可変容量素子１を用いる例としたが、第２〜第９の実施形態の可変容量素子を用いる例としてもよい。
また、本開示は、以下の構成をとることができる。
（１）
３以上の誘電体層と、前記誘電体層を介して積層され、静電容量をなす電極本体の重心が積層方向の直線上に配置されるように配置された４以上の内部電極とにより形成された該３以上のコンデンサが前記内部電極の積層方向に直列接続された容量素子本体と、
前記容量素子本体の側面に形成され、静電容量をなす前記内部電極の各電極本体に接続された４以上の外部端子とを備え、
前記内部電極は、前記電極本体と、前記電極本体と前記外部端子とを電気的に接続するための接続電極とで構成され、各電極本体が、全て同一形状とされ、かつ、各辺及び中心位置が積層方向に重なるように積層され、各コンデンサ間の抵抗が、各電極層の厚さ方向に発生する抵抗のみとされ、前記容量素子本体は、積層方向に直列接続されたコンデンサを構成する前記少なくとも４以上の内部電極を備える積層体を積層方向に複数個備え、異なる積層体に形成されたコンデンサ同士が並列接続されている
静電容量素子。
（２）
前記少なくとも４以上の内部電極の各電極本体の重心は、前記容量素子本体の重心を通る直線上に配置されている
（１）に記載の静電容量素子。
（３）
前記積層方向で隣接する２つの積層体間において、一方の積層体の最上層に形成される内部電極が、他方の積層体の最下層に形成される内部電極を兼ねる
（１）に記載の静電容量素子。
（４）
前記直列接続されたコンデンサの上層及び／又は下層には、誘電体層を介して積層され、コンデンサを形成しない電極本体が積層方向の直線上に配置された複数の内部電極からなる応力制御部を備え、
前記応力制御部に形成されるコンデンサを形成しない電極本体の重心と前記コンデンサを構成する電極本体の中心が直線上に配置されている
（１）に記載の静電容量素子。
（５）
前記応力制御部の内部電極は、コンデンサを形成する内部電極のうち最隣接の内部電極と同電位とされている
（４）に記載の静電容量素子。
（６）
３以上の誘電体層と、前記誘電体層を介して積層され、静電容量をなす電極本体の重心が積層方向の直線上に配置されるように配置された４以上の内部電極とにより形成された該３以上のコンデンサが前記内部電極の積層方向に直列接続された容量素子本体と、前記容量素子本体の側面に形成され、静電容量をなす前記内部電極の各電極本体に接続された４以上の外部端子とを備え、前記内部電極は、前記電極本体と、前記電極本体と前記外部端子とを電気的に接続するための接続電極とで構成され、各電極本体が、全て同一形状とされ、かつ、各辺及び中心位置が積層方向に重なるように積層され、各コンデンサ間の抵抗が、各電極層の厚さ方向に発生する抵抗のみとされ、前記容量素子本体は、積層方向に直列接続されたコンデンサを構成する前記少なくとも４以上の内部電極を備える積層体を積層方向に複数個備え、異なる積層体に形成されたコンデンサ同士が並列接続されている静電容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルとを備える共振回路。
１，５１，６１，７１，８１，９１，１０，１１１，１２１・・・可変容量素子、２，５２，６２，７２，８２，９２，１０２，１１２・・・可変容量素子本体、３・・・誘電体層、４・・・下部誘電体層、５・・・上部誘電体層、６・・・第１積層体、７・・・第２積層体、８・・・第１応力制御部、９・・・第２応力制御部、２０・・・第１外部端子、２１・・・第２外部端子、２２・・・第３外部端子、２３・・・第４外部端子、２４・・・第５外部端子、２５・・・第６外部端子、２６・・・第７外部端子、２７・・・第８外部端子、３０・・・第１電極、３０ａ・・・第１電極本体、３０ｂ・・・第１接続電極、３１・・・第２電極、３１ａ・・・第２電極本体、３１ｂ・・・第２接続電極、３２・・・第３電極、３２ａ・・・第３電極本体、３２ｂ・・・第３接続電極、３３・・・第４電極、３３ａ・・・第４電極本体、３３ｂ・・・第４接続電極、３４・・・第５電極、３４ａ・・・第５電極本体、３４ｂ・・・第５接続電極、３５・・・第６電極、３５ａ・・・第６電極本体、３５ｂ・・・第６接続電極、３６・・・第７電極、３６ａ・・・第７電極本体、３６ｂ・・・第７接続電極、３７・・・第８電極、３７ａ・・・第８電極本体、３７ｂ・・・第８接続電極、３８ａ・・・第８電極本体、３８ｂ・・・第８接続電極、１３０・・・非接触ＩＣカード、１３１・・・受信部、１３２・・・整流部、１３３・・・信号処理部、１３４・・・共振コイル、１３４ａ・・・インダクタンス成分、１３４ｂ・・・抵抗成分、１３５・・・共振コンデンサ、１３５ａ・・・コンデンサ、１３６・・・整流用ダイオード

Claims (6)

  1. ３以上の誘電体層と、前記誘電体層を介して積層され、静電容量をなす電極本体の重心が積層方向の直線上に配置されるように配置された４以上の内部電極とにより形成された該３以上のコンデンサが前記内部電極の積層方向に直列接続された容量素子本体と、
    前記容量素子本体の側面に形成され、静電容量をなす前記内部電極の各電極本体に接続された４以上の外部端子とを備え、
    前記内部電極は、前記電極本体と、前記電極本体と前記外部端子とを電気的に接続するための接続電極とで構成され、各電極本体が、全て同一形状とされ、かつ、各辺及び中心位置が積層方向に重なるように積層され、各コンデンサ間の抵抗が、各電極層の厚さ方向に発生する抵抗のみとされ、前記容量素子本体は、積層方向に直列接続されたコンデンサを構成する前記少なくとも４以上の内部電極を備える積層体を積層方向に複数個備え、異なる積層体に形成されたコンデンサ同士が並列接続されている静電容量素子。
  2. 前記少なくとも４以上の内部電極の各電極本体の重心は、前記容量素子本体の重心を通る直線上に配置されている
    請求項１に記載の静電容量素子。
  3. 前記積層方向で隣接する２つの積層体間において、一方の積層体の最上層に形成される内部電極が、他方の積層体の最下層に形成される内部電極を兼ねる
    請求項１に記載の静電容量素子。
  4. 前記直列接続されたコンデンサの上層及び／又は下層には、誘電体層を介して積層され、コンデンサを形成しない電極本体が積層方向の直線上に配置された複数の内部電極からなる応力制御部を備え、
    前記応力制御部に形成されるコンデンサを形成しない電極本体の重心と前記コンデンサを構成する電極本体の中心が直線上に配置されている
    請求項１に記載の静電容量素子。
  5. 前記応力制御部の内部電極は、コンデンサを形成する内部電極のうち最隣接の内部電極と同電位とされている
    請求項４に記載の静電容量素子。
  6. ３以上の誘電体層と、前記誘電体層を介して積層され、静電容量をなす電極本体の重心が積層方向の直線上に配置されるように配置された４以上の内部電極とにより形成された該３以上のコンデンサが前記内部電極の積層方向に直列接続された容量素子本体と、前記容量素子本体の側面に形成され、静電容量をなす前記内部電極の各電極本体に接続された４以上の外部端子とを備え、前記内部電極は、前記電極本体と、前記電極本体と前記外部端子とを電気的に接続するための接続電極とで構成され、各電極本体が、全て同一形状とされ、かつ、各辺及び中心位置が積層方向に重なるように積層され、各コンデンサ間の抵抗が、各電極層の厚さ方向に発生する抵抗のみとされ、前記容量素子本体は、積層方向に直列接続されたコンデンサを構成する前記少なくとも４以上の内部電極を備える積層体を積層方向に複数個備え、異なる積層体に形成されたコンデンサ同士が並列接続されている静電容量素子を含む共振コンデンサと、
    前記共振コンデンサに接続された共振コイルとを備える共振回路。
JP2011232897A 2011-10-24 2011-10-24 静電容量素子、及び共振回路 Active JP6282388B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011232897A JP6282388B2 (ja) 2011-10-24 2011-10-24 静電容量素子、及び共振回路
US14/352,230 US9853619B2 (en) 2011-10-24 2012-08-21 Electrostatic capacitance element and resonance circuit
PCT/JP2012/071073 WO2013061677A1 (ja) 2011-10-24 2012-08-21 静電容量素子、及び共振回路
CN201280052251.3A CN103890884B (zh) 2011-10-24 2012-08-21 静电电容元件及谐振电路
HK14111762.7A HK1198226A1 (en) 2011-10-24 2012-08-21 Electrostatic capacitance element and resonance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011232897A JP6282388B2 (ja) 2011-10-24 2011-10-24 静電容量素子、及び共振回路

Publications (2)

Publication Number Publication Date
JP2013093363A JP2013093363A (ja) 2013-05-16
JP6282388B2 true JP6282388B2 (ja) 2018-02-21

Family

ID=48167519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011232897A Active JP6282388B2 (ja) 2011-10-24 2011-10-24 静電容量素子、及び共振回路

Country Status (5)

Country Link
US (1) US9853619B2 (ja)
JP (1) JP6282388B2 (ja)
CN (1) CN103890884B (ja)
HK (1) HK1198226A1 (ja)
WO (1) WO2013061677A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014153936A (ja) * 2013-02-08 2014-08-25 Japan Display Inc タッチ位置検出装置およびタッチ位置検出方法
JP6137047B2 (ja) * 2014-05-09 2017-05-31 株式会社村田製作所 積層コンデンサ及びその使用方法
US10432152B2 (en) * 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
JP2016219741A (ja) * 2015-05-26 2016-12-22 京セラ株式会社 積層型コンデンサおよびその実装構造体
KR102236097B1 (ko) 2015-09-04 2021-04-05 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements
JP6580278B2 (ja) * 2017-01-13 2019-09-25 三菱電機株式会社 高周波共振器及びこれを用いた高周波発振器
WO2018144376A1 (en) * 2017-02-04 2018-08-09 Cts Corporation Rf filter with separate capacitive and inductive substrates
KR102139234B1 (ko) * 2018-03-15 2020-07-29 조인셋 주식회사 적층 세라믹 커패시터 어레이
JP7283045B2 (ja) * 2018-10-04 2023-05-30 Tdk株式会社 積層コンデンサ、及び積層コンデンサの実装構造
CN111600573B (zh) * 2020-05-31 2021-04-16 诺思(天津)微系统有限责任公司 滤波器、多工器、通信设备及滤波器制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157513A (en) * 1981-03-23 1982-09-29 Murata Manufacturing Co Capacitor
JPS63188925A (ja) * 1987-01-30 1988-08-04 株式会社村田製作所 積層セラミツクコンデンサ
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JPH07283078A (ja) * 1994-04-14 1995-10-27 Canon Inc 電子部品
JP2002075780A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd チップ型電子部品
JP3502988B2 (ja) * 2001-07-16 2004-03-02 Ｔｄｋ株式会社 多端子型の積層セラミック電子部品
JP2005244456A (ja) * 2004-02-25 2005-09-08 Sharp Corp 回路装置
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP2007180183A (ja) * 2005-12-27 2007-07-12 Taiyo Yuden Co Ltd コンデンサブロック及び積層基板
JP5268276B2 (ja) 2006-05-22 2013-08-21 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
KR100925603B1 (ko) * 2007-09-28 2009-11-06 삼성전기주식회사 적층형 캐패시터
JP5386586B2 (ja) * 2009-07-27 2014-01-15 松江エルメック株式会社 コモンモードフィルタ
WO2011013658A1 (ja) 2009-07-28 2011-02-03 ソニー株式会社 容量素子及び共振回路
JP5666123B2 (ja) 2009-12-03 2015-02-12 デクセリアルズ株式会社 可変容量デバイス

Also Published As

Publication number Publication date
US20140285944A1 (en) 2014-09-25
CN103890884B (zh) 2019-03-08
CN103890884A (zh) 2014-06-25
JP2013093363A (ja) 2013-05-16
WO2013061677A1 (ja) 2013-05-02
HK1198226A1 (en) 2015-03-13
US9853619B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
JP6282388B2 (ja) 静電容量素子、及び共振回路
US8884720B2 (en) Capacitance element and resonance circuit
JP5666123B2 (ja) 可変容量デバイス
US9337796B2 (en) Capacitance device and resonance circuit
JP6319758B2 (ja) 静電容量デバイス、共振回路及び電子機器
CN102473525B (zh) 电容装置和谐振电路
US20120062338A1 (en) Electrostatic capacitance element, method of manufacturing electrostatic capacitance element, and resonance circuit
WO2013061730A1 (ja) 静電容量素子、及び共振回路
KR101020530B1 (ko) 적층 콘덴서 어레이
JP2010251426A (ja) 可変容量素子及び電子機器
KR20090061579A (ko) 적층 콘덴서 어레이
KR100916480B1 (ko) 적층 세라믹 캐패시터
JP6067783B2 (ja) 静電容量素子及び共振回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161227

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180124

R150 Certificate of patent or registration of utility model

Ref document number: 6282388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250