JP6409681B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6409681B2
JP6409681B2 JP2015110269A JP2015110269A JP6409681B2 JP 6409681 B2 JP6409681 B2 JP 6409681B2 JP 2015110269 A JP2015110269 A JP 2015110269A JP 2015110269 A JP2015110269 A JP 2015110269A JP 6409681 B2 JP6409681 B2 JP 6409681B2
Authority
JP
Japan
Prior art keywords
layer
trench
guard ring
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015110269A
Other languages
English (en)
Other versions
JP2016225455A (ja
Inventor
遠藤　剛
剛 遠藤
敦也 秋葉
敦也 秋葉
竹内　有一
有一 竹内
秀史 高谷
秀史 高谷
佐智子 青井
佐智子 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2015110269A priority Critical patent/JP6409681B2/ja
Priority to CN201680030119.0A priority patent/CN107615492B/zh
Priority to US15/570,841 priority patent/US10134593B2/en
Priority to PCT/JP2016/001907 priority patent/WO2016194280A1/ja
Publication of JP2016225455A publication Critical patent/JP2016225455A/ja
Application granted granted Critical
Publication of JP6409681B2 publication Critical patent/JP6409681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ディープ層およびガードリング層を有する半導体装置およびその製造方法に関し、特に炭化珪素（以下、ＳｉＣという）半導体装置に適用されて好適なものである。
従来より、高い電界破壊強度が得られるパワーデバイスの素材としてＳｉＣが注目されている。しかしながら、ＳｉＣの破壊電界強度が高いことから、ＳｉＣを用いたトレンチゲート構造のＭＯＳＦＥＴでは、トレンチ底部のゲート絶縁膜に高電界が掛かり、必要な寿命を満足させられない。このため、トレンチ底部の電界緩和が必要になる。
このようなトレンチ底部の電界緩和が行える構造として、トレンチ底部よりも深いｐ型ディープ層を備えた構造がある。このような構造とすることで、ＭＯＳＦＥＴのオフ時にトレンチ底部への電界の入り込みを抑制してトレンチ底部での電界集中を緩和でき、ゲート絶縁膜の破壊を防止することが可能となる。
ところが、ＳｉＣでは不純物が拡散し難いことから、イオン注入および不純物の熱拡散によって例えば１μｍを超える深さの深いｐ型ディープ層を形成することは困難である。
このため、非特許文献１に示されるように、深いｐ型ディープ層を形成する方法として、トレンチ内にｐ型層を埋め込むようにエピタキシャル成長させる埋込エピ技術が開発されている。このような埋込エピ技術を用いることで、イオン注入や不純物の熱拡散によらずに、例えば１μｍを超える深いｐ型ディープ層を形成することが可能となる。
Materials Science Forum Vols.600-603(2009)pp171-174、Growth Mechanism and 2D Aluminum Dopant Distribution of Embedded Trench 4H-SiC Region、N.Sugiyama et. al.
ＳｉＣ半導体装置では、セル領域にはｐ型ディープ層が設けられ、セル領域の外周を囲むように外周耐圧構造が構成される外周領域ではｐ型ガードリング層が形成される。これらｐ型ディープ層やｐ型ガードリング層を共に埋込エピ技術によって形成することができる。
しかしながら、深いｐ型ディープ層やｐ型ガードリング層の形成に埋込エピ技術を適用すると、形状異常や表面に凹凸が発生することが確認された。例えば、図１１（ａ）に示すように、トレンチＪ１の幅が異なっているために埋め込まれる領域が広がったり、図１１（ｂ）に示すようにライン状のトレンチＪ１が交差した部分において、形状異常や表面に凹凸が発生した。
このような凹凸が存在した状態で、その後のトレンチゲート形成工程に移行すると、所望のゲート形状を得ることができず、ゲート絶縁膜を通じてのリークが発生したり、トレンチ底部の電界緩和が十分に行えず、必要な寿命を満足させられなくなる。特に、ｐ型ディープ層とｐ型ガードリング層とを両方共に形成する場合には、それぞれで設計されることから、表面の形状異常や凹凸の発生が起こり易い。
一方、表面の凹凸を無くすために、研削や研磨によって表面を平坦化する方法もあるが、ＳｉＣは硬いことから、制御性良く加工することが困難である。したがって、埋込エピが行われるトレンチのパターンを工夫してｐ型ディープ層の表面の平坦化を実現することが必要である。
なお、ここでは半導体材料としてＳｉＣを用いる場合について説明しているが、ＳｉＣ以外の半導体材料、例えばＳｉ（シリコン）やＧａＮ（窒化珪素）などが用いられる場合についても、ｐ型ディープ層を埋込エピ技術で形成する場合には同様のことが言える。
本発明は上記点に鑑みて、ディープ層およびガードリング層の表面の平坦化が行え、ゲート絶縁膜を通じてのリークを抑制できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、セル領域には、ドリフト層（２）の上に形成された第２導電型のベース領域（３）と、ベース領域の上に形成され、ドリフト層よりも高不純物濃度とされた第１導電型のソース領域（４）と、ソース領域の表面からベース領域よりも深くまで形成されたゲートトレンチ（６）内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜（８）と、ゲート絶縁膜の上に形成されたゲート電極（９）と、を有して構成されたトレンチゲート構造と、ドリフト層の表面からゲートトレンチよりも深い位置まで形成された複数のライン状のディープトレンチ（５ｃ）内に埋め込まれた第１層（５ａ）を有するディープ層（５）と、ソース領域およびベース領域に電気的に接続されたソース電極（１１）と、基板の裏面側に形成されたドレイン電極（１２）と、を備え、ゲート電極への印加電圧を制御することでゲートトレンチの側面に位置するベース領域の表面部にチャネル領域を形成し、ソース領域およびドリフト層を介して、ソース電極およびドレイン電極の間に電流を流す半導体素子が形成される。また、セル領域の外周を囲む外周領域には、ドリフト層のうち、該外周領域に形成された凹部（２０）によりソース領域およびベース領域が除去されて露出した部分に、ドリフト層の表面においてセル領域を囲む複数の枠形状とされたライン状のガードリングトレンチ（２１ｃ）内に配置された、第２導電型不純物濃度が第１層と等しい第２導電型の第１ガードリング（２１ａ）を有してなるガードリング層（２１）が形成される。そして、ライン状とされたディープトレンチとガードリングトレンチの幅が等しくされていることを特徴としている。
このように、ディープ層やガードリング層を形成するためのディープトレンチやガードリングトレンチを同じ幅で形成している。このため、埋込エピによって各トレンチを埋め込んだときの第２導電型層の表面の形状異常や凹凸の発生を抑制できる。そして、第２導電型層の表面を凹凸が無い平坦な形状にできることから、その後の工程においても、表面が平坦な状態からの加工となり、トレンチゲート構造を形成するための各種プロセスを行ったときに、所望のゲート形状を得ることが可能となる。したがって、ゲート絶縁膜を通じてのリークの発生を抑制できる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第１実施形態にかかるＳｉＣ半導体装置の上面レイアウトを示す図である。 図１のII-II断面図である。 図１および図２に示すＳｉＣ半導体装置の製造工程を示した断面図である。 図３に続くＳｉＣ半導体装置の製造工程を示した断面図である。 図４に続くＳｉＣ半導体装置の製造工程を示した断面図である。 図５に続くＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかるＳｉＣ半導体装置の上面レイアウトを示す図である。 図７のVIII−VIII断面図である。 本発明の第３実施形態にかかるＳｉＣ半導体装置の上面レイアウトを示す図である。 図９中の一点鎖線で囲んだ部分の拡大図である。 トレンチＪ１を埋込エピ技術で埋め込んだときに表面に凹みが発生するレイアウトの一例を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。ここではトレンチゲート構造のＭＯＳＦＥＴとして反転型のＭＯＳＦＥＴが形成されたＳｉＣ半導体装置を例に挙げて説明する。
図１に示すＳｉＣ半導体装置は、半導体素子としてトレンチゲート構造のＭＯＳＦＥＴが形成されるセル領域とこのセル領域を囲む外周耐圧構造が備えられた外周領域（終端構造領域）とを有した構成とされている。なお、図１は断面図ではないが、図を見やすくするために部分的にハッチングを示してある。
図２に示すように、ＳｉＣ半導体装置は、ＳｉＣからなるｎ+型基板１を用いて形成され、ｎ+型基板１の主表面上にＳｉＣからなるｎ型ドリフト層２とｐ型ベース領域３、および、ｎ+型ソース領域４が順にエピタキシャル成長させられている。
ｎ+型基板１は、ｎ型不純物濃度が例えば６．０×１０18／ｃｍ3とされ、厚さが３００μｍ程度とされている。ｎ型ドリフト層２は、下層部２ａと上層部２ｂとでｎ型不純物濃度が変えられている。下層部２ａは、例えば１．０×１０16／ｃｍ3で厚さ９μｍ、上層部２ｂは下層部よりも高濃度とされることで電流を広範囲に分散させる分散層として機能し、例えば２．０〜３．０×１０16／ｃｍ3で厚さ１．９μｍとされている。
また、ｐ型ベース領域３は、チャネル領域が形成されるチャネルエピ層を構成するもので、ｐ型不純物濃度が例えば２．０×１０17／ｃｍ3、厚さ０．５μｍ程度で構成されている。ｎ+型ソース領域４は、ｎ型ドリフト層２よりも高不純物濃度とされ、表層部におけるｎ型不純物濃度が例えば８．０×１０18／ｃｍ3、厚さ０．４μｍ程度で構成されている。
セル領域では、半導体基板の表面側においてｐ型ベース領域３およびｎ+型ソース領域４が残されており、外周領域では、これらｎ+型ソース領域４およびｐ型ベース領域３を貫通してｎ型ドリフト層２に達するように凹部２０が形成され、メサ構造とされている。
また、セル領域では、ｎ型ドリフト層２のうちの上層部２ｂを貫通して下層部２ａに達するように、ｐ型ベース領域３の底面から伸びるｐ型ディープ層５が形成されている。ｐ型ディープ層５は、ｐ型ベース領域３よりもｐ型不純物濃度が高くされている。具体的には、ｐ型ディープ層５は、ｎ型ドリフト層２に形成されたライン状のトレンチ（ディープトレンチ）５ｃ内に埋め込まれるように形成された上部ディープ層（第１層）５ａと、トレンチ５ｃの底面に対してｐ型不純物がイオン注入されて形成された下部ディープ層（第２層）５ｂとを有して構成されている。ｐ型ディープ層５の延設方向については任意であるが、＜１１−２０＞方向に延びており、トレンチ５ｃのうち長辺を構成している対向する両壁面が同じ（１−１００）面となるようにすると、埋込エピ時の成長が両壁面で等しくなる。このため、均一な膜質にできると共に、埋込み不良の抑制効果も得られる。
ｐ型ディープ層５は、図１に示すように、複数本が等間隔にストライプ状に配置されており、各ｐ型ディープ層５のうちの上部ディープ層５ａの幅Ｗ１は一定とされている。また、図１に示すように、各ディープ層５における長手方向の両端では、ｐ型ディープ層５の上面形状が丸められている。
上部ディープ層５ａは、ｐ型不純物濃度が例えば６．０×１０17／ｃｍ3、幅０．７μｍ、厚さ（深さ）１．６μｍ程度で構成されている。下部ディープ層５ｂは、ｐ型不純物濃度が上部ディープ層５ａより低くされ、例えば１．０〜３．０×１０17／ｃｍ3、厚さ（深さ）０．９μｍ程度で構成されている。下部ディープｐ層５ｂは、上部ディープｐ層より不純物濃度を低くすることにより、ディープｐ層５の角部の電界集中を緩和でき、より高耐圧化が可能となる。これら上部ディープ層５ａおよび下部ディープ層５ｂを含むｐ型ディープ層５は、図１に示すようにセル領域の一端から他端に渡って形成されている。そして、後述するトレンチゲート構造と同方向を長手方向として延設されているが、トレンチゲート構造の両端よりも更にセル領域の外側まで延設されたレイアウトとされている。
なお、図２では、下部ディープ層５ｂの幅は、上部ディープ層５ａよりも若干広く示してある。これは、イオン注入および熱拡散によってｐ型不純物が若干広がるためであるが、Ｓｉなどと比較すると広がりは小さく、下部ディープ層５ｂと上部ディープ層５ａの幅はあまり変わらない。
また、ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ型ドリフト層２に達するように、例えば幅が０．８μｍ、深さが１．０μｍのゲートトレンチ６が形成されている。このゲートトレンチ６の側面と接するように上述したｐ型ベース領域３およびｎ+型ソース領域４が配置されている。ゲートトレンチ６は、図２の紙面左右方向を幅方向、紙面垂直方向を長手方向、紙面上下方向を深さ方向とするライン状のレイアウトで形成されている。また、図１に示すように、ゲートトレンチ６は、複数本が平行に等間隔で並べられることでストライプ状とされている。
また、各ゲートトレンチ６の間や全ゲートトレンチ６を挟んだ両側、つまりセル領域においてｐ型ディープ層５が形成された位置と対応する位置に、ゲートトレンチ６と同方向を延設方向とするトレンチ７が形成されている。トレンチ７は、ゲートトレンチ６の間などに配置されているため、複数本がストライプ状にレイアウトされている。このトレンチ７は、ｎ+型ソース領域４を貫通してｐ型ベース領域３に達するように形成されている。さらに、トレンチ７の底部において、ｐ型ベース領域３にはｐ型不純物が注入されることによってｐ+型コンタクト領域３ａが形成されている。
さらに、ゲートトレンチ６の内壁面はゲート絶縁膜８にて覆われている。ゲート絶縁膜８は、例えばゲートトレンチ６の内壁面を熱酸化した熱酸化膜などによって構成されており、ゲート絶縁膜８の厚みはゲートトレンチ６の側面側と底部側共に例えば７５ｎｍ程度となっている。図１および図２では、ゲートトレンチ６の底部および長手方向両端においてゲート絶縁膜８の角部が角張った形状となっているが、予めゲートトレンチ６を丸め処理しておくことで丸まった形状となるようにもできる。
そして、このゲート絶縁膜８の表面において、ゲートトレンチ６を埋め込むようにゲート電極９が形成されている。ゲート電極９は、例えば不純物がドープされたＰｏｌｙ−Ｓｉによって構成されている。
また、ｎ+型ソース領域４およびｐ+型コンタクト領域３ａの表面やゲート電極９の表面には、層間絶縁膜１０を介してソース電極１１やゲート配線（図示せず）が形成されている。ソース電極１１およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されており、少なくともｎ型ＳｉＣ（具体的にはｎ+型ソース領域４）と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、少なくともｐ型ＳｉＣ（具体的にはｐ+型コンタクト領域３ａ）と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、これらソース電極１１およびゲート配線は、層間絶縁膜１０上に形成されることで電気的に絶縁されている。そして、層間絶縁膜１０に形成されたコンタクトホールを通じてソース電極１１はｎ+型ソース領域４やｐ+型コンタクト領域３ａを介してｐ型ベース領域３と電気的に接触させられ、ゲート配線はゲート電極９と電気的に接触させられている。
さらに、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１２が形成されている。そして、基板表面側にパッシベーション膜１３が形成されており、パッシベーション膜１３に設けられた開口部より、ソース電極１１やゲート配線の一部が露出させられており、この露出部分をパッドとして外部との電気的接続が図れるようにされている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造のＭＯＳＦＥＴが構成されている。そして、このようなＭＯＳＦＥＴが複数セル配置されることでセル領域が構成されている。
一方、外周領域では、上記したように、ｎ+型ソース領域４およびｐ型ベース領域３を貫通してｎ型ドリフト層２に達するように凹部２０が形成されることでメサ構造とされている。このため、セル領域から離れた位置ではｐ型ベース領域３が除去され、ｎ型ドリフト層２が露出させられている。
また、凹部２０の下方に位置するｎ型ドリフト層２の表層部には、セル領域を囲むように、複数本（図１中では４本記載してある）のｐ型ガードリング層２１が備えられている。ｐ型ガードリング層２１は、トレンチ（ガードリングトレンチ）２１ｃ内に埋め込まれた上部ガードリング２１ａとその底部に形成された下部ガードリング２１ｂとを備えた構造となっている。ｐ型ガードリング層２１を構成する各部は、上記したｐ型ディープ層５と同様の構成とされており、トレンチ２１ｃの上面形状がセル領域を囲む枠形状のライン状とされている点において、ライン状に形成されたトレンチ５ｃと異なっているが、他は同様である。すなわち、上部ガードリング２１ａは上部ディープ層５ａと同様の幅、同様の厚さ（深さ）とされ、下部ガードリング２１ｂは下部ディープ層５ｂと同様の幅、同様の厚さ（深さ）とされている。また、各ｐ型ガードリング層２１の間隔については、等間隔であっても良いが、より内周側、つまりセル領域側において電界集中を緩和して等電位線がより外周側に向かうように、ｐ型ガードリング層２１の間隔がセル領域側で狭く外周側になるほど広くされている。
さらに、セル領域のうち外周領域の近傍から外周領域にかけて、ｎ型ドリフト層２の表層部には、例えば１．０×１０18／ｃｍ3、厚さ（深さ）０．９μｍ程度のｐ+型連結層３０が形成されている。ｐ+型連結層３０は、セル領域のうち外周領域側に位置しているｐ型ディープ層５、より詳しくはｐ型ディープ層５のうち全ゲートトレンチ６よりも外周領域側に位置しているものとｐ型ガードリング層２１のうちの最もセル領域側に位置しているものとを連結する。これにより、凹部２０の境界位置（メサ構造の境界位置）がｐ+型連結層３０と重なり、この境界位置において凹部２０の底面がｎ型ドリフト層２の表面ではなくｐ+型連結層３０によって構成された構造とされ、かつ、ｐ型ガードリング層２１のうちのセル領域側の部分がソース電位に固定されている。
そして、図示していないが、必要に応じてｐ型ガードリング層２１よりも外周にＥＱＲ構造が備えられることにより、セル領域を囲む外周耐圧構造が備えられた外周領域が構成されている。
以上のような構造により、本実施形態にかかるＳｉＣ半導体装置が構成されている。このように構成されるＳｉＣ半導体装置は、ＭＯＳＦＥＴをオンするときには、ゲート電極９への印加電圧を制御することでゲートトレンチ６の側面に位置するｐ型ベース領域３の表面部にチャネル領域を形成する。これにより、ｎ+型ソース領域４およびｎ型ドリフト層２を介して、ソース電極１１およびドレイン電極１２の間に電流を流す。
そして、ＭＯＳＦＥＴのオフ時には、高電圧が印加されたとしても、トレンチゲート構造よりも深い位置まで形成されたｐ型ディープ層５によってゲートトレンチ底部への電界の入り込みが抑制されて、ゲートトレンチ底部での電界集中が緩和される。これにより、ゲート絶縁膜８の破壊が防止される。また、外周領域では、ｐ型ガードリング層２１によって等電位線の間隔が外周方向に向かって広がりながら終端させられるようになり、外周領域においても所望の耐圧を得ることができる。したがって、所望の耐圧を得ることが可能なＳｉＣ半導体装置とすることができる。
続いて、本実施形態に係るＳｉＣ半導体装置の製造方法について図３〜図６を参照して説明する。
〔図３（ａ）に示す工程〕
まず、半導体基板として、ｎ型不純物濃度が例えば６．０×１０18／ｃｍ3とされ、厚さが３００μｍのＳｉＣからなるｎ+型基板１を用意する。このｎ+型基板１の主表面上に、例えばｎ型不純物濃度が１．０×１０16／ｃｍ3で厚さ９μｍのＳｉＣからなる下層部２ａをエピタキシャル成長させる。
〔図３（ｂ）に示す工程〕
次に、下層部２ａの表面上に、下層部２ａよりも高濃度、例えばｎ型不純物濃度が２．０〜３．０×１０16／ｃｍ3で厚さ２．４μｍのＳｉＣからなる上層部２ｂをエピタキシャル成長させる。
〔図３（ｃ）に示す工程〕
上層部２ｂの上に例えば２μｍ程度の膜厚の酸化膜４０を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜４０をパターニングして酸化膜４０のうちのｐ型ディープ層５のトレンチ５ｃおよびｐ型ガードリング層２１のトレンチ２１ｃの形成予定領域を開口させる。そして、パターニング後の酸化膜４０をマスクとして用いて、上層部２ａをＲＩＥ（Reactive Ion Etching）などによって異方性エッチングし、例えば幅０．７μｍ、深さ２．１μｍのトレンチ５ｃ、２１ｃを形成する。
〔図３（ｄ）に示す工程〕
酸化膜４０をマスクとしたままＡｌなどのｐ型不純物のイオン注入を深さ方向において多段階に行ったのち熱処理することで、ｐ型不純物濃度が例えば１．５〜２．０×１０17／ｃｍ3、厚さ（深さ）０．９μｍ程度の下部ディープ層５ｂおよび下部ガードリング２１ｂを形成する。
〔図３（ｅ）に示す工程〕
酸化膜４０を除去した後、ｐ型不純物濃度が例えば６．０×１０17／ｃｍ3のｐ型層４１を成膜する。このとき、埋込エピにより、トレンチ５ｃ、２１ｃ内にもｐ型層４１が埋め込まれることになるが、トレンチ５ｃ、２１ｃを同じ幅で形成していることから、ｐ型層４１の表面に形状異常が発生したり凹凸が発生することを抑制できる。したがって、ｐ型層４１の表面は凹凸が無い平坦な形状となる。
〔図４（ａ）に示す工程〕
ドライエッチングによってｐ型層４１のうち上層部２ｂの表面より上に形成された部分がなくなるようにエッチバックする。具体的には、上層部２ｂが１．９μｍ程度残るようにオーバエッチングを行う。これにより、上部ディープ層５ａや上部ガードリング２１ａが形成される。このとき、上記したように、ｐ型層４１の表面が凹凸の無い平坦な形状となっていることから、上部ディープ層５ａや上部ガードリング２１ａおよびｎ型ドリフト層２の表面は平坦な状態となる。したがって、この後にトレンチゲート構造を形成するための各種プロセスを行ったときに、所望のゲート形状を得ることが可能となる。
〔図４（ｂ）に示す工程〕
上部ディープ層５ａや上部ガードリング２１ａおよび上層部２ｂの上にマスクとして例えば酸化膜４２を成膜したのち、フォトエッチング工程を経て、酸化膜４２をパターニングし、ｐ+型連結層３０の形成予定領域において開口させる。そして、酸化膜４２をマスクとしてＡｌなどのｐ型不純物のイオン注入を行うことで、ｐ型不純物濃度が例えば１．０×１０18／ｃｍ3、厚さ（深さ）０．９μｍ程度のｐ+型連結層３０を形成する。
〔図４（ｃ）に示す工程〕
酸化膜４２を除去した後、ｐ型不純物濃度が例えば２．０×１０17／ｃｍ3、厚さ０．５μｍ程度のｐ型ベース領域３と、表層部におけるｎ型不純物濃度が例えば８．０×１０18／ｃｍ3、厚さ０．４μｍ程度のｎ+型ソース領域４を連続してエピタキシャル成長させる。
〔図４（ｄ）に示す工程〕
ｎ+型ソース領域４の上にマスクとして例えば酸化膜４３を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜４３をパターニングして酸化膜４３のうちのゲートトレンチ６および凹部２０の形成予定領域を開口させる。そして、パターニング後の酸化膜４３をマスクとして用いて、ｎ+型ソース領域４やｐ型ベース領域３およびｎ型ドリフト層２の一部をＲＩＥなどによって異方性エッチングし、ゲートトレンチ６および凹部２０を同時に形成する。
〔図５（ａ）に示す工程〕
酸化膜４３を除去した後、ゲートトレンチ６および凹部２０内を含めてｎ+型ソース領域４の上に再びマスクとして例えば酸化膜４４を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜４４をパターニングして酸化膜４４のうちのトレンチ７の形成予定領域を開口させる。そして、パターニング後の酸化膜４４をマスクとして用いて、ｎ+型ソース領域４やｐ型ベース領域３の一部をＲＩＥなどによって異方性エッチングし、トレンチ７を形成する。
さらに、酸化膜４４をマスクとしたままＡｌなどのｐ型不純物のイオン注入を深さ方向において多段階に行ったのち熱処理することで、ｐ+型コンタクト領域３ａを形成する。
〔図５（ｂ）に示す工程〕
例えば熱酸化工程を行うことによって、熱酸化膜により構成されるゲート絶縁膜８によってゲートトレンチ６の内壁面上およびｎ+型ソース領域４の表面上を覆う。
〔図５（ｃ）に示す工程〕
ｐ型不純物もしくはｎ型不純物がドープされたＰｏｌｙ−Ｓｉをデポジションした後、これをエッチバックし、少なくともゲートトレンチ６内にＰｏｌｙ−Ｓｉを残すことでゲート電極９を形成する。
〔図５（ｄ）に示す工程〕
ゲート電極９およびゲート絶縁膜８の表面上にマスクとして例えば酸化膜４５を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜４５をパターニングして酸化膜４５のうちのトレンチ７と対応する領域を開口させる。そして、パターニング後の酸化膜４５をマスクとして用いて、トレンチ７内に残っていたＰｏｌｙ−Ｓｉを除去する。
〔図６（ａ）に示す工程〕
ゲート電極９およびゲート絶縁膜８の表面を覆うように、例えば酸化膜などによって構成される層間絶縁膜１０を形成する。
〔図６（ｂ）に示す工程〕
層間絶縁膜１０の表面上にマスクとして例えばレジスト４６を成膜する。続いて、図示しないマスクを用いたフォト工程を経て、レジスト４６を露光してレジスト４６のうちのトレンチ７と対応する領域を開口させる。そして、パターニング後のレジスト４６をマスクとして用いて、トレンチ７内に形成されている層間絶縁膜１０およびゲート絶縁膜８を除去する。
〔図６（ｃ）に示す工程〕
トレンチ７内を含めて、層間絶縁膜１０の表面上に例えば複数の金属の積層構造により構成される電極材料を形成する。そして、電極材料をパターニングすることで、ソース電極１１およびゲート配線を形成する。なお、本図とは異なる断面において各セルのゲート電極９に繋がるゲート引出部が設けられている。その引出部において層間絶縁膜１０にコンタクトホールが開けられることで、ゲート配線とゲート電極９との電気的接続が行われるようになっている。
〔図６（ｄ）に示す工程〕
基板表面側の全面にパッシベーション膜１３を成膜したのち、パターニングして開口部を設け、部分的にソース電極１１やゲート配線を露出させる。
この後の工程については図示しないが、ｎ+型基板１の裏面側にドレイン電極１２を形成することで、本実施形態にかかるＳｉＣ半導体装置が完成する。
以上説明したように、本実施形態では、ｐ型ディープ層５やｐ型ガードリング層２１を形成するためのトレンチ５ｃ、２１ｃを同じ幅で形成している。このため、埋込エピによってトレンチ５ｃ、２１ｃを埋め込んだときのｐ型層４１の表面の形状異常や凹凸の発生を抑制できる。そして、ｐ型層４１の表面を凹凸が無い平坦な形状にできることから、その後の工程においても、表面が平坦な状態からの加工となり、トレンチゲート構造を形成するための各種プロセスを行ったときに、所望のゲート形状を得ることが可能となる。
したがって、ゲート絶縁膜８を通じてのリークの発生を抑制できると共に、トレンチ底部の電界緩和を的確に行うことが可能となって、必要な寿命を満足させることが可能となる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してｐ型ガードリング層２１の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
上記第１実施形態では、ｐ型ガードリング層２１の間隔がセル領域側で狭く外周側になるほど広くしてあり、上部ディープ層５ａおよび下部ディープ層５ｂの間隔をそのように設定してある。これに対して、図７および図８に示すように、本実施形態では、上部ディープ層５ａおよび下部ディープ層５ｂの間隔については一定とし、ｐ型ガードリング層２１の一部としてｐ+型不純物層２１ｄを設けることで、同様の構造を構成している。すなわち、各上部ディープ層５ａと重なるようにｎ型ドリフト層２の表層部にｐ+型不純物層２１ｄを備え、ｐ+型不純物層２１ｄの間隔がセル領域側で狭く外周側になるほど広くなるようにしている。このようなｐ+型不純物層２１ｄは、ｐ型不純物をイオン注入することによって形成され、同じ深さ同じ不純物濃度とされている。例えば、ｐ+型不純物層２１ｄをｐ+型連結層３０と同時に形成することが可能である。ｐ+型不純物層２１ｄをｐ+型連結層３０と同時に形成することで、ｐ+型不純物層２１ｄの形成のみに必要な工程を追加することなくｐ+型不純物層２１ｄを形成できる。
このように、トレンチ２１ｃ内に形成される上部ガードリング２１ａやトレンチ２１ｃの底部に形成される下部ガードリング２１ｃではなく、イオン注入によって別途形成できるｐ+型不純物層２１ｄによってｐ型ガードリング層２１の間隔を調整できる。そして、このようにすれば、トレンチ２１ｃの間隔については一定にし、トレンチ５の間隔と等しくすることができる。
例えば、第１実施形態のようにトレンチ２１ｃの間隔が異なっている場合、トレンチ５ｃが形成されたセル領域とトレンチ２１ｃが形成された外周領域との間においてトレンチ形成面積に疎密が発生する。このため、埋め込まれるｐ型層４１に凹みが発生する可能性がある。しかしながら、本実施形態のようにすれば、トレンチ２１ｃの間隔を一定としてトレンチ５ｃの間隔と等しくできることから、セル領域と外周領域とでトレンチ形成面積の疎密を抑制できる。したがって、トレンチ５ｃ、２１ｃに埋め込まれるｐ型層４１に凹みが発生することをより抑制することが可能となる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１、第２実施形態に対してｐ型ディープ層５とｐ型ガードリング層２１とを接続するようにしたものであり、その他については第１、第２実施形態と同様であるため、第１、第２実施形態と異なる部分についてのみ説明する。なお、ここでは第１実施形態のレイアウトに対して本実施形態の構成を適用する場合を例に挙げて説明するが、第２実施形態のレイアウトに対しても同様のことが言える。
図９に示すように、本実施形態では、ｐ型ディープ層５の長手方向両端がｐ型ガードリング層２１に接続されるようにしている。ただし、ｐ型ディープ層５とｐ型ガードリング層２１との接続箇所において、埋め込まれる領域が広がらないようにする必要がある。このため、本実施形態では、図１０に示すように、ｐ型ディープ層５の長手方向両端がそれよりもセル領域側よりも幅狭となるようにしてある。同様に、ｐ型ガードリング層２１のうちのｐ型ディープ層５との接続箇所が接続箇所ではない場所よりも幅狭となるようにしてある。
このような構成とすることで、ｐ型ディープ層５とｐ型ガードリング層２１とが接続される構造においても、第１実施形態と同様の効果を得ることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
（１）例えば、上記各実施形態では、ｐ型ディープ層５を上部ディープ層５ａと下部ディープ層５ｂにより構成する場合について説明したが、ｐ型ディープ層５を上部ディープ層５ａのみで構成しても良い。その場合、電界の入り込みを抑制するために、下層部２ａと比べて高不純物濃度とされた上層部２ｂよりもｐ型ディープ層５が深い位置まで形成されているのが好ましいことから、トレンチ５ｃが上層部２ｂを貫通するように形成すると良い。
（２）上記各実施形態では、ｐ型ベース領域３をソース電極１１と接続するために、トレンチ７を形成してソース電極１１が直接ｐ型ベース領域５と接するような構造とした。しかしながら、このような構成も一例を示したに過ぎず、例えばｐ型不純物のイオン注入等によって、ｎ+型ソース領域４を貫通してｐ型ベース領域３に達するようにｐ+型コンタクト領域３ａを形成しても良い。
（３）上記各実施形態では、ｐ型ベース領域３の上にｎ+型ソース領域４を連続してエピタキシャル成長させて形成したが、ｐ型ベース領域３の所望位置にｎ型不純物をイオン注入することでｎ+型ソース領域４を形成しても良い。
（４）上記第１、第２実施形態では、ｐ型ディープ層５のうちの長手方向両端が丸まった形状である場合について説明したが、先端が尖った三角形状、先端が平面とされた四角形状であっても良い。三角形状とする場合、ｐ型ディープ層５の延設方向が＜１１−２０＞方向であると、ＳｉＣのような六方晶においては、三角形状とされる先端の２辺を構成する壁面の面方位が共に等価な（１−１００）面となり易い。したがって、等価な面それぞれでの埋込エピ時の成長が等しくなり、均一な膜質にできると共に埋込不良の抑制効果も得られる。
（５）上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。さらに、上記説明では、トレンチゲート構造の半導体素子としてＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対して基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
（６）上記各実施形態では、ＳｉＣで構成される半導体装置を例に挙げて説明したが、他の半導体材料、例えばＳｉやＧａＮなどで構成される半導体装置についても、本発明を適用することができる。
（７）なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
１ ｎ+型基板
２ ｎ型ドリフト層
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ型ディープ層
６ ゲートトレンチ
８ ゲート絶縁膜
９ ゲート電極
１１ ソース電極
１２ ドレイン電極
２１ ｐ型ガードリング層

Claims (11)

  1. 第１または第２導電型の基板（１）、および、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型のドリフト層（２）を有し、
    セル領域には、
    前記ドリフト層の上に形成された第２導電型のベース領域（３）と、
    前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型のソース領域（４）と、
    前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ（６）内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜（８）と、前記ゲート絶縁膜の上に形成されたゲート電極（９）と、を有して構成されたトレンチゲート構造と、
    前記ドリフト層の表面から前記ゲートトレンチよりも深い位置まで形成された複数のライン状のディープトレンチ（５ｃ）内に埋め込まれた第１層（５ａ）を有するディープ層（５）と、
    前記ソース領域および前記ベース領域に電気的に接続されたソース電極（１１）と、
    前記基板の裏面側に形成されたドレイン電極（１２）と、を備え、
    前記ゲート電極への印加電圧を制御することで前記ゲートトレンチの側面に位置する前記ベース領域の表面部にチャネル領域を形成し、前記ソース領域および前記ドリフト層を介して、前記ソース電極および前記ドレイン電極の間に電流を流す半導体素子が形成され、
    前記セル領域の外周を囲む外周領域には、
    前記ドリフト層のうち、該外周領域に形成された凹部（２０）により前記ソース領域および前記ベース領域が除去されて露出した部分に、前記ドリフト層の表面において前記セル領域を囲む複数の枠形状とされたライン状のガードリングトレンチ（２１ｃ）内に配置された、第２導電型不純物濃度が前記第１層と等しい第２導電型の第１ガードリング（２１ａ）を有してなるガードリング層（２１）が形成され、
    ライン状とされた前記ディープトレンチと前記ガードリングトレンチの幅が等しくされていることを特徴とする半導体装置。
  2. ライン状とされる前記ディープ層の長手方向両端は前記ガードリング層から離間していることを特徴とする請求項１に記載の半導体装置。
  3. 前記ドリフト層の表層部には、第２導電型不純物のイオン注入部分であり、前記ディープ層のうち前記半導体素子が形成された領域よりも前記外周領域側に位置している部分と前記外周領域のうち最も前記セル領域側に位置している前記ガードリング層とを連結する連結層（３０）が形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記凹部の境界位置が前記連結層と重なっており、前記境界位置において前記凹部の底面が前記連結層によって構成されていることを特徴とする請求項３に記載の半導体装置。
  5. 複数の前記ディープトレンチの間隔と、複数の前記ガードリングトレンチの間隔が等しいことを特徴とする請求項３または４に記載の半導体装置。
  6. 等間隔に並べられた複数の前記ガードリングトレンチ内に配置された第１ガードリングそれぞれと重なるように、第２導電型不純物のイオン注入部分によって形成された複数の第２導電型層（２１ｄ）が備えられ、前記ガードリング層が前記第１ガードリングと前記第２導電型層を有した構成とされ、複数の前記第２導電型層の間隔が前記セル領域から離れるに連れて広がっていることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２導電型層は、前記連結層と同じ深さおよび同じ不純物濃度とされていることを特徴とする請求項６に記載の半導体装置。
  8. ライン状とされる前記ディープ層の長手方向両端は前記ガードリング層に接続されており、該接続箇所において、前記ディープ層の幅と前記ガードリング層の幅が該接続箇所と異なる場所における前記ディープ層の幅と前記ガードリング層の幅よりも狭くされていることを特徴とする請求項１に記載の半導体装置。
  9. 前記ディープトレンチは、＜１１−２０＞方向が長手方向とされていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 前記ディープトレンチの底部には、前記ディープ層の一部を構成するイオン注入部分によって形成された第２導電型の第２層（５ｂ）が形成され、
    前記ガードリングトレンチの底部には、前記ガードリング層の一部を構成するイオン注入部分によって形成された第２導電型の第２ガードリング（２１ｂ）が形成されていることを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
  11. 請求項１ないし１０のいずれか１つに記載の半導体装置の製造方法であって、
    前記基板の主表面上にドリフト層を形成する工程と、
    前記ドリフト層の上に前記ディープトレンチおよび前記ガードリングトレンチの形成予定領域が開口するマスク（４０）を配置したのち、該マスクを用いて前記ドリフト層をエッチングすることで、前記ディープトレンチおよび前記ガードリングトレンチを同時に形成する工程と、
    前記ディープトレンチおよび前記ガードリングトレンチ内を埋め込むように、前記ドリフト層の上に第２導電型不純物層（４１）をエピタキシャル成長させる工程と、
    前記ドリフト層の上に形成された前記第２導電型不純物層を除去しつつ表面を平坦化することで、前記ディープトレンチ内に前記第１層を形成すると共に前記ガードリングトレンチ内に前記第１ガードリングを形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。
JP2015110269A 2015-05-29 2015-05-29 半導体装置およびその製造方法 Active JP6409681B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015110269A JP6409681B2 (ja) 2015-05-29 2015-05-29 半導体装置およびその製造方法
CN201680030119.0A CN107615492B (zh) 2015-05-29 2016-04-05 半导体装置及其制造方法
US15/570,841 US10134593B2 (en) 2015-05-29 2016-04-05 Semiconductor device and method for manufacturing same
PCT/JP2016/001907 WO2016194280A1 (ja) 2015-05-29 2016-04-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015110269A JP6409681B2 (ja) 2015-05-29 2015-05-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016225455A JP2016225455A (ja) 2016-12-28
JP6409681B2 true JP6409681B2 (ja) 2018-10-24

Family

ID=57440419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015110269A Active JP6409681B2 (ja) 2015-05-29 2015-05-29 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10134593B2 (ja)
JP (1) JP6409681B2 (ja)
CN (1) CN107615492B (ja)
WO (1) WO2016194280A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
WO2016199546A1 (ja) * 2015-06-09 2016-12-15 三菱電機株式会社 電力用半導体装置
WO2017138215A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 半導体装置
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6696328B2 (ja) 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6914624B2 (ja) 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6740759B2 (ja) * 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696329B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2018016029A1 (ja) * 2016-07-20 2018-01-25 三菱電機株式会社 半導体装置およびその製造方法
MY183245A (en) * 2016-08-10 2021-02-18 Nissan Motor Semiconductor device
JP6871562B2 (ja) * 2016-11-16 2021-05-12 富士電機株式会社 炭化珪素半導体素子およびその製造方法
JP6673174B2 (ja) * 2016-12-12 2020-03-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6828449B2 (ja) * 2017-01-17 2021-02-10 株式会社デンソー 半導体装置およびその製造方法
JP6809330B2 (ja) * 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
JP7201336B2 (ja) * 2017-05-17 2023-01-10 ローム株式会社 半導体装置
DE212018000102U1 (de) 2017-05-17 2019-08-05 Rohm Co., Ltd. Halbleitervorrichtung
JP7327905B2 (ja) * 2017-07-07 2023-08-16 株式会社デンソー 半導体装置およびその製造方法
WO2019009091A1 (ja) * 2017-07-07 2019-01-10 株式会社デンソー 半導体装置およびその製造方法
JP6870546B2 (ja) * 2017-09-14 2021-05-12 株式会社デンソー 半導体装置およびその製造方法
JP2019192699A (ja) * 2018-04-19 2019-10-31 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US11257943B2 (en) * 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
JP7107284B2 (ja) * 2019-07-08 2022-07-27 株式会社デンソー 半導体装置とその製造方法
JP7404722B2 (ja) * 2019-09-06 2023-12-26 富士電機株式会社 半導体装置
JP7257927B2 (ja) * 2019-09-19 2023-04-14 三菱電機株式会社 半導体装置
DE102019216138A1 (de) * 2019-10-21 2021-04-22 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102020214398A1 (de) * 2020-11-17 2022-05-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales halbleiterbauelement und verfahren zum herstellen desselben
JP7647104B2 (ja) 2021-01-06 2025-03-18 富士電機株式会社 半導体装置
JP7517206B2 (ja) * 2021-03-11 2024-07-17 株式会社デンソー 電界効果トランジスタ
JP7647239B2 (ja) 2021-03-30 2025-03-18 富士電機株式会社 半導体装置
JP7641156B2 (ja) * 2021-03-30 2025-03-06 ローム株式会社 半導体装置
JP7687035B2 (ja) * 2021-04-23 2025-06-03 富士電機株式会社 半導体装置
US12408390B2 (en) 2021-06-15 2025-09-02 Fuji Electric Co., Ltd. Semiconductor device
JP7647452B2 (ja) * 2021-08-31 2025-03-18 株式会社デンソー 半導体装置およびその製造方法
JP7834977B2 (ja) * 2021-09-15 2026-03-25 富士電機株式会社 半導体装置および製造方法
JP7694816B2 (ja) * 2022-04-14 2025-06-18 株式会社デンソー 半導体装置とその製造方法
JP7783153B2 (ja) * 2022-09-27 2025-12-09 株式会社デンソー 半導体装置
JP7852457B2 (ja) * 2022-10-19 2026-04-28 株式会社デンソー 半導体装置とその製造方法
JP2024073769A (ja) * 2022-11-18 2024-05-30 株式会社デンソー 半導体装置
US12154941B1 (en) 2024-01-18 2024-11-26 Diodes Incorporated Power MOSFET with gate-source ESD diode structure
WO2025205020A1 (ja) * 2024-03-29 2025-10-02 ローム株式会社 半導体装置および半導体装置の製造方法
WO2025224813A1 (ja) * 2024-04-23 2025-10-30 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527205C2 (sv) 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
DE102006045912B4 (de) 2005-09-29 2011-07-21 Sumco Corp. Verfahren zur Fertigung einer Halbleitervorrichtung und Epitaxialwachstumseinrichtung
JP4879545B2 (ja) * 2005-09-29 2012-02-22 株式会社デンソー 半導体基板の製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP2011176157A (ja) * 2010-02-25 2011-09-08 On Semiconductor Trading Ltd 半導体装置の製造方法
JP5533677B2 (ja) * 2011-01-07 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5817204B2 (ja) * 2011-04-28 2015-11-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN107615492A (zh) 2018-01-19
US10134593B2 (en) 2018-11-20
JP2016225455A (ja) 2016-12-28
CN107615492B (zh) 2020-09-29
US20180151366A1 (en) 2018-05-31
WO2016194280A1 (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6409681B2 (ja) 半導体装置およびその製造方法
JP5751213B2 (ja) 炭化珪素半導体装置およびその製造方法
CN110050349B (zh) 碳化硅半导体装置及其制造方法
JP6354525B2 (ja) 炭化珪素半導体装置の製造方法
JP4798119B2 (ja) 炭化珪素半導体装置およびその製造方法
CN109417087B (zh) 碳化硅半导体装置及其制造方法
JP5482745B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6696328B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4412335B2 (ja) 炭化珪素半導体装置の製造方法
JP5621340B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6696329B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6914624B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7420485B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2013214661A (ja) 炭化珪素半導体装置およびその製造方法
JP6673232B2 (ja) 炭化珪素半導体装置
JP2012019088A (ja) 縦型半導体素子を備えた半導体装置
JP2013222855A (ja) 炭化珪素半導体装置の製造方法
JP2012151484A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180910

R150 Certificate of patent or registration of utility model

Ref document number: 6409681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250