JP6463751B2 - デバイスを位置決めするための方法 - Google Patents

デバイスを位置決めするための方法 Download PDF

Info

Publication number
JP6463751B2
JP6463751B2 JP2016526673A JP2016526673A JP6463751B2 JP 6463751 B2 JP6463751 B2 JP 6463751B2 JP 2016526673 A JP2016526673 A JP 2016526673A JP 2016526673 A JP2016526673 A JP 2016526673A JP 6463751 B2 JP6463751 B2 JP 6463751B2
Authority
JP
Japan
Prior art keywords
layer
useful layer
useful
donor substrate
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016526673A
Other languages
English (en)
Other versions
JP2016527717A (ja
Inventor
ブルークアールト マルセル
ブルークアールト マルセル
ラドゥ イオヌット
ラドゥ イオヌット
ラガイエ ブランシャール クリステル
ラガイエ ブランシャール クリステル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2016527717A publication Critical patent/JP2016527717A/ja
Application granted granted Critical
Publication of JP6463751B2 publication Critical patent/JP6463751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Machine Tool Sensing Apparatuses (AREA)

Description

本発明は、キャリア基板への有用層の転写後、デバイスを位置決めするための方法に関する。
図1aに示されるように、キャリア基板1への有用層8の転写後、デバイスを位置決めするための従来方法は、
a0)前面2、前記前面2に平行な後面3、および、前記前面2に配置された、整列マーク5を含むデバイス層4、を含む、キャリア基板1を用意する工程、
b0)ドナー基板6を用意する工程、
c0)前記ドナー基板6に、有用層8を区切る、弱め領域7を形成する工程、
d0)前記ドナー基板6と前記キャリア基板1を組み合わせる工程、および、
e0)前記デバイス層4に前記有用層8を転写するために、前記弱め領域7において前記ドナー基板6を分離させる工程、を含む。
デバイス層4は、トランジスタ、(npnまたはpnp)接合、相互接続、および、いかなる他の構造をも含む。
有用層8は、一般的に、不透明な半導体層を含む。
分離させる工程e0)後、有用層8は、デバイス層4のデバイス、および、整列マーク5をマスクする。
この方法の主な欠点は、整列マーク5が、もはやアクセス可能または視認可能でないことである。
したがって、一般的な方法を表す、図1bに示されるように、開口9(または穴)が、整列マーク5を露出させるために、有用層8に生成されねばならない。
開口9を形成するための方法は、一般的に、エッチング工程が後に続く、フォトリソグラフィ工程を含む。
フォトリソグラフィ工程は、有用層8における開口の形状および配置を画定することを意図される。しかしながら、この工程は、キャリア基板1の端部のほかに他の参照ポイントがない状態で実行され、+/−100μmの精度を有する。したがって、整列マーク5は、+/−100μm内にのみ局在化され得る。開口9は、したがって、約250μmの辺長を有さねばならない。
そのような辺長は、非常に多くのスペースを消費し、受け入れがたい。
「微細加工の基礎:小型化の科学(Fundamentals of Microfabrication: The Science of Miniaturization)」、第二版、マーク ジェイ マドウ(Marc J. Madou)、ナノゲン社、サンディエゴ、カリフォルニア
本発明の一つの目的は、したがって、従来技術によるよりも、より小さな開口が形成されることを可能にする、有用層8の転写後、デバイスを位置決めするための、単純な方法を提供することである。
本発明は、上述の欠点を解消することを目的とし、有用層の転写後、デバイスを位置決めするための方法に関し、該方法は、
a)自由表面を含むデバイス層、および、整列マークを含む、キャリア基板を用意する工程、
b)ドナー基板を用意する工程、
c)前記ドナー基板に、有用層を区切る、弱め領域を形成する工程、
d)前記ドナー基板と前記キャリア基板を組み合わせる工程、および、
e)前記デバイス層に前記有用層を転写するために、前記弱め領域において前記ドナー基板を分離させる工程、を含む。
整列マークは、デバイス層に形成される窪みに配置され、窪みは、デバイス層の自由表面と同じ高さの開口を有する。
整列マークは、デバイスを位置決めすることを可能にするために配置される。
有用層は、副層のセットから形成され得る。
有用層は、一般に不透明であり、したがって、工程e)の後、デバイス層をマスクする。
窪みは、壁と、窪みの壁によって境界を定められる容積を有し、その開口は、窪みの容積を構成する。
「窪みに配置された整列マーク」によって、意味されるのは、整列マークが、窪みの容積内に配置されるということである。
出願人は、分離させる工程e)後に、窪みと対応する位置に、有用層における貫通穴を観察した。したがって、穴は、窪みを、有用層に延ばし、整列マークは、有用層の自由表面から視認可能である。
したがって、デバイス層のデバイスは、有用層の自由表面から確認され得る。
さらに、有用層における穴の形成に特有の製造工程を実行する必要がない。穴は、有用層の転写のときに窪みの位置に自動的に形成される。
一実施方法によれば、組み合わせる工程d)は、20mbarより低い圧力での環境下で実行される直接接合工程を含む。
したがって、出願人によって観察されたように、有用層の貫通穴は、窪みの開口に対応する形状を有する。
したがって、有用層の貫通穴は、窪みの開口を超えて侵入しない。
一実施方法によれば、窪みは、キャリア基板内にできるだけ遠くに延びる。
一実施方法によれば、整列マークは、窪みの底に配置される。
一実施方法によれば、デバイス層は、デバイス層の全範囲にわたって規則的に配置されたデバイスを含む。
一実施方法によれば、組み合わせる工程d)前に、不透明層が、有用層上に存在する。
一実施方法によれば、不透明層は、タングステン、チタン、けい化タングステン、けい化チタン、けい化ニッケル、けい化ニッケル、および、白金の群から選択される、少なくとも一つの物質を含む。
一実施方法によれば、弱め領域を形成する工程c)は、水素およびヘリウムの群から選択される、少なくとも一つの種を注入することによって実行される。
一実施方法によれば、分離させる工程e)は、200〜500℃の間に含まれる温度で実行される熱処理を含む。
一実施方法によれば、有用層の厚みは、8000Åより小さく、好ましくは、5000Åより小さい。
一実施方法によれば、有用層は、異なるドーピングの副層を含む。
他の態様および利点は、非限定的な例として、添付の図面を参照して提供される、本発明によるデバイスを位置決めするための方法の、以下の実施の方法の説明から明らかになるであろう。
従来技術によるデバイスを位置決めするための方法で得られる構造の模式的な描写である。 従来技術によるデバイスを位置決めするための方法で得られる構造の模式的な描写である。 本発明の一具体例によるデバイスを位置決めするための方法の模式的な描写である。 本発明の第二の具体例によるデバイスを位置決めするための方法で得られる構造の模式的な描写である。 本発明の一具体例によるデバイスを位置決めするための方法の模式的な描写である。
種々の実施の方法に対して、同一の参照番号が、記述の単純化のために、同一であるか、同一の機能を提供する要素に対して用いられるであろう。
図2および図3は、デバイスを位置決めするための方法を模式的に描く。
描写を容易にするために、種々の層の各々の厚みは、一定の縮尺で示されない。
デバイスを位置決めするための方法の工程a)は、キャリア基板10を用意することを含む。
キャリア基板10は、その上にデバイス層が形成される、バルク基板を含み得る。
バルク基板は、マイクロエレクトロニクス、光学、光電子工学、光電池工業において一般的に使用される、いかなる材料からも構成され得る。
特に、バルク基板は、ケイ素、炭化ケイ素、シリコンゲルマニウム、ガラス、セラミック、および、合金の群から選択される、少なくとも一つの材料を含む。
デバイス層40は、電子デバイス(例えば、トランジスタ、接合等)、相互接続、および/または、金属化領域のようなデバイスを含む。
デバイスは、当業者に周知の技術を用いて形成される。
特に有利には、デバイスは、デバイス層40の全範囲にわたって規則的に分布される。
窪み90が、デバイス層40に形成される。窪みは、開かれ、デバイス層40の自由表面と同じ高さの開口を含む。
窪み90は、壁を含む。窪み90の壁と窪み90の開口は、窪み90の容積の境界を定める。
有利には、窪み90は、キャリア基板10内において、できるだけ遠くに延びる。
整列マーク50が、窪み90の容積内に配置され、整列マーク50は、窪み90の開口から離れている。
整列マーク50は、デバイス層40のデバイスを、正確に位置決めできるように配置されている。
整列マーク50は、フォトリソグラフィのマスクを整列させるために一般的に用いられる。
整列マークは、十字形、逆V形または干渉模様の形状、または、デバイスの正確な位置決めが決定されることを可能にする、いかなる他の信頼できる形状をも採り得る。
この点において、当業者は、非特許文献1に、整列またはフォトリソグラフィマークの技術的説明を見出すであろう。
有利には、整列マーク50は、窪み90の底に配置される。
デバイスを位置決めするための方法の工程b)は、ドナー基板60を用意することを含む。
ドナー基板60は、マイクロエレクトロニクス、光学、光電子工学、光電池工業において一般的に使用される、いかなる材料からでも作成され得る。
特に、ドナー基板60は、ケイ素、炭化ケイ素、および、シリコンゲルマニウムの群から選択される、少なくとも一つの材料を含む。
ドナー基板60は、有利には、半導体を含み得る。
デバイスを位置決めするための方法の工程c)は、ドナー基板60に弱め領域を形成することを含む。
ドナー基板60は、第一表面を含む。弱め領域70およびドナー基板60の第一表面は、デバイス層40に転写されることを意図される有用層80の境界を定める。
弱め領域70は、原子種を注入することによって得られ得る。弱化注入は、単一の種(例えば、水素またはヘリウム)で実行され得るが、また、複数の連続する注入種(例えば、水素およびヘリウム)で実行され得る。
有利には、水素は、20〜70kevの間に含まれるエネルギーで、および、4×1016および6×1016atoms/cm2の間に含まれる量で注入される。
有利には、ヘリウムは、20〜70kevの間に含まれるエネルギーで、および、0.5×1016および3×1016atoms/cm2の間に含まれる量で注入される。
特に有利には、有用層80は、8000Åより小さい厚み、好ましくは、5000Åより小さい厚みを有する。
デバイスを位置決めするための方法の工程d)は、ドナー基板60とキャリア基板10を組み合わせる工程を含む。
有利には、組み合わせる工程d)は、直接接合によって実行される。
組み合わせは、有利には、有用層を、デバイス層との直接接合にもたらすことによって実行される。組み合わせは、少なくとも部分的に、窪み90の容積を保存するように実行される。したがって、窪み90の存在は、非結合領域を生成する。
特に有利には、組み合わせる工程d)は、20mb(2000Pa)より小さい圧力での環境下で実行される直接接合を含む。
図4に示されるように、中間層100が、組み合わせる工程d)の前に有用層80に配置され得る。
中間層100は、有用層80上に配置される不透明層であり得る。
不透明層は、タングステン、チタン、けい化タングステン、けい化チタン、けい化ニッケル、けい化ニッケル、および、白金の群から選択される、少なくとも一つの材料を含む。
デバイスを位置決めするための方法の工程e)は、有用層80を、デバイス層40に転写するために、弱め領域70において、ドナー基板60を分離することを含む。
したがって、工程e)の後、有用層80は、デバイスをマスクする。
もし、組み合わせる工程d)の前に、不透明層が有用層80上に形成されたなら、その後、分離させる工程後に、不透明層が、有用層80とデバイス層40の間の中間に配置される。
有利には、分離させる工程e)は、200〜500℃の間に含まれる温度で実行される熱処理を含む。
特に有利には、分離させる工程e)後、出願人は、有用層80、および、存在する場合には、不透明層に、貫通穴の存在を観察した。
さらに、有用層80内の貫通穴は、窪み90と位置的に対応しており、穴は、窪み90を有用層80に延ばす。
さらに、各窪み90の開口は、有用層80の穴の開口に内接させられる。
特に、20mbar(2000Pa)より低い圧力での環境下で実行される直接接合を含む工程d)のため、有用層80内の各穴は、図3に示されるように、それが延ばす窪み90の開口に対応する開口を有する。
有用層80におけるこれらの穴の存在は、有利には、窪み90に配置された整列マーク50を露出させるように、利点を得られる。
したがって、有用層80によってマスクされたデバイスを位置決めすることができる。

Claims (11)

  1. 有用層(80)の転写後、デバイスを位置決めするための方法であって、該方法は、
    a)自由表面を含むデバイス層(40)、および、整列マーク(50)を含むキャリア基板(10)を用意する工程、
    b)ドナー基板(60)を用意する工程、
    c)前記ドナー基板(60)に、有用層(80)を区切る、弱め領域(70)を形成する工程、
    d)前記ドナー基板(60)と前記キャリア基板(10)を組み合わせる工程、および、
    e)前記デバイス層(40)に前記有用層(80)を転写するために、前記弱め領域(70)において前記ドナー基板(60)を分離させる工程、を含み、
    前記整列マーク(50)は、前記デバイス層(40)に形成される窪み(90)に配置され、前記窪み(90)は、前記デバイス層(40)の前記自由表面と同じ高さの開口を有し、前記ドナー基板を分離させる時、前記有用層の貫通穴は、前記デバイス層の前記窪みと位置的に対応して自動的に形成されることを特徴とする方法。
  2. 請求項1の方法であって、前記組み合わせる工程d)は、20mbarより低い圧力での環境下で実行される直接接合工程を含むことを特徴とする方法。
  3. 請求項1または2の方法であって、前記窪み(90)は、前記キャリア基板(10)内にできるだけ遠くに延びることを特徴とする方法。
  4. 請求項1〜3のいずれかの方法であって、前記整列マーク(50)は、前記窪み(90)の底に配置されることを特徴とする方法。
  5. 請求項1〜4のいずれかの方法であって、前記デバイス層(40)は、前記デバイス層(40)の全範囲にわたって規則的に配置されたデバイスを含むことを特徴とする方法。
  6. 請求項1〜5のいずれかの方法であって、前記組み合わせる工程d)の前に、不透明層が前記有用層(80)上に存在することを特徴とする方法。
  7. 請求項6の方法であって、前記不透明層は、タングステン、チタン、けい化タングステン、けい化チタン、けい化ニッケル、けい化ニッケルおよび白金の群から選択される、少なくとも一つの物質を含むことを特徴とする方法。
  8. 請求項1〜7のいずれかの方法であって、前記弱め領域(70)を形成する工程c)は、水素およびヘリウムの群から選択される、少なくとも一つの種を注入することによって実行されることを特徴とする方法。
  9. 請求項1〜8のいずれかの方法であって、前記分離させる工程e)は、200〜500℃の間に含まれる温度で実行される熱処理を含むことを特徴とする方法。
  10. 請求項1〜9のいずれかの方法であって、前記有用層(80)の厚みは、8000Åより小さく、好ましくは、5000Åより小さいことを特徴とする方法。
  11. 請求項1〜10のいずれかの方法であって、前記有用層(80)は、異なるドーピングの副層を含むことを特徴とする方法。
JP2016526673A 2013-07-15 2014-06-24 デバイスを位置決めするための方法 Active JP6463751B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1301697A FR3008543B1 (fr) 2013-07-15 2013-07-15 Procede de localisation de dispositifs
FR1301697 2013-07-15
PCT/FR2014/051568 WO2015007971A1 (fr) 2013-07-15 2014-06-24 Procede de localisation de dispositifs

Publications (2)

Publication Number Publication Date
JP2016527717A JP2016527717A (ja) 2016-09-08
JP6463751B2 true JP6463751B2 (ja) 2019-02-06

Family

ID=49546458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526673A Active JP6463751B2 (ja) 2013-07-15 2014-06-24 デバイスを位置決めするための方法

Country Status (8)

Country Link
US (2) US20160197006A1 (ja)
JP (1) JP6463751B2 (ja)
KR (1) KR102218891B1 (ja)
AT (1) AT521083B1 (ja)
DE (1) DE112014003280B4 (ja)
FR (1) FR3008543B1 (ja)
SG (1) SG11201510638XA (ja)
WO (1) WO2015007971A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
FR3079659B1 (fr) 2018-03-29 2020-03-13 Soitec Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2628555B2 (ja) 1988-03-22 1997-07-09 富士通株式会社 半導体装置の製造方法
KR0155835B1 (ko) * 1995-06-23 1998-12-01 김광호 반도체 장치의 얼라인 키 패턴 형성방법
JP4260396B2 (ja) * 2000-03-09 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005142252A (ja) * 2003-11-05 2005-06-02 Sony Corp アライメントマークの形成方法および半導体装置の製造方法および半導体装置
EP1571705A3 (fr) 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
JP5196160B2 (ja) 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子
US8536629B2 (en) 2009-02-24 2013-09-17 Nec Corporation Semiconductor device and method for manufacturing the same
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
WO2011132654A1 (ja) 2010-04-20 2011-10-27 住友電気工業株式会社 複合基板の製造方法
JP5440442B2 (ja) 2010-08-18 2014-03-12 株式会社リコー 光走査装置及び画像形成装置
JP5664656B2 (ja) * 2010-09-30 2015-02-04 富士電機株式会社 半導体装置の製造方法
US8502389B2 (en) * 2011-08-08 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor and method for forming the same
US8779539B2 (en) * 2011-09-21 2014-07-15 United Microelectronics Corporation Image sensor and method for fabricating the same
FR3005648B1 (fr) * 2013-05-15 2016-02-12 Commissariat Energie Atomique Procede d'encapsulation d'un dispositif microelectronique comprenant une injection de gaz noble a travers un materiau permeable a ce gaz noble

Also Published As

Publication number Publication date
FR3008543B1 (fr) 2015-07-17
DE112014003280B4 (de) 2026-04-30
US20160197006A1 (en) 2016-07-07
DE112014003280T5 (de) 2016-04-14
US11088016B2 (en) 2021-08-10
KR20160031489A (ko) 2016-03-22
AT521083A3 (de) 2019-12-15
AT521083A2 (de) 2019-10-15
FR3008543A1 (fr) 2015-01-16
WO2015007971A1 (fr) 2015-01-22
JP2016527717A (ja) 2016-09-08
SG11201510638XA (en) 2016-01-28
US20200161172A1 (en) 2020-05-21
KR102218891B1 (ko) 2021-02-24
AT521083B1 (de) 2020-04-15

Similar Documents

Publication Publication Date Title
US10629744B2 (en) Electronic device and method for fabricating the same
US20250385134A1 (en) Nanoscale-aligned three-dimensional stacked integrated circuit
CN103050480B (zh) 硅片的背面图形化的工艺方法
ES2169015T1 (es) Fabricacion de capas de nitruro de galio por crecimiento lateral.
CN103811407B (zh) 硅片的背面图形化的工艺方法
WO2003090279A8 (de) Halbleiterbauelement mit integrierter gitterförmiger kapazitätsstruktur
US20090096101A1 (en) Bridge for semiconductor internal node
US11088016B2 (en) Method for locating devices
TW200725807A (en) Method for fabricating an integrated circuit on a semiconductor substrate
JP2006062002A (ja) 半導体装置の個片化方法
JP7110189B2 (ja) 電子素子の遅延ビア形成
FR3068507B1 (fr) Realisation de regions semiconductrices dans une puce electronique
JP5874690B2 (ja) 半導体装置の製造方法
KR100872721B1 (ko) 마스크의 설계방법과 반도체 소자 및 그 제조방법
CN104934302B (zh) 半导体器件的制作方法
JP2010065297A (ja) マスクの製造方法
CN106653578B (zh) 一种晶圆的加工方法
JPS6441240A (en) Semiconductor integrated circuit device
CN104425368A (zh) 通孔限定方案
Singh et al. Ultra uniform arrays of micro patterns on large area substrate by employing wet chemical etching
CN111063611B (zh) 微图案刻蚀方法
JP2008294261A (ja) 熱応力効果を抑制できるウェハ切断線形成構造
JP2007103595A5 (ja)
JP2008283188A (ja) 半導体素子及びその製造方法
CN105807558A (zh) 一种新型的组合掩膜版

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190104

R150 Certificate of patent or registration of utility model

Ref document number: 6463751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250