JP6474246B2 - オーディオ信号処理回路、車載用オーディオ装置、オーディオコンポーネント装置、電子機器 - Google Patents

Description

本発明は、オーディオ信号処理回路に関し、特にデジタルフィルタ回路に関する。

ＣＤプレイヤ、オーディオアンプ、カーステレオ、ポータブルオーディオプレイヤ、ポータブルラジオなどのオーディオ機器、あるいは、スマートホン、タブレットＰＣなどオーディオ再生機能を備える電子機器には、デジタルのオーディオ信号に、さまざまな信号処理を施すサウンドプロセッサを備える。

図１は、オーディオシステムの構成例を示すブロック図である。オーディオシステム１ｒは、デジタル音源２ｄ、アナログ音源２ａ、ＤＳＰ（Digital Signal ProcessorまたはDigital Sound Processor）４、パワーアンプ８、電気音響変換素子９を備える。

デジタル音源２ｄは、デジタルオーディオ信号Ｓ１ｄを生成し、Ｉ^２Ｓ（Inter IC Sound）規格に準拠したシリアルバスを介して、ＤＳＰ４に出力する。デジタル音源２ｄは、ＣＤ（Compact Disc）プレイヤやＤＶＤ（Digital Versatile Disc）プレイヤ、ＢＤ(Blu-ray（登録商標） Disc)プレイヤであってもよい。あるいは音源２ｄは、アナログオーディオ信号をデジタルオーディオ信号に変換するＡ／Ｄコンバータを含んでもよい。またアナログ音源２ａは、アナログオーディオ信号Ｓ１ａを出力する。

ＤＳＰ４は、デジタルオーディオ信号Ｓ１ｄあるいはアナログオーディオ信号Ｓ１ａを受ける。Ａ／Ｄコンバータ１０は、アナログオーディオ信号Ｓ１ａをデジタルオーディオ信号Ｓ２ｄに変換する。マルチプレクサ（セレクタ）１２は、デジタルオーディオ信号Ｓ１ｄ、Ｓ２ｄを受け、一方を選択する。デジタル信号処理部２０は、マルチプレクサ１２が選択したオーディオ信号Ｓ３に対して、さまざまなデジタル信号処理を施す。

デジタル信号処理としては、イコライジング（ＥＱ）、ゲイン補正（ＧＡＩＮ ＣＯＭＰ）、フィルタ（ＦＩＬＴＥＲ）、ダイナミックレンジコントロール（ＤＲＣ）、コンプレッション（ＣＯＭＰ）、スケーリング処理（ＳＣＡＬＥＲ）、クリップ処理（ＣＬＩＰＰＥＲ）、デジタルボリウム制御（ＶＯＬ）、ステレオ−モノラル変換などのその他の処理（ｅｔｃ．）が例示される。

デジタル信号処理部２０から出力されるデジタルオーディオ信号Ｓ４は、図示しないＤ／Ａコンバータによってアナログオーディオ信号Ｓ５に変換される。パワーアンプ８は、アナログオーディオ信号Ｓ５を増幅し、電気音響変換素子９であるスピーカやヘッドホンを駆動する。パワーアンプ８は、アナログアンプであってもデジタルアンプであってもよい。

近年、音源のハイレゾ化すなわち高サンプリングレート化、多ビット化が進められており、ＤＳＰ４においても、ハイレゾ音源への対応が求められている。ハイレゾ音源に対応したＤＳＰ４では、高音質化のために、ＩＩＲ（無限インパルス応答）フィルタではなく、回路面積が大きなＦＩＲ（有限インパルス応答）フィルタを実装する場合が多く、これがＤＳＰ４の回路面積の増大の一因となっている。また、音源のハイレゾ化、音源の多チャンネル化にともないＤＳＰ４の回路規模が膨大となってきている。

特開平４−３７２１２号公報 特開２００４−１２８６５０号公報

従来では、ＤＳＰ４のベンダーは、音源のチャンネル数や要求される音質に応じて、個別にＤＳＰ４を設計する必要があり、開発コストが増加、開発期間の長期化という問題が生じていた。

反対にＤＳＰ４のユーザ、すなわちオーディオシステム１ｒの設計者の立場からすれば、音源のチャンネル数、要求する音質に応じて、ベンダーから提供される複数品番のＤＳＰの中から、適切なひとつを選択する必要があった。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、さまざまなチャンネル数、要求される音質レベルに対応可能なオーディオ信号処理回路の提供にある。

本発明のある態様は、オーディオ信号処理回路に関する。オーディオ信号処理回路は、複数Ｎ個（Ｎは２以上の整数）のＦＩＲ（Finite Impulse Response）フィルタと、複数Ｎ個のＦＩＲフィルタと対応するＮ個の第１入力ポートと、複数Ｎ個のＦＩＲフィルタと対応するＮ個の第２入力ポートと、複数Ｎ個のＦＩＲフィルタと対応するＮ個の第１出力ポートと、複数Ｎ個のＦＩＲフィルタと対応するＮ個の第２出力ポートと、を備え、ひとつの半導体基板に集積化される。各ＦＩＲフィルタは、第１入力端子と、第２入力端子と、第１出力端子と、第２出力端子と、第１入力端子と第１出力端子の間に直列接続された複数ｍ個（ｍは２以上の整数）の遅延素子と、ｍ個の遅延素子に設けられた複数のタップのデータに所定の係数を乗算する複数の乗算器と、第２入力端子に入力されたデータおよび複数の乗算器の出力データの加算結果である積和データを第２出力端子から出力する加算回路と、を含む。オーディオ信号処理回路は、ｉ番目（２≦ｉ≦Ｎ）のＦＩＲフィルタに関して、（i）その第１入力端子に、（ｉ−１）番目のＦＩＲフィルタの第１出力端子のデータが入力され、かつその第２入力端子に、（ｉ−１）番目のＦＩＲフィルタの第２出力端子のデータが入力される状態と、（ii）その第１入力端子に、ｉ番目の第１入力ポートのデータが入力され、かつその第２入力端子に、ｉ番目の第２入力ポートのデータが入力された状態と、（iii）その第１入力端子に、ｉ番目の第１入力ポートのデータが入力され、かつその第２入力端子にゼロが入力される状態と、が切りかえ可能に構成される。

オーディオ信号処理回路を複数個組み合わせることにより、チャンネル数や音質要求に応じて、最適なオーディオシステムを構築できる。

オーディオ信号処理回路は、２〜Ｎ番目のＦＩＲフィルタに対応する（Ｎ−１）個の第１入力マルチプレクサと、２〜Ｎ番目のＦＩＲフィルタに対応する（Ｎ−１）個の第２入力マルチプレクサと、をさらに備えてもよい。ｉ（２≦ｉ≦Ｎ）番目の第１入力マルチプレクサは、（ｉ−１）番目のＦＩＲフィルタの第１出力端子のデータとｉ番目の第１入力ポートのデータを受け、一方を選択して、ｉ番目のＦＩＲフィルタの第１入力端子に出力し、ｉ（２≦ｉ≦Ｎ）番目の第２入力マルチプレクサは、（ｉ−１）番目のＦＩＲフィルタの第２出力端子のデータとｉ番目の第２入力ポートのデータを受け、それらの一方またはゼロを、ｉ番目のＦＩＲフィルタの第２入力端子に出力してもよい。
第１、第２入力マルチプレクサを用いることで、ＦＩＲフィルタごとに、信号経路を個別に選択できる。

オーディオ信号処理回路は、（Ｎ−１）個の第１入力マルチプレクサおよび（Ｎ−１）個の第２入力マルチプレクサを制御するコントローラをさらに備えてもよい。

オーディオ信号処理回路は、１番目のＦＩＲフィルタに対応する１番目の第１入力マルチプレクサをさらに備えてもよい。１番目の第１入力マルチプレクサは、オーディオ信号処理回路内の別の第１回路ブロックからの入力データと、１番目の第１入力ポートのデータと、を受け、一方を選択して１番目のＦＩＲフィルタの第１入力端子に出力してもよい。
この態様によれば、オーディオ信号処理回路内の別の回路ブロックにおいて、ＦＩＲフィルタ以外のデジタル処理が行なわれる場合には、その回路ブロックからの信号を、フィルタリングの対象とすることもできる。

少なくともひとつのＦＩＲフィルタの第２出力端子のデータは、オーディオ信号処理回路内の別の第２回路ブロックに出力可能であってもよい。
この態様によれば、オーディオ信号処理回路内の別の回路ブロックにおいて、ＦＩＲフィルタ以外のデジタル処理が行なわれる場合に、フィルタリング処理後のデータを、その回路ブロックに供給できる。

オーディオ信号処理回路は、Ｎ個の第１入力ポートに対応し、それぞれが対応する第１入力ポートのデータを受けるＮ個の第１レシーバと、Ｎ個の第２入力ポートに対応し、それぞれが対応する第２入力ポートのデータを受けるＮ個の第２レシーバと、をさらに備えてもよい。

オーディオ信号処理回路は、Ｎ個のＦＩＲフィルタに対応し、それぞれが対応するＦＩＲフィルタの第１出力端子のデータを受け、対応する第１出力ポートに出力する、Ｎ個の第１トランスミッタと、Ｎ個のＦＩＲフィルタに対応し、それぞれが対応するＦＩＲフィルタの第２出力端子のデータを受け、対応する第２出力ポートに出力する、Ｎ個の第２トランスミッタと、をさらに備えてもよい。

本発明の別の態様は、車載用オーディオ装置に関する。車載用オーディオ装置は、上述のいずれかのオーディオ信号処理回路を備える。

本発明の別の態様は、オーディオコンポーネント装置に関する。オーディオコンポーネント装置は、上述のいずれかのオーディオ信号処理回路を備える。

本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかのオーディオ信号処理回路を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、さまざまなチャンネル数、要求される音質レベルに対応可能なオーディオ信号処理回路を提供できる。

オーディオシステムの構成例を示すブロック図である。 実施の形態に係るオーディオ信号処理回路のブロック図である。 図３（ａ）〜（ｃ）は、第１状態〜第３状態を示す等価回路図である。 図４（ａ）〜（ｃ）は、オーディオ信号処理回路の使用形態を示す図である。 ＦＩＲチップと、それと併用されるメインのオーディオ信号処理回路を示すブロック図である。 オーディオ信号処理回路を示すブロック図である。 ＦＩＲブロックの一部の構成例を示す図である。 車載用オーディオ装置の構成を示すブロック図である。 図９（ａ）〜（ｃ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係るオーディオ信号処理回路１００のブロック図である。オーディオ信号処理回路１００は、複数Ｎ個（Ｎは２以上の整数）のＦＩＲフィルタ１０６、Ｎ個の第１入力ポートＩＮＡ、Ｎ個の第２入力ポートＩＮＢ、Ｎ個の第１レシーバ１０２Ａ、Ｎ個の第２レシーバ１０２Ｂ、（Ｎ−１）個の第１入力マルチプレクサ１０４Ａ、（Ｎ−１）個の第２入力マルチプレクサ１０４Ｂ、Ｎ個の第１トランスミッタ１０８Ａ、Ｎ個の第２トランスミッタ１０８Ｂ、Ｎ個の第１出力ポートＯＵＴＡ、Ｎ個の第２出力ポートＯＵＴＢを備え、ひとつの半導体基板に集積化される。本実施の形態では、Ｎ＝４の場合を説明するが、Ｎは２以上の任意の整数でありえる。

「集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

ＦＩＲフィルタ１０６は、第１入力端子ＩＡと、第２入力端子ＩＢと、第１出力端子ＯＡと、第２出力端子ＯＢと、複数ｍ個（ｍは２以上の整数）の遅延素子ｄ１〜ｄｍと、複数の乗算器Ｋ１〜Ｋｍと、加算回路１０７と、を含む。ｍ個の遅延素子ｄ１〜ｄｍは第１入力端子ＩＡと第１出力端子ＯＡの間に直列接続される。複数の乗算器Ｋ１〜Ｋｍは、ｍ個の遅延素子ｄ１〜ｄｍに設けられた対応する複数のタップのデータに所定の係数を乗算する。加算回路１０７は、第２入力端子ＩＢに入力されたデータおよび複数の乗算器Ｋ１〜Ｋｍの出力データの加算結果である積和データを生成し、第２出力端子ＯＢから出力する。

ｉ番目（２≦ｉ≦Ｎ）のＦＩＲフィルタ１０６＿ｉに着目する。オーディオ信号処理回路１００は、各ＦＩＲフィルタ１０６＿ｉの入力に関して、３つの状態が切りかえ可能に構成される。

（i）第１状態φ１
ＦＩＲフィルタ１０６＿ｉの第１入力端子ＩＡに、（ｉ−１）番目のＦＩＲフィルタ１０６＿（ｉ−１）の第１出力端子ＯＡのデータが入力され、かつその第２入力端子ＩＢに、（ｉ−１）番目のＦＩＲフィルタ１０６＿（ｉ−１）の第２出力端子ＯＢのデータが入力される状態

（ii）第２状態φ２
ＦＩＲフィルタ１０６＿ｉの第１入力端子ＩＡに、ｉ番目の第１入力ポートＩＮＡ_ｉのデータが入力され、かつその第２入力端子ＩＢに、ｉ番目の第２入力ポートＩＮＢ_ｉのデータが入力される状態

（iii）第３状態φ３
ＦＩＲフィルタ１０６＿ｉの第１入力端子ＩＡに、ｉ番目の第１入力ポートＩＮＡ_ｉのデータが入力され、かつその第２入力端子ＩＢにゼロが入力される状態

１番目のＦＩＲフィルタ１０６＿１の入力側は、第２状態φ２または第３状態φ３のいずれかが選択可能であり、第１状態φ１は選択できない。

第１状態φ１〜第３状態φ３を切りかえるために、入力マルチプレクサ１０４Ａ、１０４Ｂが設けられる。

ｉ（２≦ｉ≦Ｎ）番目の第１入力マルチプレクサ１０４Ａ_ｉは、（ｉ−１）番目のＦＩＲフィルタ１０６＿ｉの第１出力端子ＯＡのデータとｉ番目の第１入力ポートＩＮＡ_ｉのデータを受け、一方を選択して、ｉ番目のＦＩＲフィルタ１０６＿ｉの第１入力端子ＩＡに出力する。

ｉ（２≦ｉ≦Ｎ）番目の第２入力マルチプレクサ１０４Ｂ_ｉは、（ｉ−１）番目のＦＩＲフィルタ１０６＿（ｉ−１）の第２出力端子ＯＢのデータとｉ番目の第２入力ポートＩＢのデータを受け、それらの一方またはゼロを、ｉ番目のＦＩＲフィルタ１０６＿ｉの第２入力端子ＩＢに出力する。

コントローラ１２０は、複数の第１入力マルチプレクサ１０４Ａ、複数の入力マルチプレクサ１０４Ｂ、複数の第１レシーバ１０２Ａ、複数の第２レシーバ１０２Ｂを制御する。たとえばコントローラ１２０は、マルチプレクサやレシーバそれぞれの状態を指示する制御データを格納するメモリもしくはレジスタと、制御データに応じて第１入力マルチプレクサ１０４Ａ、第２入力マルチプレクサ１０４Ｂ、第１レシーバ１０２Ａ、第２レシーバ１０２Ｂの状態を制御するデコーダと、を含む。

第１レシーバ１０２Ａ_ｉは、対応する第１入力ポートＩＮＡ_ｉのデータを受け、対応する入力マルチプレクサ１０４Ａ_ｉに出力する。第２レシーバ１０２Ｂ_ｉは、対応する第２入力ポートＩＮＢ_ｉのデータを受け、対応するＦＩＲフィルタ１０６＿ｉの第２入力端子ＩＢに出力する。

また第１トランスミッタ１０８Ａ_ｉは、対応するＦＩＲフィルタ１０６＿ｉの第１出力端子ＯＡのデータを受け、対応する第１出力ポートＯＵＴＡ_ｉに出力する。また第２トランスミッタ１０８Ｂ_ｉは、対応するＦＩＲフィルタ１０６＿ｉの第２出力端子ＯＢのデータを受け、対応する第２出力ポートＯＵＴＢ_ｉに出力する。

レシーバ１０２、トランスミッタ１０８の形式は特に限定されない。後述するように使用において、オーディオ信号処理回路１００は複数の個が連結されうるが、チップ間のデータ伝送をパラレル形式で行なう場合、レシーバ１０２、トランスミッタ１０８はそれぞれ、ビット毎のバッファを含んでもよい。チップ間のデータ伝送をシリアル形式で行なう場合、レシーバ１０２はシリアルパラレル変換器で構成でき、トランスミッタ１０８はパラレルシリアル変換器で構成できる。

図３（ａ）〜（ｃ）は、第１状態φ１〜第３状態φ３を示す等価回路図である。
第１レシーバ１０２Ａ、第２レシーバ１０２Ｂは、イネーブル、ディセーブルが切りかえ可能に構成されてもよい。図３（ａ）の第１状態φ１では、第１レシーバ１０２Ａ、第２レシーバ１０２Ｂはともにディセーブルとされる。図３（ｂ）の第２状態φ２では、第１レシーバ１０２Ａ、第２レシーバ１０２Ｂはともにイネーブルとされる。図３（ｃ）の第３状態φ３では第１レシーバ１０２Ａはイネーブル、第２レシーバ１０２Ｂはディセーブルとされる。不要なレシーバ１０２をディセーブルとすることで、消費電力を低減できる。

図２に戻る。ＦＩＲフィルタ１０６の出力側に関しては、３つの状態が切りかえ可能となっている。
（i） 第１状態φｘ
ＦＩＲフィルタ１０６＿ｉの出力端子ＯＡ，ＯＢのデータを、出力ポートＯＵＴＡ，ＯＵＢに出力する状態である。
（ii） 第２状態φｙ
ＦＩＲフィルタ１０６＿ｉの出力端子ＯＡ，ＯＢのデータを、隣接するＦＩＲフィルタ１０６＿（ｉ＋１）に供給する状態である。
（iii） 第３状態φｚ
ＦＩＲフィルタ１０６＿ｉの出力端子ＯＢのデータをフィルタ処理後の最終データとして出力ポートＯＵＴＢからチップの外部に出力する状態である。

第１状態φｘ〜第３状態φｚを切りかえるために、第１トランスミッタ１０８Ａ、第２トランスミッタ１０８Ｂそれぞれも、イネーブル、ディセーブルが切りかえ可能に構成される。ｉ番目のトランスミッタ１０８Ａ_ｉに関して、対応するＦＩＲフィルタ１０６＿ｉの第１出力端子ＯＡのデータをＯＵＴＡ_ｉからチップ外部に出力する場合には、イネーブル、対応するＦＩＲフィルタ１０６＿ｉの第１出力端子ＯＡのデータを隣のＦＩＲフィルタ１０６＿（ｉ＋１）に供給する場合には、ディセーブルとする。ｉ番目のトランスミッタ１０８Ｂ_ｉに関して、対応するＦＩＲフィルタ１０６＿ｉの第２出力端子ＯＢのデータをＯＵＴＢ_ｉからチップ外部に出力する場合には、イネーブル、対応するＦＩＲフィルタ１０６＿ｉの第２出力端子ＯＢのデータを隣のＦＩＲフィルタ１０６＿（ｉ＋１）に供給する場合には、ディセーブルとする。

したがって第１状態φｘでは、第１トランスミッタ１０８Ａ_ｉ、第２トランスミッタ１０８Ｂ_ｉの両方がイネーブルとされる。第２状態φｙでは、第１トランスミッタ１０８Ａ_ｉ、第２トランスミッタ１０８Ｂ_ｉが両方、ディセーブルされる。第３状態φｚでは、第１トランスミッタ１０８Ａ_ｉがディセーブル、第２トランスミッタ１０８Ｂ_ｉがイネーブルされる。不要なトランスミッタをディセーブルとすることで、消費電力を低減できる。

オーディオデータのビット数について説明する。フィルタリング処理の演算途中におけるオーバーフローやアンダーフローを防止するために、ＦＩＲフィルタ１０６の内部のビット幅は、オーディオデータのビット幅よりも多く設計される。ＦＩＲフィルタ１０６＿ｉの第２出力端子ＯＢのデータに関しては、ＦＩＲフィルタの最終出力データとする場合には、オーディオデータのビット幅に丸めて出力され、別のＦＩＲフィルタに入力される中間データとして利用される場合には、多いビット幅のまま出力される。

以上がオーディオ信号処理回路１００の構成である。続いてその使用形態を説明する。
図４（ａ）〜（ｃ）は、オーディオ信号処理回路１００の使用形態を示す図である。図４（ａ）〜（ｃ）では、レシーバ１０２、入力マルチプレクサ１０４、トランスミッタ１０８は省略される。ＦＩＲフィルタ１０６に示される数字は、ＦＩＲフィルタ１０６のタップ数ｍである。また第１入力ポートＩＮＡ、第２入力ポートＩＮＢのペアは、まとめてＩＮとして示され、第１出力ポートＯＵＴＡ、第２出力ポートＯＵＴＢのペアは、まとめてＯＵＴＢとして示す。

図４（ａ）〜（ｃ）では、３個のオーディオ信号処理回路１００が同時に使用される。

図４（ａ）を参照する。この利用形態では、４チャンネルＣＨ１〜ＣＨ４のオーディオ信号それぞれが、３個のＦＩＲフィルタが直列接続されてなる１５３６タップのＦＩＲフィルタにより処理される。具体的には、オーディオ信号処理回路１００＿１〜１００＿３それぞれの１番目のＦＩＲフィルタ１０６＿１が３個直列に接続され、第１チャンネルＣＨ１のオーディオ信号が処理される。同様に、２番目のＦＩＲフィルタ１０６＿２が３個直列に接続され、第２チャンネルＣＨ２のオーディオ信号が処理される。第３チャンネルＣＨ３、第４チャンネルＣＨ４も同様である。

図４（ｂ）を参照する。この利用形態では、２チャンネルＣＨ１，ＣＨ２のオーディオ信号それぞれが、６個のＦＩＲフィルタが直列に接続されてなる３０７２タップのＦＩＲフィルタにより処理される。具体的には、オーディオ信号処理回路１００＿１〜１００＿３それぞれの２個のＦＩＲフィルタ１０６＿１、１０６＿２の６個直列に接続され、第１チャンネルＣＨ１のオーディオ信号が処理される。同様に、オーディオ信号処理回路１００＿１〜１００＿３それぞれの２個のＦＩＲフィルタ１０６＿３、１０６＿４の６個直列に接続され、第２チャンネルＣＨ２のオーディオ信号が処理される。

図４（ｃ）を参照する。この利用形態では、１チャンネルＣＨ１のオーディオ信号が、１２個のＦＩＲフィルタが直列に接続されてなる６１４４タップのＦＩＲフィルタにより処理される。

このように、ＦＩＲフィルタ１０６それぞれの入力側、出力側の状態を切りかえることで、さまざまなチャンネル数や要求される音質レベルに対応することができる。

図５は、ＦＩＲチップ３０２と、それと併用されるメインのオーディオ信号処理回路３００を示すブロック図である。ＦＩＲチップ３０２は、上述のオーディオ信号処理回路１００を含む。オーディオ信号処理回路３００は、図１のＤＳＰ４のデジタル信号処理部２０に相当するブロックを含んでいる。

オーディオ信号処理回路３００は、Ｍ（Ｍは自然数）チャンネルのセンドポートＳＥＮＤ１〜ＳＥＮＤＭと、ＭチャンネルのリターンポートＲＴＮ１〜ＲＴＮＭを備える。
オーディオ信号処理回路３００は、デジタル信号処理部２０において処理対象としているＭチャンネルのオーディオ信号を、センドポートＳＥＮＤ１〜ＳＥＮＤＭから出力可能である。またオーディオ信号処理回路３００は、外部で処理されたＭチャンネルのオーディオ信号を、リターンポートＲＴＮ１〜ＲＴＮＭにおいて受信可能である。

このオーディオ信号処理回路３００は、少なくともひとつのＦＩＲチップ３０２と組み合わせて使用可能である。すなわち、要求される音質にもとづいて、ＦＩＲフィルタに必要なタップ数が定まり、必要なタップ数とチャンネル数から必要なＦＩＲチップ３０２の個数が決定される。セットの設計者は、必要な個数のＦＩＲチップ３０２を購入し、図４（ａ）〜（ｃ）に示したように、さまざまな態様のＦＩＲフィルタを構成できる。そして、ＦＩＲフィルタの入力に、オーディオ信号処理回路３００のセンドポートＳＥＮＤからのデータを入力し、ＦＩＲフィルタの出力を、オーディオ信号処理回路３００のリターンポートＲＴＮに戻すように結線すればよい。

図６は、オーディオ信号処理回路２００を示すブロック図である。このオーディオ信号処理回路２００は、図１のＤＳＰ４のデジタル信号処理部２０に相当するブロックと、ＦＩＲブロック２０２を備える。ＦＩＲブロック２０２は、上述のオーディオ信号処理回路１００を備える。

図６に示すように、単一のモジュール２００の内部に、デジタル信号処理部２０とＦＩＲブロック２０２を混載する場合に、ＦＩＲブロック２０２には、デジタル信号処理部２０からのオーディオ信号を受ける機能と、フィルタ処理後のオーディオ信号をデジタル信号処理部２０に戻す機能と、が必要となる。

図７は、ＦＩＲブロック２０２の一部の構成例を示す図である。第１入力マルチプレクサ１０４Ａには、デジタル信号処理部２０からのオーディオ信号Ｓ１１が入力される。ＦＩＲフィルタ１０６＿ｉがデジタル信号処理部２０からのオーディオ信号を処理対象とする場合、入力マルチプレクサ１０４は、信号Ｓ１１を選択する。このとき、第２入力マルチプレクサ１０４Ｂ_ｉはゼロを選択する。また第１レシーバ１０２Ａ_ｉ、第２レシーバ１０２Ｂ_ｉはいずれもディセーブルである。これを第４状態φ４という。

またＦＩＲフィルタ１０６＿ｉの出力に関して、ＦＩＲフィルタ１０６＿ｉが最終段であり、フィルタ処理後のオーディオ信号Ｓ１２をデジタル信号処理部２０に戻す際には、第１トランスミッタ１０８Ａ_ｉ、第２トランスミッタ１０８Ｂ_ｉはいずれもディセーブルとなる。これを第４状態φｗという。

図６のオーディオ信号処理回路２００を複数の個、組み合わせることにより、チャンネル数や要求される音質に応じて、ＦＩＲフィルタの規模を自由に設計することができる。

続いてオーディオ信号処理回路１００を利用したオーディオシステム１の用途を説明する。図８は、車載用オーディオ装置５００の構成を示すブロック図である。車載用オーディオ装置５００は、５．１チャンネル（フロント右ＦＲ、リア右ＲＲ、フロント左ＦＬ、リア左ＲＬ、センターＣ、サブウーファＳＷ）で構成される。

デジタル音源２ｄは、ＣＤプレイヤやＤＶＤプレイヤなどであり、アナログ音源３は、チューナやモバイルオーディオプレイヤなどである。

デジタル音源２ｄからのデジタルオーディオ信号は、ＤＳＰ４のデジタル入力端子に入力される。またチューナからのステレオ（Ｌｃｈ、Ｒｃｈ）のアナログオーディオ信号は、ＴＵＮＥＲチャンネルに入力され、その他のモバイルオーディオプレイヤなどからのステレオアナログオーディオ信号はＡＵＸチャンネルに入力される。

入力セレクタ５０２およびアンプ５０４は、ＲチャンネルとＬチャンネルそれぞれに設けられる。入力セレクタ５０２は、入力チャンネル（Ｔｕｎｅｒ／ＡＵＸ）を選択し、選択されたチャンネルのシングルエンド形式のアナログオーディオ信号を差動信号に変換する。選択されたチャンネルに差動形式のオーディオ信号が入力される場合、差動変換処理はスキップされる。

アナログ／デジタル変換器５０５Ｒは、Ｒチャンネルの差動形式の入力オーディオ信号をデジタルオーディオ信号Ｄ１Ｒに変換し、アナログ／デジタル変換器５０５Ｌは、Ｌチャンネルの差動形式の入力オーディオ信号をデジタルオーディオ信号Ｄ１Ｌに変換する。図７において、アナログ／デジタル変換器５０５Ｌ、５０５Ｒの出力信号Ｄ１Ｒ、Ｄ１Ｌのペア、あるいはデジタル音源２ｄの出力が、図２におけるデジタルオーディオ信号Ｓ１に相当する。

ＤＳＰ４は、デジタルボリウム回路、５バンドイコライザ、ラウドネス回路、クロスオーバフィルタ、バスブースト回路を備え、デジタル音源２ｄの出力信号あるいはアナログ／デジタル変換器５０５Ｌ、５０５Ｒの出力信号Ｄ１Ｒ、Ｄ１Ｌのペアに対して、所定の信号処理を施す。このＤＳＰ４は、図５のオーディオ信号処理回路３００、あるいは図６のオーディオ信号処理回路２００に相当する。

ＤＰＳ４は、ＬチャンネルおよびＲチャンネルのオーディオ信号を、センドポートＳＥＮＤから出力する。ＤＳＰ４には、複数のＦＩＲチップ５＿１〜５＿３が接続される。ＦＩＲチップ５は、図２のオーディオ信号処理回路１００、図５のＦＩＲチップ３０２、あるいは図６のオーディオ信号処理回路２００のいずれかである。ＦＩＲチップ５の個数は、要求される音質に応じて変更可能である。たとえば３個のＦＩＲチップ５は、図４（ｂ）の態様で接続されてもよい。

フィルタ処理後のオーディオ信号は、ＤＳＰ４のリターンポートＲＴＮに戻される。ＤＳＰ４は、残りの信号処理を施し、Ｌチャンネル、ＲチャンネルおよびＭチャンネルのオーディオ信号を出力する。Ｄ／Ａコンバータ５０７、アンプ５０６、ポストフィルタ５０８はＬ，Ｒ，Ｍチャンネルごとに設けられる。

Ｄ／Ａコンバータ５０７はチャンネルごとに設けられ、対応するチャンネルのオーディオ信号をアナログオーディオ信号に変換する。アンプ５０６は対応するチャンネルのオーディオ信号を増幅する。

３チャンネルのオーディオ信号は、ポストフィルタ５０８、フェーダボリウム５１０を経て、オーディオ信号は、スピーカごとの５チャンネルに分割される。パワーアンプ８は、オーディオ信号を増幅し、スピーカ９を駆動する。

実施の形態に係るオーディオ信号処理回路１００は、このような車載用オーディオ装置５００に好適に利用できる。

オーディオ信号処理回路１００は車載用オーディオ装置のみでなく、家庭用のホームオーディオシステムのオーディオコンポーネント装置に利用することもできる。あるいは、オーディオ信号処理回路１００は、テレビ、デスクトップＰＣ、ノートＰＣ、タブレットＰＣ、携帯電話端末、デジタルカメラ、ポータブルオーディオプレイヤなどの電子機器に搭載することもできる。

図９（ａ）〜（ｃ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。図９（ａ）は電子機器の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ９を備える。オーディオ信号処理回路１００は、図示しないＤＳＰ４、パワーアンプ８等とともに筐体に内蔵される。

図９（ｂ）はオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ９を備える。オーディオ信号処理回路１００は図示しないＤＳＰ４、パワーアンプ８等とともに筐体に内蔵される。

図９（ｃ）は電子機器の一例である小型情報端末８００である。小型情報端末８００は、スマートホン、携帯電話、ＰＨＳ（Personal Handy-phone System）、ＰＤＡ（Personal Digital Assistant）、タブレットＰＣ（Personal Computer）、オーディオプレイヤなどである。小型情報端末８００は、筐体８０２、スピーカ９、ディスプレイ８０４を備える。オーディオ信号処理回路１００は、図示しないＤＳＰ４、パワーアンプ８などとともに筐体に内蔵される。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、第２入力マルチプレクサ１０４Ｂが３入力の場合を説明したが、その他の構成としてもよい。たとえば第２レシーバ１０２Ｂをそのディセーブル状態においてゼロを出力するよう構成し、第３状態φ３において第２入力マルチプレクサ１０４Ｂが第２レシーバ１０２Ｂの出力を選択するよう構成してもよい。

（第２変形例）
また、複数の状態φ１〜φ３を切りかえる手段としては、第１入力マルチプレクサ１０４Ａ、第２入力マルチプレクサ１０４Ｂを用いることに変えて、あるいはそれに加えて、ＦＩＲフィルタ１０６の出力側にデマルチプレクサを配置して実現してもよい。あるいは、マルチプレクサは、加算器で代用してもよい。すなわち信号Ａと信号Ｂの一方を選択するマルチプレクサを信号ＡとＢを加算する加算器で構成し、選択しない一方がゼロとなるように制御してもよい。

（第３変形例）
実施の形態では、コントローラ１２０によってオーディオ信号処理回路１００の内部の状態を制御したが本発明はそれには限定されない。マルチプレクサやレシーバの状態は、ヒューズを用いたメモリや、レーザトリミングを利用して不可逆的に設定してもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…オーディオシステム、２ｄ…デジタル音源、２ａ…アナログ音源、４…ＤＳＰ、５…ＦＩＲチップ、８…パワーアンプ、９…電気音響変換素子、１０…Ａ／Ｄコンバータ、１２…マルチプレクサ、２０…デジタル信号処理部、１００…オーディオ信号処理回路、ＩＮ…入力ポート、ＯＵＴ…出力ポート、１０２…レシーバ、１０２Ａ…第１レシーバ、１０２Ｂ…第２レシーバ、１０４…入力マルチプレクサ、１０４Ａ…第１入力マルチプレクサ、１０４Ｂ…第２入力マルチプレクサ、１０６…ＦＩＲフィルタ、１０８…トランスミッタ、１０８Ａ…第１トランスミッタ、１０８Ｂ…第２トランスミッタ、１２０…コントローラ、２００…オーディオ信号処理回路、２０２…ＦＩＲブロック、３００…オーディオ信号処理回路、３０２…ＦＩＲチップ。

Claims (14)

1. 複数Ｎ個（Ｎは２以上の整数）のＦＩＲ（Finite Impulse Response）フィルタと、
   前記複数Ｎ個のＦＩＲフィルタと対応するＮ個の第１入力ポートと、
   前記複数Ｎ個のＦＩＲフィルタと対応するＮ個の第２入力ポートと、
   前記複数Ｎ個のＦＩＲフィルタと対応するＮ個の第１出力ポートと、
   前記複数Ｎ個のＦＩＲフィルタと対応するＮ個の第２出力ポートと、
   を備え、ひとつの半導体基板に集積化され、
   各ＦＩＲフィルタは、
   第１入力端子と、
   第２入力端子と、
   第１出力端子と、
   第２出力端子と、
   前記第１入力端子と前記第１出力端子の間に直列接続された複数ｍ個（ｍは２以上の整数）の遅延素子と、
   前記ｍ個の遅延素子に設けられた複数のタップのデータに所定の係数を乗算する複数の乗算器と、
   前記第２入力端子に入力されたデータおよび前記複数の乗算器の出力データの加算結果である積和データを前記第２出力端子から出力する加算回路と、
   を含み、
   ｉ番目（２≦ｉ≦Ｎ）のＦＩＲフィルタに関して、
   （i）その前記第１入力端子に、（ｉ−１）番目のＦＩＲフィルタの前記第１出力端子のデータが入力され、かつその前記第２入力端子に、（ｉ−１）番目のＦＩＲフィルタの前記第２出力端子のデータが入力される状態と、
   （ii）その前記第１入力端子に、ｉ番目の前記第１入力ポートのデータが入力され、かつその前記第２入力端子に、ｉ番目の前記第２入力ポートのデータが入力された状態と、
   （iii）その前記第１入力端子に、ｉ番目の前記第１入力ポートのデータが入力され、かつその前記第２入力端子にゼロが入力される状態と、
   が切りかえ可能に構成されることを特徴とするオーディオ信号処理回路。
2. ２〜Ｎ番目のＦＩＲフィルタに対応する（Ｎ−１）個の第１入力マルチプレクサと、
   ２〜Ｎ番目のＦＩＲフィルタに対応する（Ｎ−１）個の第２入力マルチプレクサと、
   をさらに備え、
   ｉ（２≦ｉ≦Ｎ）番目の第１入力マルチプレクサは、（ｉ−１）番目のＦＩＲフィルタの前記第１出力端子のデータとｉ番目の第１入力ポートのデータを受け、一方を選択して、ｉ番目のＦＩＲフィルタの第１入力端子に出力し、
   ｉ（２≦ｉ≦Ｎ）番目の第２入力マルチプレクサは、（ｉ−１）番目のＦＩＲフィルタの前記第２出力端子のデータとｉ番目の第２入力ポートのデータを受け、それらの一方またはゼロを、ｉ番目のＦＩＲフィルタの第２入力端子に出力することを特徴とする請求項１に記載のオーディオ信号処理回路。
3. 前記（Ｎ−１）個の第１入力マルチプレクサおよび前記（Ｎ−１）個の第２入力マルチプレクサを制御するコントローラをさらに備えることを特徴とする請求項２に記載のオーディオ信号処理回路。
4. １番目のＦＩＲフィルタに対応する１番目の第１入力マルチプレクサをさらに備え、
   前記１番目の第１入力マルチプレクサは、前記オーディオ信号処理回路内の別の第１回路ブロックからの入力データと、１番目の第１入力ポートのデータと、を受け、一方を選択して１番目のＦＩＲフィルタの前記第１入力端子に出力することを特徴とする請求項１から３のいずれかに記載のオーディオ信号処理回路。
5. 少なくともひとつのＦＩＲフィルタの第２出力端子のデータは、前記オーディオ信号処理回路内の別の第２回路ブロックに出力可能に構成されることを特徴とする請求項１から４のいずれかに記載のオーディオ信号処理回路。
6. 前記Ｎ個の第１入力ポートに対応し、それぞれが対応する第１入力ポートのデータを受けるＮ個の第１レシーバと、
   前記Ｎ個の第２入力ポートに対応し、それぞれが対応する第２入力ポートのデータを受けるＮ個の第２レシーバと、
   をさらに備えることを特徴とする請求項１から５のいずれかに記載のオーディオ信号処理回路。
7. 前記第１レシーバおよび前記第２レシーバはそれぞれ、シリアルパラレル変換器を含むことを特徴とする請求項６に記載のオーディオ信号処理回路。
8. 前記第１レシーバおよび前記第２レシーバはそれぞれ、パラレルデータを出力するバッファを含むことを特徴とする請求項６に記載のオーディオ信号処理回路。
9. 前記Ｎ個のＦＩＲフィルタに対応し、それぞれが対応するＦＩＲフィルタの第１出力端子のデータを受け、対応する第１出力ポートに出力する、Ｎ個の第１トランスミッタと、
   前記Ｎ個のＦＩＲフィルタに対応し、それぞれが対応するＦＩＲフィルタの第２出力端子のデータを受け、対応する第２出力ポートに出力する、Ｎ個の第２トランスミッタと、
   をさらに備えることを特徴とする請求項１から８のいずれかに記載のオーディオ信号処理回路。
10. 前記第１トランスミッタおよび前記第２トランスミッタはそれぞれ、パラレルシリアル変換器を含むことを特徴とする請求項９に記載のオーディオ信号処理回路。
11. 前記第１トランスミッタおよび前記第２トランスミッタはそれぞれ、パラレルデータを受けるバッファを含むことを特徴とする請求項９に記載のオーディオ信号処理回路。
12. 請求項１から１１のいずれかに記載のオーディオ信号処理回路を備えることを特徴とする車載用オーディオ装置。
13. 請求項１から１１のいずれかに記載のオーディオ信号処理回路を備えることを特徴とするオーディオコンポーネント装置。
14. 請求項１から１１のいずれかに記載のオーディオ信号処理回路を備えることを特徴とする電子機器。

Images